JP4175343B2 - Semiconductor pellet and semiconductor device - Google Patents
Semiconductor pellet and semiconductor device Download PDFInfo
- Publication number
- JP4175343B2 JP4175343B2 JP2005180213A JP2005180213A JP4175343B2 JP 4175343 B2 JP4175343 B2 JP 4175343B2 JP 2005180213 A JP2005180213 A JP 2005180213A JP 2005180213 A JP2005180213 A JP 2005180213A JP 4175343 B2 JP4175343 B2 JP 4175343B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- electrode pad
- semiconductor pellet
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
この発明は、半導体装置の電極パッドの配置及び構造に関するもので、特に半導体ペレットの周辺部に複数の列をなして配置された電極パッドを有する半導体ペレット及び半導体装置に関するものである。 The present invention relates to the arrangement and structure of electrode pads of a semiconductor device, and more particularly to a semiconductor pellet and a semiconductor device having electrode pads arranged in a plurality of rows around the periphery of the semiconductor pellet.
半導体素子においては、回路動作のための信号の入出力や電位の供給のために電極パッドが設けられている。この電極パッドは、半導体集積回路の入出力端子となるリードフレームやボールグリッドアレイ(BGA)用基板などにワイヤボンディングにより電気的に接続される。ワイヤボンディングにより接続する距離を短くするため、電極パッドは一般的に半導体ペレットの外周部に形成される。ワイヤボンディングは金などの金属球を電極パッドに押し付けて接続し、その後細線を中空上で橋渡し、リードフレームなどに再度押し付けて接続する。このため、電極パッドは金属球が押し付けられる部分の面積に更に余裕を持った広さの領域が必要である。 In semiconductor elements, electrode pads are provided for input / output of signals for circuit operation and supply of potential. This electrode pad is electrically connected by wire bonding to a lead frame, a ball grid array (BGA) substrate, or the like serving as an input / output terminal of the semiconductor integrated circuit. In order to shorten the distance to be connected by wire bonding, the electrode pad is generally formed on the outer periphery of the semiconductor pellet. In wire bonding, a metal ball such as gold is pressed against the electrode pad to connect, and then the fine wire is bridged over the hollow and then pressed again to the lead frame or the like for connection. For this reason, the electrode pad needs to have an area with a sufficient margin in the area of the portion where the metal sphere is pressed.
一方、集積回路の微細化が進むにつれて、一つの半導体ペレットに設ける電極パッドの数も増加している。このため、電極パッドを半導体ペレットの外周部に一列に配置することが難しくなり、電極パッド数の多い半導体ペレットでは電極パッドを2列に配置している。
なお、2列に電極パッドを配置した従来技術としては、例えば、下記の特許文献に示されるようなものがある。
In addition, as a prior art in which the electrode pads are arranged in two rows, for example, there are those shown in the following patent documents.
しかしながら、上述のような2列構成の電極パッドを有する半導体ペレットにおいては、電極パッドとリードフレームまたは基板とをワイヤボンディングによって電気的に接続(配線)するとき、半導体ペレットの位置ずれなどが要因でワイヤボンディングの金属細線間が電気的にショートしてしまう不良が発生するといった問題点があった。 However, in the semiconductor pellet having the electrode pads having the two-row configuration as described above, when the electrode pad and the lead frame or the substrate are electrically connected (wired) by wire bonding, the semiconductor pellet is misaligned. There has been a problem that a defect occurs in which a wire bonding metal wire is electrically short-circuited.
上記課題を解決するため、この発明では、中央部に集積回路が形成され、周辺部に第1の電極パッドが列状に配置され、第2の電極パッドが第1の電極パッドより外側で第1の電極パッド列と並行に列状に設けられた半導体ペレットにおいて、第2の電極パッドの配置を工夫した。具体的には、第1の電極パッド列と第2の電極パッド列を間隔C(ここで、間隔Cはある電極の中心から他の電極の中心までの距離)だけ離間させ、第1の電極パッドは一定の間隔P(ここで、間隔Pはある電極の中心から他の電極の中心までの距離)を有して配置し、それぞれの電極幅をS1としたとき、第2の電極パッドを幅Lの配線に接続し、その幅を幅S2(P>S2>S1+L)として、半導体ペレットの中心から引かれた線と半導体ペレットの一片とのなす角θ(θ<90°)がθ>tan-1(2C/(P−S1))の範囲内にある第2の電極パッドは、前記第1の電極パッド間の中央にその中心が位置するよう配置し、これ以外の第2の電極パッドの中心は、第1の電極パッド間の中央よりも前半導体ペレットの角部よりにずれて位置させた。 In order to solve the above problems, in the present invention, an integrated circuit is formed in the central portion, the first electrode pads are arranged in a row in the peripheral portion, and the second electrode pads are arranged outside the first electrode pads. The arrangement of the second electrode pads was devised in the semiconductor pellets arranged in parallel with one electrode pad row. Specifically, the first electrode pad row and the second electrode pad row are separated from each other by a distance C (where the distance C is a distance from the center of one electrode to the center of another electrode), The pads are arranged with a constant interval P (here, the interval P is the distance from the center of one electrode to the center of another electrode), and when each electrode width is S1, the second electrode pad is An angle θ (θ <90 °) between a line drawn from the center of the semiconductor pellet and one piece of the semiconductor pellet is θ >>θ>. The second electrode pad within the range of tan −1 (2C / (P−S1)) is arranged so that the center thereof is located at the center between the first electrode pads, and the other second electrodes The center of the pad is shifted from the corner of the front semiconductor pellet rather than the center between the first electrode pads. It was positioned.
この発明によれば半導体ペレットの電極パッドとリードフレームやパッケージ用基板などの外部端子とをワイヤボンディングする時、ワイヤボンディングの金属細線間のショートを防ぐことができる。 According to the present invention, when wire bonding is performed between an electrode pad of a semiconductor pellet and an external terminal such as a lead frame or a package substrate, it is possible to prevent a short-circuit between metal wires of wire bonding.
以下に、実施例を示す。 Examples are shown below.
図1(A)、(B)及び図2はこの発明の第1の実施例の半導体ペレットを示す図である。図1(A)に示すように、半導体ペレット1には周辺部の内側には略正方形の第1の電極パッド2が均一な間隔をもって列状に設けられている。第1の電極パッド2の外側には長方形の第2の電極パッド3がやはり列状に設けられている。なお、図には明記していないが、半導体ペレット1の中央部には集積回路が形成されている。
FIGS. 1A, 1B and 2 are views showing a semiconductor pellet according to the first embodiment of the present invention. As shown in FIG. 1A,
ここで、半導体ペレットは4本の直線によって2つの領域に区分される。直線によって挟まれた狭い領域、即ち半導体ペレットの各辺の中央部の領域を領域A、それ以外の領域(半導体ペレットの角部に近い領域)を領域Bとする。領域Aと領域Bとでは第2の電極パッド3の配置が異なる。具体的には、図1(B)及び図2を用いて説明する。
Here, the semiconductor pellet is divided into two regions by four straight lines. A narrow region sandwiched by straight lines, that is, a region at the center of each side of the semiconductor pellet is defined as region A, and the other region (region close to the corner of the semiconductor pellet) is defined as region B. In the region A and the region B, the arrangement of the
図1(B)は図1(A)に示した半導体ペレットの領域Aにおける第1及び第2の電極パッド2、3の配置関係を詳細に示した図である。一片の長さS1の略正方形の第1の電極パッド2は、それぞれが集積回路と配線4を介して電気的に接続されている。配線4はその用途によって様々な幅を有するが、ここではL=0.04mmの幅を有している。第1の電極パッド2は一定の間隔P(ここで間隔Pは、第1の電極パッド2の中心間の距離である)だけ離間されて直線上(列状)に配置されている。
FIG. 1B is a diagram showing in detail the positional relationship between the first and
短辺の長さが第1の電極パッドの一片の長さS1と等しい長方形の第2の電極パッド3は、第1の電極パッド2の間を通過するよう配置された配線4を介して集積回路と電気的に接続されている。第2の電極パッド3は第1の電極パッド2よりも外側の直線上(列状)に配置されている。ここで、第1の電極パッドが並んでいる仮想中心線5と第2の電極パッドが並んでいる仮想中心線6とは平行であり、その距離CはS1より電極パッドを配置する為の余裕分だけ大きな数値となっている。さらに、第2の電極パッド3は、ある第1の電極パッド1の中心の位置に対応する位置近傍から隣の第1の電極パッド1の中心の位置に対応する位置近傍までその長辺が延在する長方形の形状を有している。即ち、第2の電極パッド3は第1の電極パッド2の間の中央にその中心が位置するよう配置されているのである。このため、第2の電極パッド3の長辺の長さS2は、 P>S2>S1+L という関係を有している。
A rectangular
次に、領域Bについて説明する。図2は図1(A)に示した半導体ペレットの領域B(一部の領域Aを含む)における第1及び第2の電極パッド2、3の配置関係を詳細に示した図である。第1の電極パッド2に関しては、領域Aと同一であるためその説明を省略する。
Next, the region B will be described. FIG. 2 is a view showing in detail the positional relationship between the first and
第2の電極パッド3は、その形状、配線4との接続及び直線状に並んでいる点は領域Aと同一である。領域Bの第2の電極パッド3に関して、領域Aと異なる点は、第2の電極パッド3の第1の電極パッド2に対する位置関係である。すなわち、第2の電極パッド3の中心の位置が、第1の電極パッド2間の中心位置ではなく、角部にずらせた位置になる。この実施例においては、領域Bにおいて、第2の電極パッド3の短辺のうち半導体ペレット1の角部に近い方は、第1の電極パッド1の辺のうち半導体ペレット1の角部に近い方と半導体ペレット1の辺と垂直な線において揃っている。
The
次に、上述した領域A及び領域Bに分けて第2の電極パッド3の配置を換えた理由及び領域の設定について説明する。図3は第1の実施例の半導体ペレットの領域の設定限界を説明する図である。
Next, the reason why the arrangement of the
図3においては領域Aのような第1及び第2の電極パッド2、3の配置関係で、領域Bにおいてワイヤボンディングした場合のワイヤボンディングの方向を示している。ここで、従来の技術でも説明したように、ワイヤボンディングの始点もしくは終点(端部:すなわち電極パッド及びリードフレームまたは基板)には金属球が物理的に押し付けられる。電極パッドにおいてはその中心に金属球がくるよう位置合わせされるが、機械の精度などにより位置ずれが起こる。略正方形状の第1の電極パッドは、この位置ずれマージンを縦方向及び横方向とも考慮してその大きさが決められている。一方、第2の電極パッドにおいては、短辺が第1の電極パッドの一辺と同じ長さの長方形になっている。これは、縦方向の位置ずれマージンを第1の電極と同様にして、横方向についてはワイヤボンディングする対象(一般に、同一種の半導体ペレットをリードフレームにワイヤボンディングしたり、基板にワイヤボンディングしてBGAにパッケージングすることはよく行われる)の変化に対応できるようにしているのである。
In FIG. 3, the wire bonding direction when wire bonding is performed in the region B is shown by the arrangement relationship of the first and
ところで、ワイヤボンディングは半導体ペレットの中心からの放射線の方向にワイヤボンドされる。すなわち、半導体ペレットの辺の中央部(領域A)ではこの辺に対してほぼ垂直な方向にボンディングされる。したがって、図1(B)に示したように第2の電極パッド3を第1の電極パッド2の間の中央にその中心が位置するよう配置すればワイヤボンディングした金属細線がショートする可能性は低くなる。しかしながら、半導体ペレットの角部に近い領域Bにおいてはこのような位置関係ではうまく行かない。
By the way, wire bonding is wire-bonded in the direction of radiation from the center of the semiconductor pellet. That is, bonding is performed in a direction substantially perpendicular to this side at the central portion (region A) of the side of the semiconductor pellet. Therefore, as shown in FIG. 1B, if the
図3で示すように、領域Bでは第1及び第2の電極パッド2、3から角度をもってリードフレームなどにワイヤボンドされるため、第2の電極パッド3からワイヤボンドされる金属細線が第1の電極パッド2からワイヤボンドされる金属細線のほぼ中央に位置するためには第2の電極パッド3の中央部から大きくずれた位置に金属球を位置させなければならない。横方向の位置ずれマージンを考慮して、金属球の中心が位置できる限界の位置は、第2の電極パッド3の半導体ペレット1の角部側の短辺から第1の電極パッドの辺の長さS1の半分、即ちS1/2の位置である。なお、ここでは隣接する第2の電極パッドを離間させるためのマージンを考慮せず計算している。このマージンδを考慮した場合は、以下の式においてP/2−S1/2の代わりにP/2−S1/2−δとすれば良い。限界の位置を通る直線20が半導体ペレットの辺21と交わってできる角θ(θ<90°)は次の式で表すことができる。
tanθ=C/(P/2−S1/2)
∴θ= tan-1(2C/(P−S1)
As shown in FIG. 3, in the region B, the first and
tan θ = C / (P / 2−S1 / 2)
∴θ = tan −1 (2C / (P−S1)
角度θがこの値よりも小さくなると領域Aにおける第1及び第2の電極パッド2、3の位置関係ではワイヤボンディングできなくなる。そこで、第2の電極パッド3の半導体ペレット1の角部側の短辺をさらに半導体ペレット1の角部側にずらした領域Bにおける第1及び第2の電極パッド2、3の位置関係では、上述のような問題なくワイヤボンディングを行うことができる。
When the angle θ is smaller than this value, wire bonding cannot be performed in the positional relationship between the first and
図4(A)、(B)及び図5はこの発明の第1の実施例の変形例の半導体ペレットを示す図である。なお、図4(A)、(B)及び図5において図1(A)、(B)及び図2と同一部分には同一符号を付してその説明を省略する。図4(A)に示すように、第1の実施例の変形例では、第1の電極パッド32が半導体ペレットの中心方向に向かう辺を長辺とした長方形に形成されている。その他の構成は第1の実施例と同一である。なお、第1の電極パッド32の短辺は第1の実施例で用いた長さS1である。
FIGS. 4A, 4B and 5 are views showing a semiconductor pellet of a modification of the first embodiment of the present invention. 4A, 4B, and 5, the same parts as those in FIGS. 1A, 1B, and 2 are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 4A, in the modification of the first embodiment, the
第1の実施例の変形例では、第1の実施例の効果に加えて第1の電極パッド32でのワイヤボンディングの位置を半導体ペレットの中心方向(またはその逆方向)にずらすことができるため、より大きな自由度をもってワイヤボンディングすることが可能になる。
In the modified example of the first embodiment, in addition to the effects of the first embodiment, the position of wire bonding at the
図6(A)、(B)及び図7(A)、(B)はこの発明の第2の実施例の半導体ペレットを示す図である。なお、図6(A)、(B)及び図7(A)において図1(A)、(B)及び図2と同一部分には同一符号を付してその説明を省略する。 6A, 6B, 7A, and 7B are views showing a semiconductor pellet of a second embodiment of the present invention. 6 (A), (B), and FIG. 7 (A), the same parts as those in FIGS. 1 (A), (B), and FIG.
図6(A)に示すように、第2の実施例の半導体ペレットには、第2の電極パッド3の外側にダミー電極パッド40が列状に形成されている。このダミー電極パッド40は図6(B)に示すように領域Aにおいては第2の電極パッド3に一致した外側の位置に形成されている。領域Bにおいては、図7(A)に示すようにダミー電極パッド40は第2電極パッド3から半導体ペレット1の角部側にややずれて形成されている。このダミー電極パッド40には円柱状の金属層41が設けられている。この金属層41はワイヤボンディングの金属球と同様に物理的に押し付けられて設けられている。なお、図7(B)に示すように金属層41の厚さdは3〜10μmに形成されている。
As shown in FIG. 6A,
半導体ペレット1はその表面が樹脂で覆われる。一般的に半導体ペレットを樹脂とは熱膨張係数に差がある。樹脂は熱収縮によりワイヤボンディングされた金属球と第1及び第2電極パッド2、3の接続界面にストレスを与える。金属層41はこの熱収縮によるストレスを低減するために設けたものである。熱収縮によるストレスはワイヤボンディングされた金属球ばかりではなく金属層41にも与えられる。熱収縮によるストレスは半導体ペレットの外側に行くほど強くなる。金属層41は金属球より外側に設けられているため、熱収縮によるストレスは金属層41がその大部分を受け、結果としてワイヤボンディングされた金属球が受けるストレスは低減されるのである。
以上説明したように第2の実施例の半導体ペレットでは第1の実施例で得た効果に加えて、ワイヤボンディングされた金属球が受けるストレスは低減されるという効果がある。
The surface of the
As described above, in the semiconductor pellet of the second embodiment, in addition to the effect obtained in the first embodiment, there is an effect that the stress received by the wire-bonded metal sphere is reduced.
図8(A)、(B)及び図9(A)、(B)はこの発明の第2の実施例の変形例の半導体ペレットを示す図である。なお、図8(A)、(B)及び図9(A)、(B)において図6(A)、(B)及び図7(A)、(B)と同一部分には同一符号を付してその説明を省略する。 FIGS. 8A, 8B, 9A, and 9B are views showing a semiconductor pellet according to a modification of the second embodiment of the present invention. 8 (A), (B) and FIGS. 9 (A), (B), the same parts as those in FIGS. 6 (A), (B) and FIGS. 7 (A), (B) are denoted by the same reference numerals. Therefore, the description is omitted.
図8(A)に示すように、第2の実施例の変形例の半導体ペレットには、第2の実施例と同様に第2の電極パッド3の外側にダミー電極パッド40が列状に形成されている。このダミー電極パッド40上には同一形状の金属層51が設けられている。この金属層51は蒸着またはめっきなどの手段でダミー電極パッド40上に設けられている。金属層51の膜厚は第2の実施例と同様に3〜10μmである。
この第2の実施例の変形例では、第2の実施例で得た効果に加えて、金属層が蒸着またはめっきという手段で設けられているため生産が短時間で容易にできるという効果がある。
As shown in FIG. 8A, in the semiconductor pellet of the modification of the second embodiment,
In the modification of the second embodiment, in addition to the effect obtained in the second embodiment, the metal layer is provided by means of vapor deposition or plating, so that the production can be easily performed in a short time. .
図10(A)、(B)及び図11(A)、(B)はこの発明の第3の実施例の半導体ペレットを示す図である。なお、図10(A)、(B)及び図11(A)、(B)において図8(A)、(B)及び図9(A)、(B)と同一部分には同一符号を付してその説明を省略する。 FIGS. 10A, 10B, 11A, and 11B are views showing a semiconductor pellet of a third embodiment of the present invention. 10 (A), 10 (B) and 11 (A), 11 (B), the same parts as those in FIGS. 8 (A), 8 (B), 9 (A), 9 (B) are denoted by the same reference numerals. Therefore, the description is omitted.
第3の実施例の半導体ペレットでは、図10(A)に示すように、第2の電極パッド3とその外側に設けられたダミー電極パッド40とが配線64で電気的に接続されている。その他の点については第2の実施例の変形例と同じである。
In the semiconductor pellet of the third embodiment, as shown in FIG. 10A, the
金属層51が設けられたダミー電極パッド40は第2の電極パッド3と電気的に接続されているため電気動作試験をするための電極パッドとして利用可能である。電気動作試験は、試験用端子を電極パッドに接触させて行うプロービングと呼ばれる方法が良く用いられている。試験用端子をその後ボンディングが行われる第2の電極パッド3で行った場合、パッドに試験用端子が接触することにより傷がつき信頼性上問題になる可能性があった。しかし第3の実施例の半導体ペレットによれば第2の電極パッドの電気動作試験においてはダミー電極パッド40に設けられた金属層51に試験用端子を接触させて行う。金属層51は3〜10μmの厚さがあるため、試験用端子の接触による傷が金属層51についたとしても特に問題にはならない。また、試験用端子の高さ方向の位置合わせ精度に数μmの余裕ができる。これにより試験端子の高さ方向の位置合わせ時間を短縮できる効果もある。
Since the
図12(A)、(B)及び図13(A)、(B)はこの発明の第3の実施例の変形例の半導体ペレットを示す図である。なお、図12(A)、(B)及び図13(A)、(B)において図10(A)、(B)及び図11(A)、(B)と同一部分には同一符号を付してその説明を省略する。
第3の実施例の変形例の半導体ペレットでは、図12(A)に示すように、第1の電極パッド2の内側に第2のダミー電極パッド70を設けている。第2のダミー電極パッド70は配線4によって第1の電極パッド2と電気的に接続されている。第2のダミー電極パッド70上にはダミー電極パッド40と同様に金属層71が設けられている。金属層71の厚さ及び形成方法は金属層51と同様であるのでその説明は省略する。
12 (A), 12 (B), 13 (A), and 13 (B) are views showing a semiconductor pellet of a modification of the third embodiment of the present invention. 12 (A), (B) and FIGS. 13 (A), (B), the same parts as those in FIGS. 10 (A), (B) and FIGS. 11 (A), (B) are denoted by the same reference numerals. Therefore, the explanation is omitted.
In the semiconductor pellet of the modification of the third embodiment, a second
金属層71が設けられた第2のダミー電極パッド70はダミー電極パッド40と同様に電気動作試験をするための電極パッドとして利用可能である。
第3の実施例の変形例では、第3の実施例の効果に加えて、第1の電極パッド2の電気動作試験においても第2の電極パッドの電気動作試験と同様な効果が得られるという効果がある。
The second
In the modified example of the third embodiment, in addition to the effect of the third embodiment, the same effect as the electrical operation test of the second electrode pad can be obtained in the electrical operation test of the
図14(A)、(B)及び図15(A)、(B)はこの発明の第4の実施例の半導体ペレットを示す図である。なお、図14(A)、(B)及び図15(A)において図1(A)、(B)及び図2と同一部分には同一符号を付してその説明を省略する。
第4の実施例の半導体ペレットでは、図14(A)に示すように、第1の電極パッド2の内側に第3の電極パッド80が設けている。第3の電極パッド80は配線4によって第2の電極パッド3と電気的に接続されている。その他の点については第1の実施例の半導体ペレットと同様であるのでその説明は省略する。
14A, 14B, 15A, and 15B are views showing a semiconductor pellet according to a fourth embodiment of the present invention. In FIGS. 14A, 14B, and 15A, the same portions as those in FIGS. 1A, 1B, and 2 are denoted by the same reference numerals, and description thereof is omitted.
In the semiconductor pellet of the fourth embodiment, a
図15(B)は第4の実施例の半導体ペレットを外部端子にワイヤボンディングした状態を示す断面図である。図15(B)に示すように、ボールグリッドアレイなどのパッケージ構造に用いる外部端子81では高さの異なる端子82、83が設けられている場合がある。このような外部端子81と半導体ペレット1とをワイヤボンディングするとき、半導体ペレット1の外側の第2の電極パッド3は外部端子81の低い位置の端子82と低い軌道の金属細線84にてワイヤボンディングされる。また、半導体ペレット1の内側の第1の電極パッド2は外部端子81の高い位置の端子83と高い軌道の金属細線85にてワイヤボンディングされる。このように第2の電極パッド3は低い位置の端子82と、第1の電極パッド2は高い位置の端子83と接続されるようそれぞれが割り当てられるが、外部端子81におけるそれぞれの端子の位置関係や配線などの都合により、第2の電極パッド3が高い位置の端子83と接続しなければならない場合もある。このような場合は、図15(B)に示すように第3の電極パッド80を高い位置の端子83と高い軌道の金属細線85にてワイヤボンディングする。
FIG. 15B is a cross-sectional view showing a state where the semiconductor pellet of the fourth embodiment is wire bonded to the external terminal. As shown in FIG. 15B, the
以上説明したように第4の実施例によれば、半導体ペレットの電極パッドから段差のある外部端子へワイヤボンディングするとき、半導体ペレットの外側の電極パッド3を高い位置の端子と接続しなければならない場合でも金属細線間のショートを防止することができる。
As described above, according to the fourth embodiment, when wire bonding is performed from an electrode pad of a semiconductor pellet to an external terminal having a step, the
1・・・半導体ペレット
2・・・第1の電極パッド
3・・・第2の電極パッド
4・・・配線
DESCRIPTION OF
Claims (5)
前記半導体ペレットの辺に沿った前記第2の電極パッドの辺の長さは、前記半導体ペレットの辺に沿った前記第1の電極パッドの辺の長さよりも長く、
複数の前記第1の電極パッドの各々は隣り合う他の第1の電極パッドと所定の間隔離間されて配置され、
複数の前記第2の電極パッドには、その中心が第1の電極パッド間の中央に位置するように配置されたもの、第1の電極パッド間の中央から前記半導体ペレットの角部よりにずれて位置するよう配置されたものとを含み、
複数の前記第2の電極パッドの各々は対応する第1の電極パッド間に設けられる配線によって前記集積回路と電気的に接続されること、
を特徴とする半導体ペレット。 An integrated circuit is formed in the central portion, a plurality of first electrode pads are arranged in a row in the peripheral portion, and a plurality of second electrode pads are outside the first electrode pads and are formed on the first electrode pads. In semiconductor pellets arranged in a row parallel to the rows,
The length of the side of the second electrode pad along the side of the semiconductor pellet is longer than the length of the side of the first electrode pad along the side of the semiconductor pellet,
Each of the plurality of first electrode pads is disposed at a predetermined distance from another adjacent first electrode pad,
The plurality of second electrode pads are arranged so that their centers are located in the center between the first electrode pads, and are shifted from the center between the first electrode pads from the corner of the semiconductor pellet. Arranged to be located
Each of the plurality of second electrode pads is electrically connected to the integrated circuit by a wiring provided between the corresponding first electrode pads;
A semiconductor pellet characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180213A JP4175343B2 (en) | 2005-06-21 | 2005-06-21 | Semiconductor pellet and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180213A JP4175343B2 (en) | 2005-06-21 | 2005-06-21 | Semiconductor pellet and semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003365824A Division JP3706379B2 (en) | 2003-10-27 | 2003-10-27 | Semiconductor pellet |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006013497A JP2006013497A (en) | 2006-01-12 |
JP4175343B2 true JP4175343B2 (en) | 2008-11-05 |
Family
ID=35780282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005180213A Expired - Lifetime JP4175343B2 (en) | 2005-06-21 | 2005-06-21 | Semiconductor pellet and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4175343B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181976A (en) * | 2008-01-29 | 2009-08-13 | Panasonic Corp | Solid-state imaging device and imaging apparatus |
JP6982224B1 (en) * | 2020-03-19 | 2021-12-17 | 京セラ株式会社 | A light emitting element array, an optical print head equipped with the array, and an image forming apparatus. |
-
2005
- 2005-06-21 JP JP2005180213A patent/JP4175343B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006013497A (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3516608B2 (en) | Semiconductor device | |
JP4674113B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4704800B2 (en) | Multilayer semiconductor device and manufacturing method thereof | |
CN1568543B (en) | Semiconductor component | |
CN101261975A (en) | Semiconductor device | |
JPH1145903A (en) | Semiconductor element and semiconductor device | |
JP2007005452A (en) | Semiconductor device | |
JP3497847B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4175343B2 (en) | Semiconductor pellet and semiconductor device | |
JP2005026679A (en) | Semiconductor device | |
US20100283145A1 (en) | Stack structure with copper bumps | |
US20150069602A1 (en) | Chip-on-film device | |
JP3706379B2 (en) | Semiconductor pellet | |
JP3990679B2 (en) | Semiconductor device provided with circuit board for semiconductor mounting | |
JP4435074B2 (en) | Semiconductor device and manufacturing method thereof | |
US20110031604A1 (en) | Semiconductor package requiring reduced manufacturing processes | |
US7485960B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4523425B2 (en) | Semiconductor device mounting substrate | |
JP7454345B2 (en) | Semiconductor devices and their manufacturing methods, and electronic equipment | |
JP2002270723A (en) | Semiconductor device, semiconductor chip, and mounting board | |
JPH10107083A (en) | Electric circuit element and mounting body structure thereof | |
US20220246560A1 (en) | Semiconductor device | |
JP2007335576A (en) | Semiconductor device | |
JP4640950B2 (en) | Semiconductor device | |
JP3887620B2 (en) | Semiconductor element and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |