JP2017159501A - 主制御基板、主制御基板の制御方法 - Google Patents
主制御基板、主制御基板の制御方法 Download PDFInfo
- Publication number
- JP2017159501A JP2017159501A JP2016044465A JP2016044465A JP2017159501A JP 2017159501 A JP2017159501 A JP 2017159501A JP 2016044465 A JP2016044465 A JP 2016044465A JP 2016044465 A JP2016044465 A JP 2016044465A JP 2017159501 A JP2017159501 A JP 2017159501A
- Authority
- JP
- Japan
- Prior art keywords
- control board
- virtual
- main control
- board
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】従来、開発過程でのシミュレーションに必要であったI/O中継基板のようなハードウェアを用意しなくて済むようにし、開発コストと開発の手間を減らす。
【解決手段】メインメモリーと、
制御命令を外部から入力するためのリモート装置と外部記憶装置を接続可能な通信インターフェイスと、
メインメモリーの記憶内容に基づき処理を行う処理装置と、を含み、
処理装置は、画像形成装置の主制御基板に搭載されるメインコントロールファームウェアと、画像形成装置内に設けられる基板であって主制御基板と接続される副制御基板をプログラム的に再現した仮想基板をメインメモリーに記憶させ、実際の副制御基板のように仮想基板を動作させることを特徴とする主制御基板。
【選択図】図2
【解決手段】メインメモリーと、
制御命令を外部から入力するためのリモート装置と外部記憶装置を接続可能な通信インターフェイスと、
メインメモリーの記憶内容に基づき処理を行う処理装置と、を含み、
処理装置は、画像形成装置の主制御基板に搭載されるメインコントロールファームウェアと、画像形成装置内に設けられる基板であって主制御基板と接続される副制御基板をプログラム的に再現した仮想基板をメインメモリーに記憶させ、実際の副制御基板のように仮想基板を動作させることを特徴とする主制御基板。
【選択図】図2
Description
本発明は、画像形成装置に搭載される主制御基板に関する。また、主制御基板の制御方法に関する。
複合機、プリンター、複写機、ファクシミリ装置のような画像形成装置では、制御基板が搭載される。制御基板は、ソフトウェアに基づき、制御基板に接続された制御対象を制御する。開発過程では、ソフトウェアに問題が無く、制御対象が正しく機能、動作するようにソフトウェアが作成されているか否かの確認を行うためのエミュレーションを行うことがある(ソフトウェアの検証)。このようなソフトウェアの検証のためのエミュレーションに関する技術の一例が特許文献1に記載されている。
具体的に、特許文献1には、ボードコントロールユニットに記憶された製品を動作させるためのソフトウェアからの動作命令を受けて製品の部品を模倣してコンピューター上に作成された仮想部品を動作させるエミュレーション装置であって、ボードコントロールユニットとエミュレータとを中継するI/O変換装置を備え、I/O変換装置は、ソフトウェアによるボードコントロールユニットからの動作命令を受け取るインターフェイスと、仮想部品を操作する操作用インターフェイスと、動作命令を相互に変換する処理機構と有するエミュレーション装置が記載されている。また、特許文献1には、実機ではボードコントロールユニット1に接続されるIO制御ボード2をIO変換装置5に置き換えること、IO変換装置5内にIO制御ボードのふりをする実機ボードエミュレーションレジスタ21を配置すること、実機ボードエミュレーションレジスタ21にボードコントロールユニット1とのデータのやり取りを担当させることが記載されている。これにより、ボードコントロールユニットとコンピューター内で動作するメカエミュレータ4との接続を実現する(特許文献1:請求項1、段落[0012]等参照)。
画像形成装置のような組み込みシステムには複数の制御基板を搭載することがある。それぞれの制御基板には、CPUやメモリーのようなハードウェアとソフトウェア(ファームウェア)が搭載される。ジョブ実行のとき、メインの制御基板は、ジョブの実行に用いる部分を実際に制御するサブの制御基板に動作命令を与える。命令を受けたサブの制御基板は、命令に応じてジョブの実行に用いる部分を実際に制御する。
ジョブ実行のとき、メインの制御基板とサブの制御基板は、それぞれのファームウェアに基づき動作し、それぞれのファームウェアに基づき、命令、通知のような信号をやりとりしあう。開発過程では、ファームウェアに誤り(バグ)がなく、各制御基板が正しく動作するかの検証(確認)を、シミュレーターを用いて行うことがある。
従来、仮想的なサブの制御基板を構築したコンピューターとメインの制御基板を接続して検証を行うとき、I/O中継基板が用いられている。例えば、メインの制御基板内に設けられたI/Oポートであってサブの制御基板との通信用I/Oポート(インターフェイス)とI/O中継基板を接続する。また、I/O中継基板と仮想的なサブの制御基板が構築されたコンピューターを接続する。I/O中継基板は、コンピューターとメインの制御基板間の信号を受信先が理解できるように(扱えるように)変換する。
サブの制御基板との通信用I/Oポートに応じたI/O中継基板を用意する必要があるため、I/O中継基板は、シミュレーション用に特別に作成、設計しなくてはならない場合があり、開発コストと手間がかかるという問題がある。画像形成装置1機種で複数種のI/O中継基板が必要となる場合には、なおさら、開発コストと手間がかかる。
特許文献1記載の技術では、IO制御ボード2をIO変換装置5に置き換えているが、I/O中継基板(専用デバイス)を用いる点で従来の技術と同様である。I/O中継基板を用いる以上、I/O中継基板の開発コストと手間はかかる。従って、特許文献1記載の技術では、上記の問題を解決することはできない。
本発明は、上記従来技術の問題点に鑑みてなされたものであり、従来、開発過程でのシミュレーションに必要であったI/O中継基板のようなハードウェアを用意しなくて済むようにし、開発コストと開発の手間を減らす。
上記課題解決のため、請求項1に係る主制御基板は、画像形成装置内に設けられる基板であって、メインメモリー、通信インターフェイス(メモリー用インターフェイス、ネットワークインターフェイス)、処理装置を含む。前記通信インターフェイスは、制御命令を外部から入力するためのリモート装置と外部記憶装置を接続可能である。前記処理装置は、前記メインメモリーの記憶内容に基づき処理を行う。前記処理装置は、画像形成装置の主制御基板に搭載されるメインコントロールファームウェアと、画像形成装置内に設けられる基板であって主制御基板と接続される副制御基板をプログラム的に再現した仮想基板を前記メインメモリーに記憶させ、実際の前記副制御基板のように前記仮想基板を動作させる。
本発明によれば、開発過程でのシミュレーションに必要であったI/O中継基板のようなハードウェアを設計し、用意しなくても、主制御基板や副制御基板の動作シミュレーションを行うことができる。従って、副制御基板の実物が完成していない段階でも、主制御基板や副制御基板の動作やファームウェアの異常の有無を検証することができる。また、シミュレーション用のハードウェアを減らすことができるので、開発コストと開発の手間を減らすことができる。
以下、図1〜図3を用いて、本発明に係る主制御基板1の実施形態を説明する。但し、本実施の形態に記載されている構成、配置等の各要素は、発明の範囲を限定するものではなく単なる説明例にすぎない。
(複合機100の概要)
開発の完了に伴い、主制御基板1と副制御基板は、製品としての画像形成装置に搭載される。まず、図1を用いて実施形態に係る主制御基板1と副制御基板が搭載される画像形成装置である複合機100の一例を説明する。以下の説明では、印刷部2を実際に制御するエンジン制御基板20が、主制御基板1の指示に応じて処理を行う副制御基板として複合機100に搭載される例を説明する。図1は、実施形態に係る各制御基板が実際に搭載される複合機100の一例を示す図である。
開発の完了に伴い、主制御基板1と副制御基板は、製品としての画像形成装置に搭載される。まず、図1を用いて実施形態に係る主制御基板1と副制御基板が搭載される画像形成装置である複合機100の一例を説明する。以下の説明では、印刷部2を実際に制御するエンジン制御基板20が、主制御基板1の指示に応じて処理を行う副制御基板として複合機100に搭載される例を説明する。図1は、実施形態に係る各制御基板が実際に搭載される複合機100の一例を示す図である。
複合機100は、主制御基板1を含む。主制御基板1は、装置全体の動作を統括し複合機100の各部を制御する。そして、主制御基板1には、処理装置10とメインメモリー11が設けられる。処理装置10は、制御のための演算、処理を行う。例えば、処理装置10は、CPUや複合機100の制御のために専用設計されたカスタムチップである。又、主制御基板1には、印刷に必要な画像処理を行う画像処理回路12やROM13が実装される。例えば、画像処理回路12は、画像処理専用に設計されたASICである。また、ROM13は、制御用データや、メインコントロールファームウェア15(主制御基板1の制御に関するプログラム)のような主制御基板1及び複合機100の制御用プログラムを記憶する。
また、主制御基板1には、メインメモリー11が設けられる。メインメモリー11は、DDRメモリーのようなRAMである。処理装置10は、起動時、制御用データ、メインコントロールファームウェア15、制御用プログラムをROM13からRAMに読み出す。
又、主制御基板1は、画像読取部3と通信可能に接続される。画像読取部3は、原稿を読み取り、画像データを生成する。主制御基板1は、画像読取部3の動作を制御する。又、主制御基板1は、操作パネル4と通信可能に接続される。操作パネル4は、設定用の画面や複合機100の状態やメッセージを表示する。また、操作パネル4は、操作パネル4に設けられたタッチパネルやハードキーへの使用者の操作を受け付ける。そして、主制御基板1は、操作パネル4になされた設定操作内容を認識する。そして、主制御基板1は、使用者の設定どおりに動作するように、複合機100を制御する。
又、複合機100は、印刷部2を含む。印刷部2は、エンジン制御基板20、給紙部2a、搬送部2b、画像形成部2c、定着部2dを含む。エンジン制御基板20は、印刷部2の各部分を制御する。言い換えると、エンジン制御基板20は、給紙、用紙搬送、トナー像の形成、転写、定着のような印刷関連処理を実際に制御する。制御のための演算、処理を行う部分として、エンジン制御基板20には、エンジンCPU20aが搭載される。
また、エンジン制御基板20には、エンジンメモリー20bが搭載される。エンジンメモリー20bは、ROM、RAMを含む。エンジンメモリー20bのROMは、エンジンデータD1を不揮発的に記憶する。エンジンデータD1には、印刷部2の制御に用いるためのデータが含まれる。また、エンジンデータD1には、印刷部2を制御するための複数のプログラムからなるエンジンファームウェアEFを含めてもよい。エンジンメモリー20bのRAMには、ROMに記憶された内容が読み出され、エンジンCPU20aは、RAMの記憶内容に基づき処理を行う。
エンジン制御基板20と主制御基板1は通信可能に接続される。主制御基板1は、印刷指示、印刷ジョブの内容、印刷に用いる画像データをエンジン制御基板20に与える。この受信内容に基づき、エンジン制御基板20は、給紙部2a、搬送部2b、画像形成部2c、定着部2dを制御する。具体的には、エンジン制御基板20は、給紙、搬送、画像形成、転写、定着に関する各種回転体を回転させ、印刷に関しての制御を行う。
エンジン制御基板20は、用紙を一枚ずつ給紙部2aに供給させる。エンジン制御基板20は、供給された用紙を、画像形成部2c、定着部2dを経て排出トレイ(不図示)まで搬送部2bに搬送させる。エンジン制御基板20は、搬送部2bにより搬送される用紙にのせるトナー像を画像形成部2cに形成させる。また、エンジン制御基板20は、用紙に転写されたトナー像を定着部2dに定着させる。搬送部2bは、トナー像が定着された用紙を排出トレイに排出する。
又、主制御基板1には、通信インターフェイス5が設けられる。通信インターフェイス5は、ネットワークを介し、コンピューター200と通信できる。通信インターフェイス5は、コンピューター200から画像データのような印刷内容を示すデータと印刷に関する設定を示すデータを含む印刷用データを受信する。主制御基板1は、印刷用データに基づく印刷を印刷部2に行わせる。
(開発段階でのシミュレーション時の主制御基板1)
次に、図2を用いて、開発段階での実施形態に係る主制御基板1を説明する。図2は、開発段階での実施形態に係る主制御基板1を説明するための図である。
次に、図2を用いて、開発段階での実施形態に係る主制御基板1を説明する。図2は、開発段階での実施形態に係る主制御基板1を説明するための図である。
開発段階では、主制御基板1やエンジン制御基板20の各ファームウェアに問題があるか否かの検証や、ジョブに関する処理が異常なく行われるか否かを検証するためのシミュレーションが行われる。そして、主制御基板1では、エンジン制御基板20の実物を主制御基板1に接続したり、I/O中継基板を用意したりせずに、シミュレーションを行うことができる。従って、エンジン制御基板20の実物の完成や、I/O中継基板の設計及び設計したI/O中継基板の完成を待たずに、シミュレーションを行うことができる。従って、開発の早い段階で、各基板のファームウェアにバグが含まれているか否かを検証することができる。
シミュレーションは、基本的に主制御基板1だけで行うことができる。複合機100に取り付けずにシミュレーションを行えるように、主制御基板1には、別途用意される電源Pから電力が供給される。電源Pは、商用電源と接続されACーDC変換回路を内蔵し主制御基板1に必要な電圧を生成する電源装置である(ACアダプター)。
上述のように、主制御基板1には、処理装置10、メインメモリー11、画像処理回路12、ROM13、通信インターフェイス5が実装される。
図2に示すように、主制御基板1は、通信インターフェイス5として、接続用インターフェイス51とネットワークインターフェイス52を含む。
接続用インターフェイス51には、外部記憶装置6を直接的に接続することができる。例えば、USBメモリーやSDカードのような不揮発的な半導体メモリーを外部記憶装置6として、接続用インターフェイス51に接続(差し込む)することができる。そのため、接続用インターフェイス51には、USBポートや、カードスロットが設けられる。
処理装置10は、接続用インターフェイス51に取り付けられた外部記憶装置6に記憶されているデータを読み出すことができる。また、処理装置10は、接続用インターフェイス51に取り付けられた外部記憶装置6にデータを書き込むこともできる。
また、接続用インターフェイス51には、リモート装置7を接続することもできる。リモート装置7は、PCのようなコンピューターである。開発者は、リモート装置7を用いて、シミュレーションの制御や、シミュレーションの結果確認や、ファームウェアのデバッグを行うことができる。
USBケーブルのような通信ケーブルで接続用インターフェイス51とリモート装置7を直接的に接続することができる。処理装置10は、接続用インターフェイス51を介し、リモート装置7からの命令を受け取る。処理装置10は、リモート装置7から要求された情報をリモート装置7に向けて、接続用インターフェイス51に送信させる。
ネットワークインターフェイス52は、Ethernet(登録商標)のような規格に準拠し、ネットワーク上の装置と通信するためのインターフェイスである。そして、ネットワークを介し、ネットワークインターフェイス52(主制御基板1)と外部記憶装置6との間で通信することができる。この場合、ネットワーク上のサーバーに含まれるHDDやSSDのようなストレージを外部記憶装置6としてもよい。
処理装置10は、ネットワークを介し、通信可能に接続された外部記憶装置6に書き込まれたデータを読み出すことができる。また、処理装置10は、ネットワークを介し、通信可能に接続された外部記憶装置6にデータを書き込むこともできる。
また、ネットワークインターフェイス52には、リモート装置7を接続することもできる。開発者は、ネットワーク経由で主制御基板1とリモート装置7を通信可能に接続できる。リモート装置7により、シミュレーションの制御や、シミュレーションの結果確認や、ファームウェアのデバッグを行うことができる。
ネットワークインターフェイス52は、ネットワークケーブルによりネットワークと接続される。処理装置10は、ネットワークインターフェイス52を介し、リモート装置7からの命令を受け取る。処理装置10は、リモート装置7から要求された情報をリモート装置7に向けて、ネットワークインターフェイス52に送信させる。
このように、ケーブルやネットワークを介し、複合機100には、外部記憶装置6やリモート装置7を接続することができる。接続用インターフェイス51やネットワークインターフェイス52は、シミュレーション(検証)のための特別なインターフェイスではない。複合機100の製品に搭載される主制御基板1にも設けられるインターフェイスである。このように、主制御基板1では、外部記憶装置6やリモート装置7の接続に特別なハードウェアは必要ない。
検証のためのシミュレーションを行うとき、メインメモリー11には、画像形成装置の主制御基板1に搭載され、主制御基板1の処理用プログラムを含むメインコントロールファームウェア15が記憶される。メインコントロールファームウェア15は、ROM13に記憶させておき、処理装置10がROM13から読み出すことにより、メインメモリー11に記憶されてもよい。または、外部記憶装置6やリモート装置7からメインコントロールファームウェア15を通信インターフェイス5に入力し、処理装置10は、入力されたメインコントロールファームウェア15をメインメモリー11に記憶させてもよい。また、外部記憶装置6やリモート装置7から新バージョンのメインコントロールファームウェア15をインストールして、メインコントロールファームウェア15を更新することもできる。
メインコントロールファームウェア15は、主制御基板用ファームウェア16を含む。主制御基板用ファームウェア16は、実機に搭載された主制御基板1での処理に利用される複数のプログラムやデータを含む。例えば、メインコントロールファームウェア15は、主制御基板1が複合機100に搭載された状態で、処理装置10が印刷ジョブ実行時に処理するプログラムやデータを主制御基板用ファームウェア16として含む。
また、エンジン制御基板20の動作やエンジン制御基板20に搭載されるファームウェア(エンジンファームウェアEF)に問題があるか否かを検証するため、開発過程のメインコントロールファームウェア15には、仮想基板17、仮想同期信号生成部18、画像抽出部19を含める(組み込む)ことができる。なお、仮想基板17、仮想同期信号生成部18、画像抽出部19は、実機に搭載されるメインコントロールファームウェア15から除かれる。
仮想基板17は、複合機100の実機内に設けられる基板であって主制御基板1と接続されるエンジン制御基板20(エンジンCPU20a、エンジンメモリー20b、エンジンファームウェアEF)をプログラム的に再現した仮想基板17(仮想マシン、仮想エンジン制御基板)である。仮想基板17は、エンジン制御基板20に搭載されるハードウェアとソフトウェアを再現したプログラム、関数で構成される。
シミュレーションのため、仮想基板17をメインメモリー11内に設けるとき、通信インターフェイス5に接続された外部記憶装置6にエンジンデータD1(エンジン制御基板20の不揮発メモリーに記憶されるデータ)を記憶させておいてもよい。そして、処理装置10は、処理装置10は、エンジンデータD1を外部記憶装置6から読み出し、メインメモリー11にエンジンデータD1を記憶させることにより、エンジン制御基板20を仮想的に実現してもよい。これにより、外部記憶装置6に記憶させる内容を変更するだけで、仮想基板17の内容を変更することができる。
メインコントロールファームウェア15に基づき、主制御基板1がエンジン制御基板20に向けて命令、要求、通知を発したとき、仮想基板17は、エンジン制御基板20の実機の応答がなされたと扱われるように処理装置10とメインメモリー11を動作させる。例えば、仮想基板17は、メインメモリー11内のエンジン制御基板20を管轄するため領域に、実機のエンジン制御基板20と同等の応答内容が書き込まれるように、処理装置10及びメインメモリー11を動作させる。
仮想基板17を構成するプログラムに基づく処理装置10の処理により、主制御基板用ファームウェア16と仮想基板17は、エンジン制御基板20の実機と通信しているかのように、主制御基板1及び主制御基板1に含まれる部分を動作させる。処理装置10は、仮想基板17を構成するプログラムによって、エンジン制御基板20の実機の動作を模倣する。
画像抽出部19は、メインメモリー11に書き込まれた画像データを抽出して通信インターフェイス5に接続された外部記憶装置6への保存処理を処理装置10に行わせるためのプログラム、関数である。これにより、検証のためのシミュレーションによって、メインメモリー11に書き込まれた画像データを抽出し、画像データの内容を確認することができる。
仮想同期信号生成部18は、エンジン制御基板20の実機から画像処理回路12に向けて送信される同期信号を模倣した仮想同期信号SYCを処理装置10から画像処理回路12に入力させるプログラム、関数である。
実機では、エンジン制御基板20は、印刷準備か完了したことを知らせ、画像データの転送タイミングを知らせるための同期信号(垂直同期信号)を主制御基板1に入力する。主制御基板1の画像処理回路12は、同期信号の入力を受けた後、印刷に用いる画像データの生成とエンジン制御基板20への送信を開始する。受信した画像データに基づき、エンジン制御基板20は、画像形成部2cにトナー像を形成させる。
印刷ジョブをシミュレーションするとき、仮想基板17がメインメモリー11に展開されているが、エンジン制御基板20の実機は主制御基板1に接続されていない。シミュレーションのとき、画像処理のトリガーとなり、以後の画像データの転送で同期をとるための同期信号を画像処理回路12に入力するため、プログラムとしての仮想同期信号生成部18によって、処理装置10は、エンジン制御基板20に代わって、画像処理回路12に仮想同期信号SYCを入力する。
なお、リモート装置7によって、仮想基板17の状態を変更することができる。言い換えると、仮想基板17は、リモート装置7から通信インターフェイス5に入力された状態変更命令を認識し、状態変更命令に応じて状態を変更する。例えば、リモート装置7から複合機100のカバーが開いている状態への変更を命令したとき、仮想基板17は、カバーが開いている状態であると認識する。また、リモート装置7から複合機100の用紙切れ状態への変更を命令したとき、仮想基板17は、複合機100が用紙切れ状態と認識する。
(検証のためのシミュレーションの流れ)
次に、図3を用いて、主制御基板1を用いたシミュレーションの流れの一例を説明する。図3は、実施形態に係る主制御基板1を用いたシミュレーションの流れの一例を示すシーケンス図である。
次に、図3を用いて、主制御基板1を用いたシミュレーションの流れの一例を説明する。図3は、実施形態に係る主制御基板1を用いたシミュレーションの流れの一例を示すシーケンス図である。
シミュレーションでは、仮想基板17、及び、仮想同期信号生成部18と画像抽出部19の各プログラムは、主制御基板1及び主制御基板用ファームウェア16がエンジン制御基板20の実機が接続されていると認識するように、主制御基板1上の処理装置10、メインメモリー11、画像処理回路12を動作させる。以下、1ページの印刷のシミュレーションのシーケンスの一例を説明する。
図3のステップ01は、主制御基板用ファームウェア16に基づき、処理装置10が仮想基板17に出す印刷命令である。実機では、操作パネル4でジョブの実行が指示されたときや、コンピューター200からプリント用ジョブを受信したとき、印刷命令が出される。実機では、印刷命令に基づき、エンジン制御基板20が印刷部2を制御する。
印刷のシミュレーションのとき、例えば、印刷命令を発するためのトリガー信号は、リモート装置7から主制御基板1に入力することができる。このトリガー信号には、印刷シミュレーションの内容情報を付すことができる。例えば、内容情報には、集約印刷、両面印刷のような複合機100の各種機能の設定値、印刷枚数、用紙サイズを含めることができる。リモート装置7で内容情報を定めることができる。
また、印刷のシミュレーションで用いる画像データは、適宜、メインメモリー11に入力される。印刷のシミュレーションで用いる画像データは、リモート装置7から入力されてもよい。印刷のシミュレーションで用いる画像データを外部記憶装置6に記憶させておき、処理装置10が画像データを読み出してもよい。
リモート装置7からのトリガー信号が通信インターフェイス5に入力され、トリガー信号に付された内容情報に応じた印刷のシミュレーションが開始されたとき、主制御基板用ファームウェア16は、処理装置10に印刷命令を出させる(ステップ01)。印刷命令が出され、仮想基板17を構成するプログラムに基づき、処理装置10は、仮想基板17の処理状態を印刷実行状態S1とするための関数、プログラムを呼び出す。
これにより、仮想基板17は印刷実行状態S1となる。処理装置10は、メインメモリー11の仮想基板17の状態を記憶する領域に印刷実行状態S1である旨を記憶させる。そして、処理装置10は、仮想基板17、仮想同期信号生成部18、画像抽出部19のプログラムに基づき、印刷のシミュレーションを開始する。
印刷実行状態S1になったとき(ステップ01)、仮想基板17は、同期信号生成開始命令を出す(ステップ02)。仮想基板17が同期信号生成開始命令を出したとき、仮想基板17を構成するプログラムに基づき、処理装置10は、仮想同期信号生成部18の処理状態を同期信号生成状態S2とするための関数、プログラムを呼び出す。
これにより、仮想同期信号生成部18は、同期信号生成状態S2となる。この状態になると、仮想同期信号生成部18は、仮想同期信号SYCを処理装置10に生成させ、生成した仮想同期信号SYCを画像処理回路12に入力させる(図2参照)。言い換えると、処理装置10は、仮想同期信号生成部18のプログラムに基づき、仮想同期信号SYCを生成し、生成された仮想同期信号SYCを画像処理回路12に入力する。また、処理装置10は、メインメモリー11の仮想同期信号生成部18の状態を記憶する領域に同期信号生成状態S2である旨を記憶させる。
同期信号生成状態S2になったとき、仮想同期信号生成部18は、同期信号生成開始通知を画像抽出部19に出す(ステップ03)。同期信号生成開始通知を出したとき、仮想同期信号生成部18及び画像抽出部19のプログラムに基づき、処理装置10は、画像抽出部19の処理状態を保存処理状態S3とするための関数、プログラムを呼び出す。
これにより、画像抽出部19は、保存処理状態S3となる。保存処理状態S3になると、画像抽出部19は、画像処理回路12によって処理された画像データであって、メインメモリー11に書き込まれた画像データを抽出する。また、画像抽出部19は、抽出した画像データの外部記憶装置6への保存処理を行う。言い換えると、処理装置10は、画像抽出部19のプログラムに基づき、画像処理回路12によって処理された画像データを抽出し、抽出した画像データの外部記憶装置6への保存処理を通信インターフェイス5に行わせる。また、処理装置10は、メインメモリー11の画像抽出部19の状態を記憶する領域に保存処理状態S3である旨を記憶させる。
実際の複合機100では、画像形成部2cでの感光体ドラムの露光に用いる画像データ(レーザーの点灯、消灯を指示するデータ)が、主制御基板1からエンジン制御基板20に送信される。そして、印刷がなされると、画像データは、メインメモリー11から消去される。単にシミュレーションするだけでは、どのような画像データが生成されたかわからない。
主制御基板1は、画像抽出部19を含む。そのため、外部記憶装置6に保存された画像データを見て、どのような画像データが生成されたかを確認することができる。従って、形成され、用紙に印刷される画像に異常があるか否かを検証することができる。ここで、外部記憶装置6に保存される画像データは、開発者が画像の内容を読み取れる状態の画像データ(画像処理回路12による一連の画像処理のうち、点灯、消灯を指示するデータへの変換前の画像データであって、特定段階までの画像処理がなされた画像データ)とできる。なお、レーザーの点灯、消灯を指示するデータを保存してもよい。
1ページ分の画像データの保存が終了したとき、画像抽出部19のプログラムに基づき、処理装置10は、画像抽出部19の処理状態を保存完了状態S4とするための関数、プログラムを呼び出す。これにより、画像抽出部19は、保存完了状態S4となる。保存完了状態S4になったとき、画像抽出部19は、画像データの抽出と保存処理を完了する。言い換えると、処理装置10は、画像抽出部19のプログラムに基づき、画像処理回路12によって処理された画像データの抽出と、通信インターフェイス5による抽出した画像データの外部記憶装置6への保存処理を終了する。また、処理装置10はメインメモリー11の画像抽出部19の状態を記憶する領域に保存完了状態S4である旨を記憶させる。
保存完了状態S4になったとき、画像抽出部19は、保存処理完了通知を仮想同期信号生成部18に出す(ステップ04)。実機では、全ての画像データをエンジン制御基板20に送信したとき、完了となる。シミュレーションでは、画像データは外部記憶装置6に書き込まれる。USBメモリーやSDカードのような外部記憶装置6へのデータの書き込みには、一定の時間がかかる。シミュレーションでは、画像データの最後の画素の書き込み完了の通知が外部記憶装置6からあった時点が保存処理の完了時点となる。実機に比べ、保存処理の完了は遅くなるので、シミュレーション特有の処理として、ステップ04が設けられる。
保存処理完了通知を出したとき、仮想同期信号生成部18及び画像抽出部19のプログラムに基づき、処理装置10は、仮想同期信号生成部18の処理状態を同期終了状態S5とするための関数、プログラムを呼び出す。
これにより、仮想同期信号生成部18は、同期終了状態S5となる。同期終了状態S5になると、仮想同期信号生成部18は、仮想同期信号SYCの生成を終了する。言い換えると、処理装置10は、仮想同期信号SYCの生成と画像処理回路12への仮想同期信号SYCの入力を終了する。また、処理装置10は、メインメモリー11の仮想同期信号生成部18の状態を記憶する領域に同期終了状態S5である旨を記憶させる。
同期終了状態S5になったとき、仮想同期信号生成部18は、同期終了通知を画像抽出部19に出す(ステップ05)。同期終了通知を出したとき、仮想同期信号生成部18及び画像抽出部19のプログラムに基づき、処理装置10は、画像抽出部19を同期終了通知受信状態S6とするための関数、プログラムを呼び出す。
そして、処理装置10は、メインメモリー11の画像抽出部19の状態を記憶する領域に同期終了通知受信状態S6である旨を記憶させる。そして、画像抽出部19は、処理完了通知を主制御基板用ファームウェア16に出す(ステップ06)。また、処理完了通知がなされたとき、主制御基板用ファームウェア16に基づき、処理装置10は、画像処理回路12を停止させる。また、処理装置10は、主制御基板用ファームウェア16の画像処理回路12の制御に関する処理を停止させる。
印刷のシミュレーション時、画像処理回路12は、仮想同期信号SYCの入力が無くなった状態で待ち状態となっている場合がある。そこで、ステップ06により、画像処理回路12及び主制御基板用ファームウェア16に画像処理回路12を停止させるため強制的な割込がかけられる。
実際の印刷では、1ページ分の画像データの出力完了後、トナー像形成、トナー像の用紙への転写、トナーの定着のために用紙搬送がなされる。そして、トナーが定着された用紙は、機外に排出される。
実際の印刷を模倣して、用紙搬送ウェイト(待ち時間)が設けられる。用紙搬送ウェイトは、トナー像形成から実際に用紙が排出されるまでの時間を参考に長さが定められる。
同期終了通知を出したとき、仮想同期信号生成部18のプログラムに基づき、処理装置10は、仮想同期信号生成部18の処理状態を用紙搬送ウェイト状態S7とするための関数、プログラムを呼び出す。
これにより、仮想同期信号生成部18は、用紙搬送ウェイト状態S7となる。また、処理装置10は、メインメモリー11の仮想同期信号生成部18の状態を記憶する領域に用紙搬送ウェイト状態S7である旨を記憶させる。用紙搬送ウェイト状態S7となってから用紙搬送ウェイト分の時間が経過したとき、仮想同期信号生成部18のプログラムに基づき、処理装置10は、仮想同期信号生成部18の処理状態をウェイト終了状態S8とするための関数、プログラムを呼び出す。これにより、仮想同期信号生成部18は、ウェイト終了状態S8となる。処理装置10は、メインメモリー11の仮想同期信号生成部18の状態を記憶する領域にウェイト終了状態S8である旨を記憶させる。
ウェイト終了状態S8になったとき、仮想同期信号生成部18は、印刷完了通知を仮想基板17に出す(ステップ07)。印刷完了通知を出した状態となったとき、処理装置10は、仮想基板17を印刷完了状態S9とするための関数、プログラムを呼び出す。これにより、仮想基板17での印刷実行状態S1が解除される。
また、印刷実行状態S1の解除に伴い(ステップ07)。仮想基板17は、排出完了通知を主制御基板用ファームウェア16に出す(ステップ08)。実機では、機外に印刷済の用紙を排出する排出センサーが用紙の搬送路に設けられる。実機では、エンジン制御基板20は、排出センサーの出力に基づき、印刷済用紙の機外への排出を認識する。実機では、エンジン制御基板20は、用紙の排出検知を、1枚の用紙の印刷完了通知として、主制御基板1に送信する。主制御基板1は、エンジン制御基板20の排出検知に基づき、1枚の用紙の印刷完了を認識する。
排出完了通知がなされると、処理装置10(主制御基板用ファームウェア16)は、ステップ01の印刷命令に対応する印刷が完了したと認識する(エンド、印刷のシミュレーションの完了)。
このようにして、実施形態に係る主制御基板1は、画像形成装置内に設けられる基板であって、メインメモリー11、通信インターフェイス5(接続用インターフェイス51、ネットワークインターフェイス52)、処理装置10を含む。通信インターフェイス5は、制御命令を外部から入力するためのリモート装置7と外部記憶装置6を接続可能である。処理装置10は、メインメモリー11の記憶内容に基づき処理を行う。処理装置10は、画像形成装置の主制御基板1に搭載されるメインコントロールファームウェア15と、画像形成装置内に設けられる基板であって主制御基板1と接続される副制御基板をプログラム的に再現した仮想基板17をメインメモリー11に記憶させ、実際の副制御基板のように仮想基板17を動作させることを特徴とする主制御基板1。
これにより、主制御基板1のメインコントロールファームウェア15に副制御基板及びそのファームウェアを仮想的に組み込むことができる。主制御基板1内に副制御基板を仮想的に組み込むので、副制御基板が接続されているかのように主制御基板1を振る舞わせることができる。従って、I/O中継基板のようなハードウェアを用いずに主制御基板1と副制御基板のファームウェアや動作をシミュレーションにより検証することができる。従来、開発過程でのシミュレーションに必要であったI/O中継基板のようなハードウェアが必要なくなる。従って、開発コストと開発の手間を減らすことができる。
また、副制御基板は、画像形成装置内で印刷ジョブを行う印刷部2の動作を制御するエンジン制御基板20である。仮想基板17は、エンジン制御基板20をプログラム的に再現したものである。処理装置10は、エンジン制御基板20の仮想基板17に、実際のエンジン制御基板20の動作を模倣させる。
これにより、主制御基板1のメインコントロールファームウェア15にエンジン制御基板20及びそのファームウェアを仮想的に組み込むことができる。そして、エンジン制御基板20が接続されているかのように主制御基板1を振る舞わせることができる。従って、I/O中継基板のようなハードウェアを用いずに、エンジン制御基板20のハードやファームウェアに異常があるか否かをシミュレーションにより検証することができる。従って、シミュレーションに必要であったハードウェアを減らし、開発コストと開発の手間を減らすことができる。
また、主制御基板1は、エンジン制御基板20に送信するために画像データに対して画像処理を行い、画像処理後の画像データをメインメモリー11に書き込む画像処理回路12を含む。処理装置10は、メインメモリー11に書き込まれた画像データを抽出して通信インターフェイス5に接続された外部記憶装置6への保存処理を処理装置10に行わせる画像抽出部19と、印刷ジョブのときエンジン制御基板20から画像処理回路12に向けて送信される同期信号を模倣した仮想同期信号SYCの画像処理回路12への入力を処理装置10に行わせる仮想同期信号生成部18をメインメモリー11に記憶させる。仮想同期信号生成部18によって仮想同期信号SYCの生成が開始され、仮想同期信号SYCが画像処理回路12に入力されたとき、画像処理回路12は、画像データの画像処理を開始する。処理装置10は、画像抽出部19に基づき、メインメモリー11に書き込まれた画像処理後の画像データの外部記憶装置6への保存を通信インターフェイス5に行わせる。
エンジン制御基板20が画像処理回路12に印刷準備ができた旨を知らせるため、及び、転送される画像データの同期をとるため、エンジン制御基板20が画像処理回路12に同期信号を送信することがある。シミュレーションのとき、実際には主制御基板1とエンジン制御基板20は接続されないところ、仮想同期信号生成部18によって、同期信号の画像処理回路12への入力をエンジン制御基板20に代わって処理装置10に行わせることができる。これにより、印刷ジョブ時の動作をシミュレートすることができる。また、画像抽出部19の処理によって、シミュレートにより印刷ジョブのために生成された画像データを抽出し、抽出した画像データを外部記憶装置6に記憶させることができる。外部記憶装置6に保存された画像データを確認して、正常な画像データが生成されるか否か、及び、印刷される画像に問題があるか否かを確認することができる。
また、メインコントロールファームウェア15から印刷命令を受けたとき、仮想基板17は、仮想同期信号SYCの生成開始を仮想同期信号生成部18に命令する。仮想同期信号SYCの生成が開始されたとき、仮想同期信号生成部18は、仮想同期信号SYCの生成開始を画像抽出部19に通知する。仮想同期信号生成部18からの通知に応じて、画像抽出部19は、保存処理を処理装置10に行わせ、保存処理の完了を仮想同期信号生成部18に通知する。保存処理の完了が仮想同期信号生成部18に通知されたとき、処理装置10は、仮想同期信号SYCの画像処理回路12への入力を停止する。
これにより、主制御基板1とエンジン制御基板20による印刷ジョブのときの処理を処理装置10に行わせることができる。そして、主制御基板1とエンジン制御基板20のファームウェア上の問題や、両基板間での信号のやりとりに問題があるか否かを、シミュレーションにより検証、確認することができる。
また、仮想基板17は、リモート装置7から通信インターフェイス5に入力された状態変更命令を認識し、状態変更命令に応じて状態を変更する。これにより、リモート装置7から状態変更命令を入力し、仮想基板17の反応を確認することで、エンジン制御基板20のファームウェアに問題があるか否かを検証、確認することができる。
また、処理装置10は、エンジン制御基板20の不揮発メモリーに記憶されるデータであるエンジンデータD1を通信インターフェイス5に接続されている外部記憶装置6から読み出し、メインメモリー11にエンジンデータD1を記憶させる。これにより、外部記憶装置6に接続して仮想基板17をメインメモリー11内に構築することができる。
また、本発明は、主制御基板1の制御方法と捉えることもできる。具体的に、画像形成装置の主制御基板1に搭載されるメインコントロールファームウェア15と、画像形成装置内に設けられる基板であって主制御基板1の制御に基づき動作する副制御基板をプログラム的に再現した仮想基板17を主制御基板1のメインメモリー11に記憶させ、実際の副制御基板のように仮想基板17を動作させる主制御基板1の制御方法と捉えることもできる。
又、本発明の実施形態を説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。
本発明は画像形成装置に搭載される主制御基板に利用可能である。
100 複合機(画像形成装置) 1 主制御基板
10 処理装置 11 メインメモリー
15 メインコントロールファームウェア
12 画像処理回路 17 仮想基板
18 仮想同期信号生成部 19 画像抽出部
20 エンジン制御基板(副制御基板) 5 通信インターフェイス
51 接続用インターフェイス 52 ネットワークインターフェイス
6 外部記憶装置 7 リモート装置
D1 エンジンデータ
10 処理装置 11 メインメモリー
15 メインコントロールファームウェア
12 画像処理回路 17 仮想基板
18 仮想同期信号生成部 19 画像抽出部
20 エンジン制御基板(副制御基板) 5 通信インターフェイス
51 接続用インターフェイス 52 ネットワークインターフェイス
6 外部記憶装置 7 リモート装置
D1 エンジンデータ
Claims (7)
- メインメモリーと、
制御命令を外部から入力するためのリモート装置と外部記憶装置を接続可能な通信インターフェイスと、
前記メインメモリーの記憶内容に基づき処理を行う処理装置と、を含み、
前記処理装置は、画像形成装置の主制御基板に搭載されるメインコントロールファームウェアと、前記画像形成装置内に設けられる基板であって前記主制御基板と接続される副制御基板をプログラム的に再現した仮想基板を前記メインメモリーに記憶させ、実際の前記副制御基板のように前記仮想基板を動作させることを特徴とする主制御基板。 - 前記副制御基板は、画像形成装置内で印刷ジョブを行う印刷部の動作を制御するエンジン制御基板であり、
前記仮想基板は、前記エンジン制御基板をプログラム的に再現したものであり、
前記処理装置は、前記エンジン制御基板の前記仮想基板に、実際の前記エンジン制御基板の動作を模倣させることを特徴とする請求項1に記載の主制御基板。 - 前記エンジン制御基板に送信するために画像データに対して画像処理を行い、画像処理後の画像データを前記メインメモリーに書き込む画像処理回路を含み、
前記処理装置は、前記メインメモリーに書き込まれた画像データを抽出して前記通信インターフェイスに接続された前記外部記憶装置への保存処理を前記処理装置に行わせる画像抽出部と、印刷ジョブのとき前記エンジン制御基板から前記画像処理回路に向けて送信される同期信号を模倣した仮想同期信号の前記画像処理回路への入力を前記処理装置に行わせる仮想同期信号生成部を前記メインメモリーに記憶させ、
前記仮想同期信号生成部によって前記仮想同期信号の生成が開始され、前記仮想同期信号が前記画像処理回路に入力されたとき、前記画像処理回路は、画像データの画像処理を開始し、前記処理装置は、前記画像抽出部に基づき、前記メインメモリーに書き込まれた画像処理後の画像データの前記外部記憶装置への保存を前記通信インターフェイスに行わせることを特徴とする請求項2に記載の主制御基板。 - 前記メインコントロールファームウェアから印刷命令を受けたとき、前記仮想基板は、前記仮想同期信号の生成開始を前記仮想同期信号生成部に命令し、
前記仮想同期信号の生成が開始されたとき、前記仮想同期信号生成部は、前記仮想同期信号の生成開始を前記画像抽出部に通知し、
前記仮想同期信号生成部からの通知に応じて、前記画像抽出部は、前記保存処理を前記処理装置に行わせ、前記保存処理の完了を前記仮想同期信号生成部に通知し、
前記保存処理の完了が前記仮想同期信号生成部に通知されたとき、前記処理装置は、前記仮想同期信号の前記画像処理回路への入力を停止することを特徴とする請求項3に記載の主制御基板。 - 前記仮想基板は、前記リモート装置から前記通信インターフェイスに入力された状態変更命令を認識し、前記状態変更命令に応じて状態を変更することを特徴とする請求項2乃至4のいずれか1項に記載の主制御基板。
- 前記処理装置は、前記エンジン制御基板の不揮発メモリーに記憶されるデータであるエンジンデータを前記通信インターフェイスに接続されている前記外部記憶装置から読み出し、前記メインメモリーに前記エンジンデータを記憶させることを特徴とする請求項1乃至5のいずれか1項に記載の主制御基板。
- 画像形成装置の主制御基板に搭載されるメインコントロールファームウェアと、前記画像形成装置内に設けられる基板であって前記主制御基板の制御に基づき動作する副制御基板をプログラム的に再現した仮想基板を前記主制御基板のメインメモリーに記憶させ、
実際の前記副制御基板のように前記仮想基板を動作させることを特徴とする主制御基板の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044465A JP2017159501A (ja) | 2016-03-08 | 2016-03-08 | 主制御基板、主制御基板の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044465A JP2017159501A (ja) | 2016-03-08 | 2016-03-08 | 主制御基板、主制御基板の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017159501A true JP2017159501A (ja) | 2017-09-14 |
Family
ID=59853607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016044465A Pending JP2017159501A (ja) | 2016-03-08 | 2016-03-08 | 主制御基板、主制御基板の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017159501A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123033A (ja) * | 2019-01-29 | 2020-08-13 | 株式会社リコー | シミュレーションシステム、情報処理装置、プログラム及びシミュレーション方法 |
-
2016
- 2016-03-08 JP JP2016044465A patent/JP2017159501A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123033A (ja) * | 2019-01-29 | 2020-08-13 | 株式会社リコー | シミュレーションシステム、情報処理装置、プログラム及びシミュレーション方法 |
JP7151514B2 (ja) | 2019-01-29 | 2022-10-12 | 株式会社リコー | シミュレーションシステム、情報処理装置、プログラム及びシミュレーション方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120317480A1 (en) | Information display system and information display method | |
JP2016167158A (ja) | 画像形成装置、画像形成装置の制御方法、およびプログラム | |
JP2005149317A (ja) | 情報処理装置、ジャムリカバリ方法、プログラム、記録媒体及び印刷システム | |
JP2017159501A (ja) | 主制御基板、主制御基板の制御方法 | |
JP2012190197A (ja) | ログ処理システム | |
JP2023052074A (ja) | 印刷装置および制御方法 | |
JP2020087274A (ja) | サポートプログラム、情報処理装置、および印刷方法 | |
JP2015133559A (ja) | 画像形成装置、情報端末装置、画像形成システム、画像形成装置管理制御方法、画像形成装置制御プログラムおよび情報端末装置制御プログラム | |
JP6212972B2 (ja) | 情報処理システム、ソフトウェア更新方法およびプログラム | |
JP2018134850A (ja) | 複合機、情報表示方法、およびコンピュータプログラム | |
US9693182B2 (en) | Image forming apparatus including control on near field communication | |
JP6012685B2 (ja) | 画像形成システム | |
JP2013250911A (ja) | 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム | |
JP2008198000A (ja) | カスタム集積回路及びカスタム集積回路を備えた画像形成装置 | |
JP6199758B2 (ja) | 組み込みシステム、画像形成装置 | |
JP6164823B2 (ja) | 印刷装置 | |
JP5939377B2 (ja) | 通信装置とプログラム | |
JP5480204B2 (ja) | 画像形成装置 | |
JP2012190199A (ja) | 画像形成装置 | |
JP6972281B2 (ja) | 画像形成装置、画像形成装置の制御方法、およびプログラム | |
JP6199759B2 (ja) | 組み込みシステム、画像形成装置 | |
JP2009230668A (ja) | 印刷システム | |
JP2005005993A (ja) | 画像形成システム | |
JP5412467B2 (ja) | 画像形成装置 | |
JP2007174022A (ja) | 画像形成装置 |