JP2017157847A - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP2017157847A JP2017157847A JP2017084170A JP2017084170A JP2017157847A JP 2017157847 A JP2017157847 A JP 2017157847A JP 2017084170 A JP2017084170 A JP 2017084170A JP 2017084170 A JP2017084170 A JP 2017084170A JP 2017157847 A JP2017157847 A JP 2017157847A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- external electrode
- circuit board
- electronic
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】本発明は、外部電極端子間の絶縁距離がより小さい電子部品が実装された電子回路の提供を目的とする。【解決手段】本発明に係る電子回路500は、電位の異なる複数の外部電極端子11をパッケージ上面に備える電子部品10と、電子部品10のパッケージ下面と接着されたプリント基板2と、外部電極端子11の各々とプリント基板2を電気的に接合するワイヤ8とを備え、電子部品10、ワイヤ8、電子部品10とプリント基板2の接着部9およびワイヤ8とプリント基板2との接合部は絶縁性樹脂4で封止されることを特徴とする。【選択図】図5
Description
本発明は、表面実装部品が実装された電子回路に関する。
従来、表面実装部品をプリント基板上に実装する際に、表面実装部品の外部電極端子間に電位差がある場合は、その電位差に応じて、絶縁のために外部電極端子間に適切な絶縁距離が確保される。
また、空気による絶縁では不十分な場合、外部電極端子間に絶縁性の樹脂を注入することにより、絶縁性の向上が行われている(例えば、特許文献1)。
上述した様に、表面実装部品において、外部電極端子間の絶縁を空気ではなく樹脂で行うことにより、絶縁距離を小さくすることが可能となるため、表面実装部品の小型化の観点から好ましい。ところが、外部電極端子間の隙間は一般に狭いため、樹脂の注入が困難な場合があった。
本発明は以上の課題を解決するためになされたものであり、外部電極端子間の絶縁距離がより小さい電子部品が実装された電子回路の提供を目的とする。
本発明に係る電子回路は、電位の異なる複数の外部電極端子をパッケージ上面に備える電子部品と、電子部品のパッケージ下面と接着されたプリント基板と、外部電極端子の各々とプリント基板を電気的に接合するワイヤとを備え、電子部品、ワイヤ、電子部品とプリント基板の接着部およびワイヤとプリント基板との接合部は絶縁性樹脂で封止されることを特徴とする。
本発明によれば、電子部品のパッケージ上面に外部電極端子を設けたことにより、電子部品を絶縁性樹脂で封止すると、パッケージ上面に備わる外部電極端子も樹脂封止される。よって、外部電極端子間の絶縁性が向上する。つまり、絶縁距離をより小さくすることが可能である。このため、電子部品の小型化が可能であり、電子部品が実装される電子回路を小型化することが可能である。また、外部電極端子が電子部品のパッケージ上面に設けられるため、接合部分の外観を検査することが可能であり、製造工程において歩留まりが向上する。
<前提技術>
本発明の実施の形態を説明する前に、本発明の前提となる技術の説明をする。図6(a)および図6(b)に、前提技術となる電子回路の断面図を示す。
本発明の実施の形態を説明する前に、本発明の前提となる技術の説明をする。図6(a)および図6(b)に、前提技術となる電子回路の断面図を示す。
図6(a)は、プリント基板2上に電子部品1を実装した電子回路である。電子部品1は、例えば、QFN(Quad Flat Non−leaded Package)やSON(Small Outline Non−leaded Package)などのフラットパッケージである。
電子部品1に備わる外部電極端子11は、はんだ3を介して、プリント基板2に備わるプリント基板側ランド21にはんだ接合されている。電子部品1とプリント基板2の間には隙間5が設けられている。
一般に、電子部品1をプリント基板2に実装した後、図6(a)の様に、電子部品1は絶縁性樹脂4により封止される。この際、電子部品1とプリント基板2の間の隙間5にも絶縁性樹脂4が注入されることが絶縁の観点から望ましい。ところが、絶縁性樹脂4の粘性が高い場合には、電子部品1とプリント基板2の隙間5が狭いため、隙間5に絶縁性樹脂4が充填されないことがあった。
隙間5に絶縁性樹脂4が充填されない場合、電子部品1の外部電極端子11間の絶縁を考慮して外部電極端子11間の絶縁距離Lを設計する必要がある。つまり、外部電極端子11間の電位差が大きい場合、絶縁距離Lを大きくとって電子部品1を設計する必要がある。絶縁距離Lが大きくなることによって、電子部品1が大型化し、電子部品1が実装される電子回路も大型化する問題があった。
また、図6(b)に、電子部品1が、外部に露呈したダイパッド11Aを有する場合の例を示す。ダイパッド11Aは、外部電極端子11と同様に、プリント基板側ランド21にはんだ接合されている。例えば、図6(b)において、左側の外部電極端子11とダイパッド11Aとの間に電位差がある場合を考える。この場合、隙間5に絶縁性樹脂4が充填されない場合、絶縁のために、この間の絶縁距離Lを考慮して電子部品1を設計する必要がある。つまり、外部電極端子11とダイパッド11Aとの電位差が大きい場合、絶縁距離Lを大きくとって電子部品1を設計する必要がある。絶縁距離Lが大きくなることによって、電子部品1が大型化し、電子部品1が実装される電子回路も大型化する問題があった。
<実施の形態1>
<構成>
図1(a)に、本実施の形態における電子回路100の断面図を示す。また、図1(b)は、図1(a)において絶縁性樹脂6を除いた電子回路100の断面図である。本実施の形態において、電子部品1は、前提技術(図6(b))と同様に、例えばQFNまたはSONであり、外部に露呈したダイパッド11Aと、外部電極端子11を有するとする。電子部品1には、ワイドバンドギャップ半導体として、例えばSiC半導体素子が搭載されている。
<構成>
図1(a)に、本実施の形態における電子回路100の断面図を示す。また、図1(b)は、図1(a)において絶縁性樹脂6を除いた電子回路100の断面図である。本実施の形態において、電子部品1は、前提技術(図6(b))と同様に、例えばQFNまたはSONであり、外部に露呈したダイパッド11Aと、外部電極端子11を有するとする。電子部品1には、ワイドバンドギャップ半導体として、例えばSiC半導体素子が搭載されている。
プリント基板2はプリント基板側ランド21を備える。電子部品1の外部電極端子11およびダイパッド11Aと、プリント基板2のプリント基板側ランド21は、はんだ3を介してはんだ接合されている。
図1(a),(b)において、左側の外部電極端子11とダイパッド11Aとの間に電位差がある場合を考える。この場合、図1(b)に示すように、プリント基板2には、平面視で、左側の外部電極端子11とダイパッド11Aの間に、穴7が設けられる。また、電子部品1とプリント基板2の間には隙間5が設けられている。
本実施の形態における電子回路100の製造方法は、電子部品1をプリント基板2にはんだ接合する工程と、この工程の後に、プリント基板2に設けられた穴7を通して、プリント基板2裏側から、隙間5に絶縁性樹脂6を注入する工程を備える。この結果、隙間5に絶縁性樹脂6が充填されて、図1(a)の状態となる。
なお、図1(a)に示す様に、絶縁性樹脂6を注入する際に、同時にプリント基板2の裏面を絶縁性樹脂6でコーティングしてもよい。
また、前提技術において電子部品1の表側を絶縁性樹脂4により封止したのと同様に、本実施の形態においても、電子部品1の表側を絶縁性樹脂により封止しても良い。
本実施の形態では、電位差のあるダイパッド11Aと外部電極端子11間の隙間5に絶縁性樹脂6が充填されることにより、ダイパッド11Aと外部電極端子11間がより確実に絶縁される。よって、電子部品1において、ダイパッド11Aと外部電極端子11間の絶縁距離Lを前提技術よりも小さく設計することが可能である。
なお、本実施の形態において、絶縁性樹脂6は、図1(a)の様に、隙間5を完全に充填している。このように、隙間5が絶縁性樹脂6によって完全に充填されるのが絶縁の観点から最も好ましいが、隙間5の一部を充填した場合であっても、ダイパッド11Aと外部電極端子11間の沿面距離を大きくすることが可能であるため、ダイパッド11Aと外部電極端子11間の絶縁性を高めて、絶縁距離Lを小さくすることができる。
また、本実施の形態における電子回路100の平面図の一例を図1(c)に示す。例えば、左側の列の外部電極端子11とダイパッド11Aとの間に電位差がある場合、穴7をスリット形状とすることによって、左側の列の外部電極端子11とダイパッド11Aとの間に、効率よく絶縁性樹脂6を注入することが可能となる。
なお、本実施の形態において、電子部品1は、ワイドバンドギャップ半導体素子として、SiC半導体素子を搭載するとしたが、GaN半導体素子等でもよい。
<効果>
本実施の形態における電子回路100は、プリント基板2と、プリント基板2上にはんだ接合された電子部品1とを備え、電子部品1は、外部に露呈したダイパッド11Aと、外部電極端子11とを有するフラットパッケージであり、プリント基板2と電子部品1との間には隙間5が設けられ、プリント基板2には、平面視でダイパッド11Aと、外部電極端子11との間に穴7が設けられており、隙間5において、絶縁性樹脂6は、ダイパッド11Aと、外部電極端子11との間の少なくとも一部に充填されており、絶縁性樹脂6は、穴7から注入されたものであることを特徴とする。
本実施の形態における電子回路100は、プリント基板2と、プリント基板2上にはんだ接合された電子部品1とを備え、電子部品1は、外部に露呈したダイパッド11Aと、外部電極端子11とを有するフラットパッケージであり、プリント基板2と電子部品1との間には隙間5が設けられ、プリント基板2には、平面視でダイパッド11Aと、外部電極端子11との間に穴7が設けられており、隙間5において、絶縁性樹脂6は、ダイパッド11Aと、外部電極端子11との間の少なくとも一部に充填されており、絶縁性樹脂6は、穴7から注入されたものであることを特徴とする。
従って、プリント基板2に設けられた穴7から絶縁性樹脂6を注入することにより、ダイパッド11Aと、外部電極端子11との間の隙間5の少なくとも一部に絶縁性樹脂6が確実に充填されるため、ダイパッド11Aと外部電極端子11との間の絶縁性が向上する。よって、電子部品1において、ダイパッド11Aと外部電極端子11間の絶縁距離Lを前提技術(図6(b))よりも小さく設計することが可能であるため、電子部品1の小型化が可能である。また、電子部品1の小型化により電子部品1が実装される電子回路100の小型化が可能である。
また、本実施の形態における電子回路100において、電子部品1は、ワイドバンドギャップ半導体素子を備えることを特徴とする。
従って、一般に、ワイドバンドギャップ半導体素子は一般に高電圧が印加されて使用されるため、ダイパッド11Aと外部電極端子11との間には、大きな電位差が生じる。よって、ダイパッド11Aと、ダイパッド11Aと大きな電位差の生じる外部電極端子11間の隙間5を絶縁性樹脂6で充填することにより、絶縁性の向上が顕著に現れるため、特に効果的に絶縁距離Lを小さくすることが可能である。
また、本実施の形態における電子回路100の製造方法は、電子部品1を穴7が設けられたプリント基板2にはんだ接合する工程と、この工程の後に、穴7から絶縁性樹脂6を注入する工程とを備える。
従って、プリント基板2に穴7を設けて、穴7を通して隙間5に絶縁性樹脂6を注入することにより、隙間5に絶縁性樹脂6を容易に充填することが可能となる。
<実施の形態2>
図2に、本実施の形態における電子回路200の断面図を示す。本実施の形態における電子回路200は、実施の形態1における電子回路100を、筐体40内部に収納したものである。
図2に、本実施の形態における電子回路200の断面図を示す。本実施の形態における電子回路200は、実施の形態1における電子回路100を、筐体40内部に収納したものである。
本実施の形態において、実施の形態1と同じく、ダイパッド11Aと、図2左側の外部電極端子11との間に電位差があるものとする。
筐体40内部および電子回路100とプリント基板2の隙間5には絶縁性樹脂6が充填されている。本実施の形態における電子回路200を製造する際、筐体40に絶縁性樹脂6を注入する工程において、同時に、電子回路100の隙間5にも穴7を通して絶縁性樹脂6が注入される。
本実施の形態における電子回路200は、プリント基板2および電子部品1を収納する筐体40をさらに備え、絶縁性樹脂6は、筐体40に充填された絶縁性樹脂であることを特徴とする。
従って、筐体40に絶縁性樹脂6を充填する際に、筐体40に収納された電子回路100の隙間5にも穴7を通して、同時に絶縁性樹脂6が充填される。よって、電子回路100を筐体8に収納する場合、樹脂封止工程を簡素化することが可能である。
<実施の形態3>
図3に、本実施の形態における電子回路300の断面図を示す。本実施の形態における電子回路300は、実施の形態1の電子回路100と、この電子回路100と電気的に接続された半導体モジュールとを備える。半導体モジュールには、パワー半導体素子30Iとして、例えばSiC半導体素子が備わっている。
図3に、本実施の形態における電子回路300の断面図を示す。本実施の形態における電子回路300は、実施の形態1の電子回路100と、この電子回路100と電気的に接続された半導体モジュールとを備える。半導体モジュールには、パワー半導体素子30Iとして、例えばSiC半導体素子が備わっている。
まず、半導体モジュールの構成について説明する。半導体モジュールの筐体は、ケース30Aとベース板30Bから構成される。ケース30Aには、中継端子30Cと電力端子30Dが一体化され、あるいは埋め込まれている。
ベース板30B上には、両面に配線パターン30Gが形成された絶縁基板30Jが、はんだ30Fにより接合されている。絶縁基板30J上には、はんだ30Fを介して、SiC半導体素子30Iが接合されている。
電子回路は、半導体モジュールの筐体に収納されている。電子回路100のプリント基板2とパワー半導体素子30Iは、中継端子30Cおよびワイヤ30Hを介して接続されている。電子回路100のプリント基板2にはインターフェース端子30Eが設けられる。
また、パワー半導体素子30Iと電力端子は、配線パターン30Gを介して、ワイヤ30Hにより接続されている。
また、半導体モジュールのケース30A内部は、例えばシリコンゲル4Aにより充填されている。
なお、本実施の形態における電子回路300は、電子回路100が半導体モジュールのケース30Aに収納される構成としたが、電子回路100が半導体モジュールと電気的に接続される構成であれば、この限りでは無い。
<効果>
本実施の形態における電子回路300は、プリント基板2と電気的に接続された半導体モジュールをさらに備え、半導体モジュールは、パワー半導体素子30Iを含むことを特徴とする。
本実施の形態における電子回路300は、プリント基板2と電気的に接続された半導体モジュールをさらに備え、半導体モジュールは、パワー半導体素子30Iを含むことを特徴とする。
従って、半導体モジュールに備わるパワー半導体素子30Iの電位差が、電子回路100に備わる電子部品1のダイパッド11Aと、例えば図3左側の外部電極端子11との間に生じる場合であっても、隙間5に絶縁性樹脂6が充填されているため、隙間5に絶縁性樹脂6が充填されていない場合よりも、絶縁距離Lを小さくすることができる。よって、電子部品1の小型化が可能であり、電子部品1を備える電子回路100の小型化が可能となる。つまり、電子回路100を備える電子回路300の小型化が可能である。また、電子回路100が半導体モジュールのケースに収納される場合、半導体モジュール自体の小型化が可能である。
また、本実施の形態における電子回路300において、パワー半導体素子30Iは、SiC半導体素子を含むことを特徴とする。
従って、一般に、SiC半導体素子は高電圧が印加されて使用されることが多いため、電子部品1の絶縁距離Lをより小さくすることが可能であり、電子回路100および電子回路300をより小型化することが可能となる。
<実施の形態4>
図4(a)に、本実施の形態における電子部品400の断面図を示す。また、図4(b)に、本実施の形態における電子部品400を実装したプリント基板2の断面図を示す。
図4(a)に、本実施の形態における電子部品400の断面図を示す。また、図4(b)に、本実施の形態における電子部品400を実装したプリント基板2の断面図を示す。
本実施の形態における電子部品400は、例えばQFNまたはSONなどのフラットパッケージであり、電子部品400のパッケージ表面には外部電極端子11が備わっている。
図4(a)において、左右の外部電極端子11間に電位差がある場合を考える。左右の外部電極端子11の間には、電子部品400のパッケージの表面に沿って、熱硬化性樹脂4Bが塗布されている。なお、外部電極端子11表面にも、はんだ3と接合する一部を残して、熱硬化性樹脂4Bが塗布される。
以上の構成を有する電子部品400を、プリント基板2上に実装する。プリント基板2上には、プリント基板側ランド21が設けられており、外部電極端子11とプリント基板側ランド21は、はんだ3によりはんだ接合される。はんだ接合の際の熱処理により、熱硬化性樹脂4Bが硬化して、電子部品400とプリント基板2の隙間が、熱硬化性樹脂4Bにより充填される。
このように、左右の外部電極端子11間が熱硬化性樹脂4Bにより充填されるため、左右の外部電極端子11間の絶縁性が向上する。つまり、外部電極端子11間の絶縁距離Lを小さくすることが可能であり、電子部品400の小型化が可能である。
なお、本実施の形態において、実施の形態1の様に、電子部品1が外部に露呈したダイパッドを備えてもよい。外部電極端子11とダイパッドとの間に電位差がある場合は、外部電極端子11とダイパッドとの間に、電子部品1のパッケージの表面に沿って熱硬化性樹脂4Bを塗布することにより、上述した効果と同様の効果を得ることが可能である。
<効果>
本実施の形態における電子部品400は、電位の異なる複数の外部電極端子11をパッケージ表面に備え、外部電極端子11間には、熱硬化性樹脂4Bがパッケージの表面に沿って設けられていることを特徴とする。
本実施の形態における電子部品400は、電位の異なる複数の外部電極端子11をパッケージ表面に備え、外部電極端子11間には、熱硬化性樹脂4Bがパッケージの表面に沿って設けられていることを特徴とする。
従って、電子部品400の電位の異なる外部電極端子11間に、パッケージ表面に沿って熱硬化性樹脂4Bが塗布されているため、電子部品400をプリント基板2に実装すると、電子部品400とプリント基板2の隙間において、外部電極端子11間が熱硬化性樹脂4Bにより充填される。よって、電位の異なる外部電極端子11間の絶縁性が向上するため、電位の異なる外部電極端子11間の絶縁距離Lを小さくすることが可能であり、電子部品400を小型化することができる。また、電子部品400の小型化により、電子部品400を実装したプリント基板2の小型化も可能である。
<実施の形態5>
図5に、本実施の形態における電子回路500の側面図を示す。電子回路500は、外部電極端子11をパッケージ上面に備える電子部品10と、電子部品10のパッケージ下面と接着されたプリント基板2と、外部電極端子11とプリント基板2を電気的に接合するワイヤ8とを備える。プリント基板2表面には、ワイヤパッド22が形成されている。
図5に、本実施の形態における電子回路500の側面図を示す。電子回路500は、外部電極端子11をパッケージ上面に備える電子部品10と、電子部品10のパッケージ下面と接着されたプリント基板2と、外部電極端子11とプリント基板2を電気的に接合するワイヤ8とを備える。プリント基板2表面には、ワイヤパッド22が形成されている。
また、図5における電子部品10において、左右の外部電極端子11間の電位が異なるとする。
電子回路500の製造方法について説明する。まず、電子部品10の外部電極端子11が形成されていない側の面、即ちパッケージ下面を、プリント基板2に接着部9を介して接着する。接着には、電子部品10の動作時の発熱に耐えることが可能な接着剤を用いる。
次に、ワイヤ8の一端を外部電極端子11とはんだ接合し、ワイヤ8の他端をワイヤパッド22とはんだ接合することにより、電子部品10の外部電極端子11とプリント基板2とを電気的に接合する。ワイヤ8は例えば銅線である。
なお、ワイヤ8をワイヤボンディングにより接合することも可能である。この場合、ワイヤ8は例えばアルミワイヤであり、超音波により接合される。
次に、図5に示す様に、電子回路500の表側を絶縁性樹脂4により封止する。つまり、電子部品10、ワイヤ8、電子部品10とプリント基板2の接着部9およびワイヤ8とプリント基板2との接合部(即ちワイヤパッド22)が絶縁性樹脂4により封止される。以上の製造工程を経て、本実施の形態における電子回路500が製造される。
本実施の形態における電子回路500において、電圧の異なる外部電極端子11間が絶縁性樹脂4により封止されるため、外部電極端子11間の絶縁性が向上する。このため、外部電極端子11間の絶縁距離Lを小さくすることが可能である。
<効果>
本実施の形態に係る電子回路500は、電位の異なる複数の外部電極端子11をパッケージ上面に備える電子部品10と、電子部品10のパッケージ下面と接着されたプリント基板2と、外部電極端子11の各々とプリント基板2を電気的に接合するワイヤ8とを備え、電子部品10、ワイヤ8、電子部品10とプリント基板2の接着部9およびワイヤ8とプリント基板2との接合部(即ちワイヤパッド22)は絶縁性樹脂4で封止されることを特徴とする。
本実施の形態に係る電子回路500は、電位の異なる複数の外部電極端子11をパッケージ上面に備える電子部品10と、電子部品10のパッケージ下面と接着されたプリント基板2と、外部電極端子11の各々とプリント基板2を電気的に接合するワイヤ8とを備え、電子部品10、ワイヤ8、電子部品10とプリント基板2の接着部9およびワイヤ8とプリント基板2との接合部(即ちワイヤパッド22)は絶縁性樹脂4で封止されることを特徴とする。
従って、電子部品10のパッケージ上面に外部電極端子11を設けたことにより、電子部品10を絶縁性樹脂4で封止すると、パッケージ上面に備わる外部電極端子11も樹脂封止される。よって、外部電極端子11間の絶縁性が向上する。つまり、外部電極端子11間の隙間が絶縁性樹脂により充填されない前提技術(図6(a))と比較して、絶縁距離Lを小さくすることが可能である。このため、電子部品10の小型化が可能であり、電子部品10が実装される電子回路500を小型化することが可能である。また、外部電極端子11が電子部品10のパッケージ上面に設けられるため、接合部分の外観を検査することが可能であり、製造工程において歩留まりが向上する。
また、本実施の形態における電子回路500において、ワイヤ8は、銅であり、はんだにより接合されることを特徴とする。従って、はんだにより接合を行うことによって、接合の強度を高めることが可能である。
また、本実施の形態における電子回路500において、ワイヤ8は、アルミであり、超音波により接合されることを特徴とする。従って、電子部品10が小型で、外部電極端子11の接合面が小さい場合でも、ワイヤボンディングによりワイヤ8の接合を行うことが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1,10,400 電子部品、2 プリント基板、3,30F はんだ、4,6 絶縁性樹脂、4A シリコンゲル、4B 熱硬化性樹脂、5 隙間、7 穴、8,30H ワイヤ、9 接着部、11 外部電極端子、11A ダイパッド、21 プリント基板側ランド、22 ワイヤパッド、30A ケース、30B ベース板、30C 中継端子、30D 電力端子、30E インターフェース端子、30G 配線パターン、30I パワー半導体素子、30J 絶縁基板、40 筐体、100,200,300,500 電子回路。
Claims (3)
- 電位の異なる複数の外部電極端子をパッケージ上面に備える電子部品と、
前記電子部品のパッケージ下面と接着されたプリント基板と、
前記外部電極端子の各々と前記プリント基板を電気的に接合するワイヤと、
を備え、
前記電子部品、前記ワイヤ、前記電子部品と前記プリント基板との接着部および前記ワイヤと前記プリント基板との接合部は絶縁性樹脂で封止されることを特徴とする、
電子回路。 - 前記ワイヤは、銅であり、はんだにより接合されることを特徴とする、
請求項1に記載の電子回路。 - 前記ワイヤは、アルミであり、超音波により接合されることを特徴とする、
請求項1に記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084170A JP2017157847A (ja) | 2017-04-21 | 2017-04-21 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084170A JP2017157847A (ja) | 2017-04-21 | 2017-04-21 | 電子回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015180586A Division JP2016029724A (ja) | 2015-09-14 | 2015-09-14 | 電子回路および電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017157847A true JP2017157847A (ja) | 2017-09-07 |
Family
ID=59810199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017084170A Pending JP2017157847A (ja) | 2017-04-21 | 2017-04-21 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017157847A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198931A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | ワイヤボンディング方法 |
JP2009010378A (ja) * | 2007-06-26 | 2009-01-15 | Advanced Chip Engineering Technology Inc | 擬似チップを有する半導体素子パッケージ |
JP2011192686A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Ltd | 半導体装置 |
JP2012074463A (ja) * | 2010-09-28 | 2012-04-12 | Sharp Corp | パワーデバイス |
DE102012103191A1 (de) * | 2011-04-13 | 2012-10-18 | Conti Temic Microelectronic Gmbh | Verfahren um Lötbauteile bondbar zu machen |
-
2017
- 2017-04-21 JP JP2017084170A patent/JP2017157847A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198931A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | ワイヤボンディング方法 |
JP2009010378A (ja) * | 2007-06-26 | 2009-01-15 | Advanced Chip Engineering Technology Inc | 擬似チップを有する半導体素子パッケージ |
JP2011192686A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Ltd | 半導体装置 |
JP2012074463A (ja) * | 2010-09-28 | 2012-04-12 | Sharp Corp | パワーデバイス |
DE102012103191A1 (de) * | 2011-04-13 | 2012-10-18 | Conti Temic Microelectronic Gmbh | Verfahren um Lötbauteile bondbar zu machen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140167237A1 (en) | Power module package | |
TW201546914A (zh) | 基板及其製造方法 | |
US10396039B2 (en) | Semiconductor package | |
JP2005072515A (ja) | 半導体装置 | |
JP6493317B2 (ja) | 半導体装置 | |
JP2010135737A (ja) | 半導体装置 | |
US10453780B2 (en) | Electronic circuit, production method thereof, and electronic component | |
US20150221580A1 (en) | Semiconductor device and manufacturing method of the same | |
KR20160045477A (ko) | 전력 모듈 및 그 제조 방법 | |
CN106952882B (zh) | 半导体装置及半导体装置的制造方法 | |
JP2019201113A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6666048B2 (ja) | 回路基板装置 | |
CN108257940B (zh) | 半导体装置及其制造方法 | |
US20160163671A1 (en) | Integrated circuit package with power plates | |
JP2017157847A (ja) | 電子回路 | |
KR101754031B1 (ko) | 양면 기판 노출형 반도체 패키지 | |
JP2016029724A (ja) | 電子回路および電子部品 | |
KR101983168B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN108511412B (zh) | 一种引线框再分布结构及其制造方法 | |
KR20110092779A (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
JP3156630B2 (ja) | パワー回路実装ユニット | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2000133745A (ja) | 半導体装置 | |
CN116895628A (zh) | 具有垂直端子的半导体封装件模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180626 |