JP2017153035A - フィルタ及びそのフィルタの設計方法 - Google Patents

Abstract

【課題】伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供する。【解決手段】フィルタ（１）は、第１，第２の共振器（１０Ａ，１０Ｂ）と、第１，第２の共振器（１０Ａ，１０Ｂ）の一方の広壁（１２Ａ１，１２Ｂ１）の表面に誘電体層（２０）を介して設けられた第１，第２の帯状導体（３０Ａ，３０Ｂ）と、第１，第２の帯状導体（３０Ａ，３０Ｂ）の一端部（３０Ａ１，３０Ｂ１）に接続された第１，第２の導体ピン（４０Ａ，４０Ｂ）と、を備えている。【選択図】図１

Description

本発明は、マイクロ波に対するバンドパスフィルタとして機能する共振器直結型のフィルタに関する。また、そのようなフィルタの設計方法に関する。

マイクロ波に対して用いるバンドパスフィルタとして、共振器直結型のフィルタが知られている。共振器直結型のフィルタは、複数段の共振器（例えばＮ段、Ｎは２以上の整数）を接続することによって構成されており、初段（第１段）の共振器には信号源が接続され、最終段（第Ｎ段）の共振器には負荷抵抗が接続される。ここで、初段の共振器と信号源との結合の大きさ、及び、最終段の共振器と負荷抵抗との結合の大きさのことを外部Ｑ値又は外部結合係数と呼ぶ。本明細書では、外部Ｑ値Ｑｅと記載する。

非特許文献１には、複数段の共振器の構成が対称である場合（初段の共振器から見た場合と最終段の共振器から見た場合とで、複数段の共振器の構成が等価である場合）、フィルタが透過する電磁波の振動数の帯域と外部Ｑ値Ｑｅとの関係が式（１）によって与えられている。

Δω３ｄＢ＝Δω＋−Δω−＝ω０／（Ｑｅ／２） ・・・（１）
ここで、ω０は、伝送を表すＳパラメータである｜Ｓ２１｜が最大となる中心振動数であり、Δω３ｄＢは、｜Ｓ２１｜が｜Ｓ２１（ω０）｜と比較して３ｄＢ小さくなる帯域（以下、３ｄＢ帯域）の帯域幅であり、Δω−及びΔω＋の各々は、３ｄＢ帯域の下限振動数及び上限振動数である。

式（１）は、式（２）のように変形でき、式（２）は、式（３）のように変形できる。

Ｑｅ＝２ω０／（Δω＋−Δω−） ・・・（２）
Ｑｅ＝２ｆ０／（ｆ２−ｆ１） ・・・（３）
式（３）において、ｆ０は、上述した中心振動数ω０に対応する周波数、すなわち中心周波数であり、ｆ１及びｆ２の各々は、それぞれ、Δω−及びΔωに対応する周波数、すなわち、３ｄＢ帯域の下限周波数及び上限周波数である。

外部Ｑ値Ｑｅは、フィルタの比帯域幅の逆数に比例することが知られている。したがって、フィルタの外部Ｑ値Ｑｅを所望の値となるように調整することによって、所望の比帯域幅を有するフィルタを実現することができる。

非特許文献２の図１及び図１０には、４段の共振器Ｒ１〜Ｒ４により構成されたフィルタが図示されている。共振器Ｒ１〜Ｒ４の各々は、ポスト壁導波路の技術を用いて構成されている。ポスト壁導波路は、誘電体基板と、誘電体基板中に柵状に設けられた複数の導体ポストからなるポスト壁と、誘電体基板の上面及び下面の各々に設けられ、ポスト壁と導通する上部広壁及び下部広壁と、を用いて導波路を構成する技術である。なお、ポスト壁導波路は、ＳＩＷ (Substrate Integrated Waveguide)と呼ばれることもある。

非特許文献２の図１０に図示されているように、共振器Ｒ１へ電磁波を入力（あるいは共振器Ｒ４からの電磁波の出力）する部分は、共振器Ｒ１（あるいは共振器Ｒ４）の上部広壁を構成する導体板を一方向に延伸させた帯状導体と、この帯状導体と上部広壁との間を離間させるスロットとにより構成されている。この帯状導体は、下部工壁とともにマイクロストリップ線路を構成する。なお、帯状導体の下方には、ポスト壁は、形成されていない。

このように構成された非特許文献２に記載のフィルタは、スロットの長さを変化させることによって外部Ｑ値Ｑｅを変化させることができる（図９参照）。なお、図９の結果は、図１０に図示された構造ではなく図８に図示された構造を用いて得られたものである。

また、特許文献１の図１〜図３には、誘電体導波管デュプレクサ１１が備えている誘電体導波管入出力構造１０が図示されている。誘電体導波管入出力構造１０は、低域側の誘電体導波管共振器２０ａと、広域側の誘電体導波管共振器２０ｂと、同軸コネクタ７０とにより構成されている。誘電体導波管共振器２０ａ，２０ｂは、略直方体形状の誘電体の外装を導体膜で被覆することにより構成されている。

誘電体導波管共振器２０ａの一側面２０ａ１には、誘電体が露出した結合窓４０ａが設けられている。また、誘電体導波管共振器２０ｂの一側面２０ｂ１には、誘電体が露出した結合窓４０ｂが設けられている。誘電体導波管入出力構造１０において、結合窓４０ａと結合窓４０ｂとの位置が一致するように、側面２０ａ１と側面２０ｂ１とが対峙して配置されている。

結合窓４０ａ，４０ｂには、導体膜からなる直線形状のプローブ５０が設けられている。プローブ５０の一端は、給電点６０に接続されており、プローブ５０の他端は、結合窓４０ａ，４０ｂの外周に設けられた同隊悪に接続されている。同軸コネクタ７０は、給電点６０の上に配置される。

特許文献１の図５に示すように、誘電体導波管共振器２０ａの後段には、誘電体共振器２１ａ，２２ａ，２３ａが直列に接続されている。誘電体共振器２０ａ，２１ａ，２２ａ，２３ａは、低域側受信用の共振器群１１ａを構成する。同様に、誘電体導波管共振器２０ｂの後段には、誘電体共振器２１ｂ，２２ｂ，２３ｂが直列に接続されている。誘電体共振器２０ｂ，２１ｂ，２２ｂ，２３ｂは、高域側送信用の共振器群１１ｂを構成する。共振器群１１ａ，１１ｂは、フィルタとして機能する。

特許文献１には、特許文献１の図３に図示された距離Ｄ４０ａ，Ｄ４０ｂにより外部Ｑ値（特許文献１に記載の外部Ｑ）を調整する技術が記載されている。距離Ｄ４０ａは、誘電体導波管共振器２０ａの側面２０ａ１に隣接し且つ直交する側面２０ａ２とプローブ５０の中心との距離である。同様に、距離Ｄ４０ｂは、誘電体導波管共振器２０ｂの側面２０ｂ１に隣接し且つ直交する側面２０ｂ２とプローブ５０の中心との距離である。

また、特許文献１の図７を参照して、プローブ５１の先端部５１ａの幅Ｗ５１ａをプローブ５１の幅Ｗ５１より広くすることにより、外部Ｑ値を下げる技術が記載されている。

特開２０１５−５６８１４号公報（２０１５年３月２３日公開）

J.-S. Hong and M. J. Lancaster, "Microstrip Filter for RF/Microwave Applications", Wiley, 2001, ch.8. G.-H. Lee et. al., "SIW (Substrate Integrated Waveguide) quasi-elliptic filter based on LTCC for 60-GHz application", in Proc. 8th EuMIC, PP. 204 - 207, Sep. 2009.

しかしながら、非特許文献２に記載された技術では、外部Ｑ値を制御するためのパラメータがスロットの長さのみであり、フィルタを設計する場合の自由度が低い。

また、特許文献１に記載された技術では、複数のパラメータを用いて外部Ｑ値を調整可能であるものの、給電点に同軸コネクタを配置する必要がある。したがって、フィルタに対して同軸ケーブルを用いて電磁波を伝送することとなる。

同軸ケーブルを用いて電磁波を伝送する場合は、マイクロストリップ線路を用いて電磁波を伝送する場合と比較して、伝送する電磁波の周波数が高くなればなるほど大きな伝送ロスが生じる。したがって、特許文献１に記載されているような低周波帯域（例えば、中心周波数が２ＧＨｚ程度である周波数帯域、特許文献１の図４，図６参照）ではなく、高周波帯域（例えば、中心周波数が６０ＧＨｚ程度となる周波数帯域）で用いることを想定する場合、同軸ケーブルを用いて電磁波を伝送する特許文献１に記載の構成は、伝送ロスが大きいという課題を有する。

本発明は、前記の問題点に鑑みてなされたものであり、その目的は、高周波帯域の電磁波に対して用いる場合でも、伝送に伴い生じる伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供することである。また、その目的は、所望の外部Ｑ値を有するフィルタの設計方法を提供することである。

上記の課題を解決するために、本発明の一態様に係るフィルタは、各々が狭壁及び一対の広壁により構成され、互いに直接又は他の共振器を介して結合している第１の共振器及び第２の共振器と、前記第１の共振器の一方の広壁の表面に誘電体層を介して設けられた第１の帯状導体と、前記第１の帯状導体の一端部に接続され、前記第１の共振器の内部に挿入された第１の導体ピンと、前記第２の共振器の一方の広壁の表面に誘電体層を介して設けられた第２の帯状導体と、前記第２の帯状導体の一端部に接続され、前記第２の共振器の内部に挿入された第２の導体ピンと、を備えている、ことを特徴とする。

このフィルタにおいて、第１の帯状導体は、第１の共振器の一方の広壁とともにマイクロストリップ線路を構成し、第２の帯状導体は、第２の共振器の一方の広壁とともにマイクロストリップ線路を構成する。したがって、例えば、第１の帯状導体を外部信号源に接続し、第２の帯状導体を外部負荷抵抗に接続した場合、このフィルタは、第１の共振器の前段及び第２の共振器の後段において、高周波帯域の電磁波であっても伝送ロスを抑制して伝送することができる。

また、本願の発明者は、このフィルタにおいて以下のパラメータを変化させることによって外部Ｑ値を調整可能であることを見出した。
第１のパラメータ：第１，第２の導体ピンの、第１，第２の共振器の内部に挿入されている部分の長さ。
第２のパラメータ：第１，第２の共振器を構成する狭壁の一部を構成するショート壁と導体ピンとの間隔。
第３のパラメータ：第１，第２の帯状導体の幅。

以上のように、このフィルタは、複数のパラメータを用いて外部Ｑ値を調整可能であるため、フィルタを設計する場合に高い自由度を有する。

したがって、上記の構成によれば、高周波帯域の電磁波に対して用いる場合でも、伝送に伴い生じる伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供することができる。

なお、このフィルタにおいて、第１の共振器と第２の共振器とは、直接結合する構成であってもよいし、互いの間に他の共振器を介在させることによって結合する構成であってもよい。

また、本発明の一態様に係るフィルタにおいて、前記第１の共振器の前記一方の広壁の一部には、第１の開口が形成されており、前記第１の帯状導体の前記一端部は、前記第１の開口上に配置されており、前記第１の導体ピンは、前記第１の開口を貫通し、前記第２の共振器の前記一方の広壁の一部には、第２の開口が形成されており、前記第２の帯状導体の前記一端部は、前記第２の開口上に配置されており、前記第２の導体ピンは、前記第２の開口を貫通している、ことが好ましい。

本願の発明者は、上述した３つのパラメータに加えて、第１，第２の開口の大きさを変化させることによって外部Ｑ値を調整可能であることを見出した。すなわち、第１，第２の開口の大きさは、第４のパラメータである。したがって、上記の構成によれば、フィルタを設計する場合の自由度を更に高めることができる。

また、本発明の一態様に係るフィルタにおいて、前記第１の共振器の、前記第１の帯状導体と前記一方の広壁との間に介在する前記誘電体層、及び、前記第２の共振器の前記第２の帯状導体と前記一方の広壁との間に介在する前記誘電体層の各々の厚さは、何れも１０μｍ以上３０μｍ以下である、ことが好ましい。

第１の共振器の誘電体層及び第２共振器の誘電体層の各々の厚さが１０μｍ以上であることによって、十分な絶縁性を有し、表面が平坦な誘電体層を容易に作製することができる。

また、当該厚さが３０μｍ以下であることによって、第１の帯状導体の幅を狭めた場合であっても、第１の帯状導体と一方の広壁とにより構成されたマイクロストリップ線路の特性インピーダンスを所望の値（例えば５０Ω）に整合させることができる。第２の帯状導体と一方の広壁とにより構成されたマイクロストリップ線路についても同様である。第１の帯状導体及び第２の帯状導体の幅を狭められることによって、フィルタを外部信号源や外部負荷抵抗などを含む半導体ＩＣに接続することが容易になる。

これは、半導体ＩＣの接続インターフェースを構成する導体パッド（例えばグランド用、シグナル用、及びグランド用の３つの導体パッド）間のピッチが１００μｍ程度のオーダーであるためである。

また、本発明の一態様に係るフィルタにおいて、前記第１の共振器及び前記第２の共振器の各々は、誘電体基板と、前記誘電体基板の表面及び裏面を覆う一対の導体板とを共通して備えており、前記第１の共振器は、各導体ポストが柵状に配置された第１のポスト壁を更に備えており、前記第２の共振器は、各導体ポストが柵状に配置された第２のポスト壁を更に備えている、ことが好ましい。

上記の構成において、第１の共振器及び第２の共振器の各々は、プリント基板の技術を用いて作製することができる。換言すれば、第１の共振器及び第２の共振器の各々は、ポスト壁導波路の技術を用いて作製することができる。したがって、フィルタの製造コストを抑制することができる。

また、本発明の一態様に係るフィルタにおいて、前記第１の共振器及び前記第２の共振器の間には、１つ又は複数の他の共振器が結合した状態で介在している、ことが好ましい。

上記の構成によれば、隣接する各共振器間の結合係数を調整することによって、フィルタの中心周波数や｜Ｓ２１｜の周波数依存性の形状を調整することができる。

上記の課題を解決するために、本発明の一態様に係るフィルタの設計方法は、各々が狭壁及び一対の広壁により構成され、互いに直接又は他の共振器を介して結合している第１の共振器及び第２の共振器と、前記第１の共振器の一方の広壁の表面に誘電体層を介して設けられた第１の帯状導体と、前記第１の帯状導体の一端部に接続され、前記第１の共振器の内部に挿入された第１の導体ピンと、前記第２の共振器の一方の広壁の表面に誘電体層を介して設けられた第２の帯状導体と、前記第２の帯状導体の一端部に接続され、前記第２の共振器の内部に挿入された第２の導体ピンと、を備えているフィルタの設計方法であって、以下の３つのパラメータのうち少なくとも１つを変化させた場合における、当該パラメータと外部Ｑ値との相関関係を取得する工程と、前記相関関係を取得する工程の結果に基づき、所望の外部Ｑ値に対応するパラメータの値を決定する工程と、を含んでいる、ことを特徴とする。
第１のパラメータ：前記第１及び前記第２の導体ピンの、前記第１及び前記第２の共振器の内部に挿入されている部分の長さ。
第２のパラメータ：前記第１及び前記第２の共振器を構成する狭壁の一部を構成するショート壁と前記第１及び前記第２の導体ピンとの間隔。
第３のパラメータ：前記第１及び前記第２の帯状導体の幅。

この設計方法によれば、上述したフィルタと同様に、高周波帯域の電磁波に対して用いる場合でも、伝送に伴い生じる伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供することができ、且つ、所望の外部Ｑ値を有するフィルタを提供することができる。

本発明は、高周波帯域の電磁波に対して用いる場合でも、伝送に伴い生じる伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供することができる。また、本発明は、所望の外部Ｑ値を有するフィルタの設計方法を提供することができる。

本発明の実施形態に係るフィルタの斜視図である。 （ａ）は、図１に示したフィルタの構成例の平面図である。（ｂ）は、（ａ）に示したフィルタの拡大断面図である。 図２に示したフィルタの第１の変形例の拡大断面図である。 （ａ）は、図２に示したフィルタの第２の変形例の結合トポロジーを示すブロック図である。（ｂ）は、図２に示したフィルタの第３の変形例の結合トポロジーを示すブロック図である。 （ａ）は、本発明の第１の実施例群のフィルタの｜Ｓ２１｜の周波数依存性を示すグラフである。（ｂ）は、第１の実施例群のフィルタの外部Ｑ値Ｑｅとブラインドビアの長さＢｖｉａとの相関関係を示すグラフである。 本発明の第２の実施例群のフィルタの｜Ｓ２１｜の周波数依存性を示すグラフである。 本発明の第３の実施例群のフィルタの｜Ｓ２１｜の周波数依存性を示すグラフである。 本発明の第４の実施例群のフィルタの｜Ｓ２１｜の周波数依存性を示すグラフである。 本発明の第５の実施例群のフィルタの｜Ｓ２１｜の周波数依存性を示すグラフである。 （ａ）は、本発明の第６の実施例のフィルタの拡大平面図である。（ｂ）は、本発明の第７の実施例のフィルタの拡大平面図である。（ｃ）は、第６及び第７の実施例のフィルタの反射特性を示すグラフである。（ｄ）は、第６及び第７の実施例のフィルタの透過特性を示すグラフである。

本発明の実施形態のフィルタについて、図１を参照して説明する。図１は、本実施形態のフィルタ１の構成を示す斜視図である。

（フィルタ１の構成）
図１に示すように、フィルタ１は、共振器１０Ａ，１０Ｂと、誘電体層２０と、帯状導体３０Ａ，３０Ｂと、ブラインドビア４０Ａ，４０Ｂとを備えている。共振器１０Ａ，１０Ｂの各々は、それぞれ、請求の範囲に記載の第１の共振器及び第２の共振器に対応する。帯状導体３０Ａ，３０Ｂの各々は、それぞれ、請求の範囲に記載の第１の帯状導体及び第２の帯状導体に対応する。ブラインドビア４０Ａ，４０Ｂの各々は、それぞれ、請求の範囲に記載の第１の導体ピン及び第２の導体ピンに対応する。

（共振器１０Ａ）
共振器１０Ａは、狭壁１１Ａ、広壁１２Ａ１、及び広壁１２Ａ２により構成されている矩形共振器である。狭壁１１Ａ、広壁１２Ａ１、及び広壁１２Ａ２の各々は、何れも電磁波を反射する壁である。このように電磁波を反射する壁として、導体板を採用してもよいし、複数の導体ポストを柵状に配置してなるポスト壁を採用してもよい。図１において、狭壁１１Ａ、広壁１２Ａ１、及び広壁１２Ａ２の各々は、厚さを無視した模式的な壁として図示されている。

狭壁１１Ａは、共振器１０Ａの内側となる領域を四方から取り囲む壁である。広壁１２Ａ１及び広壁１２Ａ２は、互いに対向する一対の広壁をなす。広壁１２Ａ１は、狭壁１１Ａが有する一方の開口（図１においては上側の開口）を覆う壁である。広壁１２Ａ２は、狭壁１１Ａが有する他方の開口（図１においては下側の開口）を覆う壁である。

このように、狭壁１１Ａが四方を取り囲み、一対の広壁１２Ａ１，１２Ａ２が残りの２方向を覆うことによって、共振器１０Ａの内部となるキャビティーは、形成されている。このキャビティーの形状は、直方体である。このキャビティーは、空洞であってもよいし、誘電体が充填されていてもよい。本実施形態では、このキャビティーには誘電体であるシリカが充填されている。

広壁１２Ａ１の表面（共振器１０Ａのキャビティーと反対側の表面、図１においては上側の表面）には、誘電体層２０を介して帯状導体３０Ａが設けられている。

共振器１０Ａを平面視した場合に、広壁１２Ａ１の一部の領域であって、帯状導体３０Ａの一方の端部３０Ａ１と重畳する領域には、開口であるアンチパッド１３Ａ（請求の範囲に記載の第１の開口）が形成されている。換言すれば、端部３０Ａ１は、アンチパッド１３Ａ上に配置されている。

端部３０Ａ１には、導体からなり、アンチパッド１３Ａを貫通してキャビティーに挿入されたブラインドビア４０Ａ（請求の範囲に記載の第１のブラインドビア）が接続されている。すなわち、帯状導体３０Ａとブラインドビア４０Ａとは、互いに導通しており、帯状導体３０Ａ及びブラインドビア４０Ａと広壁１２Ａ１とは、間に介在する誘電体層２０によって絶縁されている。

ブラインドビア４０Ａのキャビティーに挿入されている部分の長さは、一対の広壁１２Ａ１，１２Ａ２同士の間隔よりも短い。すなわち、ブラインドビア４０Ａの先端は、広壁１２Ａ２に到達せずにキャビティーの中途に留まる。したがって、ブラインドビア４０Ａと広壁１２Ａ２とは、絶縁されている。

誘電体層２０によって隔てられた帯状導体３０Ａ及び広壁１２Ａ１は、マイクロストリップ線路（ＭＳＬ）を構成する。

このように構成されたブラインドビア４０Ａは、帯状導体３０Ａを伝搬する電磁波のモードと共振器１０Ａのキャビティーに定在する電磁波のモードとを変換する変換部として機能する。

（共振器１０Ｂ）
共振器１０Ｂは、共振器１０Ａと同様に構成されている。すなわち、共振器１０Ｂは、狭壁１１Ｂ、広壁１２Ｂ１、及び広壁１２Ｂ２により構成されている矩形共振器である。狭壁１１Ｂ、広壁１２Ｂ１、及び広壁１２Ｂ２の各々は、それぞれ、共振器１０Ａの狭壁１１Ａ、広壁１２Ａ１、及び広壁１２Ａ２に対応する。

広壁１２Ｂ１の表面（共振器１０Ｂのキャビティーと反対側の表面、図１においては上側の表面）には、誘電体層２０を介して帯状導体３０Ｂが設けられている。

共振器１０Ｂを平面視した場合に、広壁１２Ｂ１の一部の領域であって、帯状導体３０Ｂの一方の端部３０Ｂ１と重畳する領域には、開口であるアンチパッド１３Ｂ（請求の範囲に記載の第２の開口）が形成されている。

端部３０Ｂ１には、導体からなり、アンチパッド１３Ｂを貫通してキャビティーに挿入されたブラインドビア４０Ｂ（請求の範囲に記載の第２のブラインドビア）が接続されている。

帯状導体３０Ｂ、アンチパッド１３Ｂ、及びブラインドビア４０Ｂの各々は、それぞれ、共振器１０Ａの帯状導体３０Ａ、アンチパッド１３Ａ、及びブラインドビア４０Ａに対応する。

（共振器１０Ａ，１０ｂ間の結合）
共振器１０Ａ及び共振器１０Ｂは、隔壁１１４を介して隣接するように配置されている。隔壁１１４は、狭壁１１Ａの一部を構成する壁であり、狭壁１１Ｂの一部を構成する壁でもある。隔壁１１４には、開口１１４ａが形成されている。本実施形態において、開口１１４ａの形状は、長方形である。

なお、狭壁１１Ａを構成する壁のうち隔壁１１４に対向する部分をショート壁１１Ａ２と称する。また、狭壁１１Ａを構成する壁のうち隔壁１１４及びショート壁１１Ａ２に直交する部分を側壁１１Ａ３と称する。

狭壁１１Ｂについても同様に、狭壁１１Ａを構成する壁のうち、隔壁１１４に対向する部分をショート壁１１Ｂ２と称し、隔壁１１４及びショート壁１１Ｂ２に直交する部分を側壁１１Ｂ３と称する。

共振器１０Ａ及び共振器１０Ｂの各々は、開口１１４ａを介して互いに電磁気的に結合する。開口１１４ａの面積を大きくすればするほど、共振器１０Ａと共振器１０Ｂとの結合は強まる。

なお、本実施形態において、共振器１０Ａと共振器１０Ｂとは、間に介在する他の共振器がなく、直接結合している。しかし、図４を参照して後述するように、共振器１０Ａと共振器１０Ｂとの間に他の１つ又は複数の共振器が結合した状態で介在していてもよい。

（フィルタ１の機能）
このように構成されたフィルタ１は、共振器直結型のフィルタである。フィルタ１は、帯状導体３０Ａを入力ポートとする場合（すなわち、帯状導体３０Ｂを出力ポートとする場合）であっても、帯状導体３０Ｂを入力ポートとする場合（すなわち、帯状導体３０Ａを出力ポートとする場合）であっても、同様に動作する。ここでは、帯状導体３０Ａを入力ポートとする場合を用いて説明する。

帯状導体３０Ａの他方の端部（端部３０Ａ１と逆側の端部）には、外部信号源（図１には図示せず）を接続し、帯状導体３０Ｂの他方の端部（端部３０Ｂ１と逆側の端部）には、外部負荷抵抗（図１には図示せず）を接続する。

外部信号源から帯状導体３０Ａの他方の端部に入力された電磁波は、帯状導体３０Ａを伝搬する。ブラインドビア４０Ａは、帯状導体３０Ａを伝搬する電磁波のモードを、共振器１０Ａ，１０Ｂのキャビティーに定在する電磁波のモードに変換する。ブラインドビア４０Ｂは、共振器１０Ａ，１０Ｂのキャビティーに定在する電磁波のモードを、帯状導体３０Ｂを伝搬する電磁波のモードに変換する。帯状導体３０Ｂを伝搬する電磁波は、帯状導体３０Ｂの他方の端部から外部負荷抵抗に出力される。

フィルタ１は、共振器１０Ａ，１０Ｂの形状、共振器１０Ａと共振器１０Ｂとの結合の強さ（結合係数ｋ１２）、共振器１０Ａと外部信号源との結合の強さ（外部Ｑ値ＱｅＳ）、及び、共振器１０Ｂと外部負荷抵抗との結合の強さ（外部Ｑ値ＱｅＬ）に応じて、所定の周波数帯域の電磁波のみを透過させ、それ以外の周波数帯域の電磁波を反射する。

このように、フィルタ１は、電磁波（例えば、マイクロ波）に対して用いるバンドパスフィルタとして機能する。

（フィルタ１の奏する効果）
フィルタ１において、帯状導体３０Ａは、共振器１０Ａの広壁１２Ａ１とともにＭＳＬを構成し、帯状導体３０Ｂは、共振器の広壁１２Ｂ１とともにＭＳＬを構成する。したがって、例えば、帯状導体３０Ａを外部信号源に接続し、帯状導体３０Ｂを外部負荷抵抗に接続した場合、フィルタ１は、共振器１０Ａの前段及び共振器１０Ｂの後段において、高周波帯域（例えば６０ＧＨｚ帯）の電磁波であっても伝送ロスを抑制して伝送することができる。

また、本願の発明者は、フィルタ１において以下のパラメータを変化させることによって外部Ｑ値を調整可能であることを見出した。なお、第１〜第４のパラメータについては、後述する。
第１のパラメータ：ブラインドビア４０Ａ，４０Ｂの、共振器１０Ａ，１０Ｂの内部に挿入されている部分の長さ。
第２のパラメータ：共振器１０Ａ，１０Ｂを構成する狭壁１１Ａ，１１Ｂの一部を構成するショート壁１１Ａ２，１１Ｂ２とブラインドビアとの間隔。
第３のパラメータ：帯状導体３０Ａ，３０Ｂの幅。
第４のパラメータ：アンチパッド１３Ａ，１３Ｂの半径。

以上のように、フィルタ１は、複数のパラメータを用いて外部Ｑ値を調整可能であるため、フィルタを設計する場合の自由度を高めることができる。

したがって、フィルタ１、高周波帯域の電磁波に対して用いる場合でも、伝送に伴い生じる伝送ロスを抑制しつつ、複数のパラメータを用いて外部Ｑ値を調整可能なフィルタを提供することである。

〔フィルタ１の構成例〕
フィルタ１の構成例について、図２を参照して説明する。図２の（ａ）は、本構成例のフィルタ１の平面図である。図２の（ｂ）は、本構成例のフィルタ１の拡大断面図であり、図２の（ａ）に示したＡ−Ａ’線に沿う断面の拡大断面図である。なお、上述したように共振器１０Ａと共振器１０Ｂとは同様に構成されているため、本構成例では、共振器１０Ａについてのみ説明し、共振器１０Ｂについての説明を省略する。

本構成例のフィルタ１を構成する共振器１０Ａ，１０Ｂは、プリント基板技術を用いて作製されている。共振器１０Ａ，１０Ｂは、誘電体であるシリカ（ＳｉＯ_２）製のシリカ基板１４（請求の範囲に記載の誘電体基板）と、シリカ基板１４の表面（図２の（ｂ）における上側の面）を覆う導体板１２Ａ１と、シリカ基板１４の裏面（図２の（ｂ）における下側の面）を覆う導体板１２Ａ２とを共通して備えている。導体板１２Ａ１，１２Ａ２は、互いに対向する一対の導体板であり、図１に示したフィルタ１における一対の広壁に対応する。

図２の（ａ）に示すように、シリカ基板１４には、その表面から裏面に貫通する複数の貫通ビアが柵状に形成されている。複数の貫通ビア内壁には、導体板１２Ａ１と導体板１２Ａ２とを導通させる導体膜が形成されている。これら複数の導体膜の各々は、それぞれ、導体ポスト１１Ａ１を構成する。柵状に配置された、これら複数の導体ポスト１１Ａ１は、図１に示したフィルタ１における狭壁１１Ａに対応するポスト壁１１Ａ（請求の範囲に記載の第１のポスト壁）に対応する。

隔壁１１４を構成する導体ポスト１１Ａ１のうち、一部の導体ポストを省略することによって開口１１４ａを形成することができる。

広壁１２Ａ１の表面には、誘電体層２０を介して設けられた帯状導体３０Ａが形成されている。帯状導体３０Ａの一方の端部３０Ａ１は、円形に成型されている。この円形に成型された部分をランド３０Ａ１と呼ぶ。ランド３０Ａ１があることによって、帯状導体３０Ａを製造するときの位置合わせが容易になる。

また、帯状導体３０Ａの他方の端部３０Ａ２は、正方形に成型されている。この正方形に成形されている部分を信号用パッド３０Ａ２と呼ぶ。信号用パッド３０Ａ２には、図示しない外部信号源の信号用電極が接続される。

なお、信号用パッド３０Ａ２の両脇には、帯状導体３０Ａと絶縁されており、且つ、広壁１２Ａ１と導通しているグランド用パッド３０Ａ３が形成されている。グランド用パッド３０Ａ３は、誘電体層２０にもうけされたスルーホール（不図示）を介して広壁１２Ａ１と導通するように構成されている。グランド用パッド３０Ａ３には、外部信号源のグランド用電極が接続される。

共振器１０Ａを平面視した場合に、導体板１２Ａ１の一部の領域であって、ランド３０Ａ１を包含する領域には、開口であるアンチパッド１３Ａが形成されている。

共振器１０Ａを平面視した場合に、シリカ基板１４の一部の領域であって、ランド３０Ａ１に包含される領域には、シリカ基板１４の表面から裏面へ向かって、ビアが形成されている。このビアの深さは、シリカ基板１４の厚さより薄い。このビアの内壁には、導体膜が形成されている。図２の（ｂ）に示すように、この導体膜は、アンチパッド１３Ａ及び誘電体層２０を貫通し、ランド３０Ａ１と導通している。この導体膜は、ブラインドビア４０Ａを構成する。

なお、導体板１２Ａ１，１２Ａ２、導体ポスト１１Ａ１、ブラインドビア４０Ａ、及び帯状導体３０Ａの各々を構成する導電体としては、高い導電率を有する金属（例えば銅）を好適に用いることがでる。誘電体層２０を構成する誘電体としては、例えばポリイミドを好適に採用することができる。なお、これら導電体及び誘電体は、例示した銅及びポリイミドに限定されるものではない。また、シリカ基板１４に代えて他の誘電体製の基板、例えばフッ素樹脂製の基板、セラミックス製の基板を採用してもよい。

また、共振器１０Ａ及び共振器１０Ｂにおいて共通する誘電体層２０の厚さは、１０μｍ以上３０μｍ以下である、ことが好ましい。

上記厚さが１０μｍ以上であることによって、十分な絶縁性を有し、表面が平坦な誘電体層を容易に作製することができる。

上記厚さが３０μｍ以下であることによって、帯状導体３０Ａ，３０Ｂの幅を例えば２５μｍ程度まで狭めた場合であっても、帯状導体３０Ａ，３０Ｂと一方の広壁１２Ａ１，１２Ｂ１とにより構成されたＭＳＬの特性インピーダンスを所望の値（例えば５０Ω）に整合させることができる。帯状導体３０Ａ，３０Ｂの幅を例えば２５μｍ程度まで狭められることによって、フィルタ１を外部信号源や外部負荷抵抗などを含む半導体ＩＣに接続することが容易になる。

これは、半導体ＩＣの接続インターフェースを構成する導体パッド（例えばグランド−シグナル−グランドの３つの導体パッド）間のピッチが１００μｍ程度のオーダーであるためである。

〔共振器１０Ａのパラメータ〕
フィルタ１の構成を決めるパラメータを以下のように定める（図２参照）。

ブラインドビア４０Ａの共振器１０Ａのキャビティーに挿入されている部分の長さを長さＢｖｉａとする。また、ブラインドビア４０Ａの直径を直径Ｄｖｉａとする。

ショート壁１１Ａ２とブラインドビア４０Ａとの間隔を間隔ＢＳとする。本明細書においては、ショート壁１１Ａ２を構成する導体ポスト１１Ａ１の中心とブラインドビア４０Ａの中心との間隔を間隔ＢＳとする。

アンチパッド１３Ａ及びランド３０Ａ１の各々の半径を、それぞれ、半径Ｄｏｕｔ及び半径Ｄｌａｎｄとする。

帯状導体３０Ａの幅を、幅ｗとする。本明細書においては、帯状導体３０Ａのうちランド３０Ａ１及び信号用パッド３０Ａ２を除いた部分、すなわち帯状導体３０Ａの中央部における幅を、幅ｗとする。

帯状導体３０Ａの長さを、長さＬとする。本明細書においては、ランド３０Ａ１の中心から他方の端部（電極パッド）３０Ａ２の末端までの長さを、長さＬとする。

なお、上述したように共振器１０Ｂは、共振器１０Ａと同様に構成されていることが好ましい。すなわち、長さＢｖｉａ、直径Ｄｖｉａ、間隔ＢＳ、半径Ｄｏｕｔ、半径Ｄｌａｎｄ、及び幅ｗの各々は、共振器１０Ａと共振器１０Ｂとにおいて共通である。

（第１の変形例）
図２に示したフィルタ１の第１の変形例について、図３を参照して説明する。図３は、本変形例のフィルタ１の拡大断面図である。本変形例のフィルタ１の共振器１０Ａは、図２に示したフィルタ１の共振器１０Ａと比較して、中間ランド４１を更に備えている。

中間ランド４１は、導体板１２Ａ１と同じ層に形成されたドーナツ状の導体板であり、ブラインドビア４０Ａ及びランド３０Ａ１と導通している。中間ランド４１は、アンチパッド１３Ａと同心円状に形成されており、アンチパッド１３Ａと離間している。すなわち、中間ランド４１は、アンチパッド１３Ａと絶縁されている。

共振器１０Ａを平面視した場合に、中間ランド４１は、ランド３０Ａ１を過不足なく覆う領域、すなわち、ランド３０Ａ１と同一の領域に形成されている。

このように、共振器１０Ａが中間ランド４１を更に備えていることによって、帯状導体３０Ａを製造するときの位置合わせが容易になる。

（第２〜第３の変形例）
図２に示したフィルタ１の第２〜第３の変形例について、図４を参照して説明する。

図４の（ａ）は、第２の変形例であるフィルタ１の結合トポロジーを示すブロック図である。図４の（ｂ）は、第３の変形例であるフィルタ１の結合トポロジーを示すブロック図である。

図２に示したフィルタ１と比較して、第２〜第３の変形例のフィルタ１は、共振器１０Ａと共振器１０Ｂとの間に介在する共振器を更に備えている点が異なる。図２に示したフィルタ１は、２段の共振器（共振器１０Ａ，１０Ｂ）によって構成されていた。それに対して、第２の変形例のフィルタ１は、直列に結合されたＮ段の共振器（共振器１０Ａ，１０Ｂ，１０Ｃ，〜，１０ｘ）によって構成されている。ここで、Ｎは、３以上の整数である。第２の変形例のフィルタ１は、直列の共振器直結型のフィルタを一般化した場合の構成である。

初段である共振器１０Ａの前段には、外部信号源１００Ｓが接続されている。また、最終段である共振器１０Ｂの後段には、外部負荷抵抗１００Ｌが接続されている。

共振器１０Ａと外部信号源１００Ｓとの間には、外部Ｑ値ＱｅＳで表される結合が生じる。共振器１０Ｂと外部負荷抵抗１００Ｌとの間には、外部Ｑ値ＱｅＬで表される結合が生じる。共振器１０Ａ及び共振器１０Ｂの各々が同じパラメータで設計されており、外部Ｑ値ＱｅＳと外部Ｑ値ＱｅＬとが等しい場合には、両者を区別せず単に外部Ｑ値Ｑｅとする。

また、初段の共振器１０Ａと２段目の共振器１０Ｃとの間には、結合係数ｋ１２で表される結合が生じ、２段目の共振器１０Ｃと３段目の共振器（不図示）との間には、結合係数ｋ２３で表される結合が生じ、Ｎ−１段目の共振器１０Ｘと最終段（Ｎ段目）の共振器１０Ｂとの間には、ｋＮ−１Ｎで表される結合が生じる。

外部Ｑ値Ｑｅで表される結合と、ｋ１２，ｋ２３，・・・，ｋＮ−１Ｎで表される結合を調整することによって、フィルタ１の透過特性を調整することができる。

第３の変形例のフィルタ１（図４の（ｂ）参照）は、６段の共振器（共振器１０Ａ〜１０Ｆ）によって構成されている。ここで、Ｎは、３以上の整数である。第２の変形例のフィルタ１は、直列の共振器直結型のフィルタを一般化した場合の構成である。

第２の変形例のフィルタ１の場合と同様に、第３の変形例のフィルタ１においても、共振器１０Ａと外部信号源１００Ｓとの間には外部Ｑ値ＱｅＳで表される結合が生じ、共振器１０Ｂと外部負荷抵抗１００Ｌとの間には外部Ｑ値ＱｅＬで表される結合が生じ、共振器１０Ａと共振器１０Ｃとの間には結合係数ｋ１２で表される結合が生じ、共振器１０Ｃと共振器１０Ｄとの間には結合係数ｋ２３で表される結合が生じ、共振器１０Ｄと共振器１０Ｅとの間には結合係数ｋ３４で表される結合が生じ、共振器１０Ｅと共振器１０Ｆとの間には結合係数ｋ４５で表される結合が生じ、共振器１０Ｆと共振器１０Ｂとの間には結合係数ｋ５６で表される結合が生じる。

第３の変形例のフィルタ１においては、更に、共振器１０Ｃと共振器１０Ｆとの間に結合係数ｋ２５で表される結合が生じる。このような結合を生じさせるためには、例えば、共振器１０Ｃと共振器１０Ｆとを隔てる側壁を跨ぐように広壁に開口を設けておけばよい。

なお、結合係数ｋ１２，ｋ２３，ｋ３４，ｋ４５，ｋ５６の各々は、正の値を有し、結合係数ｋ２５は、負の値を有することが好ましい。このように各結合係数を定めることによって、有極型のフィルタを実現することができる。

（第１の実施例群）
図２に示したフィルタ１の第１の実施例群として、ブラインドビア４０Ａ，４０Ｂの各々の長さＢｖｉａを１００μｍ以上５００μｍ以下の範囲で変化させた。なお、共振器１０Ａの構成と共振器１０Ｂの構成とは、共通とした。

第１の実施例群のフィルタ１を用いて算出されたＳパラメータ｜Ｓ２１｜の周波数依存性を図５の（ａ）に示す。また、図５の（ａ）で得られた比帯域から、式（３）を用いて算出された外部Ｑ値Ｑｅと、長さＢｖｉａとの相関関係を図５の（ｂ）に示す。

本実施例群のシミュレーションにおいて、シリカ基板１４の厚さとして５２０μｍを採用し、長さＢｖｉａ以外のパラメータとして図５の（ａ）に記載の各値を用いた。また、共振器１０Ａ，１０Ｂの透過特性を定めるパラメータのうちこれら以外のパラメータは、Ｓパラメータ｜Ｓ２１｜の中心周波数が６０ＧＨｚ近傍となるように定めた。なお、シリカ基板１４の厚さが５２０μｍであることと、中心周波数が６０ＧＨｚ近傍となるように設計していることとは、第２〜第５の実施例群においても同じである。

図５の（ａ）によれば、長さＢｖｉａを上記範囲内において長くするにしたがって、フィルタ１の比帯域は、有意に広くなることが分かった。また、図５の（ｂ）によれば、長さＢを上記範囲内において長くするにしたがって、外部Ｑ値Ｑｅは、有意に小さくなることが分かった。以上のことから、長さＢを調整することによって、外部Ｑ値Ｑｅを任意の値に制御できることが分かった。

図５の（ｂ）に示した破線は、本実施例群のフィルタ１の各々によって得られた外部Ｑ値Ｑｅをフィッティングした結果を示す。この破線を用いることによって、所望の外部Ｑ値Ｑｅ、すなわち、所望の比帯域を有するフィルタ１を得るために、好適な長さＢｖｉａを定めることができる。

（第２の実施例群）
図２に示したフィルタ１の第２の実施例群として、アンチパッド１３Ａ，１３Ｂの各々の半径Ｄｏｕｔを２２０μｍ以上３５０μｍ以下の範囲で変化させた。なお、共振器１０Ａの構成と共振器１０Ｂの構成とは、共通とした。

第２の実施例群のフィルタ１を用いて算出されたＳパラメータ｜Ｓ２１｜の周波数依存性を図６に示す。半径Ｄｏｕｔ以外のパラメータとして図６に記載の各値を用いた。

図６によれば、半径Ｄｏｕｔを上記範囲内において大きくするにしたがって、フィルタ１の比帯域は、有意に狭くなることが分かった。したがって、半径Ｄｏｕｔを上記範囲内において大きくするにしたがって、外部Ｑ値Ｑｅは、有意に大きくなることが分かった。すなわち、半径Ｄｏｕｔを調整することによって、外部Ｑ値Ｑｅを任意の値に制御できることが分かった。

（第３の実施例群）
図２に示したフィルタ１の第３の実施例群として、ショート壁１１Ａ２，１１Ｂ２とブラインドビア４０Ａ，４０Ｂとの間隔ＢＳを３７０μｍ以上５７０μｍ以下の範囲で変化させた。なお、共振器１０Ａの構成と共振器１０Ｂの構成とは、共通とした。

第３の実施例群のフィルタ１を用いて算出されたＳパラメータ｜Ｓ２１｜の周波数依存性を図７に示す。間隔ＢＳ以外のパラメータとして図７に記載の各値を用いた。

図７によれば、間隔ＢＳを上記範囲内において広くするにしたがって、フィルタ１の比帯域は、有意に広くなることが分かった。したがって、間隔ＢＳを上記範囲内において広くするにしたがって、外部Ｑ値Ｑｅは、有意に小さくなることが分かった。すなわち、距離ＢＳを調整することによって、外部Ｑ値Ｑｅを任意の値に制御できることが分かった。

（第４の実施例群）
図２に示したフィルタ１の第４の実施例群として、帯状導体３０Ａ，３０Ｂの幅ｗを２５μｍ以上６５μｍ以下の範囲で変化させた。なお、共振器１０Ａの構成と共振器１０Ｂの構成とは、共通とした。

第４の実施例群のフィルタ１を用いて算出されたＳパラメータ｜Ｓ２１｜の周波数依存性を図８に示す。幅ｗ以外のパラメータとして図８に記載の各値を用いた。

図８によれば、幅ｗを上記範囲内において広くするにしたがって、フィルタ１の比帯域は、有意に広くなることが分かった。したがって、幅ｗを上記範囲内において広くするにしたがって、外部Ｑ値Ｑｅは、有意に小さくなることが分かった。すなわち、幅ｗを調整することによって、外部Ｑ値Ｑｅを任意の値に制御できることが分かった。

なお、幅ｗを調整した場合に得られる比帯域の変化幅は、長さＢｖｉａ、半径Ｄｏｕｔ、及び距離ＢＳの各々を変化させた場合に得られる比帯域の変化幅と比較して狭かった。したがって、複数のパラメータを用いて比帯域を調整する場合に、長さＢｖｉａ、半径Ｄｏｕｔ、及び距離ＢＳの各々は、粗調整用のパラメータとして好適に用いることができる。一方、幅ｗは、微調整用のパラメータとして好適に用いることができる。

（第５の実施例群）
図２の示したフィルタ１の第５の実施例群として、帯状導体３０Ａ，３０Ｂの長さＬを２７５μｍ以上４７５μｍ以下の範囲で変化させた。なお、共振器１０Ａの構成と共振器１０Ｂの構成とは、共通とした。

第５の実施例群のフィルタ１を用いて算出されたＳパラメータ｜Ｓ２１｜の周波数依存性を図９に示す。長さＬ以外のパラメータとして図９に記載の各値を用いた。

図９によれば、長さＬを上記範囲内において長くするにしたがって、フィルタ１の比帯域は、わずかに広くなるものの有意には変化しないことが分かった。換言すれば、フィルタ１の比帯域、すなわち、外部Ｑ値Ｑｅは、長さＬに有意に依存しないことが分かった。したがって、長さＬは、上述した長さＢｖｉａ、半径Ｄｏｕｔ、距離ＢＳ、及び幅ｗとは独立に、比帯域を考慮に入れずに定めることができる。例えば、外部信号源１００Ｓ及び外部負荷抵抗１００Ｌを配置する位置に応じて、帯状導体３０Ａ，３０Ｂを引き回すために好適な長さに定めることができる。

〔フィルタ１の設計方法〕
フィルタ１の設計方法は、以下の４つのパラメータのうち少なくとも１つを変化させた場合における、当該パラメータと外部Ｑ値との相関関係を取得する取得工程と、上記取得工程により取得された相関関係に基づき、所望の外部Ｑ値に対応する当該パラメータの値を決定する決定工程と、を含んでいる。
第１のパラメータ：長さＢｖｉａ
第２のパラメータ：距離ＢＳ
第３のパラメータ：幅ｗ
第４のパラメータ：半径Ｄｏｕｔ
この設計方法によれば、所望の外部Ｑ値Ｑｅを有するフィルタ１を容易に設計することができる。

また、本設計方法において、上記取得工程は、上記４つのパラメータのうち少なくとも２つを変化させた場合にける、上記少なくとも２つのパラメータの各々と外部Ｑ値との相関関係をそれぞれ取得する工程であり、上記決定工程は、上記取得工程により取得された少なくとも２つの相関関係に基づき、所望の外部Ｑ値に対応する上記少なくとも２つのパラメータを決定する工程である、ことが好ましい。

この設計方法によれば、上記４つのパラメータのうち調整が容易な少なくとも２つのパラメータを組み合わせて調整することによって、所望の外部Ｑ値を有するフィルタ１を設計することができる。したがって、フィルタ１を設計する場合の自由度を高めることができ、フィルタ１の設計を容易にすることができる。

図５〜図８を参照して説明したように、長さＢｖｉａ、半径Ｄｏｕｔ、距離ＢＳ、及び幅ｗの各々を調整することによって、外部Ｑ値Ｑｅあるいは比帯域を任意に制御可能なことが分かった。したがって、長さＢｖｉａ、半径Ｄｏｕｔ、距離ＢＳ、及び幅ｗの中から調整しやすい複数のパラメータを選択し、それら複数のパラメータを組み合わせて調整することによって、所望の比帯域を有するフィルタ１を高い自由度で設計することができる。

図５の（ｂ）には、外部Ｑ値Ｑｅと長さＢｖｉａとの相関関係を図示した。しかし図６〜図８の結果に基づいて、半径Ｄｏｕｔ、距離ＢＳ、及び幅ｗの各々と外部Ｑ値Ｑｅとの相関関係を取得することができる。これらの相関関係を取得しておくことによって、所望の外部Ｑ値Ｑｅ、すなわち、所望の比帯域を有するフィルタ１を得るために、好適なパラメータの値を高い自由度で定めることができる。

したがって、長さＢｖｉａ、半径Ｄｏｕｔ、距離ＢＳ、及び幅ｗの各々の中に外部Ｑ値Ｑｅ以外の要件により変化させないことが好ましいパラメータがある場合であっても、他のパラメータを組み合わせて外部Ｑ値Ｑｅを所望の値に制御することができる。

（第６〜第７の実施例）
図２の示したフィルタ１の第６〜第７の実施例として、図４の（ｂ）に示した結合トポロジーを有するフィルタ１を設計した。すなわち、第６〜第７の実施例のフィルタ１の各々は、共振器１０Ａと共振器１０Ｂとの間に介在する共振器１０Ｃ〜１０Ｆを更に備えた６段の共振器直結型のフィルタである。外部信号源１００Ｓ側に設けられた共振器群（共振器１０Ａ，１０Ｃ，１０Ｄ）と、外部負荷抵抗１００Ｌ側に設けられた共振器群（共振器１０Ｂ，１０Ｆ，１０Ｅ）とは、同様に（対称となるように）構成されている。

第６〜第７の実施例のフィルタ１の各々は、中心周波数が６０ＧＨｚ近傍となるように設計されており、外部Ｑ値Ｑｅ及び各結合係数は、以下の通り定めた。結合係数ｋ２５のみが負の値を有する。
Ｑｅ＝１４．４３
ｋ１２＝ｋ５６＝０．０５８
ｋ２３＝ｋ４５＝０．０４０
ｋ３４＝０．０４９６
ｋ２５＝−０．０１１３
図１０の（ａ）は、第６の実施例のフィルタ１を構成する共振器１０Ａが備えている帯状導体３０Ａの拡大平面図である。図１０の（ｂ）は、第７の実施例のフィルタ１を構成する共振器１０Ａが備えている帯状導体３０Ａの拡大平面図である。

第６の実施例のフィルタ１は、ブラインドビア４０Ａ，４０Ｂの長さＢｖｉａとして４００μｍを採用し、帯状導体３０Ａ，３０Ｂの幅ｗとして５０μｍを採用した。それ以外のパラメータについては、図１０の（ａ）に示す通りに定めた。

第７の実施例のフィルタ１は、ブラインドビア４０Ａ，４０Ｂの長さＢｖｉａとして４５０μｍを採用し、帯状導体３０Ａ，３０Ｂの幅ｗとして４５μｍを採用した。それ以外のパラメータについては、図１０の（ｂ）に示す通りに定めた。

図１０の（ｃ）に、第６〜第７の実施例のフィルタ１の各々の反射特性を示す。図１０の（ｄ）に、第６〜第７の実施例のフィルタ１の各々の透過特性を示す。

図１０の（ｃ）によれば、第６〜第７の実施例のフィルタ１の各々は、反射損失が−１５ｄＢを下回り、非常によく似た反射特性を示すことが分かった。図１０の（ｄ）によれば、第６〜第７の実施例のフィルタ１の各々は、ほぼ一致した周波数帯域において比帯域７％を有することが分かった。この比帯域７％という値は、設計時に定めたＱｅ＝１４．４３と整合している。したがって、第６〜第７の実施例のフィルタ１の各々は、設計時に意図した通りの反射特性及び透過特性を有していることが分かった。

このように、フィルタ１の各パラメータのうち少なくとも２つ（第６〜第７の実施例においては２つ）のパラメータを組み合わせて調整することによって、よく一致した比帯域を有するフィルタ１を、異なるパラメータの組み合わせを用いて実現可能なことが分かった。

製造の容易性という観点からみた場合、長さＢｖｉａは短い方が好ましい、すなわち、第６の実施例の方が第７の実施例より好ましい。長さＢｖｉａが短いブラインドビア４０Ａ，４０Ｂは、長さＢｖｉａが長い場合と比較して、容易に形成できるためである。

フィルタ１の複数のパラメータのうち、少なくとも２つのパラメータを組み合わせ得て調整することによって、所望の比帯域以外の要請（例えば、長さＢｖｉａを短くしたいなど）にも柔軟に応えることができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１ フィルタ
１０Ａ，１０Ｂ 共振器（第１，第２の共振器）
１１Ａ，１１Ｂ 狭壁（ポスト壁）
１１Ａ１，１１Ｂ１ 導体ポスト
１１Ａ２，１１Ｂ２ ショート壁
１１Ａ３，１１Ｂ３ 側壁
１１４ 隔壁
１１４ａ 開口
１２Ａ１，１２Ｂ１ 一方の広壁（一方の導体板）
１２Ａ２，１２Ｂ２ 他方の広壁（他方の導体板）
１３Ａ，１３Ｂ アンチパッド（開口）
１４ シリカ基板（誘電体基板）
２０ 誘電体層
３０Ａ，３０Ｂ 帯状導体（第１，第２の帯状導体）
３０Ａ１，３０Ｂ１ ランド（帯状導体の一端部）
４０Ａ，４０Ｂ ブラインドビア（第１，第２の導体ピン）

Claims (6)

1. 互いに直接又は他の共振器を介して結合している第１の共振器及び第２の共振器と、
   前記第１の共振器の一方の広壁の表面に誘電体層を介して設けられた第１の帯状導体と、
   前記第１の帯状導体の一端部に接続され、前記第１の共振器の内部に挿入された第１の導体ピンと、
   前記第２の共振器の一方の広壁の表面に誘電体層を介して設けられた第２の帯状導体と、
   前記第２の帯状導体の一端部に接続され、前記第２の共振器の内部に挿入された第２の導体ピンと、を備えている、
   ことを特徴とするフィルタ。
2. 前記第１の共振器の前記一方の広壁の一部には、第１の開口が形成されており、
   前記第１の帯状導体の前記一端部は、前記第１の開口上に配置されており、
   前記第１の導体ピンは、前記第１の開口を貫通し、
   前記第２の共振器の前記一方の広壁の一部には、第２の開口が形成されており、
   前記第２の帯状導体の前記一端部は、前記第２の開口上に配置されており、
   前記第２の導体ピンは、前記第２の開口を貫通している、
   ことを特徴とする請求項１に記載のフィルタ。
3. 前記第１の共振器の、前記第１の帯状導体と前記一方の広壁との間に介在する前記誘電体層、及び、前記第２の共振器の前記第２の帯状導体と前記一方の広壁との間に介在する前記誘電体層の各々の厚さは、何れも１０μｍ以上３０μｍ以下である、
   ことを特徴とする請求項１又は２に記載のフィルタ。
4. 前記第１の共振器及び前記第２の共振器の各々は、誘電体基板と、前記誘電体基板の表面及び裏面を覆う一対の導体板とを共通して備えており、
   前記第１の共振器は、各導体ポストが柵状に配置された第１のポスト壁を更に備えており、
   前記第２の共振器は、各導体ポストが柵状に配置された第２のポスト壁を更に備えている、
   ことを特徴とする請求項１〜３の何れか１項に記載のフィルタ。
5. 前記第１の共振器及び前記第２の共振器の間には、１つ又は複数の他の共振器が結合した状態で介在している、
   ことを特徴とする請求項１〜４の何れか１項に記載のフィルタ。
6. 各々が狭壁及び一対の広壁により構成され、互いに直接又は他の共振器を介して結合している第１の共振器及び第２の共振器と、
   前記第１の共振器の一方の広壁の表面に誘電体層を介して設けられた第１の帯状導体と、
   前記第１の帯状導体の一端部に接続され、前記第１の共振器の内部に挿入された第１の導体ピンと、
   前記第２の共振器の一方の広壁の表面に誘電体層を介して設けられた第２の帯状導体と、
   前記第２の帯状導体の一端部に接続され、前記第２の共振器の内部に挿入された第２の導体ピンと、を備えているフィルタの設計方法であって、
   以下の３つのパラメータのうち少なくとも１つを変化させた場合における、当該パラメータと外部Ｑ値との相関関係を取得する工程と、
   前記相関関係を取得する工程の結果に基づき、所望の外部Ｑ値に対応するパラメータの値を決定する工程と、を含んでいる、
   ことを特徴とするフィルタの設計方法。
   第１のパラメータ：前記第１及び前記第２の導体ピンの、前記第１及び前記第２の共振器の内部に挿入されている部分の長さ。
   第２のパラメータ：前記第１及び前記第２の共振器を構成する狭壁の一部を構成するショート壁と前記第１及び前記第２の導体ピンとの間隔。
   第３のパラメータ：前記第１及び前記第２の帯状導体の幅。

Images