JP2017152437A - プラズマ処理装置および半導体装置の製造方法 - Google Patents
プラズマ処理装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017152437A JP2017152437A JP2016031242A JP2016031242A JP2017152437A JP 2017152437 A JP2017152437 A JP 2017152437A JP 2016031242 A JP2016031242 A JP 2016031242A JP 2016031242 A JP2016031242 A JP 2016031242A JP 2017152437 A JP2017152437 A JP 2017152437A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- plasma
- insulating film
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000002826 coolant Substances 0.000 claims description 25
- 238000001816 cooling Methods 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 16
- 239000007789 gas Substances 0.000 description 71
- 239000010410 layer Substances 0.000 description 65
- 239000011229 interlayer Substances 0.000 description 28
- 238000003860 storage Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
- H01J37/32724—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
【課題】基板の第１面をプラズマにより処理する場合に、基板の第２面をプラズマから保護することが可能なプラズマ処理装置および半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、プラズマ処理装置は、基板を保持する静電チャックを備える。前記装置は、前記基板の端部を包囲する包囲部材を保持する包囲部材保持部を備える。前記装置は、前記基板を処理するプラズマを前記基板の第１面側に供給するプラズマ供給部を備える。前記装置はさらに、前記静電チャックの側面に設けられたガス穴または前記包囲部材に設けられたガス穴から前記基板の第２面側にガスを放出して、前記基板の端部と前記包囲部材との間の空間に前記ガスを供給するガス供給部を備える。【選択図】図１
Description
本発明の実施形態は、プラズマ処理装置および半導体装置の製造方法に関する。
近年、フラッシュメモリの構造は、２次元構造から３次元構造に移行しつつある。その結果、ウェハの表面（第１面）にプラズマエッチングにより深い穴を形成することが必要となり、このエッチングに長い時間がかかる。この際、ウェハの裏面（第２面）がプラズマにより無視できない程度にエッチングされることが問題となる。例えば、ウェハの裏面でプラズマによるエッチングが進むと、プラズマエッチング後に行われるウェットエッチング用の保護膜に穴が開き、ウェットエッチングの際に保護対象の膜がエッチングされてしまう。同様の問題は、ウェハ（基板）の表面をプラズマにより処理するその他のプラズマ処理でも生じ得る。
基板の第１面をプラズマにより処理する場合に、基板の第２面をプラズマから保護することが可能なプラズマ処理装置および半導体装置の製造方法を提供する。
一の実施形態によれば、プラズマ処理装置は、基板を保持する静電チャックを備える。前記装置は、前記基板の端部を包囲する包囲部材を保持する包囲部材保持部を備える。前記装置は、前記基板を処理するプラズマを前記基板の第１面側に供給するプラズマ供給部を備える。前記装置はさらに、前記静電チャックの側面に設けられたガス穴または前記包囲部材に設けられたガス穴から前記基板の第２面側にガスを放出して、前記基板の端部と前記包囲部材との間の空間に前記ガスを供給するガス供給部を備える。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態のプラズマ処理装置の構造を示す断面図である。図１のプラズマ処理装置は、例えばプラズマエッチング装置である。
図１は、第１実施形態のプラズマ処理装置の構造を示す断面図である。図１のプラズマ処理装置は、例えばプラズマエッチング装置である。
図１は、プラズマ処理装置内のウェハ１およびダミーリング２を示している。ウェハ１は、基板の例である。ダミーリング２は、包囲部材の例である。
図１のプラズマ処理装置は、処理チャンバ１１と、ＥＳＣ（Electrostatic Chuck：静電チャック）１２と、上部電極１３と、交流電源１４と、プロセスガス供給部１５と、冷却材供給部１６と、複数のＭＦＣ（Mass Flow Controller）１７と、ダミーリング保持部１８と、制御部１９とを備えている。ＥＳＣ１２、上部電極１３、交流電源１４、およびプロセスガス供給部１５は、プラズマ供給部の例である。冷却材供給部１６は、ガス供給部の例である。ＭＦＣ１７は、流量制御部の例である。ダミーリング保持部１８は、包囲部材保持部の例である。ＥＳＣ１２は、ＨＶ（High Voltage）電極（下部電極）２１と、絶縁膜２２と、ＥＳＣ基台２３と、ＨＶ電源２４と、ＥＳＣ電源２５とを備えている。上部電極１３とＨＶ電極２１はそれぞれ、第１および第２電極の例である。
処理チャンバ１１は、処理対象のウェハ１を収容する。図１は、ウェハ１の表面Ｓ１や裏面Ｓ２に平行で互いに垂直なＸ方向およびＹ方向と、ウェハ１の表面Ｓ１や裏面Ｓ２に垂直なＺ方向を示している。ウェハ１の表面（上面）Ｓ１は、第１面の例である。ウェハ１の裏面（下面）Ｓ２は、第２面の例である。ウェハ１のべベル（端部）１ａは、ウェハ１の表面Ｓ１と裏面Ｓ２との境界部に位置している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
ＥＳＣ１２は、処理チャンバ１１内のウェハ１を保持する。上部電極１３がＥＳＣ１２外に設けられているのに対し、ＨＶ電極２１はＥＳＣ１２内に設けられている。ＨＶ電極２１は、絶縁膜２２で覆われており、ＥＳＣ基台２３上に設けられている。ＨＶ電源２４は、ＨＶ電極２１の電位を調整するための可変電圧源である。ＥＳＣ電源２５は、ＥＳＣ基台２３の電位を調整するための可変電圧源である。ウェハ１は、絶縁膜２２を介してＨＶ電極２１上に設置される。ＥＳＣ１２は、ウェハ１をＨＶ電極２１により静電的に吸着する。ＥＳＣ１２は、ウェハ１が設置される上面と、上面と対向する下面と、複数のガス穴Ｐ１が設けられた側面とを備えている。ＥＳＣ１２は、ＥＳＣ１２の上面に設けられた複数本のピンによりウェハ１を上下移動させることができる。
上部電極１３は、ＨＶ電極２１の上方に設けられている。プラズマ処理装置は、上部電極１３とＨＶ電極２１との間にプラズマを発生させ、プラズマをウェハ１の表面Ｓ１側に供給し、プラズマによりウェハ１を処理する。具体的には、プラズマを用いたドライエッチングによりウェハ１の表面Ｓ１がエッチングされる。プラズマ中のラジカルは、矢印Ａで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間に到達する。
交流電源１４は、上部電極１３に交流電流を供給する。これにより、上部電極１３とＨＶ電極２１との間にプラズマが発生する。
プロセスガス供給部１５は、プラズマ生成用のプロセスガスを処理チャンバ１１内に供給する。上部電極１３およびＨＶ電極２１は、交流電源１４からの交流電流を用いてプロセスガスからプラズマを生成する。プロセスガスの例は、四フッ化シリコン（ＳｉＦ４）ガスである。
冷却材供給部１６は、ＥＳＣ１２に設けられた複数の第１流路１２ａを介してウェハ１に冷却材を供給する。本実施形態の冷却材は、希ガス等の不活性ガスであり、例えばヘリウム（Ｈｅ）ガスである。冷却材供給部１６はさらに、ＥＳＣ１２に設けられ、複数のガス穴Ｐ１に接続された複数の第２流路１２ｂにＨｅガスを供給する。Ｈｅガスは、これらのガス穴Ｐ１からウェハ１の裏面Ｓ２側に放出される。その結果、矢印Ｂで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間にＨｅガスが供給され、この空間がＨｅガスで充填される。
各ＭＦＣ１７は、１組の第２流路１２ｂおよびガス穴Ｐ１と対応している。各ＭＦＣ１７は、冷却材供給部１６からのＨｅガスを対応する第２流路１２ｂに供給し、対応するガス穴Ｐ１から放出されるＨｅガスの流量を制御する。
ダミーリング保持部１８は、ダミーリング２がウェハ１のべベル１ａを包囲するようにダミーリング２を保持する。ダミーリング２とダミーリング保持部１８は、リング状の形状を有している。ダミーリング２は、べベル１ａに過剰なプラズマが到達し、べベル１ａが過剰にエッチングされるのを防止するために配置されている。
制御部１９は、プラズマ処理装置の動作を制御する。制御部１９は例えば、処理チャンバ１１の動作、ＥＳＣ１２の動作、交流電源１４のオン／オフや電流、プロセスガス供給部１５のオン／オフやプロセスガス供給量、冷却材供給部１６のオン／オフや冷却材供給量、ＭＦＣ１７の流量制御などを制御する。
図２は、第１実施形態のＥＳＣ１２の構造を模式的に示す断面図である。
図２は、ＥＳＣ１２をガス穴Ｐ１の高さで切断したＸＹ断面を示している。図２に示すように、ＥＳＣ１２内の複数の第２流路１２ｂは、ガス穴Ｐ１の付近で放射状に延びている。これらの第２流路１２ｂは、図２では等間隔に配置されているが、非等間隔に配置されていてもよい。また、これらの第２流路１２ｂは、ガス穴Ｐ１の付近で放射状以外の形状を有していてもよい。
次に、第１実施形態と比較例とを比較する。
図３は、第１実施形態の比較例のプラズマ処理装置の構造を示す断面図である。
本比較例では、プラズマ中のラジカルが、矢印Ａで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間に到達する（図３）。しかしながら、本比較例のＥＳＣ１２は第２流路１２ｂおよびガス穴Ｐ１を備えていないため、ウェハ１のべベル１ａとダミーリング２との間の空間にＨｅガスが供給されない。
そのため、この空間にラジカルが入り込み、ウェハ１のべベル１ａに堆積膜１ｂが形成されたり、ウェハ１の裏面Ｓ２にエッチングにより凹部１ｃが形成されたりすることが問題となる。例えば、前者の現象は、ドライエッチング中の堆積処理用のラジカルにより引き起こされ、後者の現象は、ドライエッチング用のラジカルにより引き起こされる。凹部１ｃが深くなると、プラズマエッチング後に行われるウェットエッチング用の保護膜に穴が開き、ウェットエッチングの際に保護対象の膜がエッチングされてしまう。
一方、本実施形態では、プラズマ中のラジカルが、矢印Ａで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間に到達する（図１）。さらに、本実施形態のＥＳＣ１２は第２流路１２ｂおよびガス穴Ｐ１を備えているため、矢印Ｂで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間にＨｅガスが供給される。
本実施形態のプラズマ処理装置は、この空間にＨｅガスを供給し、この空間をＨｅガスで充填しつつ、処理チャンバ１１内にプラズマを生成し、ウェハ１をプラズマにより処理する。そのため、この空間にラジカルが入り込むことを、Ｈｅガスによりブロックすることができる。よって、本実施形態によれば、ウェハ１のべベル１ａや裏面Ｓ２をプラズマから保護することができ、堆積膜１ｂや凹部１ｃの形成を抑制することができる。
次に、図１を参照し、第１実施形態のプラズマ処理装置の詳細を説明する。
本実施形態では、ラジカルをブロックするブロックガスとして、Ｈｅガスなどの不活性ガスを使用する。ブロックガスは、不活性ガス以外のガスでもよい。ただし、ブロックガスとして不活性ガスを使用することには、ブロックガスとウェハ１との反応を防止できるという利点がある。本実施形態では、冷却材をブロックガスに転用しているが、ブロックガスが他の固体や流体を冷却する必要はない。
また、本実施形態の第１流路１２ａと第２流路１２ｂは、ＥＳＣ１２内で互いに分離されているが、ＥＳＣ１２内で共通流路から分岐していてもよい。ただし、第１流路１２ａと第２流路１２ｂがＥＳＣ１２内で互いに分離されていると、各第２流路１２ｂにＭＦＣ１７を接続しやすいという利点がある。
また、各ガス穴Ｐ１から放出されるＨｅガスの流量が小さすぎると、Ｈｅガスがラジカルを効果的にブロックできない可能性がある。一方、各ガス穴Ｐ１から放出されるＨｅガスの流量が大きすぎると、Ｈｅガスがウェハ１の処理を妨げる可能性がある。本実施形態によれば、Ｈｅガスの流量を各ＭＦＣ１７により適切な値に制御することで、これらの問題を抑制することができる。
また、本実施形態の第２流路１２ｂおよびガス穴Ｐ１は、プラズマエッチング装置以外のプラズマ処理装置にも適用可能である。このような装置の例は、ウェハ１にプラズマにより堆積膜を形成するプラズマＣＶＤ（Chemical Vapor Deposition）装置である。
以上のように、本実施形態のプラズマ処理装置は、ＥＳＣ１２の側面に設けられたガス穴Ｐ１からウェハ１の裏面Ｓ２側に不活性ガスを放出して、ウェハ１のべベル１ａとダミーリング２との間の空間に不活性ガスを供給する。よって、本実施形態によれば、ウェハ１の表面Ｓ１をプラズマにより処理する場合に、ウェハ１の裏面Ｓ２をプラズマから保護することが可能となる。
（第２実施形態）
図４は、第２実施形態のプラズマ処理装置の構造を示す断面図である。
図４は、第２実施形態のプラズマ処理装置の構造を示す断面図である。
第１実施形態では、ＥＳＣ１２に複数の第２流路１２ｂが設けられ、これらの第２流路１２ｂに接続された複数のガス穴Ｐ１が、ＥＳＣ１２の側面に設けられている（図１）。一方、第２実施形態では、ダミーリング保持部１８に複数の第２流路１８ａが設けられ、これらの第２流路１８ａに接続された複数の第２流路２ａがダミーリング２に設けられ、これらの第２流路２ａに接続された複数のガス穴Ｐ２が、ダミーリング２の内周面に設けられている（図３）。第２流路２ａは、ダミーリング２の底面から内周面に延びている。
本実施形態の冷却材供給部１６は、ＥＳＣ１２に設けられた第１流路１２ａを介してウェハ１に冷却材を供給する。本実施形態の冷却材は、希ガス等の不活性ガスであり、例えばヘリウム（Ｈｅ）ガスである。本実施形態の冷却材供給部１６はさらに、ダミーリング保持部１８およびダミーリング２に設けられ、複数のガス穴Ｐ２に接続された第２流路１８ａ、２ａにＨｅガスを供給する。Ｈｅガスは、これらのガス穴Ｐ２からウェハ１の裏面Ｓ２側に放出される。その結果、矢印Ｂで示すように、ウェハ１のべベル１ａとダミーリング２との間の空間にＨｅガスが供給され、この空間がＨｅガスで充填される。
なお、第２流路１８ａ、２ａは、図２の第２流路１２ｂと同様に等間隔に配置してもよいし、非等間隔に配置してもよい。
以上のように、本実施形態のプラズマ処理装置は、ダミーリング２の側面に設けられたガス穴Ｐ２からウェハ１の裏面Ｓ２側に不活性ガスを放出して、ウェハ１のべベル１ａとダミーリング２との間の空間に不活性ガスを供給する。よって、本実施形態によれば、ウェハ１の表面Ｓ１をプラズマにより処理する場合に、ウェハ１の裏面Ｓ２をプラズマから保護することが可能となる。
一般に、ダミーリング２は消耗品であり、プラズマ処理装置内のダミーリング２は別のダミーリング２に交換可能である。第２実施形態によれば、ダミーリング２を交換する際に、既存のダミーリング２を、より好ましい位置にガス穴Ｐ２を有するダミーリング２に交換することが可能となる。一方、第１実施形態によれば、個々のダミーリング２にガス穴Ｐ２を形成する手間を省略することが可能となる。
（第３実施形態）
図５は、第３実施形態の半導体装置の構造を示す断面図である。図５の半導体装置は、３次元構造のフラッシュメモリを備えており、第１または第２実施形態のウェハ１から製造される。図５は、フラッシュメモリ内の２個のメモリ素子ＭＥを示している。
図５は、第３実施形態の半導体装置の構造を示す断面図である。図５の半導体装置は、３次元構造のフラッシュメモリを備えており、第１または第２実施形態のウェハ１から製造される。図５は、フラッシュメモリ内の２個のメモリ素子ＭＥを示している。
図５の半導体装置は、半導体基板３１と、層間絶縁膜３２とを備えている。図５の半導体装置はさらに、各メモリ素子ＭＥの第１のメモリ絶縁膜３３と、半導体層３４と、第２のメモリ絶縁膜３５と、電荷蓄積層３６と、第３のメモリ絶縁膜３７と、複数の配線３８と、複数の絶縁膜３９とを備えている。図５の半導体装置はさらに、層間絶縁膜４０を備えている。
半導体基板３１の例は、シリコン基板である。層間絶縁膜３２は、半導体基板３１上に形成されている。層間絶縁膜３２の例は、シリコン酸化膜である。層間絶縁膜３２は、半導体基板３１上に直接形成されていてもよいし、半導体基板３１上に他の層を介して形成されていてもよい。
第１のメモリ絶縁膜３３は、層間絶縁膜３２上に半導体層３４を介して形成され、Ｚ方向に延びる円柱状の形状を有している。第１のメモリ絶縁膜３３の例は、シリコン酸化膜である。
半導体層３４は、層間絶縁膜３２上に形成され、第１のメモリ絶縁膜３３の側面と下面に接している。半導体層３４は、第１のメモリ絶縁膜３３の下面付近の部分を除き、第１のメモリ絶縁膜３３の周囲をＺ方向に延びる管状の形状を有している。半導体層３４の例は、単結晶シリコン層である。
第２のメモリ絶縁膜３５は、層間絶縁膜３２上に形成され、半導体層３４の側面に接している。第２のメモリ絶縁膜３５は、半導体層３４の周囲をＺ方向に延びる管状の形状を有している。第２のメモリ絶縁膜３５の例は、シリコン酸化膜である。
電荷蓄積層３６は、層間絶縁膜３２上に形成され、第２のメモリ絶縁膜３５の側面に接している。電荷蓄積層３６は、第２のメモリ絶縁膜３５の周囲をＺ方向に延びる管状の形状を有している。電荷蓄積層３６の例は、シリコン窒化膜や多結晶シリコン層である。
第３のメモリ絶縁膜３７は、層間絶縁膜３２上に形成され、電荷蓄積層３６の側面に接している。第３のメモリ絶縁膜３７は、電荷蓄積層３６の周囲をＺ方向に延びる管状の形状を有している。第３のメモリ絶縁膜３７の例は、シリコン酸窒化膜である。
複数の配線３８および複数の絶縁膜３９は、層間絶縁膜３２上に交互に積層され、第３のメモリ絶縁膜３７の側面に接している。これらの配線３８および絶縁膜３９は、第３のメモリ絶縁膜３７を包囲する環状の形状を有している。各配線３８は、バリアメタル層３８ａと、配線材層３８ｂとを含んでいる。バリアメタル層３８ａの例は、ＴｉＮ（窒化チタン）層、ＴａＮ（窒化タンタル）層、ＷＮ（窒化タングステン）層などである。配線材層３８ｂの例は、Ｎｉ（ニッケル）層、Ｃｏ（コバルト）層、Ｗ（タングステン）層などである。各絶縁膜３９の例は、シリコン酸化膜である。
層間絶縁膜４０は、層間絶縁膜２上においてメモリ素子ＭＥの周囲に形成されている。層間絶縁膜４０の例は、シリコン酸化膜である。
図６〜図１０は、第３実施形態の半導体装置の製造方法を示す断面図である。
まず、不図示の半導体基板３１上に層間絶縁膜３２を形成し、層間絶縁膜３２上に複数の犠牲膜４１と複数の絶縁膜３９とを交互に形成する（図６(ａ)）。各犠牲膜４１の例は、シリコン窒化膜である。各絶縁膜３９の例は、シリコン酸化膜である。
次に、リソグラフィおよびプラズマエッチングにより、犠牲膜４１および絶縁膜３９を貫通して層間絶縁膜３２に到達するメモリホールＭＨを形成する（図６(ｂ)）。符号Ｓは、メモリホールＭＨの底面を示す。このプラズマエッチングは、第１または第２実施形態のプラズマ処理装置内で行われる。具体的には、図６(ａ)の工程後にウェハ１を処理チャンバ３１内に搬入した後、ウェハ１のべベル１ａとダミーリング２との間の空間をＨｅガスで充填しつつ、ウェハ１をプラズマにより処理する。なお、本工程では複数のメモリホールＭＨが形成されるが、図６(ｂ)はそのうちの１つのメモリホールＭＨを示している。
次に、半導体基板３１の全面に、第３のメモリ絶縁膜３７と、電荷蓄積層３６と、第２のメモリ絶縁膜３５と、半導体層３４の第１層３４ａとを順に形成する（図７(ａ)）。その結果、メモリホールＭＨの側面および底面Ｓに、第３のメモリ絶縁膜３７と、電荷蓄積層３６と、第２のメモリ絶縁膜３５と、第１層３４ａとが順に形成される。第１層３４ａの例は、アモルファスシリコン層である。
次に、リソグラフィおよびエッチングにより、メモリホールＭＨの底面Ｓから、第３のメモリ絶縁膜３７、電荷蓄積層３６、第２のメモリ絶縁膜３５、および第１層３４ａを除去する（図７(ｂ)）。その結果、メモリホールＭＨの底面Ｓが再び露出する。さらには、層間絶縁膜３２もエッチングされることで、メモリホールＭＨの底面Ｓが層間絶縁膜３２の最上面よりも低くなる。このエッチングは、第１または第２実施形態のプラズマ処理装置内で行ってもよい。
次に、半導体基板３１の全面に、半導体層３４の第２層３４ｂと、第１のメモリ絶縁膜３３とを順に形成する（図８(ａ)）。その結果、メモリホールＭＨの底面Ｓに第２層３４ｂが形成され、メモリホールＭＨの側面に第３のメモリ絶縁膜３７、電荷蓄積層３６、第２のメモリ絶縁膜３５、および第１層３４ａを介して第２層３４ｂが形成される。さらには、メモリホールＭＨが、第１のメモリ絶縁膜３３により完全に埋め込まれる。第２層３４ｂの例は、アモルファスシリコン層である。
次に、ＣＭＰ（Chemical Mechanical Polishing）により、第１のメモリ絶縁膜３３および半導体層３４の表面を平坦化する（図８(ｂ)）。その後、半導体基板３１をアニールすることで、半導体層３４が結晶化されて単結晶シリコン層に変化する。
図６(ａ)〜図８(ｂ)は、１つのメモリ素子ＭＥの断面を示しているのに対し、図９(ａ)〜図１０(ｂ)は、２つのメモリ素子ＭＥの断面を示している。
次に、リソグラフィおよびプラズマエッチングにより、犠牲膜４１および絶縁膜３９を貫通して層間絶縁膜３２に到達する開口部Ｈ１を形成する（図９(ａ)）。本工程では、層間絶縁膜３２もエッチングされることで、開口部Ｈ２の底面が層間絶縁膜３２の最上面よりも低くなる。このプラズマエッチングは、第１または第２実施形態のプラズマ処理装置内で行われる。具体的には、図８(ｂ)の工程後にウェハ１を処理チャンバ３１内に搬入した後、ウェハ１のべベル１ａとダミーリング２との間の空間をＨｅガスで充填しつつ、ウェハ１をプラズマにより処理する。開口部Ｈ１は、図５の層間絶縁膜４０の形成予定領域に形成される。
次に、選択的エッチングにより、絶縁膜３９を残存させつつ犠牲膜４１を除去する（図９(ｂ)）。その結果、絶縁膜３９間に複数の凹部Ｈ２が形成される。凹部Ｈ２は、最下層の絶縁膜３９と層間絶縁膜３２との間にも形成される。このエッチングにより、これらの凹部Ｈ２内に第３のメモリ絶縁膜３７の側面が露出する。このエッチングは、第１または第２実施形態のプラズマ処理装置内で行ってもよい。
次に、半導体基板３１の全面に、バリアメタル層３８ａと、配線材層３８ｂとを順に形成する（図１０(ａ)）。その結果、各凹部Ｈ２の上面、下面、および側面にバリアメタル層３８ａが形成され、各凹部Ｈ２内にバリアメタル層３８ａを介して配線材層３８ｂが形成される。本工程は、凹部Ｈ２がバリアメタル層３８ａおよび配線材層３８ｂにより完全に埋め込まれるように行われる。
次に、ウェットエッチングにより、バリアメタル層３８ａおよび配線材層３８ｂをエッチングする（図１０(ｂ)）。その結果、各凹部Ｈ２外のバリアメタル層３８ａおよび配線材層３８ｂが除去され、各凹部Ｈ２内にバリアメタル層３８ａと配線材層３８ｂとを含む配線３８が形成される。本実施形態によれば、このウェットエッチングの際に保護対象の膜がエッチングされることを防止することができる。
その後、開口部Ｈ１内に層間絶縁膜４０が形成される。さらには、半導体基板３１上に種々の層間絶縁膜、配線層、プラグ層などが形成される。このようにして、本実施形態の半導体装置が製造される。
以上のように、本実施形態では、ウェハ１のプラズマ処理を第１または第２実施形態のプラズマ処理装置により実行することで、ウェハ１から半導体装置を製造する。よって、本実施形態によれば、ウェハ１の表面Ｓ１をプラズマにより処理する場合に、ウェハ１の裏面Ｓ２をプラズマから保護することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：ウェハ、１ａ：べベル、１ｂ：堆積膜、１ｃ：凹部、
２：ダミーリング、２ａ：第２流路、
１１：処理チャンバ、１２：ＥＳＣ、１２ａ：第１流路、
１２ｂ：第２流路、１３：上部電極、１４：交流電源、
１５：プロセスガス供給部、１６：冷却材供給部、１７：ＭＦＣ、
１８：ダミーリング保持部、１８ａ：第２流路、１９：制御部、
２１：ＨＶ電極、２２：絶縁膜、２３：ＥＳＣ基台、
２４：ＨＶ電源、２５：ＥＳＣ電源、
３１：半導体基板、３２：層間絶縁膜、３３：第１のメモリ絶縁膜、
３４：半導体層、３５：第２のメモリ絶縁膜、３６：電荷蓄積層、
３７：第３のメモリ絶縁膜、３８：配線、３８ａ：バリアメタル層、
３８ｂ：配線材層、３９：絶縁膜、４０：層間絶縁膜、４１：犠牲膜
２：ダミーリング、２ａ：第２流路、
１１：処理チャンバ、１２：ＥＳＣ、１２ａ：第１流路、
１２ｂ：第２流路、１３：上部電極、１４：交流電源、
１５：プロセスガス供給部、１６：冷却材供給部、１７：ＭＦＣ、
１８：ダミーリング保持部、１８ａ：第２流路、１９：制御部、
２１：ＨＶ電極、２２：絶縁膜、２３：ＥＳＣ基台、
２４：ＨＶ電源、２５：ＥＳＣ電源、
３１：半導体基板、３２：層間絶縁膜、３３：第１のメモリ絶縁膜、
３４：半導体層、３５：第２のメモリ絶縁膜、３６：電荷蓄積層、
３７：第３のメモリ絶縁膜、３８：配線、３８ａ：バリアメタル層、
３８ｂ：配線材層、３９：絶縁膜、４０：層間絶縁膜、４１：犠牲膜
Claims (6)
- 基板を保持する静電チャックと、
前記基板の端部を包囲する包囲部材を保持する包囲部材保持部と、
前記基板を処理するプラズマを前記基板の第１面側に供給するプラズマ供給部と、
前記静電チャックの側面に設けられたガス穴または前記包囲部材に設けられたガス穴から前記基板の第２面側にガスを放出して、前記基板の端部と前記包囲部材との間の空間に前記ガスを供給するガス供給部と、
を備えるプラズマ処理装置。 - さらに、前記ガス穴から放出される前記ガスの流量を制御する流量制御部を備える、請求項１に記載のプラズマ処理装置。
- 前記ガス供給部は、前記基板を冷却する冷却材を前記基板に供給する冷却材供給部を備え、前記ガスとして前記冷却材を前記ガス穴から放出し、
前記静電チャックは、前記基板に前記冷却材を供給する第１流路と、前記ガスとして前記冷却材を前記ガス穴から放出する第２流路とを備える、請求項１または２に記載のプラズマ処理装置。 - 前記静電チャックは、前記ガス穴として複数の穴を備え、前記第２流路として前記複数の穴に接続された複数の流路を有する、請求項３に記載のプラズマ処理装置。
- 前記ガス供給部は、前記基板を冷却する冷却材を前記基板に供給する冷却材供給部を備え、前記ガスとして前記冷却材を前記ガス穴から放出し、
前記静電チャックは、前記基板に前記冷却材を供給する第１流路を備え、
前記包囲部材は、前記ガスとして前記冷却材を前記ガス穴から放出する第２流路を備える、請求項１または２に記載のプラズマ処理装置。 - 基板を静電チャックにより保持し、
前記基板の端部を包囲部材により包囲し、
前記基板を処理するプラズマを前記基板の第１面側に供給し、
前記静電チャックの側面に設けられたガス穴または前記包囲部材に設けられたガス穴から前記基板の第２面側にガスを放出して、前記基板の端部と前記包囲部材との間の空間に前記ガスを供給する、
ことを含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016031242A JP2017152437A (ja) | 2016-02-22 | 2016-02-22 | プラズマ処理装置および半導体装置の製造方法 |
| US15/248,719 US20170243777A1 (en) | 2016-02-22 | 2016-08-26 | Plasma processing apparatus and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016031242A JP2017152437A (ja) | 2016-02-22 | 2016-02-22 | プラズマ処理装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017152437A true JP2017152437A (ja) | 2017-08-31 |
Family
ID=59631197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016031242A Abandoned JP2017152437A (ja) | 2016-02-22 | 2016-02-22 | プラズマ処理装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170243777A1 (ja) |
| JP (1) | JP2017152437A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581051A (zh) * | 2018-06-07 | 2019-12-17 | 细美事有限公司 | 用于处理基板的装置和方法 |
| US11164726B2 (en) | 2019-02-08 | 2021-11-02 | Toshiba Memory Corporation | Gas supply member, plasma processing apparatus, and method for forming coating film |
| US11664253B2 (en) | 2019-03-18 | 2023-05-30 | Kioxia Corporation | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11521884B2 (en) * | 2018-06-29 | 2022-12-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrostatic chuck sidewall gas curtain |
| JP2021027152A (ja) * | 2019-08-05 | 2021-02-22 | キオクシア株式会社 | プラズマ処理装置およびプラズマ処理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730175B2 (en) * | 2002-01-22 | 2004-05-04 | Applied Materials, Inc. | Ceramic substrate support |
| JP2006319043A (ja) * | 2005-05-11 | 2006-11-24 | Hitachi High-Technologies Corp | プラズマ処理装置 |
| JP5642531B2 (ja) * | 2010-12-22 | 2014-12-17 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
| US20150162169A1 (en) * | 2013-12-05 | 2015-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching apparatus and method |
-
2016
- 2016-02-22 JP JP2016031242A patent/JP2017152437A/ja not_active Abandoned
- 2016-08-26 US US15/248,719 patent/US20170243777A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581051A (zh) * | 2018-06-07 | 2019-12-17 | 细美事有限公司 | 用于处理基板的装置和方法 |
| KR20190139061A (ko) * | 2018-06-07 | 2019-12-17 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| KR102223759B1 (ko) | 2018-06-07 | 2021-03-05 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| CN110581051B (zh) * | 2018-06-07 | 2022-06-17 | 细美事有限公司 | 用于处理基板的装置和方法 |
| US11164726B2 (en) | 2019-02-08 | 2021-11-02 | Toshiba Memory Corporation | Gas supply member, plasma processing apparatus, and method for forming coating film |
| US11664253B2 (en) | 2019-03-18 | 2023-05-30 | Kioxia Corporation | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170243777A1 (en) | 2017-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017152437A (ja) | プラズマ処理装置および半導体装置の製造方法 | |
| US10818597B2 (en) | Hybrid copper structure for advance interconnect usage | |
| US10692966B2 (en) | Deep trench capacitor with scallop profile | |
| TWI641028B (zh) | 利用空間原子層沉積進行無縫間隙充填 | |
| TWI674040B (zh) | 用於均勻電漿處理的噴嘴 | |
| JP6514138B2 (ja) | 半導体装置の製造方法 | |
| US10079176B2 (en) | Method of using a barrier-seed tool for forming fine pitched metal interconnects | |
| JP6339961B2 (ja) | エッチング方法 | |
| US9607853B2 (en) | Patterning method using metal mask and method of fabricating semiconductor device including the same patterning method | |
| US11417537B2 (en) | Methods of etching metal-containing layers | |
| KR20190109545A (ko) | 고밀도 독립형 mram 디바이스들의 패터닝을 위한 시스템들 및 방법들 | |
| KR102096119B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 처리 장치 | |
| TWI786514B (zh) | 半導體裝置 | |
| JP6002008B2 (ja) | 半導体装置の製造方法 | |
| JP2020150225A (ja) | 半導体装置の製造方法 | |
| JP7483933B2 (ja) | 窒化物含有膜除去のためのシステム及び方法 | |
| US20190164826A1 (en) | Method for manufacturing semiconductor device and pre-clean apparatus for semiconductor device | |
| JP2019145615A (ja) | 半導体装置の製造方法 | |
| CN115831697A (zh) | 干蚀刻装置、使用其的晶片蚀刻系统和干蚀刻方法 | |
| KR101559030B1 (ko) | 기판처리방법 | |
| US20140199833A1 (en) | Methods for performing a via reveal etching process for forming through-silicon vias in a substrate | |
| JP2019050236A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP2008282914A (ja) | 半導体装置の製造方法 | |
| KR20180016112A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JP2013026241A (ja) | 成膜装置及び成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180904 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20181114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181120 |