JP2017147037A - Electro-optical device and electronic equipment - Google Patents

Electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2017147037A
JP2017147037A JP2016025818A JP2016025818A JP2017147037A JP 2017147037 A JP2017147037 A JP 2017147037A JP 2016025818 A JP2016025818 A JP 2016025818A JP 2016025818 A JP2016025818 A JP 2016025818A JP 2017147037 A JP2017147037 A JP 2017147037A
Authority
JP
Japan
Prior art keywords
layer
organic
film
terminal
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016025818A
Other languages
Japanese (ja)
Inventor
健 腰原
Takeshi Koshihara
健 腰原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016025818A priority Critical patent/JP2017147037A/en
Publication of JP2017147037A publication Critical patent/JP2017147037A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide: an electro-optical device in which deterioration in products can be prevented by subjecting an inspection terminal after inspection to insulation processing without adding a manufacturing process; and electronic equipment.SOLUTION: An electro-optical device of the present invention includes an element substrate including a display area where a plurality of light emitting elements are arrayed in a matrix and a terminal area where a plurality of mounting terminals are arrayed outside the display area. The element substrate includes a transistor circuit for driving the plurality of light emitting elements, an inspection terminal for inspecting the transistor circuit, and a sealing film for sealing the plurality of light emitting elements, the surface of the inspection terminal being covered with the sealing film.SELECTED DRAWING: Figure 4

Description

本発明は、電気光学装置、電子機器に関するものである。   The present invention relates to an electro-optical device and an electronic apparatus.

従来、電気光学装置、例えば有機エレクトロルミネッセンス装置(以下、有機EL装置と呼ぶ)において、発光画素となる有機EL素子や有機EL素子を駆動する回路が形成された素子基板には、製造の途中で有機EL素子や駆動回路を検査するための検査端子と、外部回路と接続するための外部接続端子と、が設けられている。有機EL装置の製造の途中において、検査端子を用いて有機EL素子や駆動回路の電気的な特性を測定して、早期に不良を検出していた。一方で、有機EL装置完成後、検査端子が露出した状態では、外部から検査端子を経て侵入した静電気により駆動回路が故障して誤動作を起こす原因となっていた。そのため、特許文献1においては、検査端子上に絶縁層による平坦化膜を形成し、また、特許文献2においては、検査端子上に発光画素の劣化防止のための保護膜、例えは樹脂層を形成することで、誤動作を防止していた。   2. Description of the Related Art Conventionally, in an electro-optical device, for example, an organic electroluminescence device (hereinafter referred to as an organic EL device), an element substrate on which an organic EL element serving as a light emitting pixel and a circuit for driving the organic EL element are formed is in the middle of manufacturing. An inspection terminal for inspecting the organic EL element and the drive circuit and an external connection terminal for connecting to an external circuit are provided. During the manufacture of the organic EL device, the electrical characteristics of the organic EL element and the drive circuit were measured using the inspection terminal, and a defect was detected at an early stage. On the other hand, after the completion of the organic EL device, when the inspection terminal is exposed, the drive circuit breaks down due to static electricity entering from the outside through the inspection terminal, causing malfunction. Therefore, in Patent Document 1, a planarizing film made of an insulating layer is formed on the inspection terminal, and in Patent Document 2, a protective film for preventing deterioration of the light emitting pixel, for example, a resin layer is formed on the inspection terminal. By forming, malfunction was prevented.

特開2010−33090号公報JP 2010-33090 A 特開2010−160950号公報JP 2010-160950 A

しかしながら、特許文献1における検査端子は、発光画素と駆動回路との間で、発光画素に隣接して設けられているため、検査時にプローブを検査端子と接触させることで生ずる傷により素子基板の表面に凹凸が生じ、その後のカラーフィルターを形成する際に塗布プロセスにおいて膜厚が不均一となる不具合が発生した。また、有機EL素子を保護するための封止層に欠陥が発生し、有機EL装置の信頼性品質が低下するという問題があった。また、特許文献2における検査端子は、発光画素ごとに設けられているため、上記検査時の傷による信頼性品質の低下と共に、有機EL装置の小型化や発光画素の微細化を図る上で問題となっていた。   However, since the inspection terminal in Patent Document 1 is provided adjacent to the light emitting pixel between the light emitting pixel and the drive circuit, the surface of the element substrate is caused by scratches caused by bringing the probe into contact with the inspection terminal during inspection. Concavities and convexities were formed on the film, and the film thickness was not uniform in the coating process when forming the subsequent color filter. Further, there is a problem that a defect occurs in the sealing layer for protecting the organic EL element, and the reliability quality of the organic EL device is lowered. In addition, since the inspection terminals in Patent Document 2 are provided for each light emitting pixel, there is a problem in reducing the reliability quality due to the scratch during the inspection and reducing the size of the organic EL device and miniaturizing the light emitting pixels. It was.

また、外部接続端子と検査端子とは、ITOなどの透明導電膜を用いた積層構造とされている。検査端子の表面の材質がITOの場合、尖った針(プローブ)を検査端子に接触させた際にITOの表面に削れ、割れ等が生じ、発塵の原因となっていた。そのため、検査端子の構造を外部接続端子とは異ならせるなどの対策が取られたが、製品使用時に検査端子が表面に露出した状態であるため、異物等により検査端子が他の端子と電気的に短絡する可能性があるなど、品質が低下するおそれがあった。また、検査端子に対して絶縁処理を行う対策も考えられるが、さらに処理工程を追加しなければならない。   Moreover, the external connection terminal and the inspection terminal have a laminated structure using a transparent conductive film such as ITO. When the material of the surface of the inspection terminal is ITO, when a pointed needle (probe) is brought into contact with the inspection terminal, the surface of the ITO is scraped, cracked, and the like, causing dust generation. Therefore, measures such as making the structure of the inspection terminal different from that of the external connection terminal have been taken, but since the inspection terminal is exposed on the surface when the product is used, the inspection terminal is electrically connected to other terminals due to foreign matter etc. There was a possibility that the quality could be degraded, such as a short circuit. Moreover, although the countermeasure which performs an insulation process with respect to a test | inspection terminal is also considered, a process process must be added further.

本発明は、上記従来技術の問題点に鑑み成されたものであって、検査後の検査端子に対して製造工程を追加することなく絶縁処理して製品の劣化を防ぐことのできる、電気光学装置、電子機器を提供することを目的の一つとしている。   The present invention has been made in view of the above-described problems of the prior art, and can be used to insulate the inspection terminals after the inspection without adding a manufacturing process to prevent deterioration of the product. One of the purposes is to provide a device and an electronic device.

本発明の一態様における電気光学装置は、複数の発光素子がマトリックス状に配列された表示領域と、前記表示領域の外側に複数の実装端子が配列された端子領域と、を含む素子基板を備え、前記素子基板は、前記複数の発光素子を駆動させるトランジスター回路と、前記トランジスター回路を検査する検査端子と、前記複数の発光素子を封止する封止膜と、を有し、前記検査端子の表面が前記封止膜で覆われている。   An electro-optical device according to an aspect of the present invention includes an element substrate including a display region in which a plurality of light emitting elements are arranged in a matrix and a terminal region in which a plurality of mounting terminals are arranged outside the display region. The element substrate includes a transistor circuit that drives the plurality of light emitting elements, an inspection terminal that inspects the transistor circuit, and a sealing film that seals the plurality of light emitting elements. The surface is covered with the sealing film.

これによれば、発光素子を封止する封止膜によって検査端子の表面を覆っているため、製造工程を追加することなく検査端子の絶縁処理を施すことができる。よって、検査端子が他の端子と短絡することで製品が劣化するのを防ぐことができる。   According to this, since the surface of the inspection terminal is covered with the sealing film that seals the light emitting element, it is possible to insulate the inspection terminal without adding a manufacturing process. Therefore, it can prevent that a product deteriorates because a test | inspection terminal short-circuits with another terminal.

また、本発明の一態様における電気光学装置において、前記検査端子は、前記実装端子と前記トランジスター回路との間に存在する構成としてもよい。   In the electro-optical device according to one embodiment of the present invention, the inspection terminal may exist between the mounting terminal and the transistor circuit.

これによれば、既存の封止膜が形成される領域に検査端子を設けることによって、通常の製造過程で検査端子の表面を覆うことができる。   According to this, by providing an inspection terminal in a region where an existing sealing film is formed, the surface of the inspection terminal can be covered in a normal manufacturing process.

また、本発明の一態様における電気光学装置において、前記実装端子は積層された複数の配線層によって構成され、前記検査端子は、最上層の前記配線層よりも下層の前記配線層によって構成されていてもよい。   In the electro-optical device according to one aspect of the present invention, the mounting terminal is configured by a plurality of stacked wiring layers, and the inspection terminal is configured by the wiring layer below the uppermost wiring layer. May be.

これによれば、別途検査端子を形成する必要がないため、構成を簡略化することができる。   According to this, since it is not necessary to form a separate inspection terminal, the configuration can be simplified.

また、本発明の一態様における電子機器は、上記の電気光学装置を備えている。   An electronic apparatus according to one embodiment of the present invention includes the above electro-optical device.

これによれば、信頼性の高い電子機器を提供することができる。   According to this, a highly reliable electronic device can be provided.

本発明の一態様における電気光学装置の製造方法は、素子基板の表示領域に複数の発光素子と、前記複数の発光素子を駆動させるトランジスター回路を形成する工程と、前記素子基板の前記表示領域の外側の端子領域に複数の実装端子を形成する工程と、前記実装端子と前記トランジスター回路との間に複数の検査端子を形成する工程と、前記検査端子による前記トランジスター回路の検査終了後、前記発光素子を封止する封止膜を形成する工程と、を有し、前記封止膜を形成する工程において、前記複数の検査端子の表面を覆うように前記封止膜を形成する。   An electro-optical device manufacturing method according to an aspect of the present invention includes: forming a plurality of light emitting elements in a display region of an element substrate; and a transistor circuit for driving the plurality of light emitting elements; A step of forming a plurality of mounting terminals in an outer terminal region, a step of forming a plurality of inspection terminals between the mounting terminals and the transistor circuit, and the light emission after the inspection of the transistor circuit by the inspection terminals is completed. Forming a sealing film for sealing the element, and in the step of forming the sealing film, the sealing film is formed so as to cover the surfaces of the plurality of inspection terminals.

有機EL装置100の構成を模式的に示す平面図。FIG. 2 is a plan view schematically showing the configuration of the organic EL device 100. 素子基板10の構成を示す回路図。FIG. 2 is a circuit diagram showing a configuration of an element substrate 10. 画素回路110の構成を示す回路図。FIG. 3 is a circuit diagram illustrating a configuration of a pixel circuit 110. 図1に示す有機EL装置のA−A線に沿う断面図。Sectional drawing which follows the AA line of the organic electroluminescent apparatus shown in FIG. 有機EL装置100の製造方法を示すフローチャート。5 is a flowchart showing a method for manufacturing the organic EL device 100. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 検査端子に検査プローブを接触させた様子を示す図。The figure which shows a mode that the test | inspection probe was made to contact the test | inspection terminal. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 有機EL装置100の製造方法を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a method for manufacturing the organic EL device 100. 電子機器としてのヘッドマウントディスプレイ(HMD)を示す概略図。Schematic which shows the head mounted display (HMD) as an electronic device.

(有機EL装置)
先ず、本発明の一実施形態として図1に示す有機EL装置(電気光学装置)100について説明する。
有機EL装置100は、本発明における「電気光学装置」の一例として示す自発光型の表示装置である。なお、図1は、有機EL装置100の構成を模式的に示す平面図である。
(Organic EL device)
First, an organic EL device (electro-optical device) 100 shown in FIG. 1 will be described as an embodiment of the present invention.
The organic EL device 100 is a self-luminous display device shown as an example of the “electro-optical device” in the present invention. FIG. 1 is a plan view schematically showing the configuration of the organic EL device 100.

有機EL装置100は、図1に示すように、素子基板10と、封止用基板70とを有している。素子基板10と封止用基板70とは、互いに対向した状態で、図示を省略する接着剤によって接合されている。なお、接着剤には、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。   As shown in FIG. 1, the organic EL device 100 includes an element substrate 10 and a sealing substrate 70. The element substrate 10 and the sealing substrate 70 are bonded to each other by an adhesive (not shown) while facing each other. For example, an epoxy resin or an acrylic resin can be used as the adhesive.

素子基板10は、発光素子として、青色(B)光を発する有機EL素子(発光素子)30Bが配置されたサブ画素20Bと、緑色(G)の光を発する有機EL素子30Gが配置されたサブ画素20Gと、赤色(R)の光を発する有機EL素子30Rが配置されたサブ画素20Rとがマトリックス状に配列された表示領域E1を有している。   The element substrate 10 has, as light emitting elements, a sub pixel 20B in which an organic EL element (light emitting element) 30B that emits blue (B) light is disposed, and a sub pixel in which an organic EL element 30G that emits green (G) light is disposed. The pixel 20G and the display area E1 in which the sub-pixel 20R in which the organic EL element 30R that emits red (R) light is arranged are arranged in a matrix.

有機EL装置100では、サブ画素20Bとサブ画素20Gとサブ画素20Rとが表示単位となってフルカラーの表示が提供される。なお、以降の説明では、サブ画素20B、サブ画素20G及びサブ画素20Rをまとめて画素20として扱う場合があり、有機EL素子30B、有機EL素子30G及び有機EL素子30Rをまとめて有機EL素子30として扱う場合がある。   In the organic EL device 100, the sub-pixel 20B, the sub-pixel 20G, and the sub-pixel 20R are used as a display unit to provide a full color display. In the following description, the sub pixel 20B, the sub pixel 20G, and the sub pixel 20R may be collectively handled as the pixel 20, and the organic EL element 30B, the organic EL element 30G, and the organic EL element 30R are collectively referred to as the organic EL element 30. May be treated as

表示領域E1には、カラーフィルター50が設けられている。カラーフィルター50のうち、サブ画素20Bの有機EL素子30Bの上には、青色の着色層50Bが配置され、サブ画素20Gの有機EL素子30Gの上には、緑色の着色層50Gが配置され、サブ画素20Rの有機EL素子30Rの上には、赤色の着色層50Rが配置されている。サブ画素20Bの有機EL素子30Bから発せられた光は青色の着色層50Bを透過し、緑色の着色層50G及び赤色の着色層50Rにて遮光される。同様に、サブ画素20Gの有機EL素子30Gから発せられた光は緑色の着色層50Gを透過し、青色の着色層50B及び赤色の着色層50Rにて遮光され、サブ画素20Rの有機EL素子30Rから発せられた光は赤色の着色層50Rを透過し、青色の着色層50B及び緑色の着色層50Gにて遮光される。したがって、各有機EL素子30の位置とカラーフィルター50の各着色層の位置により、有機EL装置100から取り出される光の方向が規定される。   A color filter 50 is provided in the display area E1. Of the color filter 50, a blue colored layer 50B is disposed on the organic EL element 30B of the sub-pixel 20B, and a green colored layer 50G is disposed on the organic EL element 30G of the sub-pixel 20G. A red colored layer 50R is disposed on the organic EL element 30R of the sub-pixel 20R. The light emitted from the organic EL element 30B of the sub-pixel 20B is transmitted through the blue colored layer 50B and is blocked by the green colored layer 50G and the red colored layer 50R. Similarly, the light emitted from the organic EL element 30G of the sub-pixel 20G is transmitted through the green colored layer 50G, shielded by the blue colored layer 50B and the red colored layer 50R, and the organic EL element 30R of the sub-pixel 20R. The light emitted from the light passes through the red colored layer 50R and is blocked by the blue colored layer 50B and the green colored layer 50G. Therefore, the direction of light extracted from the organic EL device 100 is defined by the position of each organic EL element 30 and the position of each colored layer of the color filter 50.

本実施形態では、同色の発光が得られる画素20がY方向(第1の方向)に配列し、異なる色の発光が得られる画素20がY方向に対して交差(直交)するX方向(第2の方向)に配列している。したがって、画素20の配置は、所謂ストライプ方式となっている。
この画素の配列に応じて、有機EL素子30B、有機EL素子30G及び有機EL素子30Rはそれぞれストライプ状に配置されており、青色の着色層50B、緑色の着色層50G、赤色の着色層50Rもまたストライプ状に配置されている。なお、画素20の配置は、ストライプ方式に限定されず、モザイク方式、デルタ方式であってもよい。
In this embodiment, the pixels 20 that can emit light of the same color are arranged in the Y direction (first direction), and the pixels 20 that can emit light of different colors intersect (orthogonal) with respect to the Y direction (first direction). 2 direction). Therefore, the arrangement of the pixels 20 is a so-called stripe method.
Depending on the arrangement of the pixels, the organic EL element 30B, the organic EL element 30G, and the organic EL element 30R are arranged in stripes, and the blue colored layer 50B, the green colored layer 50G, and the red colored layer 50R are also included. They are also arranged in stripes. The arrangement of the pixels 20 is not limited to the stripe method, and may be a mosaic method or a delta method.

有機EL装置100は、トップエミッション構造を有している。したがって、有機EL素子30で発せられた光は、素子基板10のカラーフィルター50を透過して封止用基板70の側から表示光として射出される。   The organic EL device 100 has a top emission structure. Therefore, the light emitted from the organic EL element 30 passes through the color filter 50 of the element substrate 10 and is emitted as display light from the sealing substrate 70 side.

有機EL装置100がトップエミッション構造であることから、素子基板10の基材には、透明な石英基板やガラス基板などに加えて、不透明なセラミック基板や半導体基板などを用いることができる。本実施形態では、素子基板10の基材として、シリコン基板(半導体基板)を使用している。   Since the organic EL device 100 has a top emission structure, an opaque ceramic substrate or semiconductor substrate can be used as a base material of the element substrate 10 in addition to a transparent quartz substrate or glass substrate. In the present embodiment, a silicon substrate (semiconductor substrate) is used as the base material of the element substrate 10.

表示領域E1の外側には、実装端子103が配列された端子領域E2が設けられている。端子領域E2には、素子基板10の長辺側の一辺に沿って、複数の実装端子103が配列されている。また、複数の実装端子103と表示領域E1との間には、データ線駆動回路(トランジスター回路)101が設けられている。また、素子基板10の短辺側の二辺と表示領域E1との間には、走査線駆動回路(トランジスター回路)102が設けられている。なお、以降の説明では、素子基板10の長辺に沿った方向をX方向とし、素子基板10の短辺に沿った方向をY方向とし、封止用基板70から素子基板10に向かう方向をZ(+)方向とする。   A terminal region E2 in which mounting terminals 103 are arranged is provided outside the display region E1. In the terminal region E2, a plurality of mounting terminals 103 are arranged along one side of the long side of the element substrate 10. A data line driving circuit (transistor circuit) 101 is provided between the plurality of mounting terminals 103 and the display area E1. Further, a scanning line driving circuit (transistor circuit) 102 is provided between the two sides on the short side of the element substrate 10 and the display area E1. In the following description, the direction along the long side of the element substrate 10 is the X direction, the direction along the short side of the element substrate 10 is the Y direction, and the direction from the sealing substrate 70 toward the element substrate 10 is the direction. The direction is Z (+).

封止用基板70は、素子基板10よりも小さく、実装端子103の表面が露出されるように素子基板10と対向して配置されている。封止用基板70は、透光性の基板であり、石英基板やガラス基板などを使用することができる。封止用基板70は、表示領域E1に配置された有機EL素子30が傷つかないように保護する役割を有し、表示領域E1よりも広く設けられている。   The sealing substrate 70 is smaller than the element substrate 10 and is disposed to face the element substrate 10 so that the surface of the mounting terminal 103 is exposed. The sealing substrate 70 is a light-transmitting substrate, and a quartz substrate, a glass substrate, or the like can be used. The sealing substrate 70 has a role of protecting the organic EL element 30 disposed in the display area E1 from being damaged, and is provided wider than the display area E1.

図2は、素子基板10の構成を示す回路図である。素子基板10には、図2に示すように、m行の走査線12がX方向に延在して設けられ、n列のデータ線14がY方向に延在して設けられている。また、素子基板10には、データ線14に沿って列毎に電源線19がY方向に延在して設けられている。   FIG. 2 is a circuit diagram showing a configuration of the element substrate 10. 2, the element substrate 10 is provided with m rows of scanning lines 12 extending in the X direction, and n columns of data lines 14 extending in the Y direction. The element substrate 10 is provided with a power supply line 19 extending in the Y direction for each column along the data line 14.

素子基板10には、m行の走査線12とn列のデータ線14との交差部に対応して、画素回路110が設けられている。画素回路110は、画素20の一部をなす。表示領域E1には、m行×n列の画素回路110が、マトリックス状に配列されている。   The element substrate 10 is provided with a pixel circuit 110 corresponding to the intersection of the m rows of scanning lines 12 and the n columns of data lines 14. The pixel circuit 110 forms part of the pixel 20. In the display region E1, m rows × n columns of pixel circuits 110 are arranged in a matrix.

電源線19には、初期化用のリセット電位Vorstが供給(給電)されている。さらに、図示を省略するが、制御信号Gcmp,Gel,Gorstを供給する3つの制御線が、走査線12に並行して設けられている。   A reset potential Vorst for initialization is supplied (powered) to the power line 19. Further, although not shown, three control lines for supplying control signals Gcmp, Gel, and Gorst are provided in parallel with the scanning lines 12.

走査線12は、走査線駆動回路102に電気的に接続されている。データ線14は、データ線駆動回路101に電気的に接続されている。走査線駆動回路102には、走査線駆動回路102を制御するための制御信号Ctr1が供給されている。データ線駆動回路101には、データ線駆動回路101を制御するための制御信号Ctr2が供給されている。   The scanning line 12 is electrically connected to the scanning line driving circuit 102. The data line 14 is electrically connected to the data line driving circuit 101. The scanning line driving circuit 102 is supplied with a control signal Ctr1 for controlling the scanning line driving circuit 102. The data line driving circuit 101 is supplied with a control signal Ctr2 for controlling the data line driving circuit 101.

走査線駆動回路102は、フレームの期間にわたって走査線12を1行毎に走査するための走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m− 1)、Gwr(m)を、制御信号Ctr1に従って生成する。さらに、走査線駆動回路102は、走査信号Gwrの他に、制御信号Gcmp,Gel,Gorstを制御線に供給する。なお、フレームの期間とは、有機EL装置100で1カット(コマ)分の画像が表示される期間であり、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、1フレームの期間は約8.3ミリ秒となる。   The scanning line driving circuit 102 scans the scanning lines 12 for each row over a frame period, scanning signals Gwr (1), Gwr (2), Gwr (3),..., Gwr (m−1), Gwr. (M) is generated according to the control signal Ctr1. Further, the scanning line driving circuit 102 supplies control signals Gcmp, Gel, and Gorst to the control lines in addition to the scanning signal Gwr. The frame period is a period in which an image for one cut (frame) is displayed on the organic EL device 100. For example, if the frequency of the vertical synchronization signal included in the synchronization signal is 120 Hz, the period of one frame Is about 8.3 milliseconds.

データ線駆動回路101は、走査線駆動回路102によって選択された行に位置する画素回路110に対し、当該画素回路110の諧調データに応じた電位のデータ信号Vd(1)、Vd(2)、…、Vd(n)を、1、2、…、n列目のデータ線14に供給する。   The data line driving circuit 101 applies the data signals Vd (1), Vd (2), Vd (2), the potentials corresponding to the gradation data of the pixel circuit 110 to the pixel circuit 110 located in the row selected by the scanning line driving circuit 102. .., Vd (n) is supplied to the data lines 14 in the first, second,.

図3は、画素回路110の構成を示す回路図である。画素回路110は、図3に示すように、PチャネルMOS型のトランジスター121,122,123,124,125と、有機EL素子30と、容量21とを有している。画素回路110には、上述した走査信号Gwrや制御信号Gcmp,Gel,Gorstなどが供給される。   FIG. 3 is a circuit diagram illustrating a configuration of the pixel circuit 110. As illustrated in FIG. 3, the pixel circuit 110 includes P-channel MOS transistors 121, 122, 123, 124, 125, an organic EL element 30, and a capacitor 21. The pixel circuit 110 is supplied with the above-described scanning signal Gwr, control signals Gcmp, Gel, Gorst, and the like.

有機EL素子30は、互いに対向する画素電極(第1の電極)31と対向電極(第2の電極)33とで発光機能層(発光層)32を挟持した構造を有している。   The organic EL element 30 has a structure in which a light emitting functional layer (light emitting layer) 32 is sandwiched between a pixel electrode (first electrode) 31 and a counter electrode (second electrode) 33 facing each other.

画素電極31は、発光機能層32に正孔を供給するアノードであり、光透過性有する導電材料により形成されている。本実施形態では、画素電極31として、例えば膜厚200nmのITO(Indium Tin Oxide)膜を形成している。画素電極31は、トランジスター124のドレイン及びトランジスター125のソース又はドレインの一方に電気的に接続されている。   The pixel electrode 31 is an anode that supplies holes to the light emitting functional layer 32 and is formed of a light-transmitting conductive material. In the present embodiment, for example, an ITO (Indium Tin Oxide) film having a thickness of 200 nm is formed as the pixel electrode 31. The pixel electrode 31 is electrically connected to one of the drain of the transistor 124 and the source or drain of the transistor 125.

共通電極33は、発光機能層32に電子を供給するカソードであり、例えばマグネシウム(Mg)と銀(Ag)との合金などの光透過性と光反射性とを有する導電材料により形成されている。共通電極33は、複数の画素20に跨って設けられた共通電極であり、電源線8に電気的に接続されている。電源線8には、画素回路110において電源の低位側となる電位Vctが供給されている。   The common electrode 33 is a cathode that supplies electrons to the light emitting functional layer 32, and is formed of a conductive material having light transmissivity and light reflectivity, such as an alloy of magnesium (Mg) and silver (Ag). . The common electrode 33 is a common electrode provided across the plurality of pixels 20, and is electrically connected to the power supply line 8. The power supply line 8 is supplied with a potential Vct which is the lower side of the power supply in the pixel circuit 110.

発光機能層32は、画素電極31の側から順に積層された正孔注入層、正孔輸送層、有機発光層、及び電子輸送層などを有している。有機EL素子30では、画素電極31から供給される正孔と、共通電極33から供給される電子とが、発光機能層32の中で結合することによって、発光機能層32が発光する。   The light emitting functional layer 32 includes a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and the like, which are sequentially stacked from the pixel electrode 31 side. In the organic EL element 30, the holes supplied from the pixel electrode 31 and the electrons supplied from the common electrode 33 are combined in the light emitting functional layer 32, so that the light emitting functional layer 32 emits light.

また、素子基板10には、各電源線19に交差して電源線6がX方向に延在して設けられている。なお、電源線6はY方向に延在して設けられてもよいし、X方向及びY方向の両方に延在するように設けられてもよい。トランジスター121は、ソースが電源線6に電気的に接続され、ドレインがトランジスター123のソース又はドレインの他方と、トランジスター124のソースとにそれぞれ電気的に接続されている。また、電源線6には、画素回路110において電源の高位側となる電位Velが供給されている。また、電源線6には、容量21の一端が電気的に接続されている。トランジスター121は、トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。   The element substrate 10 is provided with power supply lines 6 extending in the X direction so as to intersect the power supply lines 19. The power supply line 6 may be provided so as to extend in the Y direction, or may be provided so as to extend in both the X direction and the Y direction. The source of the transistor 121 is electrically connected to the power supply line 6, and the drain is electrically connected to the source of the transistor 123 or the other of the drain and the source of the transistor 124. The power supply line 6 is supplied with a potential Vel which is the higher power supply side in the pixel circuit 110. Further, one end of a capacitor 21 is electrically connected to the power supply line 6. The transistor 121 functions as a driving transistor that passes a current according to the voltage between the gate and the source of the transistor 121.

トランジスター122は、ゲートが走査線12に電気的に接続され、ソース又はドレインの一方がデータ線14に電気的に接続されている。また、トランジスター122は、ソース又はドレインの他方が、トランジスター121のゲートと、容量21の他端と、トランジスター123のソース又はドレインの一方とに、それぞれ電気的に接続されている。
トランジスター122は、トランジスター121のゲートとデータ線14との間に電気的に接続され、トランジスター121のゲートとデータ線14との間の電気的な接続を制御する書込トランジスターとして機能する。
The transistor 122 has a gate electrically connected to the scanning line 12 and one of a source and a drain electrically connected to the data line 14. In the transistor 122, the other of the source and the drain is electrically connected to the gate of the transistor 121, the other end of the capacitor 21, and one of the source and the drain of the transistor 123.
The transistor 122 is electrically connected between the gate of the transistor 121 and the data line 14, and functions as a writing transistor that controls the electrical connection between the gate of the transistor 121 and the data line 14.

トランジスター123は、ゲートが制御線に電気的に接続され、制御信号Gcmpが供給される。トランジスター123は、トランジスター121のゲート及びドレインの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。   The transistor 123 has a gate electrically connected to a control line and is supplied with a control signal Gcmp. The transistor 123 functions as a threshold compensation transistor that controls electrical connection between the gate and drain of the transistor 121.

トランジスター124は、ゲートが制御線に電気的に接続され、制御信号Gelが供給される。トランジスター124は、ドレインがトランジスター125のソース又はドレインの一方と有機EL素子30の画素電極31とにそれぞれ電気的に接続されている。トランジスター124は、トランジスター121のドレインと、有機EL素子30の画素電極31との間の電気的な接続を制御する、発光制御トランジスターとして機能する。   The gate of the transistor 124 is electrically connected to the control line, and the control signal Gel is supplied. The drain of the transistor 124 is electrically connected to one of the source and drain of the transistor 125 and the pixel electrode 31 of the organic EL element 30. The transistor 124 functions as a light emission control transistor that controls electrical connection between the drain of the transistor 121 and the pixel electrode 31 of the organic EL element 30.

トランジスター125は、ゲートが制御線に電気的に接続され、制御信号Gorstが供給される。また、トランジスター125のソース又はドレインの他方は、電源線19に電気的に接続され、リセット電位Vorstが供給されている。トランジスター125は、電源線19と、有機EL素子30の画素電極31との間の電気的な接続を制御する初期化トランジスターとして機能する。   The gate of the transistor 125 is electrically connected to the control line, and the control signal Gorst is supplied. The other of the source and the drain of the transistor 125 is electrically connected to the power line 19 and is supplied with a reset potential Vorst. The transistor 125 functions as an initialization transistor that controls electrical connection between the power supply line 19 and the pixel electrode 31 of the organic EL element 30.

なお、以下の説明において、トランジスター122,123,124,125について、単にトランジスターTと呼ぶこともある。   In the following description, the transistors 122, 123, 124, and 125 may be simply referred to as a transistor T.

図4は、図1に示す有機EL装置のA−A線に沿う断面図である。
なお、図4においては、複数の導電体の各々を、1層の金属層もしくは2〜3層の金属層の積層膜として図示している。
4 is a cross-sectional view taken along the line AA of the organic EL device shown in FIG.
In FIG. 4, each of the plurality of conductors is illustrated as a single metal layer or a laminated film of two to three metal layers.

有機EL装置100は、図4に示すように、基材11と、基材11上に順に形成された、画素回路110、データ線駆動回路101及び走査線駆動回路102等を含む回路層5と、有機EL素子30と、複数の有機EL素子30を封止する封止層34と、カラーフィルター50と、充填剤42と、を含む素子基板10と、封止用基板70と、を備えている。   As shown in FIG. 4, the organic EL device 100 includes a base material 11, and a circuit layer 5 that is formed on the base material 11 in order and includes a pixel circuit 110, a data line driving circuit 101, a scanning line driving circuit 102, and the like. , An organic EL element 30, a sealing layer 34 that seals the plurality of organic EL elements 30, a color filter 50, an element substrate 10 including a filler 42, and a sealing substrate 70. Yes.

封止用基板70は、例えば石英ガラスなどの可視光領域に対して透明な基板からなり、素子基板10において封止層34上に形成されたカラーフィルター50を保護すべく、充填剤42を介して素子基板10に対向して配置されている。   The sealing substrate 70 is made of a substrate that is transparent to the visible light region, such as quartz glass, for example, and is provided with a filler 42 to protect the color filter 50 formed on the sealing layer 34 in the element substrate 10. And disposed opposite to the element substrate 10.

サブ画素20R,20G,20B(図1)の発光機能層32からの発光は、後述する導電体71で反射されると共に、カラーフィルター50を通過して封止用基板70の側から取り出される。すなわち、有機EL装置100はトップエミッション型の発光装置である。   Light emitted from the light emitting functional layer 32 of the subpixels 20R, 20G, and 20B (FIG. 1) is reflected by a conductor 71 described later, and is extracted from the sealing substrate 70 side through the color filter 50. That is, the organic EL device 100 is a top emission type light emitting device.

基材11は、有機EL装置100がトップエミッション型のため、石英ガラスなどの透明基板のみならず、シリコン(Si)やセラミックスなどの不透明な基板を用いることができる。以降、基材11としてシリコン基板(半導体基板)を用い、画素回路110にトランジスターを用いた場合を例に説明する。   Since the organic EL device 100 is a top emission type, the substrate 11 can be not only a transparent substrate such as quartz glass but also an opaque substrate such as silicon (Si) or ceramics. Hereinafter, a case where a silicon substrate (semiconductor substrate) is used as the base material 11 and a transistor is used for the pixel circuit 110 will be described as an example.

図4に示すように、基材11の表面のうち、表示領域E1内に画素回路110のトランジスターTが形成され、素子基板10と封止用基板70との間であって表示領域E1の外側の領域に、データ線駆動回路(不図示)のトランジスター(不図示)が形成される。
トランジスターTは、基材11の表面に形成された能動領域(ソース/ドレイン領域)と、基材11の表面を被覆する層間絶縁膜L(ゲート絶縁膜)と、層間絶縁膜L上に形成されたゲートGと、を含んで構成される。能動領域(不図示)は、基材11内に不純物イオンが注入されたイオン注入領域で構成される。画素回路110のトランジスターTのチャネル領域はソース領域とドレイン領域との間に存在する。チャネル領域には、能動領域とは別種類のイオンが注入されるが、図示は省略する。各トランジスターTのゲートGは、層間絶縁膜Lを挟んでチャネル領域に対向する位置に配置される。
As shown in FIG. 4, the transistor T of the pixel circuit 110 is formed in the display region E1 on the surface of the base material 11, and is between the element substrate 10 and the sealing substrate 70 and outside the display region E1. In this region, a transistor (not shown) of a data line driving circuit (not shown) is formed.
The transistor T includes an active region (source / drain region) formed on the surface of the base material 11, an interlayer insulating film L 0 (gate insulating film) covering the surface of the base material 11, and the interlayer insulating film L 0 . And a formed gate G. The active region (not shown) is configured by an ion implantation region in which impurity ions are implanted into the base material 11. The channel region of the transistor T of the pixel circuit 110 exists between the source region and the drain region. In the channel region, ions of a different type from the active region are implanted, but the illustration is omitted. The gate G of the transistor T is disposed at a position facing the channel region across the interlayer insulating film L 0.

図4に示すように、各トランジスターTのゲートGが形成された層間絶縁膜L上には、複数の層間絶縁膜(L〜L)と複数の配線層(W〜W)とを交互に積層した多層配線層が形成される。各層間絶縁膜L〜Lは、例えばシリコン化合物(典型的には窒化シリコンや酸化シリコン)等の絶縁性の無機材料で形成される。各配線層W〜Wは、アルミニウムや銀等を含有する低抵抗の導電材料で形成される。 As shown in FIG. 4, a plurality of interlayer insulating films (L A to L E ) and a plurality of wiring layers (W A to W E ) are formed on the interlayer insulating film L 0 on which the gate G of each transistor T is formed. And a multilayer wiring layer is formed. Each of the interlayer insulating films L A to L E is formed of an insulating inorganic material such as a silicon compound (typically silicon nitride or silicon oxide). Each of the wiring layers W A to W E is formed of a low resistance conductive material containing aluminum, silver, or the like.

基材11上には、上記したように、上記した複数の絶縁層を介して、実装端子103と検査端子66とが設けられている。実装端子103及び検査端子66は、有機ELパネル100A(外部接続基板104を接合する前のパネル構造)と外部との信号のやり取りを行うインターフェイス部である。   As described above, the mounting terminal 103 and the inspection terminal 66 are provided on the base material 11 via the plurality of insulating layers described above. The mounting terminal 103 and the inspection terminal 66 are interface units that exchange signals between the organic EL panel 100A (panel structure before bonding the external connection substrate 104) and the outside.

実装端子103は、層間絶縁膜L及び層間絶縁膜Lを介して積層された複数の配線層81〜84から構成されている。具体的には、層間絶縁膜Lの上面に設けられた第1配線層81と、第1配線層81上に層間絶縁膜Lを介して設けられた第2配線層82と、第2配線層82上に層間絶縁膜Lを介して設けられた第3配線層83と、第3配線層83上に直接積層された実装端子表面層84と、を有する。第1配線層81、第2配線層82及び第3配線層83は、(Ti)/AlCu(アルミニウム・銅合金)の積層膜からなる。第2配線層82及び第3配線層83は、データ線駆動回路101あるいは走査線駆動回路102を構成するトランジスターの一方の電極と電気的に接続されている。 Mounting terminal 103 is composed of a plurality of wiring layers 81 to 84 are laminated with an interlayer insulating film L D and the interlayer insulating film L E. Specifically, the first wiring layer 81 provided on the upper surface of the inter-layer insulating film L C, and the second wiring layer 82 provided with an interlayer insulating film L D on the first wiring layer 81, the second and a third wiring layer 83 provided with an interlayer insulating film L E on the wiring layer 82, and the mounting terminal surface layer 84 laminated directly on the third wiring layer 83, a. The first wiring layer 81, the second wiring layer 82, and the third wiring layer 83 are made of a laminated film of (Ti) / AlCu (aluminum / copper alloy). The second wiring layer 82 and the third wiring layer 83 are electrically connected to one electrode of a transistor included in the data line driving circuit 101 or the scanning line driving circuit 102.

実装端子表面層84は、例えば、ITO(indium tin oxide)などからなる透明導電膜である。上記したように、実装端子表面層84は、外部回路と接続するための端子(フレキシブル基板36の端子)と電気的に接続される。なお、ITOに限定されず、ITZO(Zn doped indium tin oxide)、ITSO(indium tin oxide containing siliconoxide)などを用いるようにしてもよい。   The mounting terminal surface layer 84 is a transparent conductive film made of, for example, ITO (indium tin oxide). As described above, the mounting terminal surface layer 84 is electrically connected to terminals (terminals of the flexible substrate 36) for connecting to external circuits. It is not limited to ITO, but ITZO (Zn doped indium tin oxide), ITSO (indium tin oxide containing silicon oxide), or the like may be used.

検査端子66は、外部接続基板104を接合する前の有機ELパネルの検査(良品選別、特性取得など)を行うために設けられており、ニードルプローブやFPCプローブで接触される端子である。また、検査端子66には、検査に必要な各種信号が外部の制御装置から入力される。検査端子66は、アルミニウム合金である。   The inspection terminal 66 is provided to inspect the organic EL panel (non-defective product selection, characteristic acquisition, etc.) before joining the external connection substrate 104, and is a terminal that is contacted by a needle probe or an FPC probe. In addition, various signals necessary for inspection are input to the inspection terminal 66 from an external control device. The inspection terminal 66 is an aluminum alloy.

検査端子66は、図1及び図4に示すように、データ線駆動回路101あるいは走査線駆動回路102と、実装端子103との間に配置されている。複数の検査端子66のうちデータ線駆動回路101に対応する検査端子66は、データ線駆動回路101に接続される実装端子103の配線層を利用して構成されている。一方、走査線駆動回路102に対応する検査端子66は、走査線駆動回路102に接続される実装端子103の配線層を利用して構成されている。   As shown in FIGS. 1 and 4, the inspection terminal 66 is disposed between the data line driving circuit 101 or the scanning line driving circuit 102 and the mounting terminal 103. The inspection terminal 66 corresponding to the data line driving circuit 101 among the plurality of inspection terminals 66 is configured using a wiring layer of the mounting terminal 103 connected to the data line driving circuit 101. On the other hand, the inspection terminal 66 corresponding to the scanning line driving circuit 102 is configured using a wiring layer of the mounting terminal 103 connected to the scanning line driving circuit 102.

図4に示すように、検査端子66は、実装端子表面層84と異なるレイヤー(層)に形成されている。具体的に検査端子66は、実装端子103を構成する複数の配線層81,82,83,84のうち、実装端子表面層84よりも下層側の第2配線層82の一部から構成されている。検査端子66は、データ線駆動回路101あるいは走査線駆動回路102を構成するトランジスターTの一方の電極と電気的に接続されている。   As shown in FIG. 4, the inspection terminal 66 is formed in a layer (layer) different from the mounting terminal surface layer 84. Specifically, the inspection terminal 66 is configured by a part of the second wiring layer 82 on the lower layer side than the mounting terminal surface layer 84 among the plurality of wiring layers 81, 82, 83, 84 configuring the mounting terminal 103. Yes. The inspection terminal 66 is electrically connected to one electrode of the transistor T constituting the data line driving circuit 101 or the scanning line driving circuit 102.

実装端子表面層84と同層には、ITOなどからなる画素電極31が形成されている。画素電極31は、上記した画素回路110を構成するトランジスターTの一方の電極と電気的に接続されている。   In the same layer as the mounting terminal surface layer 84, the pixel electrode 31 made of ITO or the like is formed. The pixel electrode 31 is electrically connected to one electrode of the transistor T constituting the pixel circuit 110 described above.

層間絶縁膜LEの上面には、導電体71を覆うようにしてSiNからなるCav調整層61が形成されている。Cav調整層61の上には、SiOからなる平坦化層37及びTiNからなる遮光層39が形成されている。第1光学調整層62及び第2光学調整層63は、平坦化層37及び遮光層39を覆うようにしてCav調整層61の上に積層されている。第1光学調整層62及び第2光学調整層63は、Cav調整層61上にこの順で積層され、それぞれがSiOから構成されている。 A Cav adjustment layer 61 made of SiN is formed on the upper surface of the interlayer insulating film LE so as to cover the conductor 71. A planarizing layer 37 made of SiO 2 and a light shielding layer 39 made of TiN are formed on the Cav adjusting layer 61. The first optical adjustment layer 62 and the second optical adjustment layer 63 are stacked on the Cav adjustment layer 61 so as to cover the planarization layer 37 and the light shielding layer 39. First optical adjustment layer 62 and the second optical adjustment layer 63 are laminated in this order on Cav adjustment layer 61, each is composed of SiO 2.

本実施形態では、検査端子66の上方に位置する上記各層を貫通する開口孔28が設けられており、該開口孔28の底面が検査端子66によって構成されている。検査端子66の表面は、後述の第1封止膜34a及び第2封止膜34cによって覆われている。   In the present embodiment, an opening hole 28 penetrating each of the layers located above the inspection terminal 66 is provided, and the bottom surface of the opening hole 28 is constituted by the inspection terminal 66. The surface of the inspection terminal 66 is covered with a first sealing film 34a and a second sealing film 34c described later.

画素電極31は、第2光学調整層63の上面に形成されている。画素電極31を含む第2光学調整層63の上面には、画素電極31の一部を露出させるとともに隣り合うサブ画素20R,20G,20B(図1)を分離させる画素分離層38が形成されている。画素分離層38は端子領域E2にも形成されており、開口孔35Aを介して実装端子103の表面の一部を露出させている。   The pixel electrode 31 is formed on the upper surface of the second optical adjustment layer 63. On the upper surface of the second optical adjustment layer 63 including the pixel electrode 31, a pixel separation layer 38 that exposes a part of the pixel electrode 31 and separates adjacent subpixels 20R, 20G, and 20B (FIG. 1) is formed. Yes. The pixel separation layer 38 is also formed in the terminal region E2, and a part of the surface of the mounting terminal 103 is exposed through the opening hole 35A.

発光機能層32は、画素電極31に接するように、真空蒸着法などの気相プロセスを用いて形成され、画素分離層38の表面の一部も覆う。なお、画素分離層38で区画された領域に発光機能層32が形成されればよい。   The light emitting functional layer 32 is formed by using a vapor phase process such as a vacuum deposition method so as to be in contact with the pixel electrode 31, and also covers a part of the surface of the pixel separation layer 38. Note that the light emitting functional layer 32 may be formed in a region partitioned by the pixel separation layer 38.

発光機能層32は、例えば、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層を有する。本実施形態では、画素電極31に対して、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層をそれぞれ気相プロセスを用いて成膜し、順に積層することによって発光機能層32が形成されている。なお、発光機能層32の層構成は、これに限定されず、キャリアである正孔や電子の移動を制御する中間層をさら含んでも良いし、例えば有機発光層に電子輸送層の機能を持たせて、層数を減らすこともできる。有機発光層は、白色発光が得られる構成であればよく、例えば、赤色の発光が得られる有機発光層と、緑色の発光が得られる有機発光層と、青色の発光が得られる有機発光層とを組み合わせた構成を採用することができる。   The light emitting functional layer 32 includes, for example, a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and an electron injection layer. In the present embodiment, a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and an electron injection layer are formed on the pixel electrode 31 using a vapor phase process, and are sequentially stacked. A light emitting functional layer 32 is formed. The layer structure of the light emitting functional layer 32 is not limited to this, and may further include an intermediate layer that controls the movement of holes and electrons as carriers. For example, the organic light emitting layer has a function of an electron transport layer. It is possible to reduce the number of layers. The organic light emitting layer may be configured to obtain white light emission. For example, an organic light emitting layer capable of obtaining red light emission, an organic light emitting layer capable of obtaining green light emission, and an organic light emitting layer capable of obtaining blue light emission; It is possible to adopt a combination of the above.

共通電極33は、複数の有機EL素子30の共通陰極であり、発光機能層32を覆って形成される。共通電極33は、例えばMgとAgとの合金を光透過性と光反射性とが得られる程度の膜厚(例えば10nm〜30nm)で成膜することによって形成される。本実施形態において、共通電極33の光透過率は好ましくは20%以上、より好ましくは30%以上であり、共通電極33の光反射率は好ましくは20%以上、より好ましくは50%以上である。これによって、複数の有機EL素子30ができあがる。   The common electrode 33 is a common cathode of the plurality of organic EL elements 30 and is formed so as to cover the light emitting functional layer 32. The common electrode 33 is formed, for example, by depositing an alloy of Mg and Ag with a film thickness (e.g., 10 nm to 30 nm) at which light transmittance and light reflectivity are obtained. In the present embodiment, the light transmittance of the common electrode 33 is preferably 20% or more, more preferably 30% or more, and the light reflectance of the common electrode 33 is preferably 20% or more, more preferably 50% or more. . As a result, a plurality of organic EL elements 30 are completed.

共通電極33を光透過性と光反射性とを有する状態に形成することによって、サブ画素20R,20G,20Bごとの導電体71と共通電極33との間で光共振器を構成してもよい。光共振器は、サブ画素20R,20G,20Bごとに、導電体71と共通電極33との間の光学的距離を異ならせることにより、特定の共振波長の光が取り出されるものである。これによって、各サブ画素20R,20G,20Bからの発光の色純度を高めることができる。上記光学的距離は、光共振器を構成する導電体71と共通電極33との間に挟まれた各種の機能膜の屈折率と膜厚との積の合計として求められる。したがって、上記光学的距離をサブ画素20R,20G,20Bごとに異ならせる方法としては、画素電極31の膜厚を色毎に異ならせる方法や、導電体71と画素電極31との間の第1光学調整層62及び第2光学調整層63の膜厚を異ならせる方法がある。上記のように有機EL素子30が共振構造を有する場合、有機EL素子30から発せられた光は、共通電極33から後述の封止層34側に出射される光であり、発光機能層32の内部で発せられる光のスペクトルとは異なるスペクトルの光である。   An optical resonator may be formed between the conductor 71 and the common electrode 33 for each of the sub-pixels 20R, 20G, and 20B by forming the common electrode 33 in a state having light transmittance and light reflectivity. . The optical resonator extracts light having a specific resonance wavelength by making the optical distance between the conductor 71 and the common electrode 33 different for each of the sub-pixels 20R, 20G, and 20B. As a result, the color purity of light emitted from the sub-pixels 20R, 20G, and 20B can be increased. The optical distance is obtained as the sum of products of refractive indexes and film thicknesses of various functional films sandwiched between the conductor 71 and the common electrode 33 constituting the optical resonator. Therefore, as a method for making the optical distance different for each of the sub-pixels 20R, 20G, and 20B, a method for making the film thickness of the pixel electrode 31 different for each color, or a first method between the conductor 71 and the pixel electrode 31. There is a method of making the film thicknesses of the optical adjustment layer 62 and the second optical adjustment layer 63 different. When the organic EL element 30 has a resonance structure as described above, the light emitted from the organic EL element 30 is light emitted from the common electrode 33 to the sealing layer 34 described later. It is light of a spectrum different from the spectrum of light emitted internally.

次に、水や酸素などが浸入しないように複数の有機EL素子30を覆う封止層34が形成される。本実施形態の封止層34は、共通電極33側から順に、第1封止膜(封止膜)34a、緩衝膜34b、第2封止膜(封止膜)34cが積層されたものである。   Next, a sealing layer 34 that covers the plurality of organic EL elements 30 is formed so that water, oxygen, and the like do not enter. The sealing layer 34 of this embodiment is formed by laminating a first sealing film (sealing film) 34a, a buffer film 34b, and a second sealing film (sealing film) 34c in this order from the common electrode 33 side. is there.

なお、封止層34のガスバリア性としては、有機EL素子30を大気中の酸素および水等から保護することが可能な程度であれば特に限定されないが、酸素透過度が0.01cc/m/day以下であることが好ましく、水蒸気透過度が7×10−3g/m/day以下、中でも5×10−4g/m/day以下、特に5×10−6g/m/day以下であることが好ましい。封止層34の光の透過率は、共通電極33からの射出光に対し80%以上であることが好ましい。 The gas barrier property of the sealing layer 34 is not particularly limited as long as the organic EL element 30 can be protected from oxygen and water in the atmosphere, but the oxygen permeability is 0.01 cc / m 2. The water vapor permeability is preferably 7 × 10 −3 g / m 2 / day or less, more preferably 5 × 10 −4 g / m 2 / day or less, particularly 5 × 10 −6 g / m 2. / Day or less is preferable. The light transmittance of the sealing layer 34 is preferably 80% or more with respect to the light emitted from the common electrode 33.

第1封止膜34a及び第2封止膜34cとしては、光透過性を有すると共に優れたガスバリア性を有する無機材料である例えば、シリコン酸化膜(SiO)、シリコン窒化膜(Si)、シリコン酸窒化膜(SiO)およびこれらを主成分としたものが好ましい。 As the first sealing film 34a and the second sealing film 34c, for example, a silicon oxide film (SiO) or a silicon nitride film (Si X N Y ), which is an inorganic material that has optical transparency and excellent gas barrier properties, is used. A silicon oxynitride film (SiO X N Y ) and those containing these as main components are preferable.

第1封止膜34a及び第2封止膜34cの形成方法としては、真空蒸着法、スパッタ法、CVD(Chemical Vapor Deposition)法、イオンプレーティング法などを挙げることができる。第1封止膜34aや第2封止膜34cの膜厚を厚くするほど、高いガスバリア性を実現できるが、その一方で膜の膨張や収縮によって生じる膜応力によりクラックが生じ易い。したがって、それぞれ200nm〜1000nm程度の膜厚に制御することが好ましく、本実施形態では緩衝膜34bを挟んで、第1封止膜34aと第2封止膜34cとを重ねることで高いガスバリア性を実現している。   Examples of the method for forming the first sealing film 34a and the second sealing film 34c include a vacuum deposition method, a sputtering method, a CVD (Chemical Vapor Deposition) method, and an ion plating method. As the first sealing film 34a and the second sealing film 34c are made thicker, a higher gas barrier property can be realized. On the other hand, cracks are easily generated due to film stress caused by expansion and contraction of the film. Therefore, it is preferable to control the film thickness to about 200 nm to 1000 nm, respectively. In this embodiment, the first sealing film 34a and the second sealing film 34c are overlapped with the buffer film 34b interposed therebetween to achieve high gas barrier properties. Realized.

緩衝膜34bは、熱安定性に優れた例えばエポキシ系樹脂や塗布型の無機材料(酸化シリコンなど)を用いて形成することができる。また、緩衝膜34bをスクリーンなどの印刷法や定量吐出法などにより塗布形成すれば、緩衝膜34bの表面を平坦化することができる。つまり、緩衝膜34bは第1封止膜34aの表面の凹凸を緩和する平坦化層としても機能させることができる。緩衝膜34bの厚みは、1μm〜5μm、より好ましくは1.5μm〜2.0μmの範囲である。   The buffer film 34b can be formed using, for example, an epoxy resin or a coating-type inorganic material (such as silicon oxide) having excellent thermal stability. Further, if the buffer film 34b is applied and formed by a printing method such as a screen or a quantitative discharge method, the surface of the buffer film 34b can be flattened. That is, the buffer film 34b can also function as a planarizing layer that relaxes the unevenness of the surface of the first sealing film 34a. The thickness of the buffer film 34b is in the range of 1 μm to 5 μm, more preferably 1.5 μm to 2.0 μm.

本実施形態では、図4に示すように、端子領域E2における封止構造は、第1封止膜34aと第2封止膜34cとで主に構成されており、表示領域E1のように第1封止膜34aと第2封止膜34cとで緩衝膜34bを挟んだ構成になっていない。表示領域E1においては画素回路110や有機EL素子30などの構造物により、少なからず凹凸が生じてしまうため、緩衝膜34bを挟むことにより凹凸を緩和させる必要がある。他方で、端子領域E2においては有機EL素子30等が存在しないために、下地の凹凸をそれほど考慮しなくても良いからである。   In the present embodiment, as shown in FIG. 4, the sealing structure in the terminal region E2 is mainly composed of a first sealing film 34a and a second sealing film 34c. The buffer film 34b is not sandwiched between the first sealing film 34a and the second sealing film 34c. In the display area E1, irregularities are generated not only by the structure such as the pixel circuit 110 and the organic EL element 30, but it is necessary to reduce the irregularities by sandwiching the buffer film 34b. On the other hand, since the organic EL element 30 or the like does not exist in the terminal region E2, it is not necessary to consider the unevenness of the base so much.

端子領域E2に存在する第1封止膜34a及び第2封止膜34cには、複数の実装端子103のそれぞれに対応する位置に開口孔35Aが形成されている。これら第1封止膜34a及び第2封止膜34cに設けられた開口孔35Aを介して、各実装端子103の少なくとも一部の表面が外部に露出している。   In the first sealing film 34a and the second sealing film 34c existing in the terminal region E2, opening holes 35A are formed at positions corresponding to the plurality of mounting terminals 103, respectively. At least a part of the surface of each mounting terminal 103 is exposed to the outside through the opening hole 35A provided in the first sealing film 34a and the second sealing film 34c.

また、本実施形態では、検査端子66上に位置する開口孔28内を埋めるようにして、第1封止膜34a及び第2封止膜34cが設けられている。このように、製品状態で検査端子66が外部に露出することのないよう構成されている。   In the present embodiment, the first sealing film 34 a and the second sealing film 34 c are provided so as to fill the inside of the opening hole 28 located on the inspection terminal 66. Thus, the inspection terminal 66 is configured not to be exposed to the outside in the product state.

封止層34上には、各色のサブ画素20R,20G,20Bに対応した着色層50R,50G,50Bが形成される。着色層50R,50G,50Bで構成されるカラーフィルター50の形成方法としては、各色に対応した染料や顔料などの色材が溶剤に分散された感光性樹脂を塗布して感光性樹脂層を形成し、これをフォトリソグラフィー法で露光・現像して形成する方法が挙げられる。   On the sealing layer 34, colored layers 50R, 50G, and 50B corresponding to the sub-pixels 20R, 20G, and 20B of the respective colors are formed. As a method of forming the color filter 50 composed of the colored layers 50R, 50G, and 50B, a photosensitive resin layer is formed by applying a photosensitive resin in which a color material such as a dye or pigment corresponding to each color is dispersed in a solvent. In addition, a method of exposing and developing this by a photolithography method may be used.

着色層50R,50G,50Bの膜厚は、どの色も同じでもよいし、少なくとも1色を他の色と異ならせてもよい。いずれにしても、有機EL素子30からの発光が各着色層(50R、50G、50B)を通過した際に、適度な色度やホワイトバランスが得られるような膜厚が設定される。   The color layers 50R, 50G, and 50B may have the same film thickness, or at least one color may be different from the other colors. In any case, the film thickness is set such that appropriate chromaticity and white balance can be obtained when the light emitted from the organic EL element 30 passes through each colored layer (50R, 50G, 50B).

封止用基板70は、素子基板10の表示領域E1に充填剤42を介して素子基板10と貼り合わされている。充填剤42の機能としては、封止用基板70と素子基板10との濡れ性および接着性を良好なものとし、また、有機EL素子30からの発光に対して透明であることが必要とされる。そのため、充填剤42としては、例えばウレタン系、アクリル系、エポキシ系、ポリオレフィン系などの樹脂材料を挙げることができる。充填剤42の厚みは、例えば10μm〜100μmである。   The sealing substrate 70 is bonded to the element substrate 10 via the filler 42 in the display region E1 of the element substrate 10. As a function of the filler 42, it is necessary that the wettability and adhesion between the sealing substrate 70 and the element substrate 10 are good, and that the filler 42 is transparent to light emission from the organic EL element 30. The Therefore, examples of the filler 42 include resin materials such as urethane, acrylic, epoxy, and polyolefin. The thickness of the filler 42 is, for example, 10 μm to 100 μm.

外部接続基板104は、素子基板10の端子領域E2に対向して配置され、異方性導電接着剤(ACF:Anisotropic Conductive Film、導電性接着フィルム)106を介して素子基板10に固定されている。あるいは、ペースト状の異方性導電接着剤(ACP:Anisotropic conductive paste)を用いてもよい。異方性導電接着剤106は、熱硬化性樹脂106aに微細な金属粒子106bを混ぜ合わせたもので、これら金属粒子106bを介して、素子基板10側の実装端子103と、外部接続基板104の外部接続端子108と、が電気的に接続される。   The external connection substrate 104 is disposed to face the terminal region E2 of the element substrate 10 and is fixed to the element substrate 10 via an anisotropic conductive adhesive (ACF) 106. . Alternatively, a paste-like anisotropic conductive adhesive (ACP) may be used. The anisotropic conductive adhesive 106 is a mixture of thermosetting resin 106a and fine metal particles 106b. Via these metal particles 106b, the mounting terminals 103 on the element substrate 10 side and the external connection substrate 104 are connected. The external connection terminal 108 is electrically connected.

<有機EL装置の製造方法>
次に、本実施形態の有機EL装置100の製造方法について説明する。
ここでは、本発明の特徴部分である、開口孔35Bの形成方法を詳しく説明する。
図5は、有機EL装置100の製造方法を示すフローチャートである。
図6及び図7は、有機EL装置100の製造方法を示す概略断面図である。
図8は、検査端子に検査プローブを接触させた様子を示す図である。
図9〜図12は、有機EL装置100の製造方法を示す概略断面図である。
なお、図6及び図7、図9〜図12は、図4に対応した領域の概略断面図である。
<Method for manufacturing organic EL device>
Next, a method for manufacturing the organic EL device 100 of this embodiment will be described.
Here, a method of forming the opening hole 35B, which is a characteristic part of the present invention, will be described in detail.
FIG. 5 is a flowchart showing a method for manufacturing the organic EL device 100.
6 and 7 are schematic cross-sectional views illustrating a method for manufacturing the organic EL device 100.
FIG. 8 is a diagram illustrating a state in which the inspection probe is brought into contact with the inspection terminal.
9 to 12 are schematic cross-sectional views illustrating a method for manufacturing the organic EL device 100.
6 and 7 and FIGS. 9 to 12 are schematic cross-sectional views of a region corresponding to FIG.

図5に示すように、本実施形態の有機EL装置100の製造方法は、レジストパターン形成工程S1、検査端子開口工程S2、回路検査S3、封止層形成工程S4、カラーフィルター形成工程S5、封止用基板貼り合わせ工程S6、実装端子開口工程S7及び外部接続基板貼り合わせS8を含んでいる。   As shown in FIG. 5, the manufacturing method of the organic EL device 100 of this embodiment includes a resist pattern forming step S1, an inspection terminal opening step S2, a circuit inspection S3, a sealing layer forming step S4, a color filter forming step S5, a sealing A stop substrate bonding step S6, a mounting terminal opening step S7, and an external connection substrate bonding S8 are included.

なお、基材11上に画素回路110、その他周辺回路、信号配線などを含む回路層5、画素電極31を形成する方法は、公知の成膜技術、穴埋め技術、平坦化技術その他付随するプロセスを採用することができる。このようにして、図6に示すように、基材11上に回路層5から画素電極31までを形成する。   The pixel circuit 110, other peripheral circuits, the circuit layer 5 including signal wiring, and the pixel electrode 31 are formed on the substrate 11 by a known film formation technique, hole filling technique, planarization technique, and other accompanying processes. Can be adopted. In this way, the circuit layer 5 to the pixel electrode 31 are formed on the base material 11 as shown in FIG.

<レジストパターン形成工程S1)>
図6に示すように、まず、素子基板10の最表面を覆うようにして、フォトレジストを所定の膜厚で塗布し、レジスト膜を形成する。さらに、得られたレジスト膜に対して露光・現像を行うことによってパターニングし、検査端子66を形成する位置に開口17Aを有するレジストパターン17を形成する。
<Resist pattern formation process S1)>
As shown in FIG. 6, first, a photoresist is applied with a predetermined film thickness so as to cover the outermost surface of the element substrate 10 to form a resist film. Further, the obtained resist film is patterned by exposing and developing, thereby forming a resist pattern 17 having an opening 17A at a position where an inspection terminal 66 is to be formed.

<検査端子開口工程S2)>
次に、開口17Aを有するレジストパターン17をマスクにして、第2配線層82をエッチングストッパーとして、第2配線層82上に存在する複数の積層膜を公知のエッチング技術によりパターニングし、図7に示すような開口孔28を形成する。その後、レジストパターン17を除去し、開口孔28から露出する第2配線層82が検査端子66として機能する。
<Inspection terminal opening step S2>
Next, using the resist pattern 17 having the opening 17A as a mask, the plurality of laminated films existing on the second wiring layer 82 are patterned by a known etching technique using the second wiring layer 82 as an etching stopper, and FIG. An opening hole 28 as shown is formed. Thereafter, the resist pattern 17 is removed, and the second wiring layer 82 exposed from the opening hole 28 functions as the inspection terminal 66.

<回路検査S3>
次に、図8に示すように、検査端子66にプローブ(検査用の針)13を接触させることで導通させ、データ線駆動回路101及び走査線駆動回路102に対する検査を行い、有機ELパネル100Aの特性等を調べる。
<Circuit inspection S3>
Next, as shown in FIG. 8, a probe (inspection needle) 13 is brought into contact with an inspection terminal 66 to conduct it, and the data line driving circuit 101 and the scanning line driving circuit 102 are inspected, and the organic EL panel 100A. Examine the characteristics of

<封止層形成工程S4)>
次に、 図9に示すように、まず、公知の成膜技術等により有機EL素子30を形成し、次に表示領域E1(共通電極33)と端子領域E2(実装端子103)とを覆う第1封止膜34aを形成する。第1封止膜34aを形成する方法としては、例えばシリコン酸化膜(SiO)、シリコン窒化膜(Si)やシリコン酸窒化物(SiO)を真空蒸着法、スパッタ法、CVD法、イオンプレーティング法などで成膜する方法が挙げられる。第1封止膜34aの膜厚はおよそ200nm〜1000nmの範囲であることが望ましく、この場合、400nmとした。
<Sealing layer forming step S4>
Next, as shown in FIG. 9, first, the organic EL element 30 is formed by a known film forming technique or the like, and then the display region E1 (common electrode 33) and the terminal region E2 (mounting terminal 103) are covered. 1 sealing film 34a is formed. As a method for forming the first sealing film 34a, for example, a silicon oxide film (SiO), a silicon nitride film (Si X N Y ) or a silicon oxynitride (SiO X N Y ) is vacuum deposited, sputtered, or CVD. And a method of forming a film by an ion plating method. The film thickness of the first sealing film 34a is preferably in the range of approximately 200 nm to 1000 nm, and in this case, it is set to 400 nm.

本実施形態では、検査端子66を露出させている開口孔28を埋めるように第1封止膜34aを形成し、検査端子66の表面を封止する。これにより、検査端子66の表面が被覆されて他の端子と絶縁される。   In the present embodiment, the first sealing film 34 a is formed so as to fill the opening hole 28 exposing the inspection terminal 66, and the surface of the inspection terminal 66 is sealed. Thereby, the surface of the inspection terminal 66 is covered and insulated from other terminals.

次に、第1封止膜34aを覆う緩衝膜34bを形成する。緩衝膜34bは、端子領域E2と封止用基板70との境界に掛からず、表示領域E1に収まるように形成することが望ましい。緩衝膜34bの形成方法としては、例えば、透明性を有するエポキシ樹脂と、エポキシ樹脂の溶媒とを含む溶液を用い、印刷法や定量吐出法で該溶液を塗布し、乾燥させることにより、エポキシ樹脂からなる緩衝膜34bを形成する。緩衝膜34bの膜厚は1μm〜5μmが好ましく、より好ましくは1.5μm〜2.0μmである。この場合、2μmとした。   Next, a buffer film 34b that covers the first sealing film 34a is formed. It is desirable that the buffer film 34b is formed so as not to reach the boundary between the terminal region E2 and the sealing substrate 70 but to fit in the display region E1. As a method for forming the buffer film 34b, for example, a solution containing a transparent epoxy resin and an epoxy resin solvent is used, and the solution is applied by a printing method or a quantitative discharge method, and dried to obtain an epoxy resin. A buffer film 34b made of is formed. The thickness of the buffer film 34b is preferably 1 μm to 5 μm, more preferably 1.5 μm to 2.0 μm. In this case, it was 2 μm.

なお、緩衝膜34bは、エポキシ樹脂などの有機材料を用いて形成することに限定されない。例えば、塗布型の無機材料を印刷法により塗布し、これを乾燥・焼成することによって、膜厚がおよそ2μmの酸化シリコン膜を、緩衝膜34bとして形成してもよい。   The buffer film 34b is not limited to be formed using an organic material such as an epoxy resin. For example, a silicon oxide film having a thickness of about 2 μm may be formed as the buffer film 34b by applying a coating-type inorganic material by a printing method and drying and baking the material.

続いて、第1封止膜34a上に、緩衝膜34bを覆う第2封止膜34cを形成する。第2封止膜34cの形成方法は、第1封止膜34aと同じであって、例えばシリコン酸化膜(SiO)、シリコン窒化膜(Si)やシリコン酸窒化物(SiO)を真空蒸着法、スパッタ法、CVD法、イオンプレーティング法などで成膜する方法が挙げられる。第2封止膜34cの膜厚もおよそ200nm〜1000nmの範囲であることが望ましく、この場合は800nmとした。 Subsequently, a second sealing film 34c that covers the buffer film 34b is formed on the first sealing film 34a. The method of forming the second sealing film 34c is the same as that of the first sealing film 34a. For example, a silicon oxide film (SiO), a silicon nitride film (Si X N Y ), or a silicon oxynitride (SiO X N Y) is used. ) May be formed by a vacuum deposition method, a sputtering method, a CVD method, an ion plating method, or the like. The film thickness of the second sealing film 34c is preferably in the range of approximately 200 nm to 1000 nm, and in this case, it is set to 800 nm.

第2封止膜34cを表示領域E1及び端子領域E2に亘って形成し、端子領域E2の開口孔28内にも形成する。検査端子66の表面を、開口孔28内に充填された第1封止膜34a及び第2封止膜34cによって被覆し、外部に露出しないようにする。   The second sealing film 34c is formed over the display region E1 and the terminal region E2, and is also formed in the opening hole 28 in the terminal region E2. The surface of the inspection terminal 66 is covered with the first sealing film 34a and the second sealing film 34c filled in the opening hole 28 so as not to be exposed to the outside.

<カラーフィルター形成工程S5>
まず、図10に示すように、第2封止膜34cの表面に絶縁層43を形成する。絶縁層43は、異なる色の着色層50R,50G,50Bを区分するものである。絶縁層43は、色材を含まない感光性樹脂材料からなる。まず、色材を含まない感光性樹脂材料をスピンコート法などを用いて基材11の全面に亘って塗布して感光性樹脂層を形成し、この感光性樹脂層を露光・現像することで、絶縁層43を形成する。この際、基材11上に形成された実装端子103と平面視で重なる領域に開口部43Aをパターン形成する。本実施形態では、実装端子103に対応する領域を露出させる開口部43Aを形成するように、感光性樹脂層をパターニングする。このようにして絶縁層43を形成する。
<Color filter forming step S5>
First, as shown in FIG. 10, an insulating layer 43 is formed on the surface of the second sealing film 34c. The insulating layer 43 separates the colored layers 50R, 50G, and 50B having different colors. The insulating layer 43 is made of a photosensitive resin material that does not contain a color material. First, a photosensitive resin material not containing a coloring material is applied over the entire surface of the substrate 11 using a spin coating method or the like to form a photosensitive resin layer, and this photosensitive resin layer is exposed and developed. Then, the insulating layer 43 is formed. At this time, the opening 43A is patterned in a region overlapping the mounting terminal 103 formed on the substrate 11 in plan view. In the present embodiment, the photosensitive resin layer is patterned so as to form an opening 43A that exposes a region corresponding to the mounting terminal 103. In this way, the insulating layer 43 is formed.

次に、図10に示すように、カラーフィルター50を形成する。
まず、絶縁層43を覆うようにして、例えば緑の色材を含む感光性樹脂をスピンコート法で塗布して乾燥させることにより感光性樹脂層を形成する。続いて、該感光性樹脂層を露光・現像することにより、図10に示すように緑(G)の着色層50Gを形成する。本実施形態においては、適度な光学特性を得られるよう、着色層50Gの膜厚を1.0μm〜2.0μmの範囲とした。また、図示はしないが、赤および青についても同様に各色の色材を含む感光性樹脂を塗布し、露光現像を行い、図10に示すように着色層50R、50Bを形成する。すなわち、使用するカラーフィルターの色数に応じた回数分、塗布〜露光現像処理を行う必要がある。
Next, as shown in FIG. 10, a color filter 50 is formed.
First, a photosensitive resin layer is formed by applying and drying a photosensitive resin containing a green color material, for example, by spin coating so as to cover the insulating layer 43. Subsequently, the photosensitive resin layer is exposed and developed to form a green (G) colored layer 50G as shown in FIG. In the present embodiment, the thickness of the colored layer 50G is set to a range of 1.0 μm to 2.0 μm so as to obtain appropriate optical characteristics. Further, although not shown, for red and blue as well, a photosensitive resin containing a color material of each color is applied and exposed and developed to form colored layers 50R and 50B as shown in FIG. That is, it is necessary to perform coating to exposure development processing for the number of times corresponding to the number of colors of the color filter to be used.

<封止基板貼り合わせ工程S6>
図10に示すように、着色層50G(50)を覆うように充填剤42を塗布する。充填剤42には、有機EL素子30から発せられる光の透過性およびカラーフィルター50と封止用基板70との接着性を考慮して熱硬化型のエポキシ系樹脂が使用されている。その他、たとえばウレタン系、アクリル系、ポリオレフィン系などの樹脂材料でも同様の効果が得られる。充填剤42は、緩衝膜34bの効果により例えば有機EL素子30などの構造物の凹凸が低減されているため、カラーフィルター50や第2封止膜34cの表面上を流動性よく塗布することができる。なお、最終的な充填剤42の厚みはおよそ10〜100μmである。
<Sealing substrate bonding step S6>
As shown in FIG. 10, the filler 42 is applied so as to cover the colored layer 50G (50). For the filler 42, a thermosetting epoxy resin is used in consideration of the transmission of light emitted from the organic EL element 30 and the adhesiveness between the color filter 50 and the sealing substrate 70. In addition, the same effect can be obtained by using resin materials such as urethane, acrylic, and polyolefin. Since the unevenness of the structure such as the organic EL element 30 is reduced by the effect of the buffer film 34b, the filler 42 can be applied on the surface of the color filter 50 or the second sealing film 34c with good fluidity. it can. The final filler 42 has a thickness of about 10 to 100 μm.

図10に示すように、に示すように、充填剤42が塗布された基材11に対して、封止用基板70を所定の位置に例えば真空吸引等で対向して配置する。封止用基板70には光透過性やハンドリング性、後の封止膜エッチング工程による反応生成物の影響を考慮して、石英ガラスが使用されている。封止用基板70の厚みは0.5mm〜1.2mmが好適である。本実施形態においては0.7mmの基板を用いている。   As shown in FIG. 10, as shown in FIG. 10, the sealing substrate 70 is disposed at a predetermined position facing the base material 11 to which the filler 42 is applied, for example, by vacuum suction or the like. Quartz glass is used for the sealing substrate 70 in consideration of the light transmittance and handling properties and the influence of reaction products in the subsequent sealing film etching process. The thickness of the sealing substrate 70 is preferably 0.5 mm to 1.2 mm. In the present embodiment, a 0.7 mm substrate is used.

対向して配置された封止用基板70を所定の押し圧で加圧し、基材11と封止用基板70とに挟まれて、いまだ固化していない充填剤42を平面視でまんべんなく押し広げる。この際、封止用基板70の端部(端子領域E2との境界面)から充填剤42がはみ出て端子領域E2にかかり、実装端子103まで覆ってしまうことも懸念される。したがって、充填剤42の塗布量の調整、封止用基板70の平面積、加圧の程度により、充填剤42が端子領域E2にはみ出さないように管理することが好ましい。ちなみに、充填剤42の内部に気泡の残りがあると表示不良を引き起こす可能性もあるので、真空(大気圧以下)雰囲気の元で押し圧作業を行うことがより好ましい。   The sealing substrate 70 disposed opposite to the sealing substrate 70 is pressurized with a predetermined pressing pressure, and is sandwiched between the base material 11 and the sealing substrate 70 to spread the filler 42 not yet solidified evenly in a plan view. . At this time, there is a concern that the filler 42 protrudes from the end portion (boundary surface with the terminal region E2) of the sealing substrate 70, covers the terminal region E2, and covers the mounting terminals 103. Therefore, it is preferable to manage so that the filler 42 does not protrude into the terminal region E2 by adjusting the coating amount of the filler 42, the flat area of the sealing substrate 70, and the degree of pressurization. Incidentally, if bubbles remain in the filler 42, it may cause a display failure. Therefore, it is more preferable to perform the pressing operation under a vacuum (below atmospheric pressure) atmosphere.

上記作業の後、充填剤42の硬化条件となる温度および時間にて充填剤42を固化し、素子基板10と封止用基板70とを接着する。なお、封止用基板70を加圧することにより充填剤42を平面的に延在させるため、前工程にて充填剤42を表示領域E1全体に塗布することは特に求めない。   After the above operation, the filler 42 is solidified at a temperature and time that are the curing conditions for the filler 42, and the element substrate 10 and the sealing substrate 70 are bonded. In addition, since the filler 42 is extended planarly by pressurizing the sealing substrate 70, it is not particularly required to apply the filler 42 to the entire display region E1 in the previous step.

<実装端子開口工程S7>
図10に示すように、絶縁層43をマスクとして、開口部43A内の第1封止膜34a及び第2封止膜34cをエッチングにより除去し、第1封止膜34a及び第2封止膜34cの膜厚を貫通する開口孔35Aを形成する。このようにして、図11に示すように、実装端子103(実装端子表面層84)を露出させる開口孔35Aを形成する。
<Mounting terminal opening process S7>
As shown in FIG. 10, using the insulating layer 43 as a mask, the first sealing film 34a and the second sealing film 34c in the opening 43A are removed by etching, and the first sealing film 34a and the second sealing film are removed. An opening hole 35A penetrating the film thickness 34c is formed. In this manner, as shown in FIG. 11, the opening hole 35A that exposes the mounting terminal 103 (mounting terminal surface layer 84) is formed.

シリコン酸化膜(SiO)、シリコン窒化膜(Si)およびシリコン酸窒化膜(SiO)などの無機膜からなる第1封止膜34a及び第2封止膜34cをエッチングする方法として、CHF(三フッ化メタン)、CF(四フッ化炭素)、NF(三フッ化窒素)、SF(六フッ化硫黄)などのフッ素系処理ガスを用いたドライエッチングが挙げられる。 Method of etching first sealing film 34a and second sealing film 34c made of an inorganic film such as silicon oxide film (SiO), silicon nitride film (Si X N Y ), and silicon oxynitride film (SiO X N Y ) And dry etching using a fluorine-based processing gas such as CHF 3 (methane trifluoride), CF 4 (carbon tetrafluoride), NF 3 (nitrogen trifluoride), SF 6 (sulfur hexafluoride), etc. It is done.

ドライエッチングは、所定のガス流量、チャンバー圧力のもと高周波電圧を印加することにより行われる。ガス種に応じたプラズマ粒子が封止膜(34a,34c)や封止用基板70などに照射されることで、プラズマ粒子と被照射物である封止膜(34a、34c)などとが化学反応を起こし揮発性物質を生成することにより、被照射物を削り取る。   Dry etching is performed by applying a high-frequency voltage under a predetermined gas flow rate and chamber pressure. By irradiating the sealing film (34a, 34c), the sealing substrate 70, etc. with plasma particles according to the gas type, the plasma particles and the sealing films (34a, 34c), which are irradiated objects, are chemically treated. The object to be irradiated is scraped off by generating a volatile substance by reacting.

端子領域E2では第1封止膜34aと第2封止膜34cとが重なっている。そして双方の封止膜(34a,34c)は、共にシリコン酸化膜(SiO)、シリコン窒化膜(Si)やシリコン酸窒化膜(SiO)のいずれかであり、SiまたはSiOを主成分としている。よって、同種のエッチングガスで第1封止膜34aと第2封止膜34cとを一括除去することが可能となる。 In the terminal region E2, the first sealing film 34a and the second sealing film 34c overlap. Both of the sealing films (34a, 34c) are either a silicon oxide film (SiO), a silicon nitride film (Si X N Y ), or a silicon oxynitride film (SiO X N Y ), and Si or SiO Is the main component. Therefore, the first sealing film 34a and the second sealing film 34c can be removed together with the same kind of etching gas.

実装端子103には先に述べたようにアルミニウム(Al)や酸化インジウムスズ(ITO)が使用されている。よって、実装端子103を覆う封止膜(34a,34c)を選択的に除去した後には、実装端子103自体が良好なエッチングストップ材となり、実装端子103は封止膜エッチング工程に対して保護される。   As described above, aluminum (Al) or indium tin oxide (ITO) is used for the mounting terminal 103. Therefore, after the sealing films (34a, 34c) covering the mounting terminals 103 are selectively removed, the mounting terminals 103 themselves become good etching stop materials, and the mounting terminals 103 are protected against the sealing film etching process. The

次に、封止用基板70をマスクにしてアッシングを行い、端子領域E2内に存在する絶縁層43を全て除去する。   Next, ashing is performed using the sealing substrate 70 as a mask to remove all the insulating layer 43 present in the terminal region E2.

<外部接続基板貼り合せ工程S8>
次に、図12に示すように、異方性導電接着剤106を介して、素子基板10の端子領域E2に対して外部接続基板104を貼り合わせて固定する。これにより、素子基板10側の実装端子103と外部接続基板104の接続端子105とが、開口孔35A内の異方性導電接着剤106を介して電気的に接続される。このようにして有機EL装置100が完成する。
<External connection substrate bonding step S8>
Next, as illustrated in FIG. 12, the external connection substrate 104 is bonded and fixed to the terminal region E <b> 2 of the element substrate 10 through the anisotropic conductive adhesive 106. Thereby, the mounting terminal 103 on the element substrate 10 side and the connection terminal 105 of the external connection substrate 104 are electrically connected via the anisotropic conductive adhesive 106 in the opening hole 35A. In this way, the organic EL device 100 is completed.

本実施形態の有機EL装置100によれば、製品完成状態において、検査端子66の表面が第1封止膜34a及び第2封止膜34cによって覆われているので、検査端子66に検査用プローブ13を接触させた際に、検査端子66の表面に削れ、割れなどが生じた場合でも、これらに起因して生じた膜の屑を検査端子66の表面に留まらせることが可能となる。これにより、検査端子66の表面の膜が飛散することを抑えることができる。
よって、例えば、基板上に飛散した膜の屑に起因して、検査端子66と他の端子との間で短絡が生じるのを防ぐことができるので、有機EL素子30を駆動するための駆動回路の動作に不具合が生じるなど、不良になることを抑えることができる。
According to the organic EL device 100 of the present embodiment, since the surface of the inspection terminal 66 is covered with the first sealing film 34a and the second sealing film 34c in the finished product state, the inspection terminal 66 has an inspection probe. Even when the surface of the inspection terminal 66 is scraped and cracked or the like occurs when the contact 13 is brought into contact, film debris generated due to these can remain on the surface of the inspection terminal 66. Thereby, scattering of the film on the surface of the inspection terminal 66 can be suppressed.
Therefore, for example, it is possible to prevent a short circuit from occurring between the inspection terminal 66 and the other terminals due to film debris scattered on the substrate, and thus a drive circuit for driving the organic EL element 30 It is possible to suppress the occurrence of a defect such as a malfunction in the operation.

また、本実施形態では、検査端子66が実装端子103の実装端子表面層84と異なる層に形成されている。すなわち、実装端子103を構成する実装端子表面層84よりも下層側の第2配線層82を検査端子66として用いることにより、有機EL素子30を封止する第1封止膜34a及び第2封止膜34cによって検査端子66の表面を被覆させることができる。これにより、製造工程を増やすことなく検査端子66に対して絶縁処理を施すことができる。また、実装端子103を構成する配線層を利用して検査端子66としているため、検査端子を別途設ける必要がない。   In this embodiment, the inspection terminal 66 is formed in a layer different from the mounting terminal surface layer 84 of the mounting terminal 103. That is, by using the second wiring layer 82 lower than the mounting terminal surface layer 84 constituting the mounting terminal 103 as the inspection terminal 66, the first sealing film 34a and the second sealing film for sealing the organic EL element 30 are used. The surface of the inspection terminal 66 can be covered with the stop film 34c. Thereby, it is possible to insulate the inspection terminal 66 without increasing the number of manufacturing steps. Further, since the inspection terminal 66 is formed by using the wiring layer constituting the mounting terminal 103, it is not necessary to separately provide the inspection terminal.

[電子機器]
次に、本発明に係る電子機器の実施形態について説明する。
図13は、電子機器としてのヘッドマウントディスプレイ(HMD)を示す概略図である。
図13に示すように、本実施形態の電子機器としてのヘッドマウントディスプレイ(電子機器)1000は、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
[Electronics]
Next, an embodiment of an electronic device according to the present invention will be described.
FIG. 13 is a schematic diagram showing a head mounted display (HMD) as an electronic apparatus.
As illustrated in FIG. 13, a head mounted display (electronic device) 1000 as an electronic device according to the present embodiment includes two display units 1001 provided corresponding to the left and right eyes. The observer M can see characters and images displayed on the display unit 1001 by wearing the head mounted display 1000 on the head like glasses. For example, if an image in consideration of parallax is displayed on the left and right display units 1001, a stereoscopic video can be viewed and enjoyed.

表示部1001には、上記実施形態の有機EL装置100が搭載されている。したがって、優れた表示品質を有すると共に、高い生産性を有しているのでコストパフォーマンスに優れ小型で軽量なヘッドマウントディスプレイ1000を提供することができる。   The display unit 1001 includes the organic EL device 100 of the above embodiment. Therefore, since it has excellent display quality and high productivity, it is possible to provide a head mount display 1000 that is excellent in cost performance and small and lightweight.

ヘッドマウントディスプレイ1000は、2つの表示部1001を有することに限定されず、左右のいずれかに対応させた1つの表示部1001を備える構成としてもよい。   The head mounted display 1000 is not limited to having the two display units 1001, and may be configured to include one display unit 1001 corresponding to either the left or right.

なお、上記有機EL装置100が搭載される電子機器は、ヘッドマウントディスプレイ1000に限定されない。例えば、パーソナルコンピューターや携帯型情報端末、ナビゲーター、ビューワー、ヘッドアップディスプレイなどの表示部を有する電子機器が挙げられる。   The electronic device on which the organic EL device 100 is mounted is not limited to the head mounted display 1000. For example, an electronic device having a display unit such as a personal computer, a portable information terminal, a navigator, a viewer, or a head-up display can be given.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to the examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

(変形例)
例えば、上記実施形態においては、赤(R)、緑(G)、青(B)の色表現をするためカラーフィルター50を用いた有機EL装置100について記載したが、これに拘るものでは無い。例えば、3原色(R,G,B)の発光をする有機EL素子30を用いたRGB塗り分け方式、青(B)発光から蛍光体の色変換層を通して赤(R)、緑(G)の発光を得る色変換方式など、その他の多様な色表現方法を有する有機EL装置に本発明を適用することが可能である。
(Modification)
For example, in the above embodiment, the organic EL device 100 using the color filter 50 for expressing the colors of red (R), green (G), and blue (B) has been described, but the present invention is not limited to this. For example, a RGB color separation method using an organic EL element 30 that emits light of three primary colors (R, G, B), red (R), green (G) from blue (B) light emission through a phosphor color conversion layer. The present invention can be applied to an organic EL device having various other color expression methods such as a color conversion method for obtaining light emission.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to the examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

10…素子基板、30B…有機EL素子(発光素子)、34a…第1封止膜(封止膜)、34c…第2封止膜(封止膜)、66…検査端子、81〜84…配線層、100…有機EL装置(電気光学装置)、101…データ線駆動回路(トランジスター回路)、102…走査線駆動回路(トランジスター回路)、103…実装端子、121,122,123,124,125,T…トランジスター、1000…ヘッドマウントディスプレイ(電子機器)、E1…表示領域、E2…端子領域、S7…封止膜形成工程   DESCRIPTION OF SYMBOLS 10 ... Element substrate, 30B ... Organic EL element (light emitting element), 34a ... 1st sealing film (sealing film), 34c ... 2nd sealing film (sealing film), 66 ... Inspection terminal, 81-84 ... Wiring layer, 100 ... organic EL device (electro-optical device), 101 ... data line driving circuit (transistor circuit), 102 ... scanning line driving circuit (transistor circuit), 103 ... mounting terminal, 121, 122, 123, 124, 125 , T ... transistor, 1000 ... head mounted display (electronic device), E1 ... display region, E2 ... terminal region, S7 ... sealing film forming step

Claims (4)

複数の発光素子がマトリックス状に配列された表示領域と、前記表示領域の外側に複数の実装端子が配列された端子領域と、を含む素子基板を備え、
前記素子基板は、
前記複数の発光素子を駆動させるトランジスター回路と、
前記トランジスター回路を検査する検査端子と、
前記複数の発光素子を封止する封止膜と、を有し、
前記検査端子の表面が前記封止膜で覆われている、電気光学装置。
An element substrate including a display area in which a plurality of light emitting elements are arranged in a matrix and a terminal area in which a plurality of mounting terminals are arranged outside the display area;
The element substrate is
A transistor circuit for driving the plurality of light emitting elements;
An inspection terminal for inspecting the transistor circuit;
A sealing film for sealing the plurality of light emitting elements,
An electro-optical device, wherein a surface of the inspection terminal is covered with the sealing film.
前記検査端子は、前記実装端子と前記トランジスター回路との間に存在する、請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the inspection terminal exists between the mounting terminal and the transistor circuit. 前記実装端子は積層された複数の配線層によって構成され、
前記検査端子は、前記実装端子を構成する最上層の前記配線層よりも下層の前記配線層によって構成されている、請求項1または2に記載の電気光学装置。
The mounting terminal is constituted by a plurality of laminated wiring layers,
The electro-optical device according to claim 1, wherein the inspection terminal is configured by the wiring layer that is lower than the uppermost wiring layer that configures the mounting terminal.
請求項1から3のいずれか一項に記載の電気光学装置を備えた、電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2016025818A 2016-02-15 2016-02-15 Electro-optical device and electronic equipment Withdrawn JP2017147037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016025818A JP2017147037A (en) 2016-02-15 2016-02-15 Electro-optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016025818A JP2017147037A (en) 2016-02-15 2016-02-15 Electro-optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2017147037A true JP2017147037A (en) 2017-08-24

Family

ID=59683178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016025818A Withdrawn JP2017147037A (en) 2016-02-15 2016-02-15 Electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2017147037A (en)

Similar Documents

Publication Publication Date Title
US10468462B2 (en) Manufacturing method of organic light emitting device, organic light emitting device and electronic apparatus
JP6733203B2 (en) Electro-optical device, electronic equipment
US10490776B2 (en) Electro-optical apparatus, manufacturing method thereof, and electronic device
US10090364B2 (en) Organic EL device, method of manufacturing organic EL device, and electronic apparatus
US9166193B2 (en) Light emitting device, method of manufacturing the same, and electronic apparatus
US9831463B2 (en) Electro-optic apparatus, method of manufacturing electro-optic apparatus, and electronic apparatus
JP6701777B2 (en) Electro-optical device, electronic equipment
JP2015207551A (en) Method for manufacturing organic el device, organic el device, and electronic equipment
JP2015056335A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US20170092896A1 (en) Organic light emitting device and electronic apparatus
JP2016195000A (en) Organic light emitting device and electronic equipment
JPWO2020175235A1 (en) Display devices and electronic devices
JP6507545B2 (en) Organic electroluminescent device, method of manufacturing organic electroluminescent device, electronic device
JP6361181B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2016143605A (en) Manufacturing method of light emitting device, light emitting device and electronic apparatus
US11289665B2 (en) Organic light-emitting display screen and manufacturing method thereof
US11495774B2 (en) Electro-optical device and electronic apparatus
KR20160047052A (en) High Luminance Large Area Organic Light Emitting Diode Display
JP2015222664A (en) Organic el panel manufacturing method, organic el panel and electronic apparatus
JP2017147037A (en) Electro-optical device and electronic equipment
JP6665885B2 (en) Electro-optical device, method of manufacturing the same, and electronic equipment
JP2016219362A (en) Organic el device, method for manufacturing organic el device, and electronic apparatus
JP2016219199A (en) Method for manufacturing organic EL device
JP2016195001A (en) Organic light emitting device and electronic equipment
JP2015197996A (en) Method for manufacturing organic electroluminescent device, organic electroluminescent device, and electronic equipment

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200323