以下、本発明の実施の形態を、本発明に係る電源装置を溶接電源装置として用いた場合を例として、図面を参照して具体的に説明する。
図1は、第1実施形態に係る溶接電源装置A1を説明するための図であり、溶接電源装置A1の全体構成を示している。図2は、制御回路5の各制御部の詳細を示すブロック図である。
溶接電源装置A1は、溶接トーチの電極の先端と、被加工物との間にアークを発生させ、アークに電力を供給するものである。図1においては、溶接トーチ、被加工物およびアークをまとめて負荷Lとして示している。図1に示すように、溶接電源装置A1は、直流電源1、インバータ回路2、変圧器3、整流回路4、制御回路5、ドライブ回路6、電流センサ7、および、補助スイッチング回路8を備えている。インバータ回路2、補助スイッチング回路8、制御回路5およびドライブ回路6を合わせたものが、本発明の「インバータ装置」に相当する。
直流電源1は、直流電流を出力するものであり、例えば、電力系統から入力される交流電流を整流する整流回路と、平滑する平滑コンデンサとを備えている。なお、直流電源1は、交流電流を直流電流に変換して出力するものに限られない。例えば、燃料電池、蓄電池、太陽電池などの直流電流を出力するものであってもよく、インバータ回路2に直流電流を出力するものであればよい。
インバータ回路2は、直流電源1から入力される直流電流を高周波電流に変換して、変圧器3に出力する。インバータ回路2は、単相フルブリッジ型のインバータであり、4個のスイッチング素子21〜24を備えている。本実施形態では、スイッチング素子21〜24としてIGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)を使用している。なお、スイッチング素子21〜24はIGBTに限定されず、バイポーラトランジスタ、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などであってもよい。
スイッチング素子21とスイッチング素子23とは、スイッチング素子21のエミッタ端子とスイッチング素子23のコレクタ端子とが接続されて、直列接続されている。スイッチング素子21のコレクタ端子は直流電源1の正極側の電源線L1に接続され、スイッチング素子23のエミッタ端子は直流電源1の負極側の電源線L2に接続されて、ブリッジ構造を形成している。同様に、スイッチング素子24とスイッチング素子22とが直列接続されてブリッジ構造を形成している。スイッチング素子21とスイッチング素子23とで形成されているブリッジ構造を先行アームとし、スイッチング素子24とスイッチング素子22とで形成されているブリッジ構造を追従アームとする。先行アームのスイッチング素子21とスイッチング素子23の接続点には出力ラインが接続され、追従アームのスイッチング素子24とスイッチング素子22の接続点にも出力ラインが接続されている。これら2つの出力ラインの間に、変圧器3の一次側巻線31が接続されている。各スイッチング素子21〜24には、それぞれ逆並列にフライホイールダイオードが接続されている。各スイッチング素子21〜24のゲート端子には、ドライブ回路6から出力される駆動信号P1〜P4が入力される。各スイッチング素子21〜24は、それぞれ駆動信号P1〜P4に基づいて、オン状態とオフ状態とを切り替えられる。これにより、直流電流が交流電流に変換される。なお、インバータ回路2は、これに限られない。
変圧器3は、インバータ回路2が出力する交流電圧を変圧して、整流回路4に出力する。変圧器3の二次側巻線32には、2つの出力端子とは別にセンタタップが設けられている。
整流回路4は、変圧器3のセンタタップを用いた両波整流回路であり、変圧器3が出力する交流電流を整流して、直流電流として出力する。整流回路4は、2個の整流用ダイオード41,42と、直流リアクトル43とを備えている。整流用ダイオード41,42は、変圧器3の二次側巻線32の各出力端子に、それぞれアノード端子が接続されて、直列接続されている。直流リアクトル43は、整流用ダイオード41,42のカソード端子側での接続点cと、溶接電源装置A1の出力端子aとの間に直列接続されており、出力電流を安定させる。変圧器3のセンタタップは、溶接電源装置A1の出力端子bに接続されている。整流回路4が出力する直流電流が、溶接電流として、負荷L(アーク等)に流れる。
補助スイッチング回路8は、ソフトスイッチング制御を行うためのものであり、補助スイッチング素子81および補助コンデンサ82を備えている。補助スイッチング素子81は、直流電源1とインバータ回路2との間で、直流電源1の負極側の電源線L2上に配置されている。本実施形態では、補助スイッチング素子81としてIGBTを使用している。なお、補助スイッチング素子81はIGBTに限定されず、バイポーラトランジスタ、MOSFETなどであってもよい。また、補助スイッチング素子81は、直流電源1の正極側の電源線L1上に配置されていてもよい。補助スイッチング素子81は、エミッタ端子が直流電源1側に接続され、コレクタ端子がインバータ回路2側に接続されている。また、補助スイッチング素子81には、逆並列にフライホイールダイオードが接続されている。補助コンデンサ82は、補助スイッチング素子81の後段で、電源線L1,L2間に接続されている。
補助スイッチング素子81のゲート端子には、ドライブ回路6から出力される駆動信号P5が入力される。補助スイッチング素子81は、駆動信号P5に基づいて、オン状態とオフ状態とを切り替えられる。後述するように、駆動信号P5は駆動信号P1〜P4に基づいて生成されており、補助スイッチング素子81は、インバータ回路2のスイッチング素子21〜24に連動して駆動される。補助スイッチング素子81が、スイッチング素子21〜24より先にオフ状態に切り替えられ、補助コンデンサ82の端子間電圧が放電によりゼロまたは極小となったタイミングで、スイッチング素子21〜24がオフ状態に切り替えられる。したがって、スイッチング素子21〜24のターンオフ時のスイッチング損失が低減される。一方、補助スイッチング素子81がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が直流電源1の出力電圧と同電圧になっているので、補助スイッチング素子81のターンオフ時のスイッチング損失も低減される。したがって、インバータ回路2および補助スイッチング回路8でのスイッチング損失が低減され、全体的な省電力化を行うことができる。また、スイッチング損失が低減されることにより、スイッチングによって発生する熱を抑制することができる。
電流センサ7は、変圧器3のセンタタップと出力端子bとの間の接続線に配置されており、溶接電源装置A1の出力電流を検出して、電流信号Iとして制御回路5に出力する。なお、電流センサ7は、直流リアクトル43と出力端子aとの間の接続線に配置してもよい。
制御回路5は、インバータ回路2および補助スイッチング回路8を制御するものであり、インバータ回路2および補助スイッチング回路8を制御するための駆動信号を生成して、ドライブ回路6に出力する。制御回路5は、出力電流制御を行っており、電流センサ7より入力される電流信号Iに基づいて、溶接電源装置A1の出力電流をフィードバック制御する。制御回路5は、高出力時には、通常のパルス幅制御を行い、中出力時には位相シフト制御を行い、低出力時には、後述する重なり幅割合固定制御を行う。制御回路5は、出力電流設定部51、減算部52、制御切替部53、PWM(Pulse Width Modulation)制御部54、PSM(Phase Shift Modulation)制御部55、および、重なり幅割合固定制御部56を備えている。
出力電流設定部51は、溶接電源装置A1の出力電流の目標値I*を設定するものである。出力電流設定部51は、設定された目標値I*を、減算部52および制御切替部53に出力する。出力電流設定部51は、作業者によって入力されたり、あらかじめプログラミングされている溶接条件に基づいて、目標値I*を設定する。減算部52は、電流センサ7より入力される電流信号Iと、出力電流設定部51より入力される目標値I*との偏差ΔI(=I*−I)を算出して、制御切替部53に出力する。
制御切替部53は、出力電流設定部51より入力される目標値I*に応じて、減算部52より入力される偏差ΔIを、PWM制御部54、PSM制御部55および重なり幅割合固定制御部56のいずれかに出力する。制御切替部53は、目標値I*が予め設定された高出力範囲の場合(高出力時)、偏差ΔIをPWM制御部54に出力する。また、目標値I*が予め設定された中出力範囲(<高出力範囲)の場合(中出力時)、偏差ΔIをPSM制御部55に出力する。さらに、目標値I*が予め設定された低出力範囲(<中出力範囲)の場合(低出力時)、偏差ΔIを重なり幅割合固定制御部56に出力する。PWM制御部54、PSM制御部55および重なり幅割合固定制御部56は、偏差ΔIを入力されている間、偏差ΔIに基づいて駆動信号P1〜P5を生成してドライブ回路6に出力する。つまり、制御切替部53が偏差ΔIを出力したいずれかの制御部54〜56に応じた制御が行われる。これにより、制御回路5は、溶接電源装置A1の出力に応じて制御を切り替えることができる。
なお、制御回路5における制御切替の方法は、上記したものに限られない。例えば、減算部52が偏差ΔIをPWM制御部54、PSM制御部55および重なり幅割合固定制御部56に出力し、制御切替部53が目標値I*に応じてPWM制御部54、PSM制御部55および重なり幅割合固定制御部56のいずれかのみを駆動させるようにしてもよいし、PWM制御部54、PSM制御部55および重なり幅割合固定制御部56のいずれかが出力する駆動信号P1〜P5のみをドライブ回路6に出力するようにしてもよい。制御回路5は、PWM制御部54による制御と、PSM制御部55による制御と、重なり幅割合固定制御部56による制御とを切り替えるものであればよい。
本実施形態では、出力電流の目標値が通常のパルス幅制御を行うことができる範囲を高出力範囲とし、出力電流の目標値が小さくて、通常のパルス幅制御を行ったとしたら、PWM信号のパルス幅が狭くなりすぎて、適切に制御を行うことができなくなる範囲であって、低出力範囲を除いた範囲を中出力範囲としている。例えば、PWM信号のデューティ比が数%以下になる場合であり、出力電流の目標値が数[A]以下になる場合である。また、出力電流の目標値がさらに小さくなって、位相シフト制御を行った場合に、出力電流が小さくなりすぎて、アークに流れる電流が不足してアーク切れが発生する可能性が高くなる範囲を低出力範囲としている。例えば、出力電流の目標値が数百[mA]以下になる場合である。なお、各範囲をどのように設定するかは、これに限られない。
また、制御回路5における制御切替は、目標値I*に応じて切り替える場合に限定されない。例えば、電流センサ7より入力される電流信号Iに応じて切り替えるようにしてもよいし、出力端子aと出力端子bとの間の電圧を図示しない電圧センサで検出した電圧信号に応じて切り替えるようにしてもよい。また、電圧信号と電流信号とに基づいて所定の算出式によって算出された値に応じて切り替えるようにしてもよい。目標値I*に応じて切り替える場合、センサでの検出誤差によって誤って切り替えてしまうことを防ぐという効果がある。一方、検出された電流信号や電圧信号に基づいて切り替える場合、実際の状態に応じて切り替えることができるという効果がある。また、パルス幅に応じて、PWM制御部54による制御とPSM制御部55による制御とを切り替え、位相差に応じて、PSM制御部55による制御と重なり幅割合固定制御部56による制御とを切り替えるようにしてもよい。この場合、問題が生じうるパルス幅や位相差となる前に確実に切り替えを行うことができるという効果がある。
PWM制御部54は、パルス幅制御を行うためのものであり、制御切替部53より入力される偏差ΔIに基づいて駆動信号P1〜P5を生成して、ドライブ回路6に出力する。図2(a)に示すように、PWM制御部54は、PI制御部54aおよび駆動信号生成部54bを備えている。PI制御部54aは、入力される偏差ΔIに基づいて、PI制御(比例積分制御)による補償値を算出して、補償値信号として駆動信号生成部54bに出力する。なお、PI制御以外の制御を行うようにしてもよい。
駆動信号生成部54bは、PI制御部54aより入力される補償値信号と、内部で生成した三角波などのキャリア信号とを比較することでPWM信号を生成し、当該PWM信号を駆動信号として出力する。この場合、スイッチング素子21とスイッチング素子22には同じ駆動信号が入力され、スイッチング素子23とスイッチング素子24には同じ駆動信号が入力される。すなわち、スイッチング素子21(23)に入力される駆動信号P1(P3)とスイッチング素子22(24)に入力される駆動信号P2(P4)とでは位相差を設けていない。
また、駆動信号P5は、駆動信号P1および駆動信号P3に基づいて生成されている。図3は、補助スイッチング素子81に入力される駆動信号P5の波形を説明するための図である。駆動信号P5は、駆動信号P1のパルスの立ち上がりと同じタイミングで立ち上がり、駆動信号P1のパルスの立ち下がりより早いタイミングで立ち下がるパルスと、駆動信号P3のパルスの立ち上がりと同じタイミングで立ち上がり、駆動信号P3のパルスの立ち下がりより早いタイミングで立ち下がるパルスとを有している。このタイミングをずらす時間t0は、補助コンデンサ82が、充電された状態から、十分または完全に放電されるまでの時間に応じて設定されている。なお、駆動信号P5のパルスの立ち上がりのタイミングを、駆動信号P1および駆動信号P3のパルスの立ち上がりのタイミングより早くしてもよい。また、駆動信号P5を、駆動信号P2および駆動信号P4に基づいて生成するようにしてもよい。駆動信号P1と駆動信号P2とは同じ信号であり、駆動信号P3と駆動信号P4とは同じ信号なので、駆動信号P1および駆動信号P3に基づいて生成した場合も、駆動信号P2および駆動信号P4に基づいて生成した場合も、駆動信号P5は同じ信号になる。
なお、PWM制御部54の構成はこれに限定されず、パルス幅制御を行うための駆動信号P1〜P4、および、補助スイッチング回路8を制御するための駆動信号P5を生成するものであればよい。当該「PWM制御部54」は、本発明の「第3の制御手段」に相当する。
PSM制御部55は、位相シフト制御を行うためのものであり、制御切替部53より入力される偏差ΔIに基づいて駆動信号P1〜P5を生成して、ドライブ回路6に出力する。図2(b)に示すように、PSM制御部55は、PI制御部55aおよび駆動信号生成部55bを備えている。PI制御部55aは、入力される偏差ΔIに基づいて、PI制御(比例積分制御)による補償値を算出して、補償値信号として駆動信号生成部55bに出力する。なお、PI制御以外の制御を行うようにしてもよい。
駆動信号生成部55bは、所定のデューティ比で所定の周波数のパルス信号を生成し、当該パルス信号を駆動信号として出力する。駆動信号生成部55bは、スイッチング素子21(23)に入力される駆動信号P1(P3)と、スイッチング素子22(24)に入力される駆動信号P2(P4)とで、位相差を設けて出力する。本実施形態では、駆動信号P2の位相を駆動信号P1の位相より遅らせ、駆動信号P4の位相を駆動信号P3の位相より遅らせるように制御するが、逆にしてもよい。以下では、スイッチング素子21(23)に入力する駆動信号P1(P3)を先行駆動信号P1(P3)とし、スイッチング素子22(24)に入力する駆動信号を追従駆動信号P2(P4)とする場合がある。位相をずらすことで、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとが重なる部分が小さくなるので、パルス幅が同じでも、位相をずらさない場合より出力を小さくすることができる。また、位相差は、PI制御部55aより入力される補償値信号に応じて、変化される。すなわち、補償値信号が大きいほど、位相差を大きくすることにより、出力を減少させる。一方、補償値信号が小さいほど、位相差を小さくすることにより、出力を増加させる。
また、駆動信号P5は、駆動信号生成部54bの場合と同様に、駆動信号P1および駆動信号P3に基づいて生成されている(図3参照)。本実施形態においては、スイッチング素子21,23でのスイッチング損失を低減するために、駆動信号P5を駆動信号P1および駆動信号P3に基づいて生成する。なお、スイッチング素子22,24でのスイッチング損失を低減するために、駆動信号P5を駆動信号P2および駆動信号P4に基づいて生成するようにしてもよい。
なお、PSM制御部55の構成はこれに限定されず、位相シフト制御を行うための駆動信号P1〜P4、および、補助スイッチング回路8を制御するための駆動信号P5を生成するものであればよい。当該「PSM制御部55」は、本発明の「第2の制御手段」に相当する。
重なり幅割合固定制御部56は、より出力が小さいときの制御を行うためのものであり、制御切替部53より入力される偏差ΔIに基づいて駆動信号P1〜P5を生成して、ドライブ回路6に出力する。重なり幅割合固定制御部56は、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとが重なる部分の長さの、パルス幅に対する割合を、所定の割合Rに固定する制御を行う。当該「重なり幅割合固定制御部56」は、本発明の「第1の制御手段」に相当する。
図4は、先行駆動信号P1(P3)の波形と追従駆動信号P2(P4)の波形とを説明するための図である。上側の波形が先行駆動信号P1(P3)であり、下側の波形が追従駆動信号P2(P4)である。各駆動信号P1〜P4の周期Tは固定されている。また、各駆動信号P1〜P4のパルス幅はTonであり、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なる部分の長さ(以下では、「重なり幅」とする)はTxである。パルス幅Tonおよび重なり幅Txは、溶接電源装置A1の出力によって変化するが、パルス幅Tonに対する重なり幅Txの割合Rは固定されている。したがって、重なり幅Txが決まれば、パルス幅Ton(=Tx/R)が決まり、パルス幅Tonが決まれば、重なり幅Tx(=Ton・R)が決まる。本実施形態においては、先に、重なり幅Txを算出して決定し、算出された重なり幅Txに基づいて、パルス幅Ton(=Tx/R)を算出する。なお、先に、パルス幅Tonを算出して決定し、算出されたパルス幅Tonに基づいて、重なり幅Tx(=Ton・R)を算出するようにしてもよい。また、本実施形態においては、割合Rを1/5(20%)としている。以下では、パルス幅Tonに対する重なり幅Txの割合Rを固定して行う制御を、「重なり幅割合固定制御」と記載する。
図5は、所定の割合Rによって変化する電流波形を説明するための図であり、溶接電源装置A1の挙動をコンピュータでシミュレーションした結果を示したものである。
図5(a)は、R=1(100%)とした場合を示しており、図5(b)は、R=1/5(20%)とした場合を示している。図5(a),(b)とも、上の4段は各駆動信号P1〜P4の波形を示しており、5段目は、電流センサ7が検出した電流信号Iの波形を示しており、6段目は、溶接電源装置A1の出力電圧Vの波形を示しており、7段目は、変圧器3の二次側巻線の電圧VTPの波形を示している。両者の出力電流を同程度とするために、駆動信号P1〜P4のパルス幅は異なっている(図5(a)におけるパルス幅が小さくなっている)。なお、駆動信号P5の波形の記載は省略している。
図5(a)では、先行駆動信号P1(P3)のパルスの位相と追従駆動信号P2(P4)のパルスの位相とが一致しており、位相差がない状態である。この場合、電流信号Iの周期は、各駆動信号P1〜P4の周期の半分の周期になっている。一方、図5(b)では、重なり幅Txが各駆動信号P1〜P4のパルス幅Tonの20%になっており、先行駆動信号P1(P3)のパルスの80%が経過したときに、追従駆動信号P2(P4)のパルスが立ち上がっている。この場合、電流信号Iの周期は、各駆動信号P1〜P4の周期の1/4の周期になっている。すなわち、図5(b)の場合、図5(a)の場合より周期が短くなって、電流信号Iの上昇および下降にかかる時間が短くなっており、電流信号Iの変動幅が小さくなっている。図5(a)の電流信号Iが0〜500mAの間で変動している(図に示す範囲h参照)のに対し、図5(b)の電流信号Iは50〜300mAの間で変動している(図に示す範囲h参照)。つまり、同程度の電流を出力する場合、R=1/5としたときの電流信号Iの変動幅は、R=1としたときの半分程度になっている。ま
た、R=1の場合、電流信号Iが0mAになる瞬間がある。このときにアークに流れる電流が不足してアーク切れが発生する場合がある。
図6および図7は、各スイッチング素子21〜24,81のオンオフの状態と流れる電流について説明するための図である。以下では、駆動信号P5が駆動信号P1および駆動信号P3に基づいて生成されている場合、すなわち、補助スイッチング素子81が、スイッチング素子21およびスイッチング素子23に連動する場合について説明する。
図6(a)は、図5(b)に示す期間Aでの状態を示している。期間Aでは、スイッチング素子21,22がオン状態となり、スイッチング素子23,24がオフ状態となっている。また、補助スイッチング素子81はオン状態になっている。この期間では、変圧器3の一次側巻線に電圧が印加されて、破線矢印で示す電流が流れる。このとき、変圧器3の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Aの間、一次側の電流は徐々に増加し、出力電流も徐々に増加する(図5(b)のI参照)。期間Aから期間Bに代わる直前に、補助スイッチング素子81がオフ状態に切り替えられる。これにより、直流電源1からの電力の供給は遮断されるが、充電状態にある補助コンデンサ82から電力が供給されるので、変圧器3の一次側巻線には電流が流れ続ける。補助スイッチング素子81がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が直流電源1の出力電圧と同電圧になっているので、補助スイッチング素子81のターンオフ時のスイッチング損失は低減される。
図6(b)は、図5(b)に示す期間Bでの状態を示している。期間Bでは、スイッチング素子21がオフ状態に切り替わったことで、変圧器3の一次側巻線に印加されていた電圧が遮断されている。しかし、スイッチング素子23のフライホイールダイオードを含む電流経路(破線矢印参照)があるので、電流は流れ続ける。このときも、変圧器3の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Bの間、一次側の電流は徐々に減少し、出力電流も徐々に減少する(図5(b)のI参照)。スイッチング素子21がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が放電によりゼロまたは極小になっているので、スイッチング素子21のターンオフ時のスイッチング損失は低減される。
図6(c)は、図5(b)に示す期間Cでの状態を示している。期間Cでは、スイッチング素子22もオフ状態に切り替わったので、すべてのスイッチング素子21〜24がオフ状態になり、変圧器3の一次側は無負荷になっている。このとき、変圧器3の二次側には、二次側巻線に蓄えられていたエネルギーが放出され、一点鎖線矢印で示す出力電流が流れる。期間Cの間、出力電流は徐々に増加する(図5(b)のI参照)。
図6(d)は、図5(b)に示す期間Dでの状態を示している。期間Dでは、スイッチング素子23がオン状態に切り替わったことで、スイッチング素子22のフライホイールダイオードを含む電流経路ができるので、破線矢印で示す電流が流れる。これにより、一点鎖線矢印で示す出力電流は、徐々に減少する(図5(b)のI参照)。補助スイッチング素子81は、スイッチング素子23と同じタイミングで、オン状態に切り替わる。スイッチング素子23および補助スイッチング素子81がオン状態に切り替えられるときは、電流が流れていない状態なので、スイッチング素子23および補助スイッチング素子81のターンオン時のスイッチング損失は低減される。
図7(a)は、図5(b)に示す期間Eでの状態を示している。期間Eでは、スイッチング素子24がオン状態に切り替わったことで、変圧器3の一次側巻線に電圧が印加されて、破線矢印で示す電流が流れる。このとき、変圧器3の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Eの間、一次側の電流は徐々に増加し、出力電流も徐々に増加する(図5(b)のI参照)。スイッチング素子24がオン状態に切り替えられるときは、電流が流れていない状態なので、スイッチング素子24のターンオン時のスイッチング損失は低減される。期間Eから期間Fに代わる直前に、補助スイッチング素子81がオフ状態に切り替えられる。これにより、直流電源1からの電力の供給は遮断されるが、充電状態にある補助コンデンサ82から電力が供給されるので、変圧器3の一次側巻線には電流が流れ続ける。補助スイッチング素子81がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が直流電源1の出力電圧と同電圧になっているので、補助スイッチング素子81のターンオフ時のスイッチング損失は低減される。
図7(b)は、図5(b)に示す期間Fでの状態を示している。期間Fでは、スイッチング素子23がオフ状態に切り替わったことで、変圧器3の一次側巻線に印加されていた電圧が遮断されている。しかし、スイッチング素子21のフライホイールダイオードを含む電流経路(破線矢印参照)があるので、電流は流れ続ける。このときも、変圧器3の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Fの間、一次側の電流は徐々に減少し、出力電流も徐々に減少する(図5(b)のI参照)。スイッチング素子23がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が放電によりゼロまたは極小になっているので、スイッチング素子23のターンオフ時のスイッチング損失は低減される。
図7(c)は、図5(b)に示す期間Gでの状態を示している。期間Gでは、スイッチング素子24もオフ状態に切り替わったので、すべてのスイッチング素子21〜24がオフ状態になり、変圧器3の一次側は無負荷になっている。このとき、変圧器3の二次側には、二次側巻線に蓄えられていたエネルギーが放出され、一点鎖線矢印で示す出力電流が流れる。期間Gの間、出力電流は徐々に増加する(図5(b)のI参照)。
図7(d)は、図5(b)に示す期間Hでの状態を示している。期間Hでは、スイッチング素子21がオン状態に切り替わったことで、スイッチング素子24のフライホイールダイオードを含む電流経路ができるので、破線矢印で示す電流が流れる。これにより、一点鎖線矢印で示す出力電流は、徐々に減少する(図5(b)のI参照)。補助スイッチング素子81は、スイッチング素子21と同じタイミングで、オン状態に切り替わる。スイッチング素子21および補助スイッチング素子81がオン状態に切り替えられるときは、電流が流れていない状態なので、スイッチング素子21および補助スイッチング素子81のターンオン時のスイッチング損失は低減される。
以上のように、電流信号Iは、図5(b)に示すように、上昇と下降を繰り返す。期間Aおよび期間Eを短くしたことで、これらの期間での電流信号Iの上昇を抑制し、出力電流を抑制している。また、期間Aおよび期間Eを期間B,D,F,Hの1/4とする(すなわち、重なり幅Txを各駆動信号P1〜P4のパルス幅Tonの1/5とする)ことで、期間Aおよび期間Eでの電流信号Iの上昇と、期間Cおよび期間Gでの電流信号Iの上昇とを一致させており、これによって、電流信号Iの周期を、各駆動信号P1〜P4の周期の1/4の周期としている。この場合、電流信号Iの変動幅は最小になる。
図8は、割合Rの値を変更したときの電流信号Iの波形の一例を示すものである。図8(a)は、R=1/10(10%)とした場合を示しており、図8(b)は、R=1/2(50%)とした場合を示している。図8(a),(b)とも、上の4段は各駆動信号P1〜P4の波形を示しており、5段目は、電流センサ7が検出した電流信号Iの波形を示している。なお、駆動信号P5の波形の記載は省略している。割合Rが1/5より小さくなるにつれて、電流信号Iの波形はくずれてゆき(図8(a)参照)、電流信号Iの変動幅hは大きくなっていく。また、割合Rが1/5より大きくなるにつれても、電流信号Iの波形はくずれてゆき(図8(b)参照)、電流信号Iの変動幅hは大きくなっていく。なお、負荷の状態によって電流信号Iの波形は変化する。
割合Rが1/2(50%)以下である場合、電流信号Iの波形のくずれ方は限定的であり(図8(b)参照)、電流信号Iの変動幅はあまり大きくならない。また、割合Rが「0」の場合、出力ができなくなってしまう。したがって、割合Rとして、1/2(50%)以下で、「0」より大きい値を設定することで、電流信号Iの変動幅を抑制しつつ、出力を行うことができる。ただし、電流信号Iの波形がくずれない(電流信号Iの周期が各駆動信号P1〜P4の周期の1/4の周期になる)ように、割合Rを1/5(20%)とするのが望ましい。
図2(c)に示すように、重なり幅割合固定制御部56は、重なり幅算出部56aおよび駆動信号生成部56eを備えている。
重なり幅算出部56aは、重なり幅Txを算出するものである。重なり幅算出部56aは、制御切替部53より入力される偏差ΔI、および、電流センサ7より入力される電流信号Iに基づいて、重なり幅Txを算出して、駆動信号生成部56eに出力する。図2(c)に示すように、重なり幅算出部56aは、PI制御部56b、ゲイン算出部56c、および、乗算部56dを備えている。
PI制御部56bは、制御切替部53より入力される偏差ΔIに基づいて、PI制御(比例積分制御)による補償値を算出する。PI制御部56bは、算出した補償値を乗算部56dに出力する。なお、PI制御以外の制御(例えば、PID制御など)を行うようにしてもよい。
ゲイン算出部56cは、PI制御部56bから出力される補償値に乗算するためのゲインGを算出するものである。ゲイン算出部56cは、電流センサ7より入力される電流信号Iと、前回算出した重なり幅Txとから、下記(1)式に基づいて、ゲインGを算出する。パラメータb,c,d(0<b,0<c,0<d)は、適宜設定される。アーク長が長くなってアーク負荷(負荷L)が大きくなると、負荷電流が小さくなるので電流信号Iは小さくなり、アーク長が短くなってアーク負荷が小さくなると、負荷電流が大きくなるので電流信号Iは大きくなる。つまり、下記(1)式の{(Tx−b)/I}は、アーク負荷に応じて変化し、ゲインGは、アーク負荷に対して線形的に変化する。0<cなので、アーク負荷が大きくなるとゲインGは大きくなる。また、ゲインGは、前回の重なり幅Txに応じて大きくなる。ゲイン算出部56cは、算出したゲインGを乗算部56dに出力する。
G=c・{(Tx−b)/I}+d ・・・・ (1)
乗算部56dは、PI制御部56bより入力される補償値に、ゲイン算出部56cより入力されるゲインGを乗算するものである。乗算部56dは、算出結果を重なり幅Txとして、駆動信号生成部56eに出力する。
駆動信号生成部56eは、各駆動信号P1〜P5を生成するものである。駆動信号生成部56eは、乗算部56dより入力される重なり幅Txから割合R(例えば、R=1/5)を除算した値をパルス幅Ton(=Tx/R)として、各駆動信号P1〜P4を生成する。また、駆動信号生成部56eは、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅が重なり幅Txになるように、追従駆動信号P2(P4)の位相を先行駆動信号P1(P3)の位相より遅らせて生成する。位相差は、Ton−Tx=Tx/R−Tx={(1−R)/R}・Txとなる。例えば、R=1/5の場合、位相差は4・Txとなる。
また、駆動信号P5は、駆動信号生成部54bの場合と同様に、駆動信号P1および駆動信号P3に基づいて生成されている(図3参照)。本実施形態においては、スイッチング素子21,23でのスイッチング損失を低減するために、駆動信号P5を駆動信号P1および駆動信号P3に基づいて生成する。なお、スイッチング素子22,24でのスイッチング損失を低減するために、駆動信号P5を駆動信号P2および駆動信号P4に基づいて生成するようにしてもよい。
重なり幅割合固定制御部56が行う重なり幅割合固定制御は、溶接電源装置A1の出力電流に応じて重なり幅Txを算出し、重なり幅Txと固定値である割合Rからパルス幅Tonを算出して、駆動信号のパルス幅で出力を制御するので、パルス幅制御の一種である。しかし、追従駆動信号P2(P4)の位相を先行駆動信号P1(P3)の位相より遅らせ、両者のパルスの重なり幅Txのパルス幅Tonに対する割合を固定する点で、従来のパルス幅制御とは異なる。
なお、重なり幅割合固定制御部56の構成はこれに限定されず、重なり幅割合固定制御を行うための駆動信号P1〜P4、および、補助スイッチング回路8を制御するための駆動信号P5を生成するものであればよい。例えば、上記では、先行駆動信号P1(P3)のパルス幅と追従駆動信号P2(P4)のパルス幅とが同一である場合について説明したが、これに限られない。パルス幅が異なっていても、どちらかのパルス幅に対する重なり幅Txの割合Rが固定されていればよい。例えば、先行駆動信号P1(P3)のパルス幅を追従駆動信号P2(P4)の前回のパルス幅としておいて、追従駆動信号P2(P4)のパルス幅を、重なり幅Txと割合Rから算出するようにしてもよい。また、先行駆動信号P1(P3)のパルス幅を固定値としておいて、追従駆動信号P2(P4)のパルス幅を、重なり幅Txと割合Rから算出するようにしてもよい。
また、上記では、各駆動信号P1〜P4の周期Tが固定である場合について説明したが、これに限られない。例えば、各駆動信号P1〜P4のオフ期間を固定にしておいて、算出された重なり幅Txに応じてパルス幅Tonが変化することで、周期Tが変化するようにしてもよい。また、上記では、先に、重なり幅Txを算出して決定し、算出された重なり幅Txに基づいて、パルス幅Ton(=Tx/R)を算出する場合について説明したが、これに限られない。先に、パルス幅Tonを算出して決定し、算出されたパルス幅Tonに基づいて、重なり幅Tx(=Ton・R))を算出するようにしてもよい。
なお、制御回路5は、アナログ処理を行うようにしてもよいし、デジタル処理を行うようにしてもよい。デジタル処理を行う場合は、制御回路5をマイクロコンピュータなどによって実現し、電流センサ7から入力される電流信号をアナログ/デジタル変換回路でデジタル信号に変換して入力するようにすればよい。
ドライブ回路6は、制御回路5より入力される各駆動信号P1〜P5を、各スイッチング素子21〜24,81を駆動できるレベルに増幅して、出力する。ドライブ回路6の構成は限定されず、パルストランス方式でもよいし、フォトカプラ方式であってもよい。
次に、本実施形態の作用効果について説明する。
本実施形態によると、重なり幅割合固定制御部56は、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅Txの、パルス幅Tonに対する割合を、所定の割合Rに固定する。割合Rを適切に設定することで、溶接電源装置A1の出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎて、アーク切れが発生してしまうことを抑制することができる。本実施形態においては、割合Rを1/5(20%)に設定しているので、電流信号Iの周期が各駆動信号P1〜P4の周期の1/4の周期になっている(図5(b)参照)。したがって、電流信号Iの上昇および下降にかかる時間が最も短くなって、電流信号Iの変動幅が最も小さくなっている。これにより、溶接電源装置A1の出力電流の変動幅を最も低減することができる。
図9は、重なり幅割合固定制御のシミュレーションを行って、図13でのシミュレーションと同程度の出力電流(平均値250[mA])とした時の、溶接電源装置A100の出力電流波形を説明するための図である。
図9において、上の4段は、インバータ回路2のスイッチング素子21〜24にそれぞれ入力される駆動信号P1〜P4の波形を示している。また、5段目は、電流センサ7が検出した電流信号Iの波形を示しており、6段目は、溶接電源装置A1の出力電圧Vの波形を示しており、7段目は、変圧器3の二次側巻線の電圧VTPの波形を示している。なお、補助スイッチング素子81に入力される駆動信号P5の波形の記載は省略している。当該シミュレーションでは、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅Txの、追従駆動信号P2(P4)パルス幅Tonに対する割合が、所定の割合R(30%程度)に固定されている。
図13のシミュレーションにおいて、出力電流Iの変動範囲hが0〜560[mA]であったのに対して、図9のシミュレーションでは、出力電流Iの変動範囲hが60〜500[mA]であった。出力電流Iの変動幅は、約8割程度に低減することができた。また、出力電流Iの最小値が60[mA]なので、アークに流れる電流が不足してアーク切れが発生することを抑制することができる。
また、本実施形態によると、重なり幅割合固定制御部56は、電流信号Iに基づいて、重なり幅算出部56aによって重なり幅Txを算出し、重なり幅Txを割合Rで除算することでパルス幅Tonを算出する。したがって、パルス幅Tonを調整することで出力電流をフィードバック制御しつつ、パルス幅Tonに対する重なり幅Txの割合Rを固定した値とすることができる。
本実施形態によると、重なり幅算出部56aは、電流信号Iと前回算出した重なり幅TxとからゲインGを算出し、PI制御部56bが算出した補償値に当該ゲインGを乗算することで重なり幅Txを算出する。ゲインGは、アーク負荷に対して線形的に変化するので、アーク負荷に応じて重なり幅Txを変化させ、パルス幅Tonを変化させることができる。したがって、短絡時などのアーク負荷が急に小さくなった場合に、パルス幅Tonを小さくすることで、大電流が流れることを抑制することができる。
本実施形態によると、制御回路5は、出力に応じて制御を切り替えることができる。すなわち、制御回路5は、高出力時には、制御切替部53の出力先がPWM制御部54になることでPWM制御を行い、中出力時には、制御切替部53の出力先がPSM制御部55になることで位相シフト制御を行い、低出力時には、制御切替部53の出力先が重なり幅割合固定制御部56になることで重なり幅割合固定制御を行う。これにより、出力に応じた適切な制御を行うことができる。
本実施形態によると、補助スイッチング素子81がスイッチング素子21〜24より先にオフ状態に切り替えられ、補助コンデンサ82の端子間電圧が放電によりゼロまたは極小となったタイミングで、スイッチング素子21〜24がオフ状態に切り替えられる。したがって、スイッチング素子21〜24のターンオフ時のスイッチング損失を低減することができる。また、補助スイッチング素子81がオフ状態に切り替えられるときは、補助コンデンサ82の端子間電圧が直流電源1の出力電圧と同電圧になっているので、補助スイッチング素子81のターンオフ時のスイッチング損失も低減することができる。したがって、インバータ回路2および補助スイッチング回路8でのスイッチング損失が低減され、全体的な省電力化を行うことができる。また、スイッチング損失が低減されることにより、スイッチングによって発生する熱を抑制することができる。
次に、重なり幅割合固定制御部56の変形例について、以下に説明する。
図10(a)は、重なり幅割合固定制御部56の第1の変形例である重なり幅割合固定制御部56’について説明するための図である。図10(a)においては、重なり幅割合固定制御部56(図2(c)参照)と同一または類似の要素には、同一の符号を付している。重なり幅割合固定制御部56’は、先に、一般的なパルス幅制御の手法でPWM信号を生成して、追従駆動信号P2(P4)を先行駆動信号P1(P3)より所定の位相差だけ遅らせて出力するようにしたものである。
図10(a)に示す重なり幅割合固定制御部56’は、PI制御部56bおよび駆動信号生成部56e’を備えている。PI制御部56bは、図2(c)に示すPI制御部56bと同様のものである。
駆動信号生成部56e’は、各駆動信号P1〜P5を生成して、ドライブ回路6に出力するものである。駆動信号生成部56e’は、PI制御部56bより入力される補償値の信号と内部で生成した三角波などのキャリア信号とを比較することでPWM信号を生成する。そして、駆動信号生成部56e’は、生成したPWM信号を先行駆動信号P1(P3)として出力し、生成したPWM信号の位相を遅らせて、追従駆動信号P2(P4)として出力する。位相差は、Ton−Tx=Ton−Ton・R=Ton・(1−R)となる。例えば、R=1/5の場合、位相差は(4/5)・Tonとなる。なお、先行駆動信号P1(P3)と追従駆動信号P2(P4)とで位相をずらすことにより出力が小さくなるので、PWM信号のパルス幅を小さくし過ぎる必要はない。また、駆動信号P5は、駆動信号生成部54bの場合と同様に、駆動信号P1および駆動信号P3に基づいて生成されている(図3参照)。なお、駆動信号P5を、駆動信号P2および駆動信号P4に基づいて生成するようにしてもよい。
第1の変形例によると、重なり幅割合固定制御部56’は、追従駆動信号P2(P4)の位相を先行駆動信号P1(P3)の位相より遅らせ、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅Txの、パルス幅Tonに対する割合を、所定の割合Rに固定する。したがって、第1の変形例においても、第1実施形態と同様の効果を奏することができる。また、第1の変形例によると、重なり幅Txの演算が容易になるという効果を奏することができる。
図10(b)は、重なり幅割合固定制御部56の第2の変形例である重なり幅割合固定制御部56”について説明するための図である。図10(b)においては、重なり幅割合固定制御部56(図2(c)参照)と同一または類似の要素には、同一の符号を付している。重なり幅割合固定制御部56”は、各駆動信号P1〜P4のパルス幅を調整することで出力電流を制御するのではなく、インバータ回路2に入力する直流電圧を調整することで出力電流を制御するようにしたものである。
図10(b)に示す重なり幅割合固定制御部56”は、PI制御部56bおよび駆動信号生成部56e”を備えている。また、溶接電源装置A1の直流電源1(図1参照)が、出力電圧を変化させることができる直流電源1’になっている。PI制御部56bは、図2(c)に示すPI制御部56bと同様のものであるが、算出した補償値を直流電源1’に出力する。
駆動信号生成部56e”は、各駆動信号P1〜P5を生成して、ドライブ回路6に出力するものである。駆動信号生成部56e”は、所定のパルス幅Tonで所定の周波数の各駆動信号P1〜P4を生成する。また、駆動信号生成部56e”は、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅が所定の重なり幅Tx(=Ton・R)になるように、追従駆動信号P2(P4)の位相を先行駆動信号P1(P3)の位相より遅らせて生成する。位相差は、Ton−Tx=Ton−Ton・R=Ton・(1−R)となる。また、駆動信号P5は、駆動信号生成部54bの場合と同様に、駆動信号P1および駆動信号P3に基づいて生成されている(図3参照)。なお、駆動信号P5を、駆動信号P2および駆動信号P4に基づいて生成するようにしてもよい。
直流電源1’は、出力電圧を変化させることができる直流電源であり、PI制御部56bより入力される補償値に応じて、出力電圧を変化させる。つまり、制御回路5は、いわゆる振幅制御を行う。
第2の変形例によると、重なり幅割合固定制御部56”は、追従駆動信号P2(P4)の位相を先行駆動信号P1(P3)の位相より遅らせ、先行駆動信号P1(P3)のパルスと追従駆動信号P2(P4)のパルスとの重なり幅Txの、パルス幅Tonに対する割合を、所定の割合Rに固定する。したがって、第2の変形例においても、第1実施形態と同様の効果を奏することができる。また、振幅制御を行うので、各駆動信号P1〜P4のパルス幅Tonを固定することができる。なお、各駆動信号P1〜P4の周波数を調整することで出力電流を制御する周波数制御を行うようにしてもよい。
第1実施形態においては、出力に応じて、3つの制御を切り替える場合について説明したが、これに限られない。例えば、高出力時および中出力時には位相シフト制御を行い、低出力時には重なり幅割合固定制御を行うようにしてもよい。このような場合を、第2実施形態として、以下に説明する。
図11は、第2実施形態に係る溶接電源装置A2を説明するための図である。図11においては、第1実施形態に係る溶接電源装置A1(図1参照)と同一または類似の要素には、同一の符号を付している。溶接電源装置A2は、PWM制御部54を備えていない点で、第1実施形態に係る溶接電源装置A1と異なる。
制御切替部53は、出力電流設定部51より入力される目標値I*に応じて、減算部52より入力される偏差ΔIを、PSM制御部55または重なり幅割合固定制御部56に出力する。制御切替部53は、目標値I*が予め設定された高出力範囲の場合(高出力時)および中出力範囲の場合(中出力時)、偏差ΔIをPSM制御部55に出力する。また、目標値I*が予め設定された低出力範囲の場合(低出力時)、偏差ΔIを重なり幅割合固定制御部56に出力する。PSM制御部55および重なり幅割合固定制御部56は、偏差ΔIを入力されている間、偏差ΔIに基づいて駆動信号P1〜P5を生成してドライブ回路6に出力する。
第2実施形態によると、制御回路5は、高出力時および中出力時には、制御切替部53の出力先がPSM制御部55になることで位相シフト制御を行い、低出力時には、制御切替部53の出力先が重なり幅割合固定制御部56になることで重なり幅割合固定制御を行う。これにより、出力に応じた適切な制御を行うことができる。また、第2実施形態においても、重なり幅割合固定制御部56が重なり幅割合固定制御を行うので、溶接電源装置A1の出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎて、アーク切れが発生してしまうことを抑制することができる。
また、高出力時にはパルス幅制御を行い、中出力時および低出力時には重なり幅割合固定制御を行うようにしてもよい。また、出力に関係なく、常に、重なり幅割合固定制御を行うようにしてもよい。
上記第1および第2実施形態においては、本発明に係る電源装置を溶接電源装置として用いた場合について説明したが、これに限られない。本発明は、その他の電源装置にも適用することができる。本発明は、出力電流の変動幅を低減して、出力電流を安定化させることに有効であり、特に、低出力に制御する必要がある電源装置において、出力を安定化させる場合に、より有効である。
本発明に係る制御回路、インバータ装置および電源装置は、上述した実施形態に限定されるものではない。本発明に係る制御回路、インバータ装置および電源装置の各部の具体的な構成は、種々に設計変更自在である。