JP2017107964A - Photoelectric conversion element - Google Patents

Photoelectric conversion element Download PDF

Info

Publication number
JP2017107964A
JP2017107964A JP2015240102A JP2015240102A JP2017107964A JP 2017107964 A JP2017107964 A JP 2017107964A JP 2015240102 A JP2015240102 A JP 2015240102A JP 2015240102 A JP2015240102 A JP 2015240102A JP 2017107964 A JP2017107964 A JP 2017107964A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
back surface
photoelectric conversion
conversion element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015240102A
Other languages
Japanese (ja)
Other versions
JP6868957B2 (en
Inventor
亮 尾崎
Akira Ozaki
亮 尾崎
充宏 松下
Mitsuhiro Matsushita
充宏 松下
圭祐 大平
Keisuke Ohira
圭祐 大平
友亮 松野
Tomoaki Matsuno
友亮 松野
貴博 新井
Takahiro Arai
貴博 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015240102A priority Critical patent/JP6868957B2/en
Publication of JP2017107964A publication Critical patent/JP2017107964A/en
Application granted granted Critical
Publication of JP6868957B2 publication Critical patent/JP6868957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

PROBLEM TO BE SOLVED: To provide a double-sided light-receiving photoelectric conversion element, where light is incident from the front and rear surfaces of a semiconductor substrate, and capable of improving the incident efficiency of light to the rear surface while ensuring certain reliability.SOLUTION: A photoelectric conversion element 1 includes a semiconductor substrate 11 having a first conductivity type, a semiconductor layer 12 formed on the front surface of the semiconductor substrate 11 on the Z axis positive direction side, and having a second conductivity type opposite to the first conductivity type, a first electrode 16 formed in contact with the semiconductor layer 12 on the surface of the semiconductor substrate 11, and a second electrode 17 formed on the rear surface of the semiconductor substrate 11 on the Z axis negative direction side. The rear surface of the semiconductor substrate 11 has an irregular shape 110 of arcuate cross section.SELECTED DRAWING: Figure 2

Description

本発明は、光電変換素子に関する。   The present invention relates to a photoelectric conversion element.

下記特許文献1には、シリコン基板の受光面と裏面にテクスチャ構造が形成されたp−n接合型の両面受光型太陽電池セルが開示されている。この両面受光型太陽電池セルは、シリコン基板の表面全体に対して一様にテクスチャ構造が形成され、受光面と裏面におけるテクスチャ構造は略同じ形状を有する。   Patent Document 1 below discloses a pn junction type double-sided light receiving solar cell in which a texture structure is formed on the light receiving surface and the back surface of a silicon substrate. In this double-sided light receiving solar cell, the texture structure is uniformly formed on the entire surface of the silicon substrate, and the texture structure on the light receiving surface and the back surface has substantially the same shape.

特許第5379767号公報Japanese Patent No. 5379767

ところで、上記両面受光型太陽電池セルからなる両面受光型太陽電池モジュールは、受光面と裏面の両面に受光させる場合、両面の出力のバランスを考慮した角度で設置されるため、受光面又は裏面の最大出力を考慮して設置されない。また、両面受光型太陽電池モジュールは、両面から太陽光を受光できるように、両面がガラスで覆われている。そのため、例えば、受光面の最大出力を考慮して設置したとしても、裏面を透過した光を反射させてセルに戻すことが困難であり、反射光による効果は期待できない。また、両面受光型太陽電池セルの裏面側の凹凸構造を限りなく平坦化することで、裏面における反射光による効果によって変換効率をある程度向上させることができる。しかしながら、裏面を平坦化するほどシリコン基板と裏面側の電極との接着強度が低下し、両面受光型太陽電池セルの信頼性が低下する。   By the way, the double-sided light-receiving solar cell module comprising the double-sided light-receiving solar cells is installed at an angle that takes into account the balance of the output on both sides when receiving light on both the light-receiving surface and the back surface. It is not installed in consideration of the maximum output. The double-sided light receiving solar cell module is covered with glass so that sunlight can be received from both sides. Therefore, for example, even if it is installed in consideration of the maximum output of the light receiving surface, it is difficult to reflect the light transmitted through the back surface and return it to the cell, and the effect of the reflected light cannot be expected. Further, by flattening the uneven structure on the back surface side of the double-sided light receiving solar cell, the conversion efficiency can be improved to some extent by the effect of reflected light on the back surface. However, as the back surface is flattened, the adhesive strength between the silicon substrate and the electrode on the back surface decreases, and the reliability of the double-sided light receiving solar cell decreases.

本発明は、半導体基板の表面と裏面の両面から光を入射させる両面受光型の光電変換素子において、一定の信頼性を確保しつつ、裏面への光の入射効率を向上させ得る光電変換素子を提供することを目的とする。   The present invention relates to a double-sided light receiving photoelectric conversion element in which light is incident from both the front and back surfaces of a semiconductor substrate, and a photoelectric conversion element capable of improving light incident efficiency on the back surface while ensuring a certain level of reliability. The purpose is to provide.

本発明の一実施形態における光電変換素子は、第1の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第1の導電型と反対の第2の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第1電極と、前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第2電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の断面は弧状を有する。   A photoelectric conversion element in one embodiment of the present invention is formed on a semiconductor substrate having a first conductivity type and a surface on which light is incident on the semiconductor substrate, and a second conductivity opposite to the first conductivity type. A semiconductor layer having a mold; a first electrode formed in contact with the semiconductor layer on the front surface of the semiconductor substrate; and a rear surface disposed on the opposite side of the surface of the semiconductor substrate to which light is incident. A second electrode formed, wherein the front surface and the back surface of the semiconductor substrate have a concavo-convex shape, and the cross-section of the concavo-convex shape on the back surface has an arc shape.

本発明の実施の形態によれば、半導体基板の両面から光を入射させる両面受光型の光電変換素子において、一定の信頼性を確保しつつ、裏面への光の入射効率を向上させることができる。   According to the embodiment of the present invention, in a double-sided light receiving photoelectric conversion element in which light is incident from both sides of a semiconductor substrate, it is possible to improve light incident efficiency on the back surface while ensuring a certain level of reliability. .

図1の(a)は、実施の形態1による光電変換素子の受光面を模式的に表した平面図である。図1の(b)は、実施の形態1による光電変換素子の裏面を模式的に表した平面図である。FIG. 1A is a plan view schematically showing a light receiving surface of the photoelectric conversion element according to the first embodiment. FIG. 1B is a plan view schematically showing the back surface of the photoelectric conversion element according to the first embodiment. 図2は、図1に示す光電変換素子の断面構造を模式的に表した断面図である。FIG. 2 is a cross-sectional view schematically showing a cross-sectional structure of the photoelectric conversion element shown in FIG. 図3は、実施の形態1による光電変換素子の製造工程を示すフローである。FIG. 3 is a flow showing the manufacturing process of the photoelectric conversion element according to the first embodiment. 図4Aは、図3に示すテクスチャ構造形成工程で用いる基板を示す断面図である。4A is a cross-sectional view showing a substrate used in the texture structure forming step shown in FIG. 図4Bは、図4Aに示す基板の両面にテクスチャ構造が形成された状態を示す断面図である。FIG. 4B is a cross-sectional view illustrating a state in which texture structures are formed on both surfaces of the substrate illustrated in FIG. 4A. 図4Cは、図3に示すpn接合形成工程を示す断面図である。FIG. 4C is a cross-sectional view showing the pn junction formation step shown in FIG. 図4Dは、図3に示すバックエッチング工程を示す断面図である。FIG. 4D is a cross-sectional view showing the back etching step shown in FIG. 図4Eは、図3に示すIon Implantaion工程及びシリコン酸化膜形成工程を示す断面図である。4E is a cross-sectional view showing the Ion Implantation process and the silicon oxide film forming process shown in FIG. 図4Fは、図3に示す反射防止膜形成工程を示す断面図である。4F is a cross-sectional view showing the antireflection film forming step shown in FIG. 図4Gは、図3に示す電極形成工程を示す断面図である。FIG. 4G is a cross-sectional view showing the electrode formation step shown in FIG. 図5Aは、実施の形態1による光電変換素子と比較例1、2との特性を測定した結果を示す表である。FIG. 5A is a table showing results of measuring characteristics of the photoelectric conversion element according to Embodiment 1 and Comparative Examples 1 and 2. 図5Bは、裏面の削り量が異なる半導体基板の裏面の平面と断面の写真画像である。FIG. 5B is a photographic image of a plane and a cross section of the back surface of a semiconductor substrate having a different amount of cutting on the back surface. 図6の(a)は、図5Aに示す裏面表面積比と短絡電流密度との関係を表すグラフである。図6の(b)は、図5Aに示す裏面表面積比と変換効率との関係を表すグラフである。FIG. 6A is a graph showing the relationship between the back surface area ratio and the short-circuit current density shown in FIG. 5A. FIG. 6B is a graph showing the relationship between the back surface area ratio and the conversion efficiency shown in FIG. 5A. 図7は、実施の形態1と実施の形態2による各光電変換素子の特性を測定した結果を示す表である。FIG. 7 is a table showing the results of measuring the characteristics of the photoelectric conversion elements according to the first and second embodiments. 図8は、実施の形態1と実施の形態3による各光電変換素子の特性を測定した結果を示す表である。FIG. 8 is a table showing the results of measuring the characteristics of the photoelectric conversion elements according to the first and third embodiments. 図9は、実施の形態1、実施の形態2、実施の形態4による各光電変換素子の特性を測定した結果を示す表である。FIG. 9 is a table showing the results of measuring the characteristics of the photoelectric conversion elements according to the first embodiment, the second embodiment, and the fourth embodiment. 図10は、実施の形態5による光電変換素子の断面構造を模式的に表した断面図である。FIG. 10 is a cross-sectional view schematically showing a cross-sectional structure of the photoelectric conversion element according to the fifth embodiment.

本発明の一実施形態における光電変換素子は、第1の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第1の導電型と反対の第2の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第1電極と、前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第2電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の断面は弧状を有する(第1の構成)。   A photoelectric conversion element in one embodiment of the present invention is formed on a semiconductor substrate having a first conductivity type and a surface on which light is incident on the semiconductor substrate, and a second conductivity opposite to the first conductivity type. A semiconductor layer having a mold; a first electrode formed in contact with the semiconductor layer on the front surface of the semiconductor substrate; and a rear surface disposed on the opposite side of the surface of the semiconductor substrate to which light is incident. A second electrode formed, wherein the front surface and the back surface of the semiconductor substrate have a concavo-convex shape, and a cross-section of the concavo-convex shape on the back surface has an arc shape (first configuration).

第1の構成によれば、半導体基板の表面と裏面に凹凸形状を有する光電変換素子において、半導体基板の裏面の凹凸形状の断面は弧状を有する。そのため、半導体基板の裏面の凹凸形状が弧状でない場合と比べ、裏面に反射光を効率良く取り込むことができる。また、裏面に凹凸形状が形成されていない場合と比べて第2電極が剥離しにくく、一定の信頼性を確保することができる。   According to the first configuration, in the photoelectric conversion element having the uneven shape on the front surface and the back surface of the semiconductor substrate, the uneven surface of the back surface of the semiconductor substrate has an arc shape. Therefore, compared with the case where the uneven shape on the back surface of the semiconductor substrate is not an arc shape, the reflected light can be efficiently taken into the back surface. Moreover, compared with the case where uneven | corrugated shape is not formed in the back surface, a 2nd electrode is hard to peel, and fixed reliability can be ensured.

第1の構成において、前記裏面における前記凹凸形状の少なくとも凹部の断面は弧状を有することとしてもよい(第2の構成)。   In the first configuration, at least the cross section of the concave portion of the concave-convex shape on the back surface may have an arc shape (second configuration).

第2の構成によれば、裏面における凹部は弧状を有するため、本構成を備えていない場合と比べ、裏面に反射光を効率良く取り込むことができる。   According to the 2nd structure, since the recessed part in a back surface has an arc shape, compared with the case where this structure is not provided, reflected light can be taken in into a back surface efficiently.

本発明の一実施形態における光電変換素子は、第1の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第1の導電型と反対の第2の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第1電極と、前記半導体基板において、前記表面の反対側であって、光が入射される裏面に形成された第2電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の表面積は、前記表面における前記凹凸形状の表面積よりも小さい(第3の構成)。   A photoelectric conversion element in one embodiment of the present invention is formed on a semiconductor substrate having a first conductivity type and a surface on which light is incident on the semiconductor substrate, and a second conductivity opposite to the first conductivity type. A semiconductor layer having a mold; a first electrode formed in contact with the semiconductor layer on the front surface of the semiconductor substrate; and a back surface of the semiconductor substrate opposite to the front surface on which light is incident. A surface of the semiconductor substrate having a concavo-convex shape, and a surface area of the concavo-convex shape on the back surface is smaller than a surface area of the concavo-convex shape on the front surface (first 3 configuration).

第3の構成によれば、半導体基板の表面と裏面に凹凸形状を有する光電変換素子において、裏面における凹凸形状の表面積は、表面における凹凸形状の表面積より小さいため、裏面の凹凸形状は表面の凹凸形状よりもなだらかである。そのため、裏面の凹凸形状の表面積が表面と同等である場合と比べ、裏面において反射光を効率良く取り込むことができる。また、裏面には凹凸形状が形成されているため、裏面に凹凸形状が形成されていない場合と比べて第2電極が剥離しにくく、一定の信頼性を確保することができる。   According to the third configuration, in the photoelectric conversion element having the concavo-convex shape on the front surface and the back surface of the semiconductor substrate, the concavo-convex shape surface area on the back surface is smaller than the concavo-convex shape surface area on the front surface. It is gentler than the shape. Therefore, compared with the case where the uneven surface area of the back surface is equivalent to that of the front surface, the reflected light can be efficiently captured on the back surface. In addition, since the concavo-convex shape is formed on the back surface, the second electrode is less likely to peel compared to the case where the concavo-convex shape is not formed on the back surface, and certain reliability can be ensured.

第1から第3のいずれかの構成において、前記半導体基板における前記凹凸形状を有する一の面の表面積を面積X、当該半導体基板の平面積を面積Sとしたとき、前記裏面における前記面積Sに対する前記面積Xの割合を示す表面積比Y(=X/S)は、1.11より大きく、1.90未満であることとしてもよい(第4の構成)。   In any one of the first to third configurations, when the surface area of one surface of the semiconductor substrate having the concavo-convex shape is an area X, and the plane area of the semiconductor substrate is an area S, the area S on the back surface is The surface area ratio Y (= X / S) indicating the ratio of the area X may be greater than 1.11 and less than 1.90 (fourth configuration).

第4の構成によれば、裏面の凹凸形状の表面積比が1.11以下、又は1.90以上である場合と比べ、裏面における第2電極の一定の接着強度を確保しつつ、裏面における入射効率を向上させることができる。   According to the fourth configuration, compared with the case where the surface area ratio of the concavo-convex shape on the back surface is 1.11 or less, or 1.90 or more, while maintaining a certain adhesive strength of the second electrode on the back surface, incidence on the back surface Efficiency can be improved.

第1から第4のいずれかの構成において、前記半導体基板の裏面と接するように形成された反射防止膜をさらに備え、前記第2電極は、前記反射防止膜を貫通して前記半導体基板の裏面に設けられ、前記反射防止膜の膜厚は、100nm以上、120nm未満であることとしてもよい(第5の構成)。   In any of the first to fourth configurations, the semiconductor substrate further includes an antireflection film formed so as to be in contact with the back surface of the semiconductor substrate, and the second electrode penetrates the antireflection film and is formed on the back surface of the semiconductor substrate. The antireflection film may have a thickness of 100 nm or more and less than 120 nm (fifth configuration).

第5の構成によれば、反射防止膜の膜厚が100nm未満、又は120nm以上である場合と比べ、反射防止膜に第2電極をファイヤースルーさせて半導体基板の裏面に第2電極を適切に接続することができ、変換効率を向上させることができる。   According to the fifth configuration, compared with the case where the film thickness of the antireflection film is less than 100 nm or 120 nm or more, the second electrode is fired through the antireflection film so that the second electrode is appropriately placed on the back surface of the semiconductor substrate. It is possible to connect, and the conversion efficiency can be improved.

第1から第5のいずれかの構成において、前記半導体基板の裏面における前記第2電極の占有率は、9.0%未満であることとしてもよい(第6の構成)。   In any of the first to fifth configurations, the occupation ratio of the second electrode on the back surface of the semiconductor substrate may be less than 9.0% (sixth configuration).

第6の構成によれば、第2電極の占有率が9.0%以上である場合と比べ、半導体基板の裏面における受光量を向上さるとともに、効率的に集電することができる。   According to the sixth configuration, the amount of received light on the back surface of the semiconductor substrate can be improved and current can be collected efficiently compared to the case where the occupation ratio of the second electrode is 9.0% or more.

第1から第6のいずれかの構成において、前記半導体基板の裏面に接して形成され、前記第2電極と接続された、前記第1の導電型を有する不純物拡散層をさらに備えることとしてもよい(第7の構成)。   In any one of the first to sixth configurations, the semiconductor substrate may further include an impurity diffusion layer having the first conductivity type formed in contact with the back surface of the semiconductor substrate and connected to the second electrode. (Seventh configuration).

第6の構成によれば、不純物拡散層によりキャリアの収集効率を向上させることができる。   According to the sixth configuration, the carrier collection efficiency can be improved by the impurity diffusion layer.

第1から第7のいずれかの構成において、前記半導体基板における前記表面と前記裏面の少なくとも一方の面と接するように形成されたパッシベーション膜をさらに備えることとしてもよい(第8の構成)。   In any one of the first to seventh configurations, a passivation film formed so as to be in contact with at least one of the front surface and the back surface of the semiconductor substrate may be further provided (eighth configuration).

第8の構成によれば、半導体基板の表面と裏面の少なくとも一方の面におけるキャリアの再結合による消滅を低減することができる。   According to the eighth configuration, annihilation due to carrier recombination on at least one of the front surface and the back surface of the semiconductor substrate can be reduced.

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated. In addition, in order to make the explanation easy to understand, in the drawings referred to below, the configuration is shown in a simplified or schematic manner, or some components are omitted. Further, the dimensional ratio between the constituent members shown in each drawing does not necessarily indicate an actual dimensional ratio.

本発明において、半導体基板の表面に形成される半導体層は、半導体基板の表面から不純物が拡散され半導体基板内に形成された半導体層および半導体基板の表面に成膜された半導体層の両方を含むものである。   In the present invention, the semiconductor layer formed on the surface of the semiconductor substrate includes both the semiconductor layer formed in the semiconductor substrate by diffusing impurities from the surface of the semiconductor substrate and the semiconductor layer formed on the surface of the semiconductor substrate. It is a waste.

[実施の形態1]
図1の(a)は、本発明の光電変換素子の受光面(表面)側の平面を模式的に表した図であり、図1の(b)は、本発明の光電変換素子の裏面側の平面を模式的に表した図である。図2は、図1の(a)(b)に示す光電変換素子のY軸方向の切断面を模式的に表した断面図である。以下、図1及び図2を用いて光電変換素子の構成について説明する。
[Embodiment 1]
1A is a diagram schematically showing a plane on the light receiving surface (front surface) side of the photoelectric conversion element of the present invention, and FIG. 1B is a back surface side of the photoelectric conversion element of the present invention. It is the figure which represented the plane of this. FIG. 2 is a cross-sectional view schematically showing a cut surface in the Y-axis direction of the photoelectric conversion element shown in FIGS. Hereinafter, the configuration of the photoelectric conversion element will be described with reference to FIGS.

図2に示すように、光電変換素子1は、半導体基板11と、p型半導体層12と、裏面電界層13と、反射防止膜14、15と、電極16、17とを備える。   As shown in FIG. 2, the photoelectric conversion element 1 includes a semiconductor substrate 11, a p-type semiconductor layer 12, a back surface electric field layer 13, antireflection films 14 and 15, and electrodes 16 and 17.

半導体基板11は、例えば、n型単結晶シリコン基板からなる。半導体基板11は、Z軸正方向側に配置されている受光面全体に凹凸形状100を有するテクスチャが形成され、受光面と反対側(Z軸負方向側)の裏面全体に凹凸形状110を有するテクスチャが形成されている。図2に示すように、受光面における凹凸形状100はその断面がピラミッド形状(非弧状)であるのに対し、裏面における凹凸形状110の断面は弧状である。   The semiconductor substrate 11 is made of, for example, an n-type single crystal silicon substrate. The semiconductor substrate 11 has a texture having a concavo-convex shape 100 on the entire light-receiving surface arranged on the Z-axis positive direction side, and has a concavo-convex shape 110 on the entire back surface opposite to the light-receiving surface (Z-axis negative direction side). A texture is formed. As shown in FIG. 2, the uneven shape 100 on the light receiving surface has a pyramid shape (non-arc shape), whereas the uneven shape 110 on the back surface has an arc shape.

p型半導体層12は、半導体基板11の受光面に接して形成されている。p型半導体層12は、ボロンを含み、約0.6μm程度の膜厚を有する。   The p-type semiconductor layer 12 is formed in contact with the light receiving surface of the semiconductor substrate 11. The p-type semiconductor layer 12 contains boron and has a thickness of about 0.6 μm.

裏面電界層13は、半導体基板11の裏面に接して形成されている。裏面電界層13は、リンを含み、約0.5μm程度の膜厚を有する。   The back surface electric field layer 13 is formed in contact with the back surface of the semiconductor substrate 11. The back surface electric field layer 13 contains phosphorus and has a film thickness of about 0.5 μm.

反射防止膜14は、p型半導体層12に接して形成されている。反射防止膜14は、シリコン酸化膜とシリコン窒化膜とが積層されて構成され、約85nm程度の膜厚を有する。シリコン酸化膜は、p型半導体層12に接して形成され、シリコン窒化膜は、シリコン酸化膜に接して形成される。   The antireflection film 14 is formed in contact with the p-type semiconductor layer 12. The antireflection film 14 is formed by laminating a silicon oxide film and a silicon nitride film, and has a thickness of about 85 nm. The silicon oxide film is formed in contact with the p-type semiconductor layer 12, and the silicon nitride film is formed in contact with the silicon oxide film.

反射防止膜15は、裏面電界層13に接して形成されている。反射防止膜15は、シリコン酸化膜とシリコン窒化膜とが積層されて構成され、約100nm程度の膜厚を有する。シリコン酸化膜は、裏面電界層13に接して形成され、シリコン窒化膜は、シリコン酸化膜に接して形成される。   The antireflection film 15 is formed in contact with the back surface electric field layer 13. The antireflection film 15 is formed by laminating a silicon oxide film and a silicon nitride film, and has a thickness of about 100 nm. The silicon oxide film is formed in contact with the back surface electric field layer 13, and the silicon nitride film is formed in contact with the silicon oxide film.

電極16は、図1の(a)に示すように、バスバー電極161及びフィンガー電極162を有する。電極16は、例えば、銀やアルミニウム等の金属を含み、図2に示すように、反射防止膜14を貫通し、p型半導体層12に接して形成されている。   The electrode 16 includes a bus bar electrode 161 and a finger electrode 162 as shown in FIG. The electrode 16 includes, for example, a metal such as silver or aluminum, and is formed in contact with the p-type semiconductor layer 12 through the antireflection film 14 as shown in FIG.

電極17は、図1の(b)に示すように、バスバー電極171及びフィンガー電極172を有する。電極17は、例えば、銀等の金属を含み、図2に示すように、反射防止膜15を貫通し、裏面電界層13に接して形成されている。   The electrode 17 includes a bus bar electrode 171 and a finger electrode 172 as shown in FIG. The electrode 17 includes, for example, a metal such as silver, and is formed in contact with the back surface electric field layer 13 through the antireflection film 15 as shown in FIG.

(製造方法)
次に、光電変換素子1の製造方法について説明する。図3は、光電変換素子1の製造工程を示すフローであり、図4A〜4Gは、図3に示す各工程を模式的に表した断面図である。以下、図3、及び図4A〜4Gを用いて各工程について具体的に説明する。
(Production method)
Next, the manufacturing method of the photoelectric conversion element 1 is demonstrated. FIG. 3 is a flow showing a manufacturing process of the photoelectric conversion element 1, and FIGS. 4A to 4G are cross-sectional views schematically showing the processes shown in FIG. Hereinafter, each process is demonstrated concretely using FIG. 3 and FIG.

図3のステップS1のテクスチャ構造形成工程において、まず、15.6cm×15.6cm(243.36cm)の半導体基板10を用意する(図4A参照)。なお、半導体基板10の平面の形状や面積はこれに限らない。そして、半導体基板10の受光面及び裏面を、アルカリ性のエッチング液を用いてウェットエッチングする。具体的には、エッチング液として、2.5%の水酸化カリウム水溶液に添加剤を加えたアルカリ溶液を用い、このアルカリ溶液を80℃に保ち、半導体基板10を約20分間浸漬させる。その後、半導体基板10を酸溶液で中和し、純水及び温水を用いて十分に洗浄する。これにより、基板全体に、ピラミッド構造を有する凹凸形状100が形成された半導体基板10aが形成される(図4B参照)。 In the texture structure forming process in step S1 of FIG. 3, first, a 15.6 cm × 15.6 cm (243.36 cm 2 ) semiconductor substrate 10 is prepared (see FIG. 4A). The planar shape and area of the semiconductor substrate 10 are not limited to this. Then, the light receiving surface and the back surface of the semiconductor substrate 10 are wet etched using an alkaline etching solution. Specifically, an alkaline solution obtained by adding an additive to a 2.5% potassium hydroxide aqueous solution is used as an etching solution, and the alkaline solution is kept at 80 ° C., and the semiconductor substrate 10 is immersed for about 20 minutes. Thereafter, the semiconductor substrate 10 is neutralized with an acid solution and sufficiently washed with pure water and warm water. Thereby, the semiconductor substrate 10a in which the concavo-convex shape 100 having the pyramid structure is formed on the entire substrate is formed (see FIG. 4B).

続いて、ステップS2のpn接合形成工程において、三臭化ホウ素(BBr)を拡散材料として用い、950℃以上に設定された石英チューブ炉に、半導体基板10aをセットする。石英チューブ炉には、1枚ずつ半導体基板10aをセットしてもよいし、2枚重ねてセットしてもよい。2枚重ねてセットする場合には、重ね合わされている面を裏面側とする。そして、石英チューブ炉にて半導体基板10aを約30分間熱処理し、半導体基板10aの表面全体にボロンを気相拡散させる。なお、p型半導体層12の形成方法は上記気相拡散法に限らず、ボロン(B)を含む塗布液を、半導体基板10aの受光面に塗布して熱処理する塗布拡散法を用いてもよいし、イオン注入法を用い、半導体基板10aの表面にボロンイオンを打ち込んでもよい。これにより、半導体基板10aの表面全体にp型半導体層12が形成される(図4C参照)。このときのシート抵抗は約60Ω/□である。 Subsequently, in the pn junction formation step of Step S2, the semiconductor substrate 10a is set in a quartz tube furnace set to 950 ° C. or higher using boron tribromide (BBr 3 ) as a diffusion material. In the quartz tube furnace, the semiconductor substrates 10a may be set one by one, or two may be stacked and set. When two sheets are stacked and set, the overlapped surface is the back side. Then, the semiconductor substrate 10a is heat-treated for about 30 minutes in a quartz tube furnace, and boron is vapor-phase diffused over the entire surface of the semiconductor substrate 10a. The method for forming the p-type semiconductor layer 12 is not limited to the vapor phase diffusion method, and a coating diffusion method in which a coating solution containing boron (B) is applied to the light receiving surface of the semiconductor substrate 10a and heat-treated may be used. Alternatively, boron ions may be implanted into the surface of the semiconductor substrate 10a using an ion implantation method. Thereby, the p-type semiconductor layer 12 is formed on the entire surface of the semiconductor substrate 10a (see FIG. 4C). The sheet resistance at this time is about 60Ω / □.

なお、p型半導体層12の形成時に、p型半導体層12上にガラス層(BSG:Boron Silicate Glass)が形成されるため、p型半導体層12の形成後、BSG層を、フッ化水素酸水溶液を用いて除去する。   In addition, since a glass layer (BSG: Boron Silicate Glass) is formed on the p-type semiconductor layer 12 when the p-type semiconductor layer 12 is formed, the BSG layer is converted to hydrofluoric acid after the p-type semiconductor layer 12 is formed. Remove with aqueous solution.

次に、ステップS3のバックエッチング工程において、半導体基板10aの裏面に形成されたp型半導体層12を除去する。具体的には、半導体基板10aの受光面を純水等で覆うことによってエッチング溶液から保護し、半導体基板10aの裏面がフッ化水素酸溶液と硝酸溶液の混合溶液に浸漬するように半導体基板10aを搬送する。この例において、混合溶液の混合比率は、例えば、フッ化水素酸:硝酸:純水=1:7:3である。そして、混合溶液でエッチング後、半導体基板10aに形成された多孔質シリコン層(ステイン層)を薄いアルカリ溶液で除去し、再び酸溶液(フッ化水素酸水溶液等)で中和し、水洗及び乾燥させる。これにより、半導体基板10aの裏面に形成されたp型半導体層12が除去されるとともに、半導体基板10aの裏面における凹凸形状100が削られ、半導体基板11の裏面に凹凸形状110が形成される(図4D参照)。つまり、半導体基板11の裏面に形成される凹凸形状110は、凹凸形状100のピラミッド構造の頂点部分が削られ、凹凸形状100よりも尖度が小さく、その断面が弧状となる。本実施の形態では、裏面における凹凸形状100の削り量を、半導体基板11の搬送速度を制御することで調整するが、フッ化水素酸と硝酸の混合比を調整することで削り量を調整してもよい。   Next, in the back etching process of step S3, the p-type semiconductor layer 12 formed on the back surface of the semiconductor substrate 10a is removed. Specifically, the semiconductor substrate 10a is protected from the etching solution by covering the light receiving surface of the semiconductor substrate 10a with pure water or the like, and the back surface of the semiconductor substrate 10a is immersed in a mixed solution of hydrofluoric acid solution and nitric acid solution. Transport. In this example, the mixing ratio of the mixed solution is, for example, hydrofluoric acid: nitric acid: pure water = 1: 7: 3. Then, after etching with the mixed solution, the porous silicon layer (stain layer) formed on the semiconductor substrate 10a is removed with a thin alkaline solution, neutralized again with an acid solution (hydrofluoric acid aqueous solution, etc.), washed with water and dried. Let As a result, the p-type semiconductor layer 12 formed on the back surface of the semiconductor substrate 10a is removed, the uneven shape 100 on the back surface of the semiconductor substrate 10a is scraped, and the uneven shape 110 is formed on the back surface of the semiconductor substrate 11 ( (See FIG. 4D). That is, the concavo-convex shape 110 formed on the back surface of the semiconductor substrate 11 has the apex portion of the pyramidal structure of the concavo-convex shape 100 cut away, has a kurtosis smaller than the concavo-convex shape 100, and has a cross-section of an arc shape. In this embodiment, the amount of shaving of the concavo-convex shape 100 on the back surface is adjusted by controlling the transport speed of the semiconductor substrate 11, but the amount of shaving is adjusted by adjusting the mixing ratio of hydrofluoric acid and nitric acid. May be.

従って、裏面に形成された凹凸形状110は、受光面に形成された凹凸形状100よりも凹凸がなだらかになるため、凹凸形状110が形成された裏面の表面積は、凹凸形状100が形成された受光面の表面積よりも小さくなっている。また、半導体基板11の一の面の平面積をS、凹凸形状が形成されている場合の表面積をXとし、平面積Sに対する表面積Xの割合を表面積比Y(=X/S)とした場合、半導体基板11の裏面の表面積比Yは、受光面の表面積比Yよりも小さい。   Accordingly, since the uneven shape 110 formed on the back surface is smoother than the uneven shape 100 formed on the light receiving surface, the surface area of the back surface on which the uneven shape 110 is formed is the light receiving surface on which the uneven shape 100 is formed. It is smaller than the surface area of the surface. Further, when the plane area of one surface of the semiconductor substrate 11 is S, the surface area when the irregular shape is formed is X, and the ratio of the surface area X to the plane area S is the surface area ratio Y (= X / S). The surface area ratio Y of the back surface of the semiconductor substrate 11 is smaller than the surface area ratio Y of the light receiving surface.

次に、ステップS4のIon Implantation工程において、イオン注入法により、半導体基板11の裏面側にリン(P)を打ち込む。この例では、加速エネルギーを10keV、ドーズ量を3.2×1015cm-2とする条件を用いて、イオン注入を行った。なお、この条件は、次工程のシリコン酸化膜形成時のアニール温度によって異なるが、裏面電界層13が最適なシート抵抗値になるような条件を任意で選択すればよい。 Next, in the Ion Implantation process of step S4, phosphorus (P) is implanted into the back surface side of the semiconductor substrate 11 by ion implantation. In this example, ion implantation was performed using the conditions where the acceleration energy was 10 keV and the dose was 3.2 × 10 15 cm −2 . This condition varies depending on the annealing temperature at the time of forming the silicon oxide film in the next step, but a condition that allows the back surface electric field layer 13 to have an optimum sheet resistance value may be arbitrarily selected.

そして、半導体基板11の裏面側にリン(P)を打ち込んだ後、半導体基板11を、アンモニア水素水と過酸化水素水の混合液を用いてSC1洗浄し、その後、希フッ酸を用いてHF洗浄を行う。   Then, after implanting phosphorus (P) into the back surface side of the semiconductor substrate 11, the semiconductor substrate 11 is SC1 cleaned using a mixed solution of ammonia hydrogen water and hydrogen peroxide solution, and then HF using dilute hydrofluoric acid. Wash.

続いて、ステップS5のシリコン酸化膜形成工程において、洗浄された半導体基板11を熱酸化する。この例では、約850℃で30分間の熱酸化処理を行った。これにより、半導体基板11の裏面に打ち込まれたリン(P)が活性化して、裏面電界層(BSF層)13が形成されるとともに、半導体基板11の受光面と裏面側にそれぞれシリコン酸化膜14a、15aが形成される(図4E参照)。このときの裏面電界層13のシート抵抗は、40Ω/□である。裏面電界層13の形成方法は、上記した方法以外に、塩化ホスホリル(POCl)を用いた気相拡散法や、PSG溶液を用いた塗布拡散法を用いてもよい。これらの方法を用いる場合には、半導体基板11の受光面を保護する必要がある。 Subsequently, the cleaned semiconductor substrate 11 is thermally oxidized in the silicon oxide film forming step in step S5. In this example, thermal oxidation treatment was performed at about 850 ° C. for 30 minutes. As a result, phosphorus (P) implanted on the back surface of the semiconductor substrate 11 is activated to form a back surface field layer (BSF layer) 13 and silicon oxide films 14a on the light receiving surface and the back surface side of the semiconductor substrate 11, respectively. 15a are formed (see FIG. 4E). At this time, the sheet resistance of the back surface electric field layer 13 is 40Ω / □. As a method of forming the back surface electric field layer 13, a vapor phase diffusion method using phosphoryl chloride (POCl 3 ) or a coating diffusion method using a PSG solution may be used in addition to the above method. When these methods are used, it is necessary to protect the light receiving surface of the semiconductor substrate 11.

次に、ステップS6の反射防止膜形成工程において、プラズマCVD法により、シランガス及びアンモニアガスを用い、半導体基板11の受光面に形成されたシリコン酸化膜14aの上に、シリコン窒化膜14bを形成する。その後、半導体基板11の裏面に形成されたシリコン酸化膜15aの上に、シリコン窒化膜15bを形成する。これにより、半導体基板11の受光面に、シリコン酸化膜14aとシリコン窒化膜14bとが積層された反射防止膜14が形成され、半導体基板11の裏面に、シリコン酸化膜15aとシリコン窒化膜15bとが積層された反射防止膜15が形成される(図4F参照)。   Next, in the antireflection film forming process in step S6, a silicon nitride film 14b is formed on the silicon oxide film 14a formed on the light receiving surface of the semiconductor substrate 11 by using a silane gas and an ammonia gas by a plasma CVD method. . Thereafter, a silicon nitride film 15 b is formed on the silicon oxide film 15 a formed on the back surface of the semiconductor substrate 11. Thus, the antireflection film 14 in which the silicon oxide film 14a and the silicon nitride film 14b are laminated is formed on the light receiving surface of the semiconductor substrate 11, and the silicon oxide film 15a and the silicon nitride film 15b are formed on the back surface of the semiconductor substrate 11. Is formed (see FIG. 4F).

この例において、受光面と裏面におけるシリコン酸化膜とシリコン窒化膜とを合わせた反射防止膜14、15の総膜厚はそれぞれ、約85nmと約100nmである。なお、この例では、受光面と裏面とで組成比が同じシリコン窒化膜を形成したが、組成比が互いに異なるシリコン窒化膜を成膜してもよい。   In this example, the total film thickness of the antireflection films 14 and 15 including the silicon oxide film and the silicon nitride film on the light receiving surface and the back surface is about 85 nm and about 100 nm, respectively. In this example, the silicon nitride films having the same composition ratio are formed on the light receiving surface and the back surface, but silicon nitride films having different composition ratios may be formed.

続いて、ステップS7の電極形成工程において、例えばスクリーン印刷法により、銀を含む導電性ペーストを反射防止膜14、15の上に印刷する。この例では、半導体基板11の受光面側の反射防止膜14の上に、銀粉末、アルミニウム粉末、ガラスフリット、樹脂、及び有機溶媒等を含む導電性ペーストを印刷する。一方、半導体基板11の裏面側の反射防止膜15の上には、銀粉末、ガラスフリット、樹脂、及び有機溶媒等を含み、アルミニウムを含まない導電性ペーストを印刷する。   Subsequently, in the electrode forming step of step S7, a conductive paste containing silver is printed on the antireflection films 14 and 15 by, for example, a screen printing method. In this example, a conductive paste containing silver powder, aluminum powder, glass frit, resin, organic solvent and the like is printed on the antireflection film 14 on the light receiving surface side of the semiconductor substrate 11. On the other hand, on the antireflection film 15 on the back surface side of the semiconductor substrate 11, a conductive paste containing silver powder, glass frit, resin, organic solvent, etc. and not containing aluminum is printed.

そして、半導体基板11の両面に導電性ペーストを印刷した後、乾燥させ、700℃以上で焼成する。焼成によって、半導体基板11の受光面に印刷された導電性ペーストは、反射防止膜14をファイヤースルーし、p型半導体層12と電気的に接続される。また、半導体基板11の裏面に印刷された導電性ペーストは、反射防止膜15をファイヤースルーし、裏面電界層13と電気的に接続される。これにより、半導体基板11の受光面に電極16が形成され、裏面に電極17が形成される(図4G参照)。なお、電極16、17を形成する方法は上記方法に限らない。例えば、反射防止膜14、15をエッチングペーストやレーザを用いてパターニングして開口部を設け、その上に導電性ペーストを印刷して電極16、17を焼成してもよい。   And after printing an electrically conductive paste on both surfaces of the semiconductor substrate 11, it is made to dry and baked at 700 degreeC or more. The conductive paste printed on the light receiving surface of the semiconductor substrate 11 by firing passes through the antireflection film 14 and is electrically connected to the p-type semiconductor layer 12. Further, the conductive paste printed on the back surface of the semiconductor substrate 11 fires through the antireflection film 15 and is electrically connected to the back surface electric field layer 13. Thereby, the electrode 16 is formed on the light receiving surface of the semiconductor substrate 11, and the electrode 17 is formed on the back surface (see FIG. 4G). In addition, the method of forming the electrodes 16 and 17 is not restricted to the said method. For example, the antireflection films 14 and 15 may be patterned using an etching paste or a laser to provide openings, and a conductive paste may be printed thereon to fire the electrodes 16 and 17.

この例では、図1の(a)に示すように、電極16は、3本のバスバー電極161と100本のフィンガー電極162とで構成されている。バスバー電極161の幅は約1.5mm、フィンガー電極162の幅は約0.05mm、バスバー電極161及びフィンガー電極162の高さは約0.02mmである。一方、電極17は、図1の(b)に示すように、3本のバスバー電極171と70本のフィンガー電極172とで構成されている。バスバー電極171の幅は約2.5mm、フィンガー電極172の幅は約0.1mm、バスバー電極171及びフィンガー電極172の高さは約0.025mmである。   In this example, as shown in FIG. 1A, the electrode 16 includes three bus bar electrodes 161 and 100 finger electrodes 162. The width of the bus bar electrode 161 is about 1.5 mm, the width of the finger electrode 162 is about 0.05 mm, and the height of the bus bar electrode 161 and the finger electrode 162 is about 0.02 mm. On the other hand, the electrode 17 includes three bus bar electrodes 171 and 70 finger electrodes 172 as shown in FIG. The bus bar electrode 171 has a width of about 2.5 mm, the finger electrode 172 has a width of about 0.1 mm, and the bus bar electrode 171 and the finger electrode 172 have a height of about 0.025 mm.

ここで、半導体基板11の搬送速度を変化させて、裏面のテクスチャ構造の削り量を0.05g、0.15g、0.25g、0.50gとして裏面の表面積比Yが各々異なる光電変換素子を作製し、各表面積比の光電変換素子の裏面の概略断面と、その特性を測定した結果とを図5Aに示す。また、図5Aにおいて、本実施の形態に係る光電変換素子の比較例として、比較例1、2の光電変換素子の裏面の概略断面とその特性を測定した結果とを併せて示す。なお、図5Aにおける削り量、裏面表面積比、及び接着強度を除く各特性値は、比較例1の各特性値を基準(1.000)とした値である。   Here, by changing the transport speed of the semiconductor substrate 11, the photoelectric conversion elements having different surface area ratios Y on the back surface with 0.05 g, 0.15 g, 0.25 g, and 0.50 g on the back surface texture structure shaving amounts, respectively. FIG. 5A shows a schematic cross section of the back surface of the photoelectric conversion element manufactured and measured for each surface area ratio, and results of measuring the characteristics thereof. Moreover, in FIG. 5A, the comparative example of the photoelectric conversion element which concerns on this Embodiment is shown together with the result of having measured the schematic cross section of the back surface of the photoelectric conversion element of Comparative Examples 1 and 2, and its characteristic. In addition, each characteristic value except the amount of shaving, back surface area ratio, and adhesive strength in FIG. 5A is a value based on each characteristic value of Comparative Example 1 (1.000).

比較例1は、実施の形態1の光電変換素子1よりも裏面の表面積比Yが大きい光電変換素子の例であり、比較例2は、実施の形態1の光電変換素子1よりも裏面の表面積比Yが小さい光電変換素子の例である。比較例1、2の光電変換素子は、以下のようにして形成されている。   Comparative Example 1 is an example of a photoelectric conversion element having a larger surface area ratio Y on the back surface than that of the photoelectric conversion element 1 of Embodiment 1, and Comparative Example 2 is a surface area of the back surface of the photoelectric conversion element 1 of Embodiment 1. This is an example of a photoelectric conversion element having a small ratio Y. The photoelectric conversion elements of Comparative Examples 1 and 2 are formed as follows.

(比較例1)
まず、実施の形態1と同様の半導体基板の両面に、実施の形態1と同様、ステップS1のテクスチャ構造形成工程を行うことにより、半導体基板の両面に凹凸形状100を形成する。その後、裏面となる一方の面に、例えば、常圧CVD法を用いてシリコン酸化膜を形成する。そして、実施の形態1と同様、ステップS2のpn接合形成工程を行い、半導体基板の受光面にp型半導体層を形成する。その後、フッ化水素酸水溶液中に、半導体基板を浸漬させ、裏面に形成されたシリコン酸化膜と、p型半導体層の上に形成されたBSG層とを除去する。
(Comparative Example 1)
First, the concavo-convex shape 100 is formed on both surfaces of the semiconductor substrate by performing the texture structure forming step of step S1 on both surfaces of the semiconductor substrate similar to the first embodiment, as in the first embodiment. Thereafter, a silicon oxide film is formed on one surface serving as the back surface by using, for example, an atmospheric pressure CVD method. Then, in the same manner as in the first embodiment, the pn junction forming process in step S2 is performed to form a p-type semiconductor layer on the light receiving surface of the semiconductor substrate. Thereafter, the semiconductor substrate is immersed in an aqueous hydrofluoric acid solution, and the silicon oxide film formed on the back surface and the BSG layer formed on the p-type semiconductor layer are removed.

次に、実施の形態1と同様の条件を用いて、ステップS4のIon Implantation工程を行い、半導体基板の裏面側にリン(P)を打ち込み、SC1洗浄及びHF洗浄を行った後、ステップS5のシリコン酸化膜形成工程を行い、半導体基板の表面にシリコン酸化膜を形成するとともに、半導体基板の裏面に裏面電界層(BSF層)を形成する。なお、比較例1では、シリコン酸化膜のシート抵抗を実施の形態1と同様のシート抵抗40Ω/□とするため、シリコン酸化膜形成工程の熱酸化処理の条件を約850℃、20分間とし、実施の形態1よりも熱酸化処理の時間を短くした。   Next, using the same conditions as in the first embodiment, the Ion Implantation process of Step S4 is performed, phosphorus (P) is implanted into the back side of the semiconductor substrate, SC1 cleaning and HF cleaning are performed, and then Step S5 is performed. A silicon oxide film forming step is performed to form a silicon oxide film on the surface of the semiconductor substrate, and a back surface field layer (BSF layer) is formed on the back surface of the semiconductor substrate. In Comparative Example 1, in order to set the sheet resistance of the silicon oxide film to 40 Ω / □, which is the same as that of the first embodiment, the condition of the thermal oxidation treatment in the silicon oxide film forming process is about 850 ° C. for 20 minutes. The thermal oxidation treatment time was shorter than that in the first embodiment.

次に、実施の形態1と同様、ステップS6の反射防止膜形成工程を行い、半導体基板の受光面と裏面におけるシリコン酸化膜の上にシリコン窒化膜を形成することにより、半導体基板の受光面と裏面にシリコン酸化膜とシリコン窒化膜とからなる反射防止膜を形成する。比較例1の受光面と裏面における反射防止膜の膜厚は、約85nmである。最後に、実施の形態1と同様、ステップS7の電極形成工程を行い、半導体基板の受光面側と裏面側にそれぞれ、バスバー電極及びフィンガー電極からなる電極を形成する。   Next, in the same manner as in the first embodiment, the antireflection film forming step of step S6 is performed, and a silicon nitride film is formed on the silicon oxide film on the light receiving surface and the back surface of the semiconductor substrate. An antireflection film composed of a silicon oxide film and a silicon nitride film is formed on the back surface. The film thickness of the antireflection film on the light receiving surface and the back surface of Comparative Example 1 is about 85 nm. Finally, as in the first embodiment, the electrode forming step of step S7 is performed to form electrodes composed of bus bar electrodes and finger electrodes on the light receiving surface side and the back surface side of the semiconductor substrate, respectively.

比較例1の光電変換素子は、ステップS3のバックエッチング工程を行っていないため、比較例1の光電変換素子における受光面と裏面には凹凸形状100が形成される。   Since the photoelectric conversion element of Comparative Example 1 does not perform the back etching process of Step S <b> 3, the uneven shape 100 is formed on the light receiving surface and the back surface of the photoelectric conversion element of Comparative Example 1.

(比較例2)
次に、比較例2の光電変換素子の形成方法について説明する。まず、実施の形態1と同様の半導体基板に、実施の形態1と同様、ステップS1、S2の各工程を行う。その後、実施の形態1におけるステップS3のバックエッチング工程において、エッチング溶液として、フッ化水素酸溶液と硝酸溶液の混合溶液に代え、アルカリ溶液を用いてエッチングを行った。アルカリ溶液は、例えば、水酸化ナトリウム水溶液である。この例では、20%の濃度の水酸化ナトリウム水溶液を約70℃に保ち、半導体基板の受光面を耐酸及び耐アルカリフィルムで保護して浸漬させ、その後、酸溶液で中和して洗浄した。このときの半導体基板の裏面の削り量は約0.65gであった。そして、バックエッチング工程の後、実施の形態1と同様、ステップS4〜S7の各工程を行った。
(Comparative Example 2)
Next, a method for forming the photoelectric conversion element of Comparative Example 2 will be described. First, steps S1 and S2 are performed on the same semiconductor substrate as in the first embodiment, as in the first embodiment. Thereafter, in the back etching process of Step S3 in Embodiment 1, etching was performed using an alkaline solution instead of a mixed solution of a hydrofluoric acid solution and a nitric acid solution as an etching solution. The alkaline solution is, for example, an aqueous sodium hydroxide solution. In this example, a 20% aqueous sodium hydroxide solution was maintained at about 70 ° C., and the light receiving surface of the semiconductor substrate was immersed in an acid and alkali resistant film, and then neutralized and washed with an acid solution. At this time, the amount of cutting of the back surface of the semiconductor substrate was about 0.65 g. Then, after the back etching process, each of the steps S4 to S7 was performed as in the first embodiment.

図5Aに示す各裏面表面積比は、レーザ顕微鏡(波長:408nm)と、OLYMPUS社製のLEXT OLS3000の測定器を用いて測定した。また、各電気特性は、ソーラーシミュレーターを用いて評価したものであり、光電変換素子の裏面側の反射光の効果をより鮮明に確認するため、金メッキされたステージに、電気特性に影響が出ない範囲で高反射フィルム等を張り付けて測定した。また、接着強度は、例えば、光電変換素子の裏面におけるバスバー電極の上に幅1.5mm、厚さ0.2mmの銅箔に半田被膜したインターコネクターを接続し、そのインターコネクターを180°逆方向に引っ張ることで、光電変換素子とインターコネクターとを強制的に剥離させ、その時の力を接着強度として測定した。   Each back surface area ratio shown in FIG. 5A was measured using a laser microscope (wavelength: 408 nm) and a measuring instrument of LEXT OLS3000 manufactured by OLYMPUS. In addition, each electrical characteristic was evaluated using a solar simulator, and the effect of reflected light on the back side of the photoelectric conversion element is more clearly confirmed, so that the gold-plated stage does not affect the electrical characteristics. Measurement was performed by attaching a highly reflective film or the like in the range. In addition, the adhesive strength is, for example, connecting an interconnector solder-coated on a copper foil having a width of 1.5 mm and a thickness of 0.2 mm on the bus bar electrode on the back surface of the photoelectric conversion element, and the interconnector is rotated 180 ° in the reverse direction. Then, the photoelectric conversion element and the interconnector were forcibly separated from each other, and the force at that time was measured as the adhesive strength.

図5Aにおける実施の形態1の光電変換素子1の削り量0.05gは、p型半導体層12を除去するための最小限の削り量であり、削り量0.15g、0.25g、0.50gは、半導体基板11の裏面をより平坦化することを目的とした削り量である。   In FIG. 5A, the amount of cutting 0.05 g of the photoelectric conversion element 1 of Embodiment 1 is the minimum amount of cutting for removing the p-type semiconductor layer 12, and the amount of cutting is 0.15 g, 0.25 g,. 50 g is a shaving amount for the purpose of further flattening the back surface of the semiconductor substrate 11.

ここで、参考のため、裏面の削り量が0.057g、0.510gである半導体基板と、裏面が削られていない半導体基板の裏面の平面及び断面の写真画像を図5Bに示す。図5Bの(a)(b)は、裏面が削られていない半導体基板の裏面の平面と断面である。図5Bの(c)(d)は、裏面の削り量が0.057gである半導体基板の裏面の平面と断面である。図5Bの(e)(f)は、裏面の削り量が0.510gである半導体基板の裏面の平面と断面である。図5Bの(b)に示すように、裏面が削られていない場合には、ピラミッド構造の凹凸形状が裏面に形成されているが、裏面が削られると、図5Bの(d)に示すように、ピラミッド構造の頂点が削られて尖度が小さくなり、頂点部分が丸みを帯びた凹凸形状となる。そして、削り量が0.510gになると、図5Bの(f)に示すように、図5Bの(d)よりも尖度が小さくなって、凹凸の高低差が更に小さくなる。従って、裏面の削り量が多くなるほど、凹凸形状の尖度が小さくなり、裏面の凹凸形状は平坦化に近づき、裏面における凹凸形状の凹部と凸部の各断面は弧状を有する。つまり、図5Bの(d)(f)に示すように、半導体基板の裏面における凹凸形状の少なくとも凹部の断面は複数の弧状を有する。複数の弧状は、半導体基板の裏面の面内方向に並ぶ。さらに、複数の弧状は、連なるように配置されている。   Here, for reference, FIG. 5B shows a photographic image of a plane and a cross section of the back surface of a semiconductor substrate having a back surface shaving amount of 0.057 g and 0.510 g and a semiconductor substrate whose back surface is not shaved. 5A and 5B are a plan view and a cross section of the back surface of the semiconductor substrate whose back surface is not cut. (C) and (d) in FIG. 5B are a plan view and a cross section of the back surface of the semiconductor substrate having a back surface shaving amount of 0.057 g. (E) and (f) in FIG. 5B are a plan view and a cross section of the back surface of the semiconductor substrate having a shaving amount of 0.510 g on the back surface. As shown in (b) of FIG. 5B, when the back surface is not shaved, the uneven shape of the pyramid structure is formed on the back surface, but when the back surface is shaved, as shown in (d) of FIG. 5B. In addition, the vertices of the pyramid structure are shaved to reduce the kurtosis, and the apex portion has a rounded uneven shape. When the shaving amount is 0.510 g, as shown in (f) of FIG. 5B, the kurtosis becomes smaller than that of (d) of FIG. Accordingly, the greater the amount of shaving on the back surface, the smaller the kurtosis of the concavo-convex shape, the concavo-convex shape on the back surface approaches flattening, and each cross section of the concavo-convex concave portion and convex portion on the back surface has an arc shape. That is, as shown in (d) and (f) of FIG. 5B, at least the concave section of the concave-convex shape on the back surface of the semiconductor substrate has a plurality of arc shapes. The plurality of arcs are arranged in the in-plane direction on the back surface of the semiconductor substrate. Further, the plurality of arc shapes are arranged to be continuous.

図5Aに示すように、削り量0.05g、0.15g、0.25g、0.50gの場合における半導体基板11の裏面表面積比Yは、1.84、1.77、1.53、1.21であった。また、比較例1の光電変換素子は、バックエッチング工程を行っていないため、受光面及び裏面の表面積比Yはいずれも1.90であった。比較例2の光電変換素子は、バックエッチング工程による裏面の削り量が0.65gであり、裏面表面積比Yが1.11であった。   As shown in FIG. 5A, the back surface area ratio Y of the semiconductor substrate 11 when the shaving amounts are 0.05 g, 0.15 g, 0.25 g, and 0.50 g are 1.84, 1.77, 1.53, 1 .21. Moreover, since the photoelectric conversion element of Comparative Example 1 did not perform the back etching process, the surface area ratio Y between the light receiving surface and the back surface was 1.90. The photoelectric conversion element of Comparative Example 2 had a back surface scraping amount of 0.65 g and a back surface area ratio Y of 1.11.

図6の(a)は、図5Aに示す裏面表面積比Yと短絡電流密度Jscとの関係を示すグラフであり、図6の(b)は、図5Aに示す裏面表面積比Yと変換効率ηとの関係を示すグラフである。図5A及び図6の(a)に示すように、短絡電流密度Jscは、裏面表面積比Yが1.11から1.84の間はなだらかに低下し、裏面表面積比Yが1.90(比較例1)になると急峻に低下する。また、図6の(b)に示すように、変換効率ηは、裏面表面積比Yが1.21から1.84の間は略同等の値で推移するが、表面積比Yが1.11(比較例2)、及び1.90(比較例1)になると急峻に低下する。つまり、裏面表面積比Yが1.11より大きく、1.90未満の間において、裏面における反射光が効率良く取り込まれ、変換効率ηが向上する。   6A is a graph showing the relationship between the back surface area ratio Y and the short-circuit current density Jsc shown in FIG. 5A, and FIG. 6B is the back surface area ratio Y and the conversion efficiency η shown in FIG. 5A. It is a graph which shows the relationship. As shown in FIGS. 5A and 6A, the short-circuit current density Jsc gradually decreases when the back surface area ratio Y is between 1.11 and 1.84, and the back surface area ratio Y is 1.90 (comparison). In Example 1), it drops sharply. Further, as shown in FIG. 6 (b), the conversion efficiency η transitions at substantially the same value when the back surface area ratio Y is between 1.21 and 1.84, but the surface area ratio Y is 1.11 ( When compared with Comparative Example 2) and 1.90 (Comparative Example 1), the value decreases sharply. That is, when the back surface area ratio Y is greater than 1.11 and less than 1.90, the reflected light on the back surface is efficiently captured and the conversion efficiency η is improved.

一方、図5Aに示すように、接着強度は、裏面表面積比Yが大きくなるほど向上することが分かる。具体的には、実施の形態1の接着強度は、比較例1よりも小さいが、所定の基準値1N/mm以上の一定の接着強度が担保されている。これに対し、比較例2は、実施の形態1よりも裏面がより平坦化されているため、裏面側の電極と裏面電界層との接触面積がさらに小さくなり、比較例1の1/2程度まで接着強度が低下している。   On the other hand, as shown to FIG. 5A, it turns out that adhesive strength improves, so that the back surface area ratio Y becomes large. Specifically, the adhesive strength of Embodiment 1 is smaller than that of Comparative Example 1, but a certain adhesive strength of a predetermined reference value of 1 N / mm or more is ensured. On the other hand, since the back surface of Comparative Example 2 is flattened more than that of Embodiment 1, the contact area between the back-side electrode and the back surface electric field layer is further reduced, which is about ½ of Comparative Example 1. The adhesive strength has decreased.

従って、一定の接着強度を担保しつつ、変換効率を向上させるためには、裏面表面積比Yは1.11より大きく、1.90未満であることが好ましい。   Therefore, in order to improve the conversion efficiency while ensuring a certain adhesive strength, the back surface area ratio Y is preferably greater than 1.11 and less than 1.90.

[実施の形態2]
本実施の形態では、実施の形態1と同様、半導体基板10に、ステップS1〜S7の各工程を行い、実施の形態1の反射防止膜15と総膜厚が異なる2つの光電変換素子1a、1bを形成した。なお、光電変換素子1a、1bは、半導体基板11の裏面の削り量が0.05gとなるようにバックエッチング工程(S3)の処理がなされている。また、光電変換素子1a、1bは、ステップS6の反射防止膜形成工程において、半導体基板11の搬送速度を調整することにより、それぞれ、裏面における反射防止膜15の総膜厚が約80nm、約120nmとなっている。
[Embodiment 2]
In the present embodiment, as in the first embodiment, each process of steps S1 to S7 is performed on the semiconductor substrate 10, and two photoelectric conversion elements 1a having different total film thickness from the antireflection film 15 of the first embodiment, 1b was formed. The photoelectric conversion elements 1a and 1b are subjected to the back etching step (S3) so that the amount of cutting of the back surface of the semiconductor substrate 11 is 0.05 g. In the photoelectric conversion elements 1a and 1b, the total film thickness of the antireflection film 15 on the back surface is about 80 nm and about 120 nm, respectively, by adjusting the transport speed of the semiconductor substrate 11 in the antireflection film forming process in step S6. It has become.

図7は、削り量が0.05gである光電変換素子1と光電変換素子1a、1bの特性の測定結果を示している。なお、図7において、裏面反射防止膜の膜厚と接着強度を除く各特性値は、光電変換素子1を基準(1.000)とした場合の値である。図7に示すように、反射防止膜15の総膜厚を80nmにすると、短絡電流密度Jsc及び開放電圧Vocが低下するが、反射防止膜15の総膜厚を100nm以上にすると短絡電流密度Jsc及び開放電圧Vocが向上している。しかしながら、裏面の反射防止膜15の総膜厚を120nmまで厚くすると、裏面の電極17を形成する際に反射防止膜15のファイヤースルーが不十分となり、電極17と裏面電界層13とが適切に接続されず、変換効率ηは低下している。従って、反射防止膜15のファイヤースルーを考慮すると、光電変換素子の裏面における反射防止膜15の総膜厚は、100nm以上、120nm未満が好ましい。   FIG. 7 shows the measurement results of the characteristics of the photoelectric conversion element 1 and the photoelectric conversion elements 1a and 1b with a shaving amount of 0.05 g. In FIG. 7, each characteristic value excluding the film thickness and adhesive strength of the back surface antireflection film is a value when the photoelectric conversion element 1 is used as a reference (1.000). As shown in FIG. 7, when the total film thickness of the antireflection film 15 is 80 nm, the short-circuit current density Jsc and the open circuit voltage Voc are reduced. However, when the total film thickness of the antireflection film 15 is 100 nm or more, the short-circuit current density Jsc is reduced. And the open circuit voltage Voc is improved. However, if the total thickness of the back surface antireflection film 15 is increased to 120 nm, the fire-through of the antireflection film 15 becomes insufficient when the back surface electrode 17 is formed, and the electrode 17 and the back surface electric field layer 13 are appropriately formed. Not connected, the conversion efficiency η is reduced. Therefore, considering the fire-through of the antireflection film 15, the total thickness of the antireflection film 15 on the back surface of the photoelectric conversion element is preferably 100 nm or more and less than 120 nm.

[実施の形態3]
本実施形態では、実施の形態1と同様のステップS1〜S7の各工程を行い、光電変換素子1と同様、削り量を0.05g、裏面側の反射防止膜15の総膜厚を100nmとし、裏面側の電極17の構成が光電変換素子1と異なる5つの光電変換素子1c〜1gを作製した。
[Embodiment 3]
In the present embodiment, the same steps S1 to S7 as in the first embodiment are performed, and the amount of shaving is 0.05 g and the total film thickness of the antireflection film 15 on the back surface side is 100 nm as in the photoelectric conversion element 1. Five photoelectric conversion elements 1c to 1g having different configurations of the electrode 17 on the back surface side from the photoelectric conversion element 1 were produced.

実施の形態1の光電変換素子1における裏面の電極17は、3本のバスバー電極171と70本のフィンガー電極172とで構成され、バスバー電極171の幅は約2.5mm、フィンガー電極172の幅は約0.1mmである。光電変換素子1c〜1gは、バスバー電極171の本数とバスバー電極171の幅は光電変換素子1と同じであるが、フィンガー電極172の本数とフィンガー電極172の幅の少なくとも一方が光電変換素子1と異なる。以下、光電変換素子1と異なる点について具体的に説明する。   The back surface electrode 17 in the photoelectric conversion element 1 according to the first embodiment includes three bus bar electrodes 171 and 70 finger electrodes 172. The bus bar electrode 171 has a width of about 2.5 mm and the finger electrode 172 has a width. Is about 0.1 mm. In the photoelectric conversion elements 1c to 1g, the number of bus bar electrodes 171 and the width of the bus bar electrode 171 are the same as those of the photoelectric conversion element 1, but at least one of the number of finger electrodes 172 and the width of the finger electrode 172 is the same as that of the photoelectric conversion element 1. Different. Hereinafter, differences from the photoelectric conversion element 1 will be specifically described.

光電変換素子1cにおけるフィンガー電極172の本数は70本、フィンガー電極172の幅は0.07mmである。   In the photoelectric conversion element 1c, the number of finger electrodes 172 is 70, and the width of the finger electrodes 172 is 0.07 mm.

光電変換素子1dにおけるフィンガー電極172の本数は60本、フィンガー電極172の幅は0.07mmである。   In the photoelectric conversion element 1d, the number of finger electrodes 172 is 60, and the width of the finger electrodes 172 is 0.07 mm.

光電変換素子1eにおけるフィンガー電極172の本数は100本、フィンガー電極172の幅は0.07mmである。   In the photoelectric conversion element 1e, the number of finger electrodes 172 is 100, and the width of the finger electrodes 172 is 0.07 mm.

光電変換素子1fにおけるフィンガー電極172の本数は120本、フィンガー電極172の幅は0.07mmである。   In the photoelectric conversion element 1f, the number of finger electrodes 172 is 120, and the width of the finger electrodes 172 is 0.07 mm.

光電変換素子1gにおけるフィンガー電極172の本数は70本、フィンガー電極172の幅は0.04mmである。   The number of finger electrodes 172 in the photoelectric conversion element 1g is 70, and the width of the finger electrodes 172 is 0.04 mm.

図8は、裏面の削り量が0.05g、裏面の反射防止膜15の総膜厚が100nmである光電変換素子1と光電変換素子1c〜1gの電気特性の測定結果を示している。図8において、裏面電極占有率(%)は、凹凸形状が形成されていない場合の裏面の表面積Sに対する、裏面における電極17の面積の割合である。また、図8において、フィンガー電極幅、フィンガー電極本数、及び裏面電極占有率を除く各特性値は、光電変換素子1の各特性値を基準(1.000)とする値である。   FIG. 8 shows measurement results of electrical characteristics of the photoelectric conversion element 1 and the photoelectric conversion elements 1c to 1g in which the amount of shaving on the back surface is 0.05 g and the total film thickness of the antireflection film 15 on the back surface is 100 nm. In FIG. 8, the back electrode occupation ratio (%) is the ratio of the area of the electrode 17 on the back surface to the surface area S of the back surface when the uneven shape is not formed. In FIG. 8, each characteristic value excluding the finger electrode width, the number of finger electrodes, and the back electrode occupation ratio is a value based on each characteristic value of the photoelectric conversion element 1 (1.000).

図8に示すように、裏面電極占有率が9.0%以上となる光電変換素子1、1e、1fの場合、裏面における受光量が低下して変換効率ηが1.000以下となっている。一方、裏面電極占有率が9.0%未満となる光電変換素子1c、1d、1gの場合、フィンガー電極172の抵抗が高くなり、曲線因子FFは低下するが、変換効率ηは向上する。従って、図8及び図9に示すように、変換効率ηを向上させるためには、裏面電極占有率が9.0%未満となるように電極17を形成することが好ましい。   As shown in FIG. 8, in the case of the photoelectric conversion elements 1, 1e, and 1f in which the back electrode occupation ratio is 9.0% or more, the amount of received light on the back surface is reduced and the conversion efficiency η is 1.000 or less. . On the other hand, in the case of the photoelectric conversion elements 1c, 1d, and 1g in which the back electrode occupation ratio is less than 9.0%, the resistance of the finger electrode 172 increases and the fill factor FF decreases, but the conversion efficiency η improves. Therefore, as shown in FIGS. 8 and 9, in order to improve the conversion efficiency η, it is preferable to form the electrode 17 so that the back electrode occupation ratio is less than 9.0%.

[実施の形態4]
本実施形態では、実施の形態1と同様のステップS1〜S6の各工程を行い、ステップS7の電極形成工程において実施の形態1とは異なる電極17の材料を用いた光電変換素子1hを形成した。実施の形態1では、電極17の形成において、ガラスフリットを含む導電性ペーストを用いたが、本実施の形態では、実施の形態1よりもファイヤースルーしやすいガラスフリットの種類に変更した。この場合、ガラスフリットとしては、実施の形態1よりも低融点であるガラスフリットを用いてもよい。なお、本実施の形態では、バックエッチング工程(S3)における削り量が0.05gとなるようにエッチングするとともに、反射防止膜形成工程(S6)における裏面の総膜厚が120nmとなるように反射防止膜を形成した。
[Embodiment 4]
In the present embodiment, steps S1 to S6 similar to those in the first embodiment are performed, and the photoelectric conversion element 1h using the material of the electrode 17 different from that in the first embodiment is formed in the electrode forming process in step S7. . In the first embodiment, a conductive paste containing glass frit is used in forming the electrode 17. However, in this embodiment, the type of glass frit that is easier to fire through than in the first embodiment is changed. In this case, a glass frit having a lower melting point than that of Embodiment 1 may be used as the glass frit. In the present embodiment, etching is performed so that the amount of shaving in the back etching step (S3) is 0.05 g, and reflection is performed so that the total thickness of the back surface in the antireflection film forming step (S6) is 120 nm. A prevention film was formed.

図9は、裏面の削り量が0.05gであり、反射防止膜15の総膜厚が100nmである実施の形態1の光電変換素子1と、反射防止膜15の総膜厚が120nmである実施の形態2の光電変換素子1bと本実施の形態の光電変換素子1hのそれぞれの特性の測定結果を示している。なお、光電変換素子1、1b、1hの裏面側の電極17は、いずれも、約2.5mmの幅を有する3本のバスバー電極171と、約0.07mmの幅を有する70本のフィンガー電極172とで構成されている。また、図9において、裏面反射防止膜を除く各特性値は、光電変換素子1の各特性値を基準(1.000)とする値である。   In FIG. 9, the total thickness of the antireflection film 15 and the photoelectric conversion element 1 of Embodiment 1 in which the amount of shaving on the back surface is 0.05 g and the total thickness of the antireflection film 15 is 100 nm and the antireflection film 15 is 120 nm. The measurement result of each characteristic of the photoelectric conversion element 1b of Embodiment 2 and the photoelectric conversion element 1h of this Embodiment is shown. Each of the electrodes 17 on the back side of the photoelectric conversion elements 1, 1 b, and 1 h has three bus bar electrodes 171 having a width of about 2.5 mm and 70 finger electrodes having a width of about 0.07 mm. 172. In FIG. 9, each characteristic value excluding the back surface antireflection film is a value based on each characteristic value of the photoelectric conversion element 1 (1.000).

図9に示すように、実施の形態1と同様のガラスフリットを用いて電極17が形成された光電変換素子1bは、実施の形態1の光電変換素子1よりも反射防止膜15の総膜厚が厚いため、電極17を形成する際の反射防止膜15のファイヤースルーが十分でなく、変換効率ηは低下している。光電変換素子1hは、光電変換素子1bと同様、反射防止膜15の総膜厚が120nmであるが、ファイヤースルーしやすいガラスフリットを用いて電極17が形成されている。そのため、反射防止膜15のファイヤースルーが十分に行われ、高い曲線因子FFを維持することができ、変換効率ηも向上させることができた。従って、反射防止膜15の総膜厚を100nm以上とする場合には、電極17の材料として、反射防止膜15をファイヤースルーしやすいガラスフリットを用いるようにすることが好ましい。   As shown in FIG. 9, the photoelectric conversion element 1b in which the electrode 17 is formed using the same glass frit as in the first embodiment has a total film thickness of the antireflection film 15 that is greater than that of the photoelectric conversion element 1 in the first embodiment. Therefore, the fire-through of the antireflection film 15 when the electrode 17 is formed is not sufficient, and the conversion efficiency η is reduced. As in the photoelectric conversion element 1b, the photoelectric conversion element 1h has a total thickness of the antireflection film 15 of 120 nm, but the electrode 17 is formed using a glass frit that is easy to fire through. Therefore, the anti-reflective film 15 is sufficiently fire-through, can maintain a high fill factor FF, and can improve the conversion efficiency η. Therefore, when the total film thickness of the antireflection film 15 is 100 nm or more, it is preferable to use a glass frit that can easily fire through the antireflection film 15 as the material of the electrode 17.

[実施の形態5]
上述した実施の形態1〜4では、半導体基板11の受光面に三臭化ホウ素(BBr)を拡散させてp型半導体層12を形成する例を説明したが、p型の導電型を有し、水素を含有する、p型非晶質半導体層を形成してもよい。p型非晶質半導体層は、例えば、p型非晶質シリコン、p型非晶質シリコンゲルマニウム、p型非晶質ゲルマニウム、p型非晶質シリコンカーバイド、p型非晶質シリコンナイトライド、p型非晶質シリコンオキサイド、p型非晶質シリコンオキシナイトライド、およびp型非晶質シリコンカーボンオキサイド等のいずれかからなる。
[Embodiment 5]
In the first to fourth embodiments described above, the example in which the p-type semiconductor layer 12 is formed by diffusing boron tribromide (BBr 3 ) on the light receiving surface of the semiconductor substrate 11 has been described. Alternatively, a p-type amorphous semiconductor layer containing hydrogen may be formed. The p-type amorphous semiconductor layer includes, for example, p-type amorphous silicon, p-type amorphous silicon germanium, p-type amorphous germanium, p-type amorphous silicon carbide, p-type amorphous silicon nitride, It consists of any of p-type amorphous silicon oxide, p-type amorphous silicon oxynitride, p-type amorphous silicon carbon oxide, and the like.

この場合には、ステップS2のpn接合形成工程において、例えば、プラズマCVD法により、Hガス、SiHガス、およびジボラン(B)ガスを反応ガスとして用い、p型非晶質半導体層を半導体基板11の受光面に形成するようにしてもよい。 In this case, in the pn junction formation process in step S2, for example, by a plasma CVD method, H 2 gas, SiH 4 gas, and diborane (B 2 H 6 ) gas are used as reaction gases to form a p-type amorphous semiconductor. A layer may be formed on the light receiving surface of the semiconductor substrate 11.

また、図10に示すように、半導体基板11の受光面に、パッシベーション膜21aを形成し、パッシベーション膜21aの上にp型非晶質半導体層22を形成し、半導体基板11の裏面に、パッシベーション膜21bを形成し、パッシベーション膜21bの上にn型非晶質半導体層23を形成してもよい。このように構成することで、受光面及び裏面におけるパッシベーション性が向上し、変換効率をより向上させることができる。なお、パッシベーション膜21a、21bは、実質的に真性で、水素を含有する非晶質半導体の膜である。パッシベーション膜21a、21bは、例えば、i型非晶質シリコン、i型非晶質シリコンゲルマニウム、i型非晶質ゲルマニウム、i型非晶質シリコンカーバイド、i型非晶質シリコンナイトライド、i型非晶質シリコンオキサイド、i型非晶質シリコンカーボンオキサイド等のいずれかからなる。この場合には、ステップS1のテクスチャ構造形成工程の後、例えば、プラズマCVD法により、シランガス、水素ガスを反応ガスとして用い、パッシベーション膜21a、21bを受光面と裏面にそれぞれ形成するようにしてもよい。   In addition, as shown in FIG. 10, a passivation film 21 a is formed on the light receiving surface of the semiconductor substrate 11, a p-type amorphous semiconductor layer 22 is formed on the passivation film 21 a, and the passivation is formed on the back surface of the semiconductor substrate 11. The film 21b may be formed, and the n-type amorphous semiconductor layer 23 may be formed on the passivation film 21b. By comprising in this way, the passivation property in a light-receiving surface and a back surface improves, and conversion efficiency can be improved more. The passivation films 21a and 21b are substantially intrinsic and amorphous semiconductor films containing hydrogen. The passivation films 21a and 21b are, for example, i-type amorphous silicon, i-type amorphous silicon germanium, i-type amorphous germanium, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type It consists of either amorphous silicon oxide or i-type amorphous silicon carbon oxide. In this case, after the texture structure forming step of step S1, the passivation films 21a and 21b are formed on the light-receiving surface and the back surface, respectively, by using, for example, plasma CVD, using silane gas and hydrogen gas as reaction gases. Good.

[変形例]
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下にその変形例を示す。
[Modification]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope. The modification is shown below.

上述した実施の形態1〜5における光電変換素子は、半導体基板11としてn型単結晶シリコン基板を用いる例を説明したが、p型単結晶シリコン基板を用いるようにしてもよい。この場合には、半導体基板11の受光面側にn型半導体層を形成し、裏面側にボロン(B)を含む裏面電界層13を形成するようにしてもよい。   Although the photoelectric conversion element in Embodiment 1-5 mentioned above demonstrated the example which uses an n-type single crystal silicon substrate as the semiconductor substrate 11, you may make it use a p-type single crystal silicon substrate. In this case, an n-type semiconductor layer may be formed on the light receiving surface side of the semiconductor substrate 11 and a back surface electric field layer 13 containing boron (B) may be formed on the back surface side.

1,1a〜1i・・・光電変換素子、10,10a,11・・・半導体基板、12・・・p型半導体層、13・・・裏面電界層(不純物拡散層)、14,15・・・反射防止膜、16,17・・・電極、161,171・・・バスバー電極、162,172・・・フィンガー電極、21a,21b・・・パッシベーション膜、22・・・p型非晶質半導体層、23・・・n型非晶質半導体層、100,110・・・凹凸形状   DESCRIPTION OF SYMBOLS 1,1a-1i ... Photoelectric conversion element 10,10a, 11 ... Semiconductor substrate, 12 ... P-type semiconductor layer, 13 ... Back surface electric field layer (impurity diffusion layer), 14, 15, ... Antireflection film, 16, 17 ... electrode, 161, 171 ... busbar electrode, 162, 172 ... finger electrode, 21a, 21b ... passivation film, 22 ... p-type amorphous semiconductor Layer, 23... N-type amorphous semiconductor layer, 100, 110...

Claims (8)

第1の導電型を有する半導体基板と、
前記半導体基板において光が入射される表面に形成され、前記第1の導電型と反対の第2の導電型を有する半導体層と、
前記半導体基板の前記表面において、前記半導体層と接して形成された第1電極と、
前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第2電極と、を備え、
前記半導体基板の前記表面と前記裏面は凹凸形状を有し、
前記裏面における前記凹凸形状の断面は弧状を有する、光電変換素子。
A semiconductor substrate having a first conductivity type;
A semiconductor layer formed on a surface of the semiconductor substrate on which light is incident and having a second conductivity type opposite to the first conductivity type;
A first electrode formed in contact with the semiconductor layer on the surface of the semiconductor substrate;
The semiconductor substrate, the second electrode disposed on the opposite side of the front surface and formed on the back surface on which light is incident, and
The front surface and the back surface of the semiconductor substrate have an uneven shape,
The concavo-convex cross section on the back surface has an arc shape.
前記裏面における前記凹凸形状の少なくとも凹部の断面は弧状を有する、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein at least the concave section of the concave-convex shape on the back surface has an arc shape. 第1の導電型を有する半導体基板と、
前記半導体基板において光が入射される表面に形成され、前記第1の導電型と反対の第2の導電型を有する半導体層と、
前記半導体基板の前記表面において、前記半導体層と接して形成された第1電極と、
前記半導体基板において、前記表面の反対側であって、光が入射される裏面に形成された第2電極と、を備え、
前記半導体基板の前記表面と前記裏面は凹凸形状を有し、
前記裏面における前記凹凸形状の表面積は、前記表面における前記凹凸形状の表面積よりも小さい、光電変換素子。
A semiconductor substrate having a first conductivity type;
A semiconductor layer formed on a surface of the semiconductor substrate on which light is incident and having a second conductivity type opposite to the first conductivity type;
A first electrode formed in contact with the semiconductor layer on the surface of the semiconductor substrate;
A second electrode formed on a back surface of the semiconductor substrate opposite to the front surface, on which light is incident;
The front surface and the back surface of the semiconductor substrate have an uneven shape,
The photoelectric conversion element, wherein the uneven surface area on the back surface is smaller than the uneven surface area on the surface.
前記半導体基板における前記凹凸形状を有する一の面の表面積を面積X、当該半導体基板の一の面の平面積を面積Sとしたとき、前記裏面における前記面積Sに対する前記面積Xの割合を示す表面積比Y(=X/S)は、1.11より大きく、1.90未満である、請求項1から3のいずれか一項に記載の光電変換素子。   The surface area indicating the ratio of the area X to the area S on the back surface, where area X is the surface area of the one surface having the concavo-convex shape of the semiconductor substrate and area S is the plane area of the one surface of the semiconductor substrate. The photoelectric conversion element according to claim 1, wherein the ratio Y (= X / S) is greater than 1.11 and less than 1.90. 前記半導体基板の裏面と接するように形成された反射防止膜をさらに備え、
前記第2電極は、前記反射防止膜を貫通して前記半導体基板の裏面に設けられ、
前記反射防止膜の膜厚は、100nm以上、120nm未満である、請求項1から4のいずれか一項に記載の光電変換素子。
Further comprising an antireflection film formed so as to be in contact with the back surface of the semiconductor substrate;
The second electrode is provided on the back surface of the semiconductor substrate through the antireflection film,
5. The photoelectric conversion element according to claim 1, wherein a thickness of the antireflection film is 100 nm or more and less than 120 nm.
前記半導体基板の裏面における前記第2電極の占有率は、9.0%未満である、請求項1から5のいずれか一項に記載の光電変換素子。   6. The photoelectric conversion element according to claim 1, wherein an occupation ratio of the second electrode on the back surface of the semiconductor substrate is less than 9.0%. 前記半導体基板の裏面に接して形成され、前記第2電極と接続された、前記第1の導電型を有する不純物拡散層をさらに備える、請求項1から6のいずれか一項に記載の光電変換素子。   The photoelectric conversion according to claim 1, further comprising an impurity diffusion layer having the first conductivity type, which is formed in contact with the back surface of the semiconductor substrate and connected to the second electrode. element. 前記半導体基板における前記表面と前記裏面の少なくとも一方の面と接するように形成されたパッシベーション膜をさらに備える、請求項1から7のいずれか一項に記載の光電変換素子。   The photoelectric conversion element according to claim 1, further comprising a passivation film formed so as to be in contact with at least one of the front surface and the back surface of the semiconductor substrate.
JP2015240102A 2015-12-09 2015-12-09 Photoelectric conversion element Active JP6868957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015240102A JP6868957B2 (en) 2015-12-09 2015-12-09 Photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015240102A JP6868957B2 (en) 2015-12-09 2015-12-09 Photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2017107964A true JP2017107964A (en) 2017-06-15
JP6868957B2 JP6868957B2 (en) 2021-05-12

Family

ID=59061001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015240102A Active JP6868957B2 (en) 2015-12-09 2015-12-09 Photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP6868957B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273826A (en) * 2003-03-10 2004-09-30 Sharp Corp Photoelectric converter and its fabricating process
US20130255777A1 (en) * 2012-03-28 2013-10-03 Kyoungsoo Lee Solar cell and method for manufacturing the same
KR20140110230A (en) * 2013-03-06 2014-09-17 엘지전자 주식회사 Solar cell and method for manufacturing the same
WO2014174613A1 (en) * 2013-04-24 2014-10-30 三菱電機株式会社 Method for producing solar cell
KR20150099967A (en) * 2014-02-24 2015-09-02 엘지전자 주식회사 Solar cell and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273826A (en) * 2003-03-10 2004-09-30 Sharp Corp Photoelectric converter and its fabricating process
US20130255777A1 (en) * 2012-03-28 2013-10-03 Kyoungsoo Lee Solar cell and method for manufacturing the same
KR20140110230A (en) * 2013-03-06 2014-09-17 엘지전자 주식회사 Solar cell and method for manufacturing the same
WO2014174613A1 (en) * 2013-04-24 2014-10-30 三菱電機株式会社 Method for producing solar cell
KR20150099967A (en) * 2014-02-24 2015-09-02 엘지전자 주식회사 Solar cell and method for manufacturing the same

Also Published As

Publication number Publication date
JP6868957B2 (en) 2021-05-12

Similar Documents

Publication Publication Date Title
JP5844797B2 (en) Manufacturing method of solar cell
TWI597856B (en) Solar cell and manufacturing method thereof
JP5215330B2 (en) Manufacturing method of back electrode type solar cell, back electrode type solar cell and back electrode type solar cell module
JP2009152222A (en) Manufacturing method of solar cell element
JP2008034609A (en) Solar battery element, solar battery module using same, and manufacturing methods of both
EP2538447B1 (en) Solar cell and method for manufacturing the same
JP2007299844A (en) Method for manufacturing photoelectric converting element
JP6282635B2 (en) Manufacturing method of solar cell
JP5777798B2 (en) Method for manufacturing solar battery cell
JP2014011246A (en) Solar cell element and solar cell module
JP4937233B2 (en) Method for roughening substrate for solar cell and method for manufacturing solar cell
JP2016122749A (en) Solar battery element and solar battery module
CN103314455B (en) Solar battery cell and manufacture method thereof and solar module
JP5323827B2 (en) Photovoltaic device and manufacturing method thereof
JP2005353851A (en) Solar cell module
JP5349523B2 (en) Manufacturing method of solar cell
JP2015106585A (en) Method for manufacturing solar cell element and solar cell module
JP6868957B2 (en) Photoelectric conversion element
JP5452755B2 (en) Method for manufacturing photovoltaic device
JP5029921B2 (en) Method for manufacturing solar battery cell
JP2014127567A (en) Method of manufacturing solar cell
JP6125042B2 (en) Method for manufacturing solar battery cell
CN110800114B (en) High-efficiency back electrode type solar cell and manufacturing method thereof
JP5494511B2 (en) Manufacturing method of solar cell
JP2015106586A (en) Method for manufacturing solar cell element and solar cell module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210413

R150 Certificate of patent or registration of utility model

Ref document number: 6868957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150