JP2017103683A - スイッチ故障診断装置 - Google Patents

Abstract

【課題】スイッチの故障の誤診断を防止することが可能なスイッチ故障診断装置を提供する。
【解決手段】第１クロックを生成する第１生成部と、コンデンサを含み、前記第１生成部で生成した第１クロックに基づく前記コンデンサへの電荷の転送により、スイッチの制御端子に印加する電圧を生成するチャージポンプと、前記スイッチの両端の電圧を検出する検出部と、前記第１クロックを分周して第２クロックを生成する第２生成部と、前記検出部の検出結果を前記第２生成部で生成した第２クロックで量子化する量子化部と、前記チャージポンプで電圧の生成を開始してから前記第２クロックがＮクロック（Ｎは２以上の整数）経過するまで、前記量子化部で量子化した値が所定の閾値より大きいか否かを判定する判定部とを備える。
【選択図】図１

Description

本発明は、電路を開閉するスイッチの故障を診断するスイッチ故障診断装置に関する。

従来、例えば電源から負荷への電路を開閉するリレー、スイッチング素子等のスイッチが故障しているか否かを診断する装置が数多く提案されている。そこでは、オン／オフに制御されているスイッチが正常にオン／オフしているか否かを診断するために、スイッチの両端の電圧を検出して閾値と比較判定する構成がしばしば採用される。

例えば、特許文献１には、直流スイッチとして用いられる半導体スイッチ素子の端子間の電圧と、半導体スイッチ素子への制御信号であるゲート信号との論理関係に基づいて、半導体スイッチ素子の故障の有無を判定する故障検出方法が記載されている。即ち、ゲート信号が有りにもかかわらず端子間の電圧が高電圧である場合、又はゲート信号が無しにもかかわらず端子間の電圧が低電圧である場合、半導体スイッチ素子が故障したものと判定される。

特許文献１に記載された技術を用いてスイッチの故障を診断する場合、誤って故障判定するのを防止するために、一般的にはスイッチの両端の電圧をアナログ的にフィルタリングして閾値と比較判定する方法、又は上記両端の電圧を時系列的に量子化した信号をデジタル的にフィルタリングして故障判定する方法が用いられる。後者の方法が用いられる場合は、クロックに同期してスイッチの故障判定回路が動作する。即ち、上記両端の電圧が閾値を超える状態が、スイッチのオン／オフを指示する信号が入力されてから所定数のクロックが経過するまで継続したときに、スイッチの故障が検出される。この場合のクロックの周波数は例えば１ｋＨｚ程度である。

ところで、スイッチがＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）等の半導体スイッチである場合、スイッチで開閉される電圧より高い電圧をスイッチの制御端子に与えるために、チャージポンプが用いられることがある。スイッチの制御端子の入力容量を充電するチャージポンプの出力電流の大きさはクロックの周波数に比例するため、制御端子の電圧を高速に立ち上げる目的で、チャージポンプには１ＭＨｚ程度又はそれ以上の高い周波数のクロックが用いられる。これにより、スイッチのオンが指示された後に上記両端の電圧が速やかに低下するため、故障判定回路による誤判定が防止される。

ここで、上述の故障判定回路及びチャージポンプを集積回路等の１つの纏まった回路にしてスイッチの故障診断装置とする場合、故障判定回路とチャージポンプとではクロックの周波数の高さのオーダが３桁程度異なるため、夫々独立したクロック生成部を持たせるのが合理的である。一般的に集積回路等で用いられる自走式のクロック生成部は、製造時のばらつきによる周波数の変動が比較的大きいとされるが、独立して生成された複数のクロック夫々によって動作する回路に関連性がない限り特段の問題は生じない。

特開平９−１４８９０１号公報

しかしながら、故障判定回路及びチャージポンプ夫々のクロックの周波数の高さが相対的に近づく方向（例えば、故障判定回路のクロックの周波数が基準より高くなったり、チャージポンプのクロックの周波数が基準より低くなったりする方向）に変動した場合、上記両端の電圧が閾値より高い状態が、スイッチのオンが指示されてから故障判定回路で所定数のクロックが経過するまで継続することによって、故障と誤判定される虞があった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチの故障の誤診断を防止することが可能なスイッチ故障診断装置を提供することにある。

本発明の一態様に係るスイッチ故障診断装置は、電路を開閉するスイッチの故障を診断するスイッチ故障診断装置において、前記スイッチは、制御端子に印加される電圧によりオンするものであり、第１クロックを生成する第１生成部と、コンデンサを含み、前記第１生成部で生成した第１クロックに基づく前記コンデンサへの電荷の転送により前記電圧を生成するチャージポンプと、前記スイッチの両端の電圧を検出する検出部と、前記第１クロックを分周して第２クロックを生成する第２生成部と、前記検出部の検出結果を前記第２生成部で生成した第２クロックで量子化する量子化部と、前記チャージポンプで電圧の生成を開始してから前記第２クロックがＮクロック（Ｎは２以上の整数）経過するまで、前記量子化部で量子化した値が所定の閾値より大きいか否かを判定する判定部とを備えることを特徴とする。

本発明の一態様に係るスイッチ故障診断装置は、前記量子化は２値化であり、前記所定の閾値は０であることを特徴とする。

本発明の一態様に係るスイッチ故障診断装置は、前記判定部は、前記量子化部で２値化した値をビットシリアルに入力して前記第２クロックでシフトすると共に、シフトした値を並列に出力するシフトレジスタと、前記量子化部で２値化した値、及び前記シフトレジスタで１ビットからＮ−１ビットまで夫々シフトした値の全てについてＡＮＤをとるＡＮＤ回路とを有することを特徴とする。

本願にあっては、生成した第１クロックに基づいてコンデンサへ電荷を転送するチャージポンプで電圧を生成し、生成した電圧を制御端子に印加してスイッチをオンに制御すると共に、スイッチの両端の電圧を検出し、第１クロックを分周して生成した第２クロックで電圧の検出結果を量子化し、チャージポンプで電圧の生成を開始してからＮクロック（Ｎは２以上の整数）だけ第２クロックが経過するまで、量子化した値が所定の閾値より大きい状態が継続するか否かを判定する。
これにより、第１クロックの周波数が所定の基準より低いために、制御端子の電圧の上昇が遅れてスイッチの両端の電圧が閾値より高い状態が所定の基準より長く継続する場合は、第２クロックの周波数が所定の基準より低下しており、スイッチの両端の電圧を量子化する間隔が所定の基準より長いため、第２クロックがＮ個カウントされる間でスイッチの両端の電圧が閾値より高い状態が継続していると判定されることが防止される。

本願にあっては、スイッチの両端の電圧の検出結果を第２クロックで２値化し、第２クロックがＮ個カウントされる間で２値化した値が０より大きい（即ち１である）状態が継続するか否かを判定する。
これにより、１ビットの時系列的な値に基づいてスイッチが故障しているか否かが判定されるため、スイッチの故障の診断が簡略化される。

本願にあっては、スイッチの両端の電圧の検出結果を２値化した値を直列入力／並列出力型のシフトレジスタにビットシリアルに入力して第２クロックでシフトし、上記２値化した値とシフトレジスタで１ビットからＮ−１ビットまで夫々シフトした値との全てについてＡＮＤをとって、スイッチが故障しているか否かを示す信号を出力する。
これにより、スイッチの両端の電圧の検出結果を２値化した値に基づいてスイッチが故障しているか否かを判定する回路が、Ｎ−１ビットのシフトレジスタとＮ入力のＡＮＤ回路とを含む回路で実現される。

上記によれば、第１クロックの周波数が所定の基準より低いために、制御端子の電圧の上昇が遅れてスイッチの両端の電圧が閾値より高い状態が所定の基準より長く継続する場合は、第２クロックの周波数が所定の基準より低下しており、スイッチの両端の電圧を量子化する間隔が所定の基準より長いため、第２クロックがＮ個カウントされる間でスイッチの両端の電圧が閾値より高い状態が継続していると判定されることが防止される。
従って、スイッチの故障の誤診断を防止することが可能となる。

本発明の実施の形態１に係るスイッチ故障診断装置の構成例を示す回路図である。 本発明の実施の形態１に係るスイッチ故障診断装置の動作を説明するためのタイミングチャートである。 本発明の実施の形態２に係るスイッチ故障診断装置の構成例を示す回路図である。 本発明の実施の形態２に係るスイッチ故障診断装置の動作を説明するためのタイミングチャートである。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係るスイッチ故障診断装置の構成例を示す回路図である。図中１００ａはスイッチ故障診断装置であり、スイッチ故障診断装置１００ａは、第１クロックを生成するリングオシレータ１ａと、第１クロックに基づいて電圧を生成するチャージポンプ２ａと、例えばＦＥＴ（Field Effect Transistor ）である外部のスイッチ２００の両端の電圧を検出する検出部３と、第１クロックを分周して第２クロックを生成する分周器４と、検出部３の検出結果を第２クロックで２値化してシフトする３ビットのシフトレジスタ５と、シフトレジスタ５の並列の出力信号についてＡＮＤをとるＡＮＤ回路６とを備える。

スイッチ２００のドレインは電源（＋Ｂ）に接続されている。スイッチ２００のソースは、負荷２０１を介して接地電位に接続されている。ゲート（制御端子に相当）から見たスイッチ２００の入力容量は、ゲート及びソース間の容量Ｃｇｓとゲート及びドレイン間の容量Ｃｇｄとの和であり、パワーＦＥＴでは例えば１０００ｐＦ程度の大きさとなる。スイッチ２００は、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の他の半導体スイッチでもよい。

スイッチ故障診断装置１００ａは、また、スイッチ２００のオン／オフ指示信号がゲートに入力されるソース接地のＮチャネル型のＦＥＴ（以下、第１ＦＥＴという）７１と、第１ＦＥＴ７１のドレインに夫々のゲートが接続されたＰチャネル型のＦＥＴ（以下、第２ＦＥＴという）７２及びソース接地のＮチャネル型のＦＥＴ（以下、第３ＦＥＴという）７３とを備える。第１ＦＥＴ７１のドレインには、更に、ＮＯＲ回路７４の一方の入力端子と、インバータ７５の入力端子とが接続されている。

第１ＦＥＴ７１のゲート及びソース間には、抵抗器７６が接続されている。第２ＦＥＴ７２のゲート及びソース間には、抵抗器７７が接続されている。第２ＦＥＴ７２のソースは、所定の電圧Ｖｃｃ（例えば５Ｖ）に接続されている。Ｖｃｃは、ＮＯＲ回路７４、インバータ７５等の論理回路の動作電源としても用いられる。第２ＦＥＴ７２のドレイン及び接地電位（信号アース）間には、コンデンサ７８が接続されている。第３ＦＥＴ７３のドレインには、抵抗器７９の一端が接続されている。

リングオシレータ（第１生成部に相当）１ａは、リング状に接続されたインバータ１１、１２及び１３を有する自励発振器であり、周波数が略１ＭＨｚの第１クロックを常時生成する。インバータ１１の出力端子、即ちインバータ１３の入力端子には、ＮＯＲ回路７４の他方の入力端子が接続されている。リングオシレータ１ａの発振周波数は、インバータ１１、１２及び１３夫々の入出力間の遅延時間に左右されるため、製造時のばらつき、周囲の温度変化等の要因による変動が比較的大きい。リングオシレータ１ａの構成は上記に限定されず、例えば外付けの抵抗器及びコンデンサの時定数に基づいて発振する回路であってもよい。

チャージポンプ２ａは、第２ＦＥＴ７２のドレインにアノードが接続されたダイオード２１と、ダイオード２１のカソードにダイオード２１と同一方向に直列接続されたダイオード２２、２３、２４及び２５と、ダイオード２２、２３、２４及び２５夫々のアノードに一端が接続されたコンデンサ２６、２７、２８及び２９と、入力端子がＮＯＲ回路７４の出力端子並びにコンデンサ２６及び２８の他端に接続されたインバータ２０とを有する。インバータ２０の出力端子は、コンデンサ２７及び２９の他端に接続されている。ダイオード２５のカソードは、抵抗器７９の他端と、スイッチ２００のゲートとに接続されている。以上のチャージポンプ２ａは、４段のＤｉｃｋｓｏｎ型であるが、段数が４に限定されるものではない。

検出部３は、スイッチ２００のドレイン及びソース夫々に一端が接続された抵抗器３１及び３３と、抵抗器３１の他端及び接地電位間に接続された抵抗器３２と、抵抗器３１及び３２の接続点に非反転入力端子が接続された差動増幅器３５と、抵抗器３３の他端及び差動増幅器３５の出力端子間に接続された抵抗器３４とを有する。差動増幅器３５の反転入力端子は、抵抗器３３及び３４の接続点に接続されている。

抵抗器３１及び３２夫々の抵抗値は、抵抗器３３及び３４の抵抗値と同じ値にしてある。この場合、差動増幅器３５は、スイッチ２００のドレイン及びソース間（以下、Ｄ−Ｓ間という）の電圧を（抵抗器３４の抵抗値／抵抗器３３の抵抗値）倍に増幅する。このような構成により、差動増幅器３５がスイッチ２００のＤ−Ｓ間の電圧を検出する。

分周器（第２生成部に相当）４は、従属接続された１０個のＤフリップフロップ（以下、Ｄ−Ｆ／Ｆという）４０，４１，・・４９を有する（図では、Ｄ−Ｆ／Ｆ４０、４１及び４９のみを示す）。各Ｄ−Ｆ／ＦのＤ端子は、Ｑバー端子に接続されると共に、後段のＤ−Ｆ／ＦのＴ端子（トリガ端子：クロック入力）に接続されている。各Ｄ−Ｆ／ＦのＲ（リセット）端子は、インバータ７５の出力端子に接続されている。初段のＤ−Ｆ／Ｆ４０のＴ端子は、リングオシレータ１ａのインバータ１１の出力端子に接続されている。

シフトレジスタ５は、３段に従属接続されたＤ−Ｆ／Ｆ５０、５１及び５２を有する直列入力／並列出力型のレジスタである。初段のＤ−Ｆ／Ｆ（量子化部に相当）５０のＤ端子は、差動増幅器３５の出力端子に接続されている。つまり、スイッチ２００のＤ−Ｓ間の電圧の検出結果がＤ−Ｆ／Ｆ５０のＤ端子に入力される。各Ｄ−Ｆ／ＦのＱ端子は、後段のＤ−Ｆ／ＦのＤ端子に接続されている。各Ｄ−Ｆ／ＦのＴ端子は、分周器４のＤ−Ｆ／Ｆ４９のＱ端子に接続されている。各Ｄ−Ｆ／ＦのＲ端子は、インバータ７５の出力端子に接続されている。

ＡＮＤ回路（判定部に相当）６は、シフトレジスタ５の３ビットの出力信号、即ちＤ−Ｆ／Ｆ５０、５１及び５２夫々のＱ端子からの出力信号（以下、各Ｄ−Ｆ／Ｆについて単に出力信号という）の全てについてＡＮＤをとって診断信号を出力する。この診断信号がＨ（ハイ）レベルの信号であるときは、スイッチ２００が故障していると判定される。

上述の構成により、分周器４は、リングオシレータ１ａが生成する第1クロックを１／１０２４に分周した第２クロックをＤ−Ｆ／Ｆ４９のＱ端子から出力する。従って、シフトレジスタ５に供給される第２クロックは、リセットを解除された分周器４が第１クロックを５１２カウントしたときにＨレベルとなる。分周器４の構成は上記に限定されず、例えば、上記のＤフリップフロップをＭ段（Ｍは２以上の整数）に従属接続したプリスケーラと、任意の分周比が設定可能な分周回路とを組み合わせたものであってもよいし、他の構成であってもよい。

ここで、４段のチャージポンプ２ａで段間に接続されたダイオード２２、２３又は２４（以下、不特定のダイオードを単にダイオードという）の両端の電圧に着目して、チャージポンプ２ａの動作について説明する。コンデンサ２６、２７、２８及び２９（以下、不特定のコンデンサを単にコンデンサという）夫々の容量は一定のＣｐであるものとする。また、ダイオードの順方向電圧をＶｆとし、第１クロックの周波数をＦとする。更に、ＮＯＲ回路７４及びインバータ２０夫々の出力電圧の振幅がＶｃｃと同じであるとみなせるものとする。

ダイオードが順方向に導通している状態から、第１クロックの位相が反転してダイオードに逆電圧が印加される状態に遷移した場合、ダイオードの逆電圧の大きさはＶｃｃ−Ｖｆである。チャージポンプ２ａが無負荷の場合は、このＶｃｃ−Ｖｆを４倍した電圧に、第２ＦＥＴ７２のドレインからダイオード２１を介して印加される電圧であるＶｃｃ−Ｖｆが加算される。よって、チャージポンプ２ａの無負荷時の出力電圧Ｖｏは、段数をＭに一般化して以下の式（１）で表される。

Ｖｏ＝（Ｍ＋１）（Ｖｃｃ−Ｖｆ）・・・・・・・・・・・・・・・・・・・・（１）
但し、
Ｍ：段数（本実施の形態１では４）

チャージポンプ２ａに負荷が接続されている場合、ダイオードに逆電圧が印加される状態に遷移してから、次に第１クロックの位相が反転するまでの間に、ダイオードのカソードに一端が接続されたコンデンサから次段のコンデンサに電荷Ｑが転送され、コンデンサの両端の電圧がＶｐ＝Ｑ／Ｃｐだけ低下する。つまり、第１段から第４段までの各段で昇圧される電圧は、Ｖｃｃ−Ｖｆ−Ｖｐとなる。一方、第２ＦＥＴ７２からダイオード２１を介して印加される電圧は、依然としてＶｃｃ−Ｖｆである。よって、出力に負荷が接続されたチャージポンプ２ａの出力電圧Ｖｏｕｔは、以下の式（２）で表される。

Ｖｏｕｔ＝（Ｖｃｃ−Ｖｆ）＋Ｍ（Ｖｃｃ−Ｖｆ−Ｖｐ）・・・・・・・・・・（２）

ここで、チャージポンプ２ａの出力電流をＩｏｕｔとし、第１クロックの周期をＴとすると、Ｖｐ＝Ｑ／Ｃｐ、Ｑ＝ＴＩｏｕｔ、Ｔ＝１／Ｆであるから、式（２）は以下の式（３）に変形される。

Ｖｏｕｔ＝（Ｍ＋１）（Ｖｃｃ−Ｖｆ）−ＭＶｐ
＝（Ｍ＋１）（Ｖｃｃ−Ｖｆ）−ＭＱ／Ｃｐ
＝（Ｍ＋１）（Ｖｃｃ−Ｖｆ）−（ＭＴ／Ｃｐ）Ｉｏｕｔ
＝（Ｍ＋１）（Ｖｃｃ−Ｖｆ）−（Ｍ／ＦＣｐ）Ｉｏｕｔ・・・・・・（３）

式（１）及び式（３）より、チャージポンプ２ａは、内部抵抗がＭ／ＦＣｐである電源とみなせる。そして式（３）は、上記の内部抵抗が第１クロックの周波数Ｆに反比例することを示している。例えば、第１クロックの周波数Ｆが相対的に低下した場合、チャージポンプ２ａの出力インピーダンスが相対的に上昇するため、スイッチ２００のオンが指示されたときにスイッチ２００のゲート電圧の上昇が相対的に遅れることとなる。

次に、上述のスイッチ故障診断装置１００ａの動作を、回路図及びタイミングチャートを用いて説明する。
図２は、本発明の実施の形態１に係るスイッチ故障診断装置１００ａの動作を説明するためのタイミングチャートである。図２の上下１０段にわたって示すタイミングチャートは、何れも同一の時間（ｔ）を横軸にしてあり、縦軸には、図の上段から、スイッチ２００のオン／オフ指示信号の信号レベル、第１ＦＥＴ７１のドレイン電圧、チャージポンプ２ａの動作状態、スイッチ２００のゲート電圧、スイッチ２００のＤ−Ｓ間の電圧、第２クロックの信号レベル、Ｄ−Ｆ／Ｆ５０の出力信号の信号レベル、Ｄ−Ｆ／Ｆ５１の出力信号の信号レベル、Ｄ−Ｆ／Ｆ５２の出力信号の信号レベル、及びＡＮＤ回路６の出力信号（即ち診断信号）の信号レベルを示してある。スイッチ２００のＤ−Ｓ間の電圧が、図２の閾値を超えた場合、差動増幅器３５の出力電圧が、フリップフロップ５０のＤ端子の入力閾値を超えるものとする。

図中の実線は、第１クロックの周波数が基準の周波数に等しい場合におけるタイミングチャートを示すものであり、一点鎖線は、第１クロックの周波数が基準の周波数より概ね３５％低い場合におけるタイミングチャートを示すものである。第１クロックの周波数が基準の周波数に等しい場合、第１クロックを１／１０２４に分周して生成された第２クロックは、時刻ｔ１１、ｔ１２、ｔ１３、ｔ１４、ｔ１５・・・で立ち上がる。第１クロックの周波数が基準の周波数より低い場合、第１クロックの周期が基準の周期より長いのに応じて、第２クロックは、時刻ｔ２１、ｔ２２、ｔ２３、ｔ２４、・・・で立ち上がる。

時刻ｔ０より前では、スイッチ２００のオン／オフ指示信号がＬ（ロウ）レベルであり、第１ＦＥＴ７１はオフであって、ドレインが抵抗器７７によりＶｃｃにプルアップされている。この状態では、第２ＦＥＴ７２がオフであり、一方の入力端子がＨレベルであるＮＯＲ回路７４の出力レベルがＬレベルに固定されるため、チャージポンプ２ａは動作していない。また、第３ＦＥＴ７３がオンであり、スイッチ２００のゲートの電荷が抵抗器７９を介して放電される。更に、インバータ７５の出力レベルがＬレベルであるため、分周器４及びシフトレジスタ５がリセットされている。よって、分周器４が出力する第２クロックの信号レベルはＬレベルであり、Ｄ−Ｆ／Ｆ５０、５１及び５２夫々の出力信号はＬレベルである。

時刻ｔ０でスイッチ２００のオン／オフ指示信号がＬレベルからＨレベルに切り替わって、オンを指示する信号が入力された場合、第１ＦＥＴ７１がオンとなって、ドレイン電圧はＶｃｃから０Ｖに低下する。これにより、第２ＦＥＴ７２がオンとなって、コンデンサ７８及びダイオード２１のアノードにＶｃｃが供給されると共に、第３ＦＥＴ７３がオフとなって、スイッチ２００のゲートの電荷の放電が停止する。また、一方の入力端子がＬレベルになったＮＯＲ回路７４がインバータとして動作するため、リングオシレータ１ａから第１クロックが供給されるチャージポンプ２ａが動作中となる。更に、インバータ７５の出力レベルがＨレベルとなり、分周器４及びシフトレジスタ５夫々がリセットを解除されて、分周及びシフトを開始する。

その後、チャージポンプ２ａからの出力電流により、スイッチ２００のゲート電圧が上昇を開始する。スイッチ２００のＤ−Ｓ間の電圧は、ゲート電圧が導通開始電圧を超えたときから低下し始める。以下では、先ず第１クロックの周波数が基準の周波数に等しい場合について説明する。

時刻ｔ１１で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は図２の閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号がＨレベルとなる。時刻ｔ１１直後のＤ−Ｆ／Ｆ５１及び５２の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルである。

なお、シフトレジスタ５に含まれる３個のＤ−Ｆ／Ｆ５０、５１及び５２のうち、Ｄ−Ｆ／Ｆ５０は、差動増幅器３５によるスイッチ２００のＤ−Ｓ間の電圧の検出結果を第２クロックで２値に量子化するものであり、Ｄ−Ｆ／Ｆ５１及び５２は、量子化された値を第２クロックでシフトする２段のシフトレジスタであると言える。視点を変えれば、Ｄ−Ｆ／Ｆ５０は、差動増幅器３５によるスイッチ２００のＤ−Ｓ間の電圧の検出結果を、Ｄ端子の入力部で２値化すると共に、２値化した値を第２クロックでＱ端子にシフトするものであると見ることができる。この場合、ＡＮＤ回路６は、シフトレジスタ５の全ての出力信号についてＡＮＤをとる回路と見なされる。

時刻ｔ１２で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は依然として閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＨレベルを維持する。Ｄ−Ｆ／Ｆ５１は、時刻ｔ１２直前のＤ−Ｆ／Ｆ５０の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ１２直後のＤ−Ｆ／Ｆ５２の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルである。

時刻ｔ１３で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルに変化する。Ｄ−Ｆ／Ｆ５１及び５２夫々は、時刻ｔ１３直前のＤ−Ｆ／Ｆ５０及び５１の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ１３直後のＤ−Ｆ／Ｆ５０の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。

時刻ｔ１４で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は依然として閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。Ｄ−Ｆ／Ｆ５１は、時刻ｔ１４直前のＤ−Ｆ／Ｆ５０の出力信号（Ｌレベル）を１ビットシフトして出力する。Ｄ−Ｆ／Ｆ５２は、時刻ｔ１４直前のＤ−Ｆ／Ｆ５１の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ１４直後のＤ−Ｆ／Ｆ５０及び５１の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。

時刻ｔ１５で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は依然として閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。Ｄ−Ｆ／Ｆ５１及び５２夫々は、時刻ｔ１５直前のＤ−Ｆ／Ｆ５０及び５１の出力信号（Ｌレベル）を１ビットシフトして出力する。時刻ｔ１５直後のＤ−Ｆ／Ｆ５０、５１及び５１の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。以上のように、第２クロックが３個カウントされる間でスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続することがなく、時刻ｔ０以降のＡＮＤ回路６の出力信号がＬレベルを維持するため、スイッチ２００が故障していると判定されることはない。

次に、第１クロックの周波数が基準の周波数より低い場合について説明する。この場合における各信号のタイミングチャートは一点鎖線で示されており、スイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が、上述した基準の場合よりも長く継続する。
時刻ｔ２１で一点鎖線の第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は図２の閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号がＨレベルとなる。時刻ｔ２１直後のＤ−Ｆ／Ｆ５１及び５２の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルである。

時刻ｔ２２で一点鎖線の第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は依然として閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＨレベルを維持する。Ｄ−Ｆ／Ｆ５１は、時刻ｔ２２直前のＤ−Ｆ／Ｆ５０の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ２２直後のＤ−Ｆ／Ｆ５２の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルである。

時刻ｔ２３で一点鎖線の第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルに変化する。Ｄ−Ｆ／Ｆ５１及び５２夫々は、時刻ｔ２３直前のＤ−Ｆ／Ｆ５０及び５１の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ２３直後のＤ−Ｆ／Ｆ５０の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。

時刻ｔ２４で一点鎖線の第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は依然として閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。Ｄ−Ｆ／Ｆ５１は、時刻ｔ２４直前のＤ−Ｆ／Ｆ５０の出力信号（Ｌレベル）を１ビットシフトして出力する。Ｄ−Ｆ／Ｆ５２は、時刻ｔ２４直前のＤ−Ｆ／Ｆ５１の出力信号（Ｈレベル）を１ビットシフトして出力する。時刻ｔ２４直後のＤ−Ｆ／Ｆ５０及び５１の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。

時刻ｔ２５で一点鎖線の第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は依然として閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。Ｄ−Ｆ／Ｆ５１及び５２夫々は、時刻ｔ２５直前のＤ−Ｆ／Ｆ５０及び５１の出力信号（Ｌレベル）を１ビットシフトして出力する。時刻ｔ２５直後のＤ−Ｆ／Ｆ５０、５１及び５１の出力信号はＬレベルであるから、ＡＮＤ回路６の出力信号はＬレベルを維持する。よって、第１クロックの周波数が基準の周波数より低い場合であっても、第１クロックの周波数が基準の周波数に等しい場合と同様に、スイッチ２００が故障していると判定されることはない。

ここで、第２クロックが第１クロックを分周したものではなく自励発振したクロックであると仮定した場合、スイッチ２００のゲート電圧及びＤ−Ｓ間の電圧が、一点鎖線で示されるように実線で示されるものより遅れて変化するのに対し、第２クロックは実線で示されるとおりに変化する。この場合、時刻ｔ１１、ｔ１２及びｔ１３で第２クロックが立ち上がったときのスイッチ２００のＤ−Ｓ間の電圧は図２の閾値を上回り、時刻ｔ１４で第２クロックが立ち上がったときのスイッチ２００のＤ−Ｓ間の電圧は図２の閾値を下回る。つまり、第２クロックが３個カウントされる間でスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続する。

よって、時刻ｔ１３からｔ１４までの間におけるＡＮＤ回路６の出力信号は、図２に破線で示されるようにＨレベルとなって、スイッチ２００が故障していると判定されることとなる。しかしながら、本発明に係る実施の形態１では、第１クロックを分周して第２クロックを生成する構成であるため、スイッチ２００が故障していないにもかかわらず故障していると誤判定されることはない。

以上の実施の形態１では、第２クロックが３個カウントされる間でスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続しているか否かを判定するために、Ｄ−Ｆ／Ｆ５０と、２段のシフトレジスタと、３入力のＡＮＤ回路６とを用いた。一般的に、第２クロックがＮ個（Ｎは２以上の整数）カウントされる間でスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続しているか否かを判定する場合は、Ｄ−Ｆ／Ｆ５０と、Ｎ−１段のシフトレジスタとＮ入力のＡＮＤ回路とを用いればよい。

以上のように本実施の形態１によれば、リングオシレータ１ａにて生成した第１クロックに基づいて複数のコンデンサ相互間で電荷を転送するチャージポンプ２ａで電圧を生成し、生成した電圧をゲートに印加してスイッチ２００をオンに制御すると共に、スイッチ２００のＤ−Ｓ間の電圧を差動増幅器３５で検出し、第１クロックを分周器４にて１／１０２４に分周して生成した第２クロックで電圧の検出結果を量子化し、チャージポンプ２ａで電圧の生成を開始してからＮクロックだけ第２クロックが経過するまで、量子化した値が所定の閾値より大きい状態が継続するか否かを判定する。
これにより、第１クロックの周波数が基準の周波数より低いために、ゲート電圧の上昇が遅れてスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が基準より長く継続する場合は、第２クロックの周波数が基準の周波数より低下しており、スイッチ２００のＤ−Ｓ間の電圧を量子化する間隔が基準の周期より長いため、第２クロックがＮ個カウントされる間でスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続していると判定されることが防止される。
従って、スイッチ２００の故障の誤診断を防止することが可能となる。

また、実施の形態１によれば、差動増幅器３５によるスイッチ２００のＤ−Ｓ間の電圧の検出結果を第２クロックで２値化し、第２クロックがＮ個カウントされる間で２値化した値が１である状態が継続するか否かを判定する。
従って、１ビットの時系列的な値に基づいてスイッチ２００が故障しているか否かが判定されるため、スイッチ２００の故障の診断を簡略化することが可能となる。

更に、実施の形態１によれば、スイッチ２００のＤ−Ｓ間の電圧の検出結果をＤ−Ｆ／Ｆ５０にて２値化した値を、Ｄ−Ｆ／Ｆ５１及び５２からなる直列入力／並列出力型のシフトレジスタにビットシリアルに入力して第２クロックでシフトし、上記２値化した値とシフトレジスタで１ビットからＮ−１ビット（２ビット）まで夫々シフトしたＮ−１個（２個）の値との全てについてＡＮＤをとって、スイッチ２００が故障しているか否かを示す診断信号を出力する。
従って、スイッチ２００のＤ−Ｓ間の電圧の検出結果を２値化した値に基づいてスイッチ２００が故障しているか否かを判定する回路を、Ｎ−１ビットのシフトレジスタとＮ入力のＡＮＤ回路とを用いて実現することが可能となる。換言すれば、スイッチ２００のＤ−Ｓ間の電圧の検出結果に基づいてスイッチ２００が故障しているか否かを判定する回路を、ＮビットのシフトレジスタとＮ入力のＡＮＤ回路とを用いて実現することが可能となる。

なお、実施の形態１にあっては、３入力のＡＮＤ回路６にて３ビットのシフトレジスタ５の出力信号の全てについてＡＮＤをとって診断信号を出力したが、これに限定されるものではない。例えば、４入力のＡＮＤ回路にて３ビットのシフトレジスタ５の出力信号とシフトレジスタ５の入力信号（即ち差動増幅器３５の出力信号）との全てについてＡＮＤをとるようにしてもよい。この場合は、チャージポンプ２ａで電圧の生成を開始してから第２クロックが３個カウントされる間で量子化した値が１である状態が継続し、且つその後もスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続するときに、Ｈレベルの診断信号が出力される。この診断信号の立ち下がりは、第２クロックに同期しておらず、スイッチ２００のＤ−Ｓ間の電圧が閾値を下回ったときにＬレベルとなる。

（実施の形態２）
実施の形態１は、常時発振しているリングオシレータ１ａと、Ｖｃｃから電荷が供給されるチャージポンプ２ａと、リセット時にＬレベルとなる第２クロックを生成する分周器４とを含む形態であった。これに対し、実施の形態２は、リセット時に発振を停止するリングオシレータと、第１クロックの信号源から電荷が供給されるチャージポンプと、リセット時にＨレベルとなる第２クロックを生成する分周器４とを含む形態である。本願では、スイッチ２００のオン時にＤ−Ｓ間の電圧が低下するまでに無駄に第２クロックをカウントするタイミングが存在する。この無駄をより少なくするために、第２クロックの立ち上がりを時刻ｔ０から１クロック遅らせるのが実施の形態２の構成である。

図３は、本発明の実施の形態２に係るスイッチ故障診断装置の構成例を示す回路図である。図中１００ｂはスイッチ故障診断装置であり、スイッチ故障診断装置１００ｂは、第１クロックを生成するリングオシレータ１ｂと、第１クロックに基づいて電圧を生成するチャージポンプ２ｂと、外部のスイッチ２００の両端の電圧を検出する検出部３と、第１クロックを分周して第２クロックを生成する分周器４と、検出部３の検出結果を第２クロックで２値化してシフトする３ビットのシフトレジスタ５と、シフトレジスタ５の並列の出力信号についてＡＮＤをとるＡＮＤ回路６とを備える。以下では、実施の形態１におけるスイッチ故障診断装置１００ａとの違いを中心に説明する。

スイッチ故障診断装置１００ｂは、第２ＦＥＴ７２、コンデンサ７８及びインバータ１１（図１参照）を備えていない。第１ＦＥＴ７１のドレイン、第３ＦＥＴ７３のゲート、インバータ７５の入力端子、及びＮＯＲ回路７４の一方の入力端子は、抵抗器７７を介してＶｃｃに接続されている。

リングオシレータ（第１生成部に相当）１ｂは、インバータ１２及び１３とＮＯＲ回路７４とがリング状に接続された自励発振器であり、ＮＯＲ回路７４の一方の入力端子がＬレベルの間だけ、周波数が略１ＭＨｚの第１クロックを生成する。

チャージポンプ２ｂは、ＮＯＲ回路７４の出力端子にアノードが接続されたダイオード２１と、ダイオード２１のカソードにダイオード２１と同一方向に直列接続されたダイオード２２、２３、２４及び２５と、ダイオード２２、２３、２４及び２５夫々のアノードに一端が接続されたコンデンサ２６、２７、２８及び２９と、入力端子がＮＯＲ回路７４の出力端子並びにコンデンサ２７及び２９の他端に接続されたインバータ２０とを有する。インバータ２０の出力端子は、コンデンサ２６及び２８の他端に接続されている。

チャージポンプ２ｂは公知の構成であり、各コンデンサ相互間で転送される電荷が、第１クロックの信号源であるＮＯＲ回路７４から供給される点も自明であるため、詳細な動作説明を省略する。

分周器４は、実施の形態１の場合と同一構成であるが、リングオシレータ１ｂが生成する第1クロックを１／１０２４に分周した第２クロックをＤ−Ｆ／Ｆ４９のＱバー端子から出力する点が異なる。従って、シフトレジスタ５に供給される第２クロックは、リセットを解除された分周器４が第１クロックを５１２カウントしたときに一旦Ｌレベルとなり、分周器４が第１クロックを１０２４カウントしたときに再びＨレベルとなる。

その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。

次に、上述のスイッチ故障診断装置１００ｂの動作を、回路図及びタイミングチャートを用いて説明する。
図４は、本発明の実施の形態２に係るスイッチ故障診断装置１００ｂの動作を説明するためのタイミングチャートである。図４の上下１０段にわたって示すタイミングチャートは、何れも同一の時間（ｔ）を横軸にしてあり、縦軸には、実施の形態１の図２に示すものと同一の信号、電圧又は状態を同じ順序で示してある。図中の一点鎖線は、実線の場合と比較して、チャージポンプ２ｂがスイッチ２００のゲートを駆動する能力が概ね３５％低い場合におけるタイミングチャートを示すものである。

図４の上半分の５段にわたって示すタイミングチャートは、図２の上半分の５段にわたって示すタイミングチャートと同等である。スイッチ２００のＤ−Ｓ間の電圧が、図４の閾値を超えた場合、差動増幅器３５の出力電圧が、フリップフロップ５０のＤ端子の入力閾値を超える点についても、実施の形態１の場合と同様である。図４の下半分の５段にわたって示すタイミングチャートは、図２の下半分の５段にわたって示すタイミングチャートを第２クロックの半クロック分だけ時間軸方向に平行移動したものに相当する。但し、時刻ｔ０の前後における第２クロックの信号レベルは、図２とは反対のＨレベルとなっている。

以下、図４に示す各時刻の前後における主な信号の変化について、実施の形態１の図２に示すものと異なる点を中心に説明する。なお、Ｄ−Ｆ／Ｆ５１及び５２夫々の出力信号は、Ｄ−Ｆ／Ｆ５０の出力信号を第２クロックについて１クロック分及び２クロック分だけ時間軸方向にシフトしたものであるため、差し支えがない限り説明を省略する。

時刻ｔ０より前では、スイッチ２００のオン／オフ指示信号がＬレベルであり、第１ＦＥＴ７１はオフであって、ドレインが抵抗器７７によりＶｃｃにプルアップされている。この状態では、一方の入力端子がＨレベルであるＮＯＲ回路７４の出力レベルがＬレベルに固定されるため、リングオシレータ１ｂは発振しておらず、チャージポンプ２ｂは動作していない。また、第３ＦＥＴ７３がオンであり、スイッチ２００のゲートの電荷が抵抗器７９を介して放電される。更に、インバータ７５の出力レベルがＬレベルであるため、分周器４及びシフトレジスタ５がリセットされている。よって、分周器４が出力する第２クロックの信号レベルはＨレベルであり、Ｄ−Ｆ／Ｆ５０、５１及び５２夫々の出力信号はＬレベルである。

時刻ｔ０でスイッチ２００のオン／オフ指示信号がＬレベルからＨレベルに切り替わった場合、第１ＦＥＴ７１がオンとなって、ドレイン電圧はＶｃｃから０Ｖに低下する。これにより、第３ＦＥＴ７３がオフとなって、スイッチ２００のゲートの電荷の放電が停止する。また、一方の入力端子がＬレベルになったＮＯＲ回路７４がインバータとして動作するため、リングオシレータ１ｂが発振を開始し、第１クロックが供給されるチャージポンプ２ａが動作中となる。更に、インバータ７５の出力レベルがＨレベルとなり、分周器４及びシフトレジスタ５夫々がリセットを解除されて、分周及びシフトを開始する。

時刻ｔ１１で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は図４の閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号がＨレベルとなる。時刻ｔ１２で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧はかろうじて閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＨレベルを維持する。時刻ｔ１３で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルに変化する。時刻ｔ１４で第２クロックが立ち上がった場合、スイッチ２００のＤ−Ｓ間の電圧は依然として閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。従って、時刻ｔ０からｔ１５までを通じて、ＡＮＤ回路６の出力信号はＬレベルを維持する。

次に、スイッチ２００のゲート電圧及びＤ−Ｓ間の電圧が、図４の一点鎖線で示されるように遅れて変化する場合について説明する。チャージポンプ２ｂによる電圧の生成の仕組みは、実施の形態１のチャージポンプ２ａの場合と同様であり、基本的には式（１）から（３）が成立する。例えばコンデンサ２６、２７、２８及び２９の容量が基準の容量より小さい場合は、チャージポンプ２ｂの内部抵抗（Ｍ／ＦＣｐ）が基準より大きく、スイッチ２００のゲート電圧及びＤ−Ｓ間の電圧が、実線で示されるものより遅れて変化する。ここでは、第１クロックの周波数が基準の周波数である場合を想定しており、第２クロックのタイミングチャートは、図４の実線で示されるとおりである。

時刻ｔ１１で第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は図４の閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号がＨレベルとなる。時刻ｔ１２で第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は依然として閾値を上回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＨレベルを維持する。時刻ｔ１３で第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルに変化する。時刻ｔ１４及び１５で第２クロックが立ち上がった場合、一点鎖線で示されるスイッチ２００のＤ−Ｓ間の電圧は閾値を下回っており、Ｄ−Ｆ／Ｆ５０の出力信号はＬレベルを維持する。従って、時刻ｔ０からｔ１５までを通じて、ＡＮＤ回路６の出力信号がＬレベルを維持しており、診断信号は出力されない。

ところで、実施の形態１の図２に破線で示される診断信号が出力される場合は、スイッチ２００のゲート電圧及びＤ−Ｓ間の電圧が、一点鎖線で示されるように実線で示されるものより遅れて変化するのに対して、第２クロックが実線で示されるとおりに変化すると仮定した場合に対応していた。一方、上述したように本実施の形態２では、同様の場合であっても診断信号が出力されることがない。この違いは、図４に示される第２クロックの立ち上がりのタイミングが、図２に示される第２クロックの立ち上がりのタイミングより半クロック遅れていることに起因しており、好ましい効果を奏するものである。

換言すれば、実施の形態２では、時刻ｔ０から時刻ｔ１１までの１クロック分の時間だけ、スイッチ２００のＤ−Ｓ間の電圧の検出開始を遅らせることができ、その分だけスイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続していると判定するクロック数を少なくすることができる。実施の形態１では、この時間が１／２クロック分の時間に短縮される。スイッチ２００のオン／オフ指示信号の立ち上がりと第２クロックとを同期させない場合は、スイッチ２００のＤ−Ｓ間の電圧の検出開始を一定時間だけ遅らせることができない。

上記の理由により、実施の形態１の構成よりも実施の形態２の構成の方が、スイッチ２００のＤ−Ｓ間の電圧の低下速度が小さくても故障と誤検出され難くなる。なお、スイッチ２００がオンしている間に所謂ハーフオン故障又はオフ故障が生じてＤ−Ｓ間の電圧が上昇した場合、この故障を確実に検出するまでにカウントすることとなる第２クロックの数は、実施の形態１と２とで差が生じない。これは、スイッチ２００の故障という事象と第２クロックとが同期していないためである。

以上のように本実施の形態２によれば、リングオシレータ１ｂにて生成した第１クロックに基づいて複数のコンデンサ相互間で電荷を転送するチャージポンプ２ｂで電圧を生成し、生成した電圧をゲートに印加してスイッチ２００をオンに制御すると共に、スイッチ２００のＤ−Ｓ間の電圧を差動増幅器３５で検出し、第１クロックを分周器４にて１／１０２４に分周して生成した第２クロックで電圧の検出結果を２値化し、２値化した値を、Ｄ−Ｆ／Ｆ５１及び５２からなる直列入力／並列出力型のシフトレジスタにビットシリアルに入力して第２クロックでシフトし、上記２値化した値とシフトレジスタで１ビットから２ビットまで夫々シフトした２個の値との全てについてＡＮＤをとって、スイッチ２００が故障しているか否かを示す診断信号を出力する。
従って、リングオシレータ１ａ及びチャージポンプ２ａを用いた実施の形態１による全ての効果と同様の効果を奏する。

また、実施の形態２によれば、スイッチ２００のオン／オフ指示信号の立ち上がりと第２クロックとを同期させない場合及び実施の形態１の場合と比較して、スイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続していると判定するクロック数を少なくすることが可能となる。

なお、実施の形態１及び２にあっては、スイッチ２００のＤ−Ｓ間の電圧が閾値より高い状態が継続していると判定するための回路を、シフトレジスタ５及びＡＮＤ回路６で実現したが、これに限定されるものではなく、例えばＡ／Ｄ変換器及びデジタルフィルタを用いてもよい。具体的には、スイッチ２００のＤ−Ｓ間の電圧の検出結果をＡ／Ｄ変換器にて第２クロックで量子化し、量子化した値をデジタルフィルタでフィルタリングした値に基づいてスイッチ２００が故障しているか否かを示す信号を出力する。この場合のデジタルフィルタには、例えば、量子化した値を遅延させるＮ−１段の遅延器と、量子化した値及び遅延されたＮ−１個の値について移動平均をとる加算器とが含まれる。

今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１００ａ、１００ｂ スイッチ故障診断装置
１ａ、１ｂ リングオシレータ
２ａ、２ｂ チャージポンプ
２６、２７、２８、２９ コンデンサ
３ 検出部
４ 分周器
５ シフトレジスタ
６ ＡＮＤ回路
７１ 第１ＦＥＴ
２００ スイッチ
２０１ 負荷

Claims (3)

1. 電路を開閉するスイッチの故障を診断するスイッチ故障診断装置において、
   前記スイッチは、制御端子に印加される電圧によりオンするものであり、
   第１クロックを生成する第１生成部と、
   コンデンサを含み、前記第１生成部で生成した第１クロックに基づく前記コンデンサへの電荷の転送により前記電圧を生成するチャージポンプと、
   前記スイッチの両端の電圧を検出する検出部と、
   前記第１クロックを分周して第２クロックを生成する第２生成部と、
   前記検出部の検出結果を前記第２生成部で生成した第２クロックで量子化する量子化部と、
   前記チャージポンプで電圧の生成を開始してから前記第２クロックがＮクロック（Ｎは２以上の整数）経過するまで、前記量子化部で量子化した値が所定の閾値より大きいか否かを判定する判定部と
   を備えることを特徴とするスイッチ故障診断装置。
2. 前記量子化は２値化であり、
   前記所定の閾値は０である
   ことを特徴とする請求項１に記載のスイッチ故障診断装置。
3. 前記判定部は、
   前記量子化部で２値化した値をビットシリアルに入力して前記第２クロックでシフトすると共に、シフトした値を並列に出力するシフトレジスタと、
   前記量子化部で２値化した値、及び前記シフトレジスタで１ビットからＮ−１ビットまで夫々シフトした値の全てについてＡＮＤをとるＡＮＤ回路と
   を有することを特徴とする請求項２に記載のスイッチ故障診断装置。

Images