JP2017092670A - パルス発生装置 - Google Patents

Abstract

【課題】本発明はスイッチングノイズが増大した場合であっても短絡電流を高速に検出することが可能なパルス発生装置の提供を目的とする。
【解決手段】パルス発生装置１００は、パルス発生回路１００ａと、保護回路１００ｂと、を備え、保護回路１００ｂは、パルス発生回路１００ａに短絡電流が流れるとパルス発生回路１００ａを停止させ、保護回路１００ｂは、互いに近接して配置される第１、第２の電流検出回路２１ａ，２１ｂと、第１、第２の電流検出回路２１ａ，２１ｂの出力の差分を演算する差分演算回路２３と、短絡電流が発生したか否かを判定する判定回路２５と、を備え、第１の電流検出回路２１ａはパルス発生回路１００ａの出力電流を被検出電流とし、第２の電流検出回路２１ｂは被検出電流を有せず、判定回路２５は、差分演算回路２３の出力に基づいて短絡電流が発生したか否かの判定を行う。
【選択図】図１

Description

本発明はパルス発生装置に関し、特にパルス発生回路を短絡電流から保護するための保護回路を備えるパルス発生装置に関する。

出力端子に接続した被試験装置（以下ＤＵＴとも記載する）に矩形波の電圧（即ちパルス）を印加するパルス発生装置が知られている（例えば特許文献１を参照）。パルス発生装置は、ＩＧＢＴ、ＭＯＳＦＥＴなどのパワーデバイスをスイッチング素子として備える。このスイッチング素子のスイッチングを行うことでパルスを発生する。パルスが発生する際に、矩形波の電圧変化が原因となりｄｖ／ｄｔノイズ（スイッチングノイズとも記載する）が発生する。

パルス発生装置を動作させてＤＵＴに電圧を印加すると、ＤＵＴが破壊してパルス発生装置に短絡電流が流れることがある。その時に二次破壊として、パルス発生装置の内部のパワーデバイスも破壊されてしまう可能性がある。そこで、パルス発生装置は短絡電流を検出する回路と保護回路を備えていて、ＤＵＴ破壊時にパルスの発生を安全に停止するようにしている。しかしながら、前述したスイッチングノイズが原因となり、短絡電流検出回路が誤作動を起こすことがあった。

特開２０１３−２１９８８５号公報

パルス発生装置に使用するスイッチング素子を、シリコン（Ｓｉ）を材料としたＩＧＢＴから、シリコンカーバイド（ＳｉＣ）を材料としたＭＯＳＦＥＴに替えれば、より高速なスイッチングが可能になる。これにより、パルス発生装置の性能を改善できると共に消費電力を低減できる。しかし同時に、高速なスイッチングによりスイッチングノイズも増大する。従来のパルス発生装置においては、増大したスイッチングノイズで誤動作を起こさないように保護回路を設計し直すと、保護の応答時間（短絡電流を検出するのに要する時間）は遅れる問題があった。その分だけ破壊耐量に余裕のあるスイッチング素子を選定しなければならなくなり、スイッチング素子のコストおよびパルス発生装置のコストが上昇する。

本発明は以上のような課題を解決するためになされたものであり、スイッチングノイズが増大した場合であっても短絡電流を高速に検出することが可能なパルス発生装置の提供を目的とする。

本発明に係るパルス発生装置は、パルス発生回路と、保護回路と、を備え、前記パルス発生回路は、被試験装置に印加するパルスを発生させ、前記保護回路は、前記被試験装置が破壊されて前記パルス発生回路に短絡電流が流れると前記パルス発生回路を停止させ、前記保護回路は、互いに近接して配置される第１、第２の電流検出回路と、前記第１、第２の電流検出回路の出力の差分を演算する差分演算回路と、前記短絡電流が発生したか否かを判定する判定回路と、を備え、前記第１の電流検出回路は前記パルス発生回路の出力電流を被検出電流とし、前記第２の電流検出回路は被検出電流を有せず、前記判定回路は、前記差分演算回路の出力に基づいて前記短絡電流が発生したか否かの判定を行う。

本発明に係るパルス発生装置において、第１の電流検出回路はパルス発生回路の出力電流を被検出電流とし、第２の電流検出回路は被検出電流を有さない。これにより、第１の電流検出回路はスイッチングノイズを含む出力電流を検出し、第２の電流検出回路はスイッチングノイズのみを検出することになる。従って、差分演算回路において、第１、第２の電流検出回路の出力の差分を演算ことにより、スイッチングノイズの影響を相殺して、被検出電流を精度良く検出することが可能となる。よって、判定回路は、スイッチングノイズが低減された信号に基づいて短絡電流が発生したか否かの判定を行うことが可能となる。よって、第１、第２のスイッチング素子としてパワーデバイスを用いてより高速なスイッチングを行いうことでスイッチングノイズが増大した場合であっても、保護回路の誤作動の発生を抑制し、かつ短絡電流の高速な検出が可能である。

実施の形態１に係るパルス発生装置の回路構成を示す図である。 実施の形態１に係るパルス発生装置が発生するパルスを示す図である。 実施の形態１に係るパルス発生装置の第１の電流検出回路の出力を示す図である。 実施の形態１に係るパルス発生装置の第２の電流検出回路の出力を示す図である。 実施の形態１に係るパルス発生装置の差分演算回路の出力を示す図である。 実施の形態２に係るパルス発生装置の回路構成を示す図である。 前提技術におけるパルス発生装置の回路構成を示す図である。

＜前提技術＞
本発明の実施形態を説明する前に、本発明の前提となる技術を説明する。図７は、本発明の前提技術におけるパルス発生装置１の回路構成を示す図である。パルス発生装置１は、パルス発生回路１ａと保護回路１ｂを備える。図７に示すように、被試験装置２はパルス発生回路１ａの出力端子（ＯＵＴ端子）とＧＮＤ端子との間に接続される。パルス発生回路１ａは被試験装置２に印加するパルスを発生させる。

パルス発生回路１ａは、直流電源１１、第１、第２のスイッチング素子１２，１３、第１、第２のゲート駆動回路１５，１６および制御回路１４を備える。図７に示すように、第１、第２のスイッチング素子１２，１３は直流電源１１とともにハーフブリッジ回路を形成する。第１、第２のゲート駆動回路１５，１６は、第１、第２のスイッチング素子１２，１３のそれぞれのゲートを駆動する。制御回路１４は、第１、第２のゲート駆動回路１５，１６を制御する。制御回路１４は、端子１４ａへ入力される制御信号に基づいて、ハーフブリッジ回路の上下アーム（即ち第１、第２のスイッチング素子１２，１３）を交互にオン、オフさせるように、第１、第２のゲート駆動回路１５，１６の制御を行う。

上述したように、被試験装置２にパルスを印加すると、被試験装置２が破壊してパルス発生回路１ａに短絡電流が流れることがある。保護回路１ｂは、パルス発生回路１ａに短絡電流が流れるとパルス発生回路１ａを停止させる。

図７に示すように、保護回路１ｂは、電流検出回路２１、フィルタ回路２４および判定回路２５を備える。電流検出回路２１は、パルス発生回路１ａの出力電流をモニターする。電流検出回路２１は、例えばホール効果を利用した直流変流器である。また、電流検出回路２１はロゴスキーコイル電流計でもよい。

フィルタ回路２４は、電流検出回路２１の出力に含まれるスイッチングノイズを低減する。フィルタ回路２４は、電流検出回路２１と判定回路２５との間に接続される。フィルタ回路２４は、ＲＣ（抵抗、コンデンサ）積分回路を基本とする高周波フィルタである。フィルタ回路２４は、判定回路２５が短絡電流が発生したと誤判定することを抑制するために設けられる。

判定回路２５は、フィルタ回路２４からの信号に基づいて、入短絡電流が発生したと判定すると、制御回路１４の端子１４ｂに停止信号を入力する。ここで、判定回路２５は、例えば、判定回路２５へ入力される電圧が閾値を超えると、短絡電流が発生したと判定して停止信号を出力する。制御回路１４は停止信号を受けると、第１、第２のスイッチング素子の両方をオフにしてスイッチング動作を停止させる。

短絡電流が発生してから制御回路１４が停止信号を受けて第１、第２のスイッチング素子１２，１３の動作を停止させるまでの間の時間、第１、第２のスイッチング素子１２，１３には短絡電流が流れる。従って、第１、第２のスイッチング素子１２，１３には、この時間の間、短絡電流に耐え得るだけの短絡耐量が要求される。

ここで、フィルタ回路２４（高周波フィルタ）においては、高周波成分であるスイッチングノイズの低減効果とフィルタ回路２４の入出力間で遅延する応答時間とは相反する関係がある。つまり、より大きなスイッチングノイズに対応するフィルタ定数（即ち、より大きな時定数）を設定すると、応答時間は長くなる。

なお、フィルタ回路をデジタル回路で構成したり、アクティブな特性を持たせても、同様にノイズ低減と応答時間は相反する。また、短絡検出を電流検出ではなく、電圧検出法に替えても、同様である。

従って、前提技術においては、保護回路１ｂをスイッチングノイズの増大に対応させた場合に、短絡電流を高速に検出することが困難であった。以下で説明する本発明の実施形態は上記課題を解決する。

＜実施の形態１＞
＜構成＞
図１は、本実施の形態１におけるパルス発生装置１００の回路構成を示す図である。また、図２はパルス発生装置１００が出力する電圧波形を示す図である。パルス発生装置１００は、パルス発生回路１００ａと保護回路１００ｂを備える。図１に示すように、被試験装置２はパルス発生回路１００ａの出力端子（ＯＵＴ端子）とＧＮＤ端子との間に接続される。パルス発生回路１００ａは被試験装置２に印加するパルス（図２）を発生させる。

パルス発生回路１００ａの構成は、前提技術（図７）におけるパルス発生回路１ａの構成と同じため、説明を省略する。本実施形態１におけるパルス発生回路１００ａに備わる第１、第２のスイッチング素子１２，１３はパワーデバイスであり、例えばＳｉＣを材料としたＭＯＳＦＥＴである。

制御回路１４が、ハーフブリッジ回路の上下アームを交互にオン、オフさせたときの、第１、第２のスイッチング素子１２，１３で発生するパルスを図２（ａ）、図２（ｂ）にそれぞれ示す。

図１に示すように、保護回路１００ｂは、第１、第２の電流検出回路２１ａ，２１ｂ、差分演算回路２３、フィルタ回路２４および判定回路２５を備える。第１、第２の電流検出回路２１ａ，２１ｂは、例えばホール効果を利用した直流変流器である。また、第１、第２の電流検出回路２１ａ，２１ｂはロゴスキーコイル電流計でもよい。第１、第２の電流検出回路２１ａ，２１ｂは同じ回路構造を有するのが好ましい。

第１の電流検出回路２１ａは、前提技術（図１）と同様に、パルス発生回路１００ａの出力電流をモニターする。つまり、第１の電流検出回路２１ａは、パルス発生回路１００ａの出力電流を被検出電流とする。具体的には、図１に示すように、第２の電流検出回路２１ｂの磁気コア又はクランプの内側には、直流電源１１と第１のスイッチング素子１２を接続する導線が通される。

一方、第２の電流検出回路２１ｂは、被検出電流を有さない。つまり、第２の電流検出回路２１ｂの磁気コア又はクランプの内側には導線が通されない。

第１、第２の電流検出回路２１ａ，２１ｂは、互いに近接して配置される。つまり、第２の電流検出回路２１ｂの部品や配線パターンは、第１の電流検出回路２１ａに近接して配置される。ここで、近接して配置とは、第１、第２の電流検出回路２１ａ，２１ｂが、パルス発生回路１００ａから生じるノイズの影響を同程度に受ける配置である。

第１、第２の電流検出回路２１ａ，２１ｂの出力は、差分演算回路２３に入力される。差分演算回路２３は、第１の電流検出回路２１ａの出力信号から、第２の電流検出回路２１ｂの出力信号の差分を演算する機能を有する。第１、第２の電流検出回路２１ａ，２１ｂの出力信号をそれぞれＩａ、Ｉｂとすると、差分演算回路２３の出力信号Ｉｄｅｔは次の式で表される。

Ｉｄｅｔ＝Ｉａ−ｋ×Ｉｂ
ここで、ｋは０以上１以下の範囲の値をとる差分係数である。前提技術で述べたように、フィルタ回路２４は、電流検出回路２１の出力に含まれるスイッチングノイズを低減する。フィルタ回路２４は、差分演算回路２３と判定回路２５との間に接続される。フィルタ回路２４は、ＲＣ（抵抗、コンデンサ）積分回路を基本とする高周波フィルタである。

判定回路２５は、短絡電流が発生したと判定すると、制御回路１４に停止信号を送る。ここで、判定回路２５は、例えば、判定回路へ入力される電圧が閾値を超えると、短絡電流が発生したと判定して停止信号を出力する。制御回路１４は停止信号を受けると、第１、第２のスイッチング素子の両方をオフにしてスイッチング動作を停止させる。

＜動作＞
パルス発生回路１００ａを動作させると、矩形波のパルス電圧が被試験装置２に印加される。同時にパルス電圧の発生に同期して、第１、第２の電流検出回路２１ａ，２１ｂの出力信号にはスイッチングノイズが現れる。

第１、第２のスイッチング素子１２，１３のスイッチングによる電圧変化により発生するスイッチングノイズは、配線の寄生容量を介して近傍の回路に伝達する。従って、互いに近接して配置されている第１、第２の電流検出回路２１ａ，２１ｂは、スイッチングノイズの影響を同程度に受ける。

図３は第１の電流検出回路２１ａの出力信号Ｉａの時間変化の一例を示す図である。また、図４は第２の電流検出回路２１ｂの出力信号Ｉｂの時間変化の一例を示す図である。図３、４に示すように、第１、第２の電流検出回路２１ａ，２１ｂの出力信号に現れるスイッチングノイズは、互いに似た同相のノイズ波形となる。

図５は、図３、４に示す信号が差分演算回路２３に入力された場合の、差分演算回路２３の出力信号Ｉｄｅｔの一例を示す図である。図５において、差分係数ｋは１に設定されている。

このように、差分演算回路２３において第１の電流検出回路２１ａの出力信号から第２の電流検出回路２１ｂの出力信号を差分することにより、出力信号に含まれるスイッチングノイズを低減することができる。

従って、本実施の形態１では、前提技術と比較して、フィルタ回路２４にはスイッチングノイズが低減された信号が入力される。よって、フィルタ回路２４において設定する時定数を、前提技術よりも小さくすることができる。判定回路２５は、前提技術と同様に、フィルタ回路２４からの信号に基づいて、短絡電流が発生したと判定すると、制御回路１４に停止信号を送る。

＜効果＞
本実施の形態１におけるパルス発生装置１００は、パルス発生回路１００ａと、保護回路１００ｂと、を備え、パルス発生回路１００ａは、被試験装置２に印加するパルスを発生させ、保護回路１００ｂは、被試験装置２が破壊されてパルス発生回路１００ａに短絡電流が流れるとパルス発生回路１００ａを停止させ、保護回路１００ｂは、互いに近接して配置される第１、第２の電流検出回路２１ａ，２１ｂと、第１、第２の電流検出回路２１ａ，２１ｂの出力の差分を演算する差分演算回路２３と、短絡電流が発生したか否かを判定する判定回路２５と、を備え、第１の電流検出回路２１ａはパルス発生回路１００ａの出力電流を被検出電流とし、第２の電流検出回路２１ｂは被検出電流を有せず、判定回路２５は、差分演算回路２３の出力に基づいて短絡電流が発生したか否かの判定を行う。

本実施の形態１におけるパルス発生装置１００において、第１の電流検出回路２１ａは被検出電流を有し、第２の電流検出回路２１ｂは被検出電流を有さない。これにより、第１の電流検出回路２１ａはスイッチングノイズを含む被検出電流を検出し、第２の電流検出回路２１ｂはスイッチングノイズのみを検出することになる。従って、差分演算回路２３において、第１、第２の電流検出回路２１ａ，２１ｂの出力の差分を演算ことにより、スイッチングノイズの影響を相殺して、被検出電流を精度良く検出することが可能となる。よって、判定回路２５は、スイッチングノイズが低減された信号に基づいて短絡電流が発生したか否かの判定を行うことが可能となる。よって、第１、第２のスイッチング素子１２，１３としてパワーデバイスを用いてより高速なスイッチングを行いうことでスイッチングノイズが増大した場合であっても、保護回路１００ｂの誤作動の発生を抑制し、かつ短絡電流の高速な検出が可能である。

また、本実施の形態１におけるパルス発生装置１００において、第１、第２の電流検出回路２１ａ，２１ｂは、パルス発生回路１００ａから生じるノイズの影響を同程度に受けるように配置される。

第１、第２の電流検出回路２１ａ，２１ｂを、パルス発生回路１００ａから生じるノイズの影響を同程度に受けるように配置することにより、第１、第２の電流検出回路２１ａ，２１ｂの出力信号には同位相、同波形のノイズが含まれ易くなり、差分演算回路２３においてノイズの相殺が行い易くなる。

また、本実施の形態１におけるパルス発生装置１００において、第１、第２の電流検出回路２１ａ，２１ｂは、同一の回路構造を有する。

第１、第２の電流検出回路２１ａ，２１ｂを同一の回路構造とすることにより、第１、第２の電流検出回路２１ａ，２１ｂの出力信号には同位相、同波形のノイズが含まれ易くなり、差分演算回路２３においてノイズの相殺が行い易くなる。

また、本実施の形態１におけるパルス発生装置１００において、保護回路１００ｂは、判定回路２５の前段に接続されたフィルタ回路２４をさらに備え、フィルタ回路２４は、差分演算回路２３の出力に含まれるノイズを低減する。

フィルタ回路２４によってノイズを除去しようとすると、フィルタ回路２４の時定数をより大きく設定する必要があるが、時定数を大きくするとフィルタ回路２４における遅延時間が増大する。本実施の形態１では、フィルタ回路２４に入力される信号のノイズが差分演算回路２３により低減されているため、フィルタ回路２４において時定数を大きく設定する必要がない。従って、フィルタ回路２４における遅延時間の増大を抑制することが可能であり、短絡電流の発生に対して保護回路１００ｂをより高速に反応させることが可能となる。よって、第１、第２のスイッチング素子１２，１３に要求される短絡耐量が軽減される。短絡耐量の要求が軽減されることにより、第１、第２のスイッチング素子１２，１３のコストを抑制することが可能である。

また、本実施の形態１におけるパルス発生装置１００において、パルス発生回路１００ａは、直流電源１１と、直流電源１１とともにハーフブリッジ回路を形成する第１、第２のスイッチング素子１２，１３と、第１、第２のスイッチング素子１２，１３のそれぞれのゲートを駆動する第１、第２のゲート駆動回路１５，１６と、第１、第２のゲート駆動回路１５，１６を制御する制御回路１４と、を備える。従って、パルス発生回路１００ａを上記の構成とすることにより、パルスの発生が可能となる。

＜実施の形態２＞
図６は、本実施の形態２におけるパルス発生装置２００の回路構成を示す図である。また、パルス発生装置２００は、パルス発生回路２００ａと保護回路２００ｂを備える。パルス発生回路２００ａの構成は、実施の形態１（図１）におけるパルス発生回路１００ａの構成と同じため、説明を省略する。

本実施の形態２における保護回路２００ｂは、実施の形態１における保護回路１００ｂに対して、スイッチング特性設定回路１７をさらに備える。スイッチング特性設定回路１７の端子１７ａには、第１、第２のスイッチング素子１２，１３のスイッチング特性を設定するための信号が入力される。スイッチング特性設定回路１７は、端子１７ａへの信号入力に応じて、第１、第２のスイッチング素子１２，１３のスイッチング特性を変化させる。ここで、スイッチング特性とはスイッチング速度を指す。スイッチング速度とは、パルス発生回路２００ａが発生する電圧パルスの電圧の時間変化（以下では、ｄｖ／ｄｔとも記載する）の大きさをいう。例えば、ｄｖ／ｄｔが高速な電圧パルスとは、図２（ａ），（ｂ）の実線で示す電圧パルスを指す。一方、ｄｖ／ｄｔが低速な電圧パルスとは、図２（ａ），（ｂ）の破線で示す電圧パルスを指す。

また、スイッチング特性設定回路１７は、端子１７ａへの入力信号に応じて、差分演算回路２３に設定する差分係数ｋの値を変化させる。つまり、スイッチング特性設定回路１７は、スイッチング速度に応じて、差分演算回路２３に設定する差分係数ｋの値を変化させる。例えば、スイッチング特性設定回路１７はメモリを備え、メモリには、入力信号に対応した差分係数ｋの値がルックアップテーブルのデータとして、記憶されている。また、メモリには計算式が記憶されており、スイッチング特性設定回路１７は、端子１７ａへの入力信号に応じて、計算式に基づいて差分係数ｋを算出してもよい。また、スイッチング特性設定回路１７は、スイッチングによる電界の変動を測定する回路を備え、電界の変動に基づいて差分係数ｋを算出してもよい。

一般に、パルス発生装置２００は、試験条件、被試験装置２の特性等によって、印加するパルス波形のｄｖ／ｄｔの設定を変更することがある。例えば、２〜５個の被測定装置２を並列に接続して同時に試験を行う場合を考える。この場合、単一の被試験装置２に対する試験の設定にしたままでは、１個当たりの被試験装置２に印加される電流値が相対的に小さくなり、パルス波形のｄｖ／ｄｔは低速になってしまう。

あるいは、単一の被試験装置２に対して、より高速のｄｖ／ｄｔで試験する場合もある。そこで、一般にパルス発生装置２００は、スイッチング特性の速さを高速又は低速に変化させる機能を有する。

試験条件のｄｖ／ｄｔが異なると、第１、第２の電流検出回路２１ａ，２１ｂにおけるスイッチングノイズの影響の大きさ、波形等にずれが生じることがある。つまり、差分演算回路２３において、スイッチングノイズを最適に低減しようとすると、ｄｖ／ｄｔに応じて差分係数ｋの値を最適に変化させる必要がある。

そこで、本実施の形態２におけるパルス発生装置２００では、ｄｖ／ｄｔに応じて差分係数ｋの値を最適に変化させるスイッチング特性設定回路１７を設けた。スイッチング特性設定回路１７を設けることにより、全てのｄｖ／ｄｔ設定範囲でスイッチングノイズの低減効果が得られる。また、パルスごとにｄｖ／ｄｔが変化するようにパルス発生装置２００を使用する場合（即ち、ｄｖ／ｄｔを時間変化させながらパルス発生装置２００を使用する場合）であっても、差分係数ｋはｄｖ／ｄｔの変化に自動的に追随するので、最適なノイズ低減が可能になる。

＜効果＞
本実施の形態２におけるパルス発生装置２００において、差分演算回路２３は、第１の電流検出回路２１ａの出力から、第２の電流検出回路２１ｂの出力に差分係数ｋを乗じたものを減算し、パルス発生回路２００ａはパルスの電圧の時間変化の大きさを変更可能であり、差分演算回路２３の差分係数ｋの値は、パルスの時間変化の大きさの変更に伴って自動的に変化する。

パルス発生装置２００において、スイッチング速度（パルス発生回路２００ａが発生するパルスの電圧の時間変化の大きさ、ｄｖ／ｄｔとも記載する）が、変化した場合、差分演算回路２３において最適なノイズ除去を行うためには差分係数ｋをスイッチング速度に応じて変化させる必要がある。本実施の形態２では、パルス発生装置２００が、スイッチング速度に応じて差分演算回路２３の差分係数ｋを最適な値に自動的に変化させる。よって、様々なスイッチング速度で被試験装置２の試験を行う場合であっても、保護回路２００ｂにおいて高速、高精度な短絡電流の検出が可能となる。

また、実施の形態１、２におけるパルス発生装置１００，２００において、第１、第２のスイッチング素子１２，１３はシリコンカーバイドを材料とするＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴとも記載する）であってもよい。

ＳｉＣ−ＭＯＳＦＥＴはＩＧＢＴと比較して、高耐圧と高速スイッチングを両立ことができる。そこで、パルス発生装置１００，２００にＳｉＣ−ＭＯＳＦＥＴを適用することにより、高速スイッチングに伴うスイッチングノイズ増加の影響を低減しつつ、スイッチング時の低損失を実現することができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，１００，２００ パルス発生装置、１ａ，１００ａ，２００ａ パルス発生回路、１ｂ，１００ｂ，２００ｂ 保護回路、２ 被試験デバイス、１１ 直流電源、１２ 第１のスイッチング素子、１３ 第２のスイッチング素子、１４ 制御回路、１４ａ，１４ｂ，１７ａ 端子、１５ 第１のゲート駆動回路、１６ 第２のゲート駆動回路、１７ スイッチング特性設定回路、２１ 電流検出回路、２１ａ 第１の電流検出回路、２１ｂ 第２の電流検出回路、２３ 差分演算回路、２４ フィルタ回路、２５ 判定回路。

Claims (7)

1. パルス発生回路と、
   保護回路と、
   を備え、
   前記パルス発生回路は、被試験装置に印加するパルスを発生させ、
   前記保護回路は、前記被試験装置が破壊されて前記パルス発生回路に短絡電流が流れると前記パルス発生回路を停止させ、
   前記保護回路は、
   互いに近接して配置される第１、第２の電流検出回路と、
   前記第１、第２の電流検出回路の出力の差分を演算する差分演算回路と、
   前記短絡電流が発生したか否かを判定する判定回路と、
   を備え、
   前記第１の電流検出回路は前記パルス発生回路の出力電流を被検出電流とし、
   前記第２の電流検出回路は被検出電流を有せず、
   前記判定回路は、前記差分演算回路の出力に基づいて前記短絡電流が発生したか否かの判定を行う、
   パルス発生装置。
2. 第１、第２の電流検出回路は、前記パルス発生回路から生じるノイズの影響を同程度に受けるように配置される、
   請求項１に記載のパルス発生装置。
3. 第１、第２の電流検出回路は、同一の回路構造を有する、
   請求項１又は請求項２に記載のパルス発生装置。
4. 前記保護回路は、
   前記判定回路の前段に接続されたフィルタ回路をさらに備え、
   前記フィルタ回路は、前記差分演算回路の出力に含まれるノイズを低減する、
   請求項１から請求項３のいずれか一項に記載のパルス発生装置。
5. 前記差分演算回路は、前記第１の電流検出回路の出力から、前記第２の電流検出回路の出力に差分係数を乗じたものを減算し、
   前記パルス発生回路は前記パルスの電圧の時間変化の大きさを変更可能であり、
   前記差分演算回路の前記差分係数の値は、前記パルスの時間変化の大きさの変更に伴って自動的に変化する、
   請求項１から請求項４のいずれか一項に記載のパルス発生装置。
6. 前記パルス発生回路は、
   直流電源と、
   前記直流電源とともにハーフブリッジ回路を形成する第１、第２のスイッチング素子と、
   前記第１、第２のスイッチング素子のそれぞれのゲートを駆動する第１、第２のゲート駆動回路と、
   前記第１、第２のゲート駆動回路を制御する制御回路と、
   を備える、
   請求項１から請求項５のいずれか一項に記載のパルス発生装置。
7. 前記第１、第２のスイッチング素子はシリコンカーバイドを材料とするＭＯＳＦＥＴである、
   請求項６に記載のパルス発生装置。

Images