JP2017083360A - 電圧差における異常を検出する異常検出装置 - Google Patents

Abstract

【課題】第１電圧に基づいて生成した電圧範囲から第２電圧が外れていることを検出することができる異常検出装置を提供する。
【解決手段】本発明に係る異常検出装置１Ａは、第１電圧Ｖｉｎ１を反転増幅する第１増幅回路２と、電圧Ｖｏｐ１を１倍よりも小さいゲインで反転増幅する第２増幅回路３と、電圧Ｖｏｐ１を１倍よりも大きいゲインで反転増幅する第３増幅回路４と、下限値としての電圧Ｖｏｐ２と第２電圧Ｖｉｎ２との大小関係、および上限値としての電圧Ｖｏｐ３と第２電圧Ｖｉｎ２との大小関係に基づいて、第１電圧Ｖｉｎ１がＧＮＤレベルを上回る場合の異常を検出する第１検出回路５Ａと、下限値としての電圧Ｖｏｐ３と第２電圧Ｖｉｎ２との大小関係、および上限値としての電圧Ｖｏｐ２と第２電圧Ｖｉｎ２との大小関係に基づいて、第１電圧Ｖｉｎ１がＧＮＤレベルを下回る場合の異常を検出する第２検出回路６Ａとを備えている。
【選択図】図１

Description

本発明は、２つの電圧の電圧差における異常を検出する異常検出装置に関する。

従来から、様々な分野において、予め定められた第１電圧と検出した物理量等に対応する第２電圧との電圧差における異常を検出するために、異常検出装置が使用されている。このような装置として、例えば特許文献１には、出力巻線１１２Ｘに発生する２つの電圧Ｖ１Ｘ，Ｖ２Ｘの電圧差をトランス３０Ｘによって検出し、検出した電圧差を整流回路１２４によって整流し、整流後の電圧差（第２電圧）と基準電圧Ｖから生成した閾値（第１電圧）とを比較回路１２５によって比較する回路が開示されている（図７参照）。

この回路によれば、同一であるべき２つの電圧Ｖ１Ｘ，Ｖ２Ｘに閾値よりも大きな電圧差が生じていること、すなわち、出力巻線１１２Ｘに無視できない故障が発生していることを検出することができる。同様に、この回路によれば、出力巻線１１２Ｙに無視できない故障が発生していることも検出することができる。

特開２００１−３４９７３８号公報

特許文献１に記載の回路によれば、電圧Ｖ１Ｘ，Ｖ２Ｘ（またはＶ１Ｙ，Ｖ２Ｙ）の第２電圧としての電圧差が第１電圧としての閾値よりも大きいことを検出することができる。しかしながら、特許文献１に記載の回路は、１つの比較器１２５Ａによって出力巻線１１２Ｘ（または１１２Ｙ）の故障を検出するので、第１電圧に基づいて生成した下限値と上限値との間に第２電圧が収まっていること、逆に言うと、第２電圧が予め定められた電圧範囲から外れていることを検出することはできない。

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、第１電圧に基づいて生成した電圧範囲から第２電圧が外れていることを検出することができる異常検出装置を提供することにある。

上記課題を解決するために、本発明に係る異常検出装置は、予め定められた第１電圧と該第１電圧の比較対象として入力される第２電圧との電圧差における異常を検出する異常検出装置であって、（１）第１電圧を、所定の基準レベルを基準にして反転増幅する第１増幅回路と、（２）第１増幅回路の出力電圧を、基準レベルを基準にして１倍よりも小さいゲインで反転増幅する第２増幅回路と、（３）第１増幅回路の出力電圧を、基準レベルを基準にして１倍よりも大きいゲインで反転増幅する第３増幅回路と、（４）下限値としての第２増幅回路の出力電圧と第２電圧との大小関係、および上限値としての第３増幅回路の出力電圧と第２電圧との大小関係に基づいて、第１電圧が基準レベルを上回る場合の異常を検出する第１検出回路と、（５）下限値としての第３増幅回路の出力電圧と第２電圧との大小関係、および上限値としての第２増幅回路の出力電圧と第２電圧との大小関係に基づいて、第１電圧が基準レベルを下回る場合の異常を検出する第２検出回路と、を備えたことを特徴とする。

この構成によれば、第１電圧に基づいて生成した電圧範囲から第２電圧が外れていることを検出することができる。より詳しくは、第１電圧が基準レベルを上回る場合には、第２増幅回路の出力電圧を下限値とし、かつ第３増幅回路の出力電圧を上限値とした電圧範囲から第２電圧が外れていることを第１検出回路によって検出することができる。一方、第１電圧が基準レベルを下回る場合には、第３増幅回路の出力電圧を下限値とし、かつ第２増幅回路の出力電圧を上限値とした電圧範囲から第２電圧が外れていることを第２検出回路によって検出することができる。

上記異常検出装置の第１検出回路および第２検出回路は、様々な構成をとり得る。

例えば、第１検出回路は、（４ａ）負端子側に入力される第２増幅回路の出力電圧と正端子側に入力される第２電圧とを比較する第１比較器と、（４ｂ）正端子側に入力される第３増幅回路の出力電圧と負端子側に入力される第２電圧とを比較する第２比較器と、（４ｃ）第１および第２比較器の出力を論理的に取りまとめる第１ＡＮＤ回路または第１ＮＡＮＤ回路とを含み、第２検出回路は、（５ａ）正端子側に入力される第２増幅回路の出力電圧と負端子側に入力される第２電圧とを比較する第３比較器と、（５ｂ）負端子側に入力される第３増幅回路の出力電圧と正端子側に入力される第２電圧とを比較する第４比較器と、（５ｃ）第３および第４比較器の出力を論理的に取りまとめる第２ＡＮＤ回路または第２ＮＡＮＤ回路とを含んでいてもよい。

また、第１検出回路は、（４ａ’）正端子側に入力される第２増幅回路の出力電圧と負端子側に入力される第２電圧とを比較する第１比較器と、（４ｂ’）負端子側に入力される第３増幅回路の出力電圧と正端子側に入力される第２電圧とを比較する第２比較器と、（４ｃ’）第１および第２比較器の出力を論理的に取りまとめる第１ＯＲ回路または第１ＮＯＲ回路とを含み、第２検出回路は、（５ａ’）負端子側に入力される第２増幅回路の出力電圧と正端子側に入力される第２電圧とを比較する第３比較器と、（５ｂ’）正端子側に入力される第３増幅回路の出力電圧と負端子側に入力される第２電圧とを比較する第４比較器と、（５ｃ’）第３および第４比較器の出力を論理的に取りまとめる第２ＯＲ回路または第２ＮＯＲ回路とを含んでいてもよい。

上記異常検出装置は、（６）第１および第２検出回路の出力を論理的に取りまとめる論理集約回路をさらに備えていることが好ましい。

この構成によれば、論理集約回路の出力を参照するだけで、第１電圧に基づいて生成した電圧範囲から第２電圧が外れていることを検出することができ、利便性が向上する。

本発明によれば、第１電圧に基づいて生成した電圧範囲から第２電圧が外れていることを検出することができる異常検出装置を提供することができる。

本発明の第１実施例に係る異常検出装置の回路図である。 第１実施例に係る異常検出装置の、正常時の動作を示す波形図である。 第１実施例に係る異常検出装置の、異常時の動作を示す波形図である。 第１実施例に係る異常検出装置の、異常時の動作を示す波形図である。 本発明の第２実施例に係る異常検出装置の回路図である。 本発明の第３実施例に係る異常検出装置の回路図である。 従来の異常検出装置の回路図である。

以下、添付図面を参照しつつ、本発明に係る異常検出装置の実施例について説明する。

［第１実施例］
図１に、本発明の第１実施例に係る異常検出装置１Ａを示す。同図に示すように、異常検出装置１Ａは、第１増幅回路２と、第２増幅回路３と、第３増幅回路４と、第１検出回路５Ａと、第２検出回路６Ａと、本発明の論理集約回路としてのＯＲ回路ＯＲ１とを備えている。この異常検出装置１Ａによれば、第１電圧Ｖｉｎ１に基づいて生成した電圧範囲から第１電圧Ｖｉｎ１の比較対象として入力される第２電圧Ｖｉｎ２が外れていることを検出することができる。

第１増幅回路２は、オペアンプＯＰ１と、２つの抵抗器Ｒ１，Ｒ２とを含んでいる。抵抗器Ｒ１は、一端が第１入力端子ＩＮ１に接続され、他端がオペアンプＯＰ１の反転入力端子（−）に接続されている。抵抗器Ｒ２は、一端がオペアンプＯＰ１の反転入力端子に接続され、他端がオペアンプＯＰ１の出力端子に接続されている。また、オペアンプＯＰ１の非反転入力端子（＋）は、接地されている。抵抗器Ｒ１，Ｒ２の抵抗値は、いずれも１０ｋ［Ω］である。

第１増幅回路２は、第１入力端子ＩＮ１から入力される第１電圧Ｖｉｎ１を本発明の「基準レベル」に相当するＧＮＤレベル（０［Ｖ］）を基準にして反転増幅し、これにより得られた電圧Ｖｏｐ１を出力する。第１増幅回路２のゲインＧ１は、１．０（＝Ｒ２／Ｒ１＝１０ｋ／１０ｋ）倍である。

第２増幅回路３は、オペアンプＯＰ２と、２つの抵抗器Ｒ３，Ｒ４とを含んでいる。抵抗器Ｒ３は、一端が第１増幅回路２の出力に接続され、他端がオペアンプＯＰ２の反転入力端子（−）に接続されている。抵抗器Ｒ４は、一端がオペアンプＯＰ２の反転入力端子に接続され、他端がオペアンプＯＰ２の出力端子に接続されている。また、オペアンプＯＰ２の非反転入力端子（＋）は、接地されている。抵抗器Ｒ３，Ｒ４の抵抗値は、それぞれ１０ｋ［Ω］，８．２ｋ［Ω］である。

第２増幅回路３は、第１増幅回路２の出力電圧Ｖｏｐ１をＧＮＤレベルを基準にして反転増幅し、これにより得られた電圧Ｖｏｐ２を出力する。第２増幅回路３のゲインＧ２は、０．８２（＝Ｒ４／Ｒ３＝８．２ｋ／１０ｋ）倍である。すなわち、第２増幅回路３のゲインＧ２は、１倍よりも小さい。

本実施例では、第２増幅回路３の出力電圧Ｖｏｐ２を次式で表すことができる。

Ｖｏｐ２＝Ｖｉｎ１×−Ｇ１×−Ｇ２
＝Ｖｉｎ１×−１．０×−０．８２
＝０．８２Ｖｉｎ１

第３増幅回路４は、オペアンプＯＰ３と、２つの抵抗器Ｒ５，Ｒ６とを含んでいる。抵抗器Ｒ５は、一端が第１増幅回路２の出力に接続され、他端がオペアンプＯＰ３の反転入力端子（−）に接続されている。抵抗器Ｒ６は、一端がオペアンプＯＰ３の反転入力端子に接続され、他端がオペアンプＯＰ３の出力端子に接続されている。また、オペアンプＯＰ３の非反転入力端子（＋）は、接地されている。抵抗器Ｒ５，Ｒ６の抵抗値は、それぞれ１０ｋ［Ω］，１２ｋ［Ω］である。

第３増幅回路４は、第１増幅回路２の出力電圧Ｖｏｐ１をＧＮＤレベルを基準にして反転増幅し、これにより得られた電圧Ｖｏｐ３を出力する。第３増幅回路４のゲインＧ３は、１．２（＝Ｒ６／Ｒ５＝１２ｋ／１０ｋ）倍である。すなわち、第３増幅回路４のゲインＧ３は、１倍よりも大きい。

本実施例では、第３増幅回路４の出力電圧Ｖｏｐ３を次式で表すことができる。

Ｖｏｐ３＝Ｖｉｎ１×−Ｇ１×−Ｇ３
＝Ｖｉｎ１×−１．０×−１．２
＝１．２Ｖｉｎ１

第１検出回路５Ａは、第１比較器ＣＯＭＰ１と、第２比較器ＣＯＭＰ２と、第１ＡＮＤ回路ＡＮＤ１と、２つの抵抗器Ｒ７，Ｒ８とを含んでいる。抵抗器Ｒ７，Ｒ８の抵抗値は、いずれも２．２ｋ［Ω］である。

第１比較器ＣＯＭＰ１は、負側の端子（−）が第２増幅回路３の出力に接続され、正側の端子（＋）が第２入力端子ＩＮ２に接続され、オープンコレクタ形式を有する出力端子が抵抗器Ｒ７を介してＶＣＣ（５［Ｖ］）に接続されている。第２比較器ＣＯＭＰ２は、正側の端子（＋）が第３増幅回路４の出力に接続され、負側の端子（−）が第２入力端子ＩＮ２に接続され、オープンコレクタ形式を有する出力端子が抵抗器Ｒ８を介してＶＣＣに接続されている。また、第１ＡＮＤ回路ＡＮＤ１は、一方の入力端子が第１比較器ＣＯＭＰ１の出力端子に接続され、他方の入力端子が第２比較器ＣＯＭＰ２の出力端子に接続されている。

第１比較器ＣＯＭＰ１は、第２入力端子ＩＮ２から入力される第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ２とを比較する。そして、第２電圧Ｖｉｎ２の方が大きければＶＣＣレベル（“Ｈｉｇｈレベル”ともいう）の電圧を出力し、出力電圧Ｖｏｐ２の方が大きければＧＮＤレベル（“Ｌｏｗレベル”ともいう）の電圧を出力する。第２比較器ＣＯＭＰ２は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ３とを比較する。そして、出力電圧Ｖｏｐ３の方が大きければＶＣＣレベルの電圧を出力し、第２電圧Ｖｉｎ２の方が大きければＧＮＤレベルの電圧を出力する。第１ＡＮＤ回路ＡＮＤ１は、第１比較器ＣＯＭＰ１および第２比較器ＣＯＭＰ２の出力電圧が、いずれもＶＣＣレベルである場合にＶＣＣレベルの電圧Ｖａｎｄ１を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖａｎｄ１を出力する。

このように、第１検出回路５Ａは、第２増幅回路３の出力電圧Ｖｏｐ２（＝０．８２Ｖｉｎ１）と第３増幅回路４の出力電圧Ｖｏｐ３（＝１．２Ｖｉｎ１）との間に第２電圧Ｖｉｎ２が収まっている場合にＶＣＣレベルの電圧Ｖａｎｄ１を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖａｎｄ１を出力する。

例えば、第１電圧Ｖｉｎ１が５．０［Ｖ］である場合、第１検出回路５Ａは、第２電圧Ｖｉｎ２が４．１〜６．０［Ｖ］の範囲に収まっていれば正常であることを示すＶＣＣレベルの電圧Ｖａｎｄ１を出力し、収まっていなければ異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ１を出力する。また、第１検出回路５Ａは、第１電圧Ｖｉｎ１が０［Ｖ］を下回っている場合は、常にＧＮＤレベルの電圧Ｖａｎｄ１を出力する。

第２検出回路６Ａは、第３比較器ＣＯＭＰ３と、第４比較器ＣＯＭＰ４と、第２ＡＮＤ回路ＡＮＤ２と、２つの抵抗器Ｒ９，Ｒ１０とを含んでいる。抵抗器Ｒ９，Ｒ１０の抵抗値は、いずれも２．２ｋ［Ω］である。

第３比較器ＣＯＭＰ３は、正側の端子（＋）が第２増幅回路３の出力に接続され、負側の端子（−）が第２入力端子ＩＮ２に接続され、オープンコレクタ形式を有する出力端子が抵抗器Ｒ９を介してＶＣＣに接続されている。第４比較器ＣＯＭＰ４は、負側の端子（−）が第３増幅回路４の出力に接続され、正側の端子（＋）が第２入力端子ＩＮ２に接続され、オープンコレクタ形式を有する出力端子が抵抗器Ｒ１０を介してＶＣＣに接続されている。また、第２ＡＮＤ回路ＡＮＤ２は、一方の入力端子が第３比較器ＣＯＭＰ３の出力端子に接続され、他方の入力端子が第４比較器ＣＯＭＰ４の出力端子に接続されている。

第３比較器ＣＯＭＰ３は、第２入力端子ＩＮ２から入力される第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ２とを比較する。そして、出力電圧Ｖｏｐ２の方が大きければＶＣＣレベルの電圧を出力し、第２電圧Ｖｉｎ２の方が大きければＧＮＤレベルの電圧を出力する。第４比較器ＣＯＭＰ４は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ３とを比較する。そして、第２電圧Ｖｉｎ２の方が大きければＶＣＣレベルの電圧を出力し、出力電圧Ｖｏｐ３の方が大きければＧＮＤレベルの電圧を出力する。第２ＡＮＤ回路ＡＮＤ２は、第３比較器ＣＯＭＰ３および第４比較器ＣＯＭＰ４の出力電圧が、いずれもＶＣＣレベルである場合にＶＣＣレベルの電圧Ｖａｎｄ２を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖａｎｄ２を出力する。

このように、第２検出回路６Ａは、第３増幅回路４の出力電圧Ｖｏｐ３（＝１．２Ｖｉｎ１）と第２増幅回路３の出力電圧Ｖｏｐ２（＝０．８２Ｖｉｎ１）との間に第２電圧Ｖｉｎ２が収まっている場合にＶＣＣレベルの電圧Ｖａｎｄ２を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖａｎｄ２を出力する。

例えば、第１電圧Ｖｉｎ１が−５．０［Ｖ］である場合、第２検出回路６Ａは、第２電圧Ｖｉｎ２が−６．０〜−４．１［Ｖ］の範囲に収まっていれば正常であることを示すＶＣＣレベルの電圧Ｖａｎｄ２を出力し、収まっていなければ異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ２を出力する。また、第２検出回路６Ａは、第１電圧Ｖｉｎ１が０［Ｖ］を上回っている場合は、常にＧＮＤレベルの電圧Ｖａｎｄ２を出力する。

ＯＲ回路ＯＲ１は、一方の入力端子が第１検出回路５Ａの出力に接続され、他方の入力端子が第２検出回路６Ａの出力に接続され、出力端子が検出結果出力端子ＯＵＴに接続されている。

ＯＲ回路ＯＲ１は、第１検出回路５Ａの出力電圧Ｖａｎｄ１および第２検出回路６Ａの出力電圧Ｖａｎｄ２の少なくとも一方がＶＣＣレベルである場合にＶＣＣレベルの検出電圧Ｖｄｅｔを出力し、それ以外の場合はＧＮＤレベルの検出電圧Ｖｄｅｔを出力する。ＶＣＣレベルの検出電圧Ｖｄｅｔは正常であることを示し、ＧＮＤレベルの検出電圧Ｖｄｅｔは異常であることを示す。

図２は、第１電圧Ｖｉｎ１および第２電圧Ｖｉｎ２が一致している場合の動作波形図である。

第１電圧Ｖｉｎ１が０［Ｖ］を上回っている領域において、第２電圧Ｖｉｎ２は、第２増幅回路３の出力電圧Ｖｏｐ２よりも大きく、第３増幅回路４の出力電圧Ｖｏｐ３よりも小さい。このため、第１検出回路５Ａは、ＶＣＣレベルの電圧Ｖａｎｄ１を出力している。また、第１電圧Ｖｉｎ１が０［Ｖ］を下回っている領域において、第２電圧Ｖｉｎ２は、第３増幅回路４の出力電圧Ｖｏｐ３よりも大きく、第２増幅回路３の出力電圧Ｖｏｐ２よりも小さい。このため、第２検出回路６Ａは、ＶＣＣレベルの電圧Ｖａｎｄ２を出力している。これらの結果、ＯＲ回路ＯＲ１は、全ての領域において、正常であることを示すＶＣＣレベルの検出電圧Ｖｄｅｔを出力している。

図３は、第１電圧Ｖｉｎ１が０［Ｖ］を上回っている領域において、第１電圧Ｖｉｎ１および第２電圧Ｖｉｎ２の電圧差が過大となった場合の動作波形図である。

第１電圧Ｖｉｎ１が０［Ｖ］を上回っており、かつ第２電圧Ｖｉｎ２が第３増幅回路４の出力電圧Ｖｏｐ３よりも大きい領域では、第２比較器ＣＯＭＰ２がＧＮＤレベルの電圧を出力し、第１ＡＮＤ回路ＡＮＤ１が異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ１を出力している。また、第１電圧Ｖｉｎ１が０［Ｖ］を上回っており、かつ第２電圧Ｖｉｎ２が第２増幅回路３の出力電圧Ｖｏｐ２よりも小さい領域では、第１比較器ＣＯＭＰ１がＧＮＤレベルの電圧を出力し、やはり第１ＡＮＤ回路ＡＮＤ１が異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ１を出力している。これらの結果、ＯＲ回路ＯＲ１は、一部の領域において、異常であることを示すＧＮＤレベルの検出電圧Ｖｄｅｔを出力している。

図４は、第１電圧Ｖｉｎ１が０［Ｖ］を下回っている領域において、第１電圧Ｖｉｎ１および第２電圧Ｖｉｎ２の電圧差が過大となった場合の動作波形図である。

第１電圧Ｖｉｎ１が０［Ｖ］を下回っており、かつ第２電圧Ｖｉｎ２が第２増幅回路３の出力電圧Ｖｏｐ２よりも大きい領域では、第３比較器ＣＯＭＰ３がＧＮＤレベルの電圧を出力し、第２ＡＮＤ回路ＡＮＤ２が異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ２を出力している。また、第１電圧Ｖｉｎ１が０［Ｖ］を下回っており、かつ第２電圧Ｖｉｎ２が第３増幅回路４の出力電圧Ｖｏｐ３よりも小さい領域では、第４比較器ＣＯＭＰ４がＧＮＤレベルの電圧を出力し、やはり第２ＡＮＤ回路ＡＮＤ２が異常であることを示すＧＮＤレベルの電圧Ｖａｎｄ２を出力している。これらの結果、ＯＲ回路ＯＲ１は、一部の領域において、異常であることを示すＧＮＤレベルの検出電圧Ｖｄｅｔを出力している。

以上のように、第１実施例に係る異常検出装置１Ａによれば、第２電圧Ｖｉｎ２が第１電圧Ｖｉｎ１に基づいて生成した下限値と上限値の間に収まっていることを検出することができる。

［第２実施例］
図５に、本発明の第２実施例に係る異常検出装置１Ｂを示す。同図に示すように、異常検出装置１Ｂは、第１検出回路５Ａの代わりに第１検出回路５Ｂを備えている点、第２検出回路６Ａの代わりに第２検出回路６Ｂを備えている点、およびＯＲ回路ＯＲ１の代わり位に第３ＮＡＮＤ回路ＮＡＮＤ３を備えている点において異常検出装置１Ａと相違しているが、他の点については異常検出装置１Ａと共通している。

第１検出回路５Ｂは、第１ＡＮＤ回路ＡＮＤ１の代わりに第１ＮＡＮＤ回路ＮＡＮＤ１を備えている。第１ＮＡＮＤ回路ＮＡＮＤ１は、正常であることを示すＧＮＤレベルの電圧Ｖｎａｎｄ１、または異常であることを示すＶＣＣレベルの電圧Ｖｎａｎｄ１を出力する。

同様に、第２検出回路６Ｂは、第２ＡＮＤ回路ＡＮＤ２の代わりに第２ＮＡＮＤ回路ＮＡＮＤ２を備えている。第２ＮＡＮＤ回路ＮＡＮＤ２は、正常であることを示すＧＮＤレベルの電圧Ｖｎａｎｄ２、または異常であることを示すＶＣＣレベルの電圧Ｖｎａｎｄ２を出力する。

第３ＮＡＮＤ回路ＮＡＮＤ３は、第１検出回路５Ｂの出力電圧Ｖｎａｎｄ１および第２検出回路６Ｂの出力電圧Ｖｎａｎｄ２の少なくとも一方がＧＮＤレベルである場合にＶＣＣレベルの検出電圧Ｖｄｅｔを出力し、それ以外の場合はＧＮＤレベルの検出電圧Ｖｄｅｔを出力する。ＶＣＣレベルの検出電圧Ｖｄｅｔは正常であることを示し、ＧＮＤレベルの検出電圧Ｖｄｅｔは異常であることを示す。

［第３実施例］
図６に、本発明の第３実施例に係る異常検出装置１Ｃを示す。同図に示すように、異常検出装置１Ｃは、第１検出回路５Ａの代わりに第１検出回路５Ｃを備えている点、第２検出回路６Ａの代わりに第２検出回路６Ｃを備えている点において異常検出装置１Ａと相違しているが、他の点については異常検出装置１Ａと共通している。

第１検出回路５Ｃは、第１検出回路５Ａと同様、第１比較器ＣＯＭＰ１および第２比較器ＣＯＭＰ２を含んでいる。ただし、第１比較器ＣＯＭＰ１は、正側の端子（＋）が第２増幅回路３の出力に接続され、負側の端子（−）が第２入力端子ＩＮ２に接続されている。また、第２比較器ＣＯＭＰ２は、負側の端子（−）が第３増幅回路４の出力に接続され、正側の端子（＋）が第２入力端子ＩＮ２に接続されている。

第１検出回路５Ｃは、第１ＡＮＤ回路ＡＮＤ１の代わりに第１ＮＯＲ回路ＮＯＲ１を備えている。

第１比較器ＣＯＭＰ１は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ２とを比較する。そして、第２電圧Ｖｉｎ２の方が大きければＧＮＤレベルの電圧を出力し、出力電圧Ｖｏｐ２の方が大きければＶＣＣレベルの電圧を出力する。第２比較器ＣＯＭＰ２は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ３とを比較する。そして、出力電圧Ｖｏｐ３の方が大きければＧＮＤレベルの電圧を出力し、第２電圧Ｖｉｎ２の方が大きければＶＣＣレベルの電圧を出力する。第１ＮＯＲ回路ＮＯＲ１は、第１比較器ＣＯＭＰ１および第２比較器ＣＯＭＰ２の出力電圧が、いずれもＧＮＤレベルである場合にＶＣＣレベルの電圧Ｖｎｏｒ１を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖｎｏｒ１を出力する。

第２検出回路６Ｃは、第２検出回路６Ａと同様、第３比較器ＣＯＭＰ３および第４比較器ＣＯＭＰ４を含んでいる。ただし、第３比較器ＣＯＭＰ３は、負側の端子（−）が第２増幅回路３の出力に接続され、正側の端子（＋）が第２入力端子ＩＮ２に接続されている。また、第４比較器ＣＯＭＰ４は、正側の端子（＋）が第３増幅回路４の出力に接続され、負側の端子（−）が第２入力端子ＩＮ２に接続されている。

第２検出回路６Ｃは、第２ＡＮＤ回路ＡＮＤ２の代わりに第２ＮＯＲ回路ＮＯＲ２を備えている。

第３比較器ＣＯＭＰ３は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ２とを比較する。そして、出力電圧Ｖｏｐ２の方が大きければＧＮＤレベルの電圧を出力し、第２電圧Ｖｉｎ２の方が大きければＶＣＣレベルの電圧を出力する。第４比較器ＣＯＭＰ４は、第２電圧Ｖｉｎ２と出力電圧Ｖｏｐ３とを比較する。そして、第２電圧Ｖｉｎ２の方が大きければＧＮＤレベルの電圧を出力し、出力電圧Ｖｏｐ３の方が大きければＶＣＣレベルの電圧を出力する。第２ＮＯＲ回路ＮＯＲ２は、第３比較器ＣＯＭＰ３および第４比較器ＣＯＭＰ４の出力電圧が、いずれもＧＮＤレベルである場合にＶＣＣレベルの電圧Ｖｎｏｒ２を出力し、それ以外の場合はＧＮＤレベルの電圧Ｖｎｏｒ２を出力する。

第１実施例と同様、ＯＲ回路ＯＲ１は、第１検出回路５Ｃの出力電圧Ｖｎｏｒ１および第２検出回路６Ｃの出力電圧Ｖｎｏｒ２の少なくとも一方がＶＣＣレベルである場合にＶＣＣレベルの検出電圧Ｖｄｅｔを出力し、それ以外の場合はＧＮＤレベルの検出電圧Ｖｄｅｔを出力する。ＶＣＣレベルの検出電圧Ｖｄｅｔは正常であることを示し、ＧＮＤレベルの検出電圧Ｖｄｅｔは異常であることを示す。

［変形例］
以上、本発明に係る異常検出装置の第１〜第３実施例について説明してきたが、本発明はこれらに限定されるものではない。

例えば、第１検出回路は、下限値としての出力電圧Ｖｏｐ２と第２電圧Ｖｉｎ２との大小関係、および上限値としての出力電圧Ｖｏｐ３と第２電圧Ｖｉｎ２との大小関係に基づいて、第１電圧Ｖｉｎ１がＧＮＤレベルを上回る場合（正の電圧範囲）の異常を検出可能な任意の回路構成をとることができる。また、第２検出回路は、下限値としての出力電圧Ｖｏｐ３と第２電圧Ｖｉｎ２との大小関係、および上限値としての出力電圧Ｖｏｐ２と第２電圧Ｖｉｎ２との大小関係に基づいて、第１電圧Ｖｉｎ１がＧＮＤレベルを下回る場合（負の電圧範囲）の異常を検出可能な任意の回路構成をとることができる。

第１検出回路および第２検出回路の具体的な変形例としては、第３実施例における第１ＮＯＲ回路ＮＯＲ１および第２ＮＯＲ回路ＮＯＲ２をＯＲ回路に置き換えた構成が考えられる。なお、この場合は、論理集約回路としてのＯＲ回路ＯＲ１も、ＡＮＤ回路またはＮＡＮＤ回路に置き換える必要がある。ＯＲ回路ＯＲ１をＡＮＤ回路に置き換えた場合には、ＡＮＤ回路から出力されるＧＮＤレベルの検出電圧Ｖｄｅｔが正常であることを示し、ＶＣＣレベルの検出電圧Ｖｄｅｔが異常であることを示す。一方で、ＯＲ回路ＯＲ１をＮＡＮＤ回路に置き換えた場合には、ＮＡＮＤ回路から出力されるＶＣＣレベルの検出電圧Ｖｄｅｔが正常であることを示し、ＧＮＤレベルの検出電圧Ｖｄｅｔが異常であることを示す。

ＯＲ回路ＯＲ１等の論理集約回路は、任意に変更することができる。論理集約回路は、第１検出回路または第２検出回路の検出結果が正常である場合に、正常であることを示す検出電圧Ｖｄｅｔを出力可能であればよい。

ＯＲ回路ＯＲ１等の論理集約回路は、省略することもできる。ただし、この場合は、第１電圧Ｖｉｎ１が０［Ｖ］を上回っているのか下回っているのかに応じて、第１検出回路および第２検出回路の出力のいずれか一方を参照する必要がある。

第１増幅回路２、第２増幅回路３および第３増幅回路４のゲインも任意に変更することができる。ただし、第２増幅回路３のゲインＧ２は１倍よりも小さくなくてはならず、第３増幅回路４のゲインＧ３は１倍よりも大きくなくてはならない。

１Ａ，１Ｂ，１Ｃ 異常検出回路
２ 第１増幅回路
３ 第２増幅回路
４ 第３増幅回路
５Ａ，５Ｂ，５Ｃ 第１検出回路
６Ａ，６Ｂ，６Ｃ 第２検出回路
ＯＰ１ オペアンプ
ＯＰ２ オペアンプ
ＯＰ３ オペアンプ
ＣＯＭＰ１ 第１比較器
ＣＯＭＰ２ 第２比較器
ＣＯＭＰ３ 第３比較器
ＣＯＭＰ４ 第４比較器
ＡＮＤ１ 第１ＡＮＤ回路
ＡＮＤ２ 第２ＡＮＤ回路
ＯＲ１ ＯＲ回路（論理集約回路）
ＮＡＮＤ１ 第１ＮＡＮＤ回路
ＮＡＮＤ２ 第２ＮＡＮＤ回路
ＮＡＮＤ３ 第３ＮＡＮＤ回路（論理集約回路）
ＮＯＲ１ 第１ＮＯＲ回路
ＮＯＲ２ 第２ＮＯＲ回路

特開２００１−３４９７４８号公報

Claims (4)

1. 予め定められた第１電圧と前記第１電圧の比較対象として入力される第２電圧との電圧差における異常を検出する異常検出装置であって、
   前記第１電圧を、所定の基準レベルを基準にして反転増幅する第１増幅回路と、
   前記第１増幅回路の出力電圧を、前記基準レベルを基準にして１倍よりも小さいゲインで反転増幅する第２増幅回路と、
   前記第１増幅回路の出力電圧を、前記基準レベルを基準にして１倍よりも大きいゲインで反転増幅する第３増幅回路と、
   下限値としての前記第２増幅回路の出力電圧と前記第２電圧との大小関係、および上限値としての前記第３増幅回路の出力電圧と前記第２電圧との大小関係に基づいて、前記第１電圧が前記基準レベルを上回る場合の前記異常を検出する第１検出回路と、
   下限値としての前記第３増幅回路の出力電圧と前記第２電圧との大小関係、および上限値としての前記第２増幅回路の出力電圧と前記第２電圧との大小関係に基づいて、前記第１電圧が前記基準レベルを下回る場合の前記異常を検出する第２検出回路と、
   を備えたことを特徴とする異常検出装置。
2. 前記第１検出回路が、負端子側に入力される前記第２増幅回路の出力電圧と正端子側に入力される前記第２電圧とを比較する第１比較器と、正端子側に入力される前記第３増幅回路の出力電圧と負端子側に入力される前記第２電圧とを比較する第２比較器と、前記第１および第２比較器の出力を論理的に取りまとめる第１ＡＮＤ回路または第１ＮＡＮＤ回路とを含み、
   前記第２検出回路が、正端子側に入力される前記第２増幅回路の出力電圧と負端子側に入力される前記第２電圧とを比較する第３比較器と、負端子側に入力される前記第３増幅回路の出力電圧と正端子側に入力される前記第２電圧とを比較する第４比較器と、前記第３および第４比較器の出力を論理的に取りまとめる第２ＡＮＤ回路または第２ＮＡＮＤ回路とを含む
   ことを特徴とする請求項１に記載の異常検出装置。
3. 前記第１検出回路が、正端子側に入力される前記第２増幅回路の出力電圧と負端子側に入力される前記第２電圧とを比較する第１比較器と、負端子側に入力される前記第３増幅回路の出力電圧と正端子側に入力される前記第２電圧とを比較する第２比較器と、前記第１および第２比較器の出力を論理的に取りまとめる第１ＯＲ回路または第１ＮＯＲ回路とを含み、
   前記第２検出回路が、負端子側に入力される前記第２増幅回路の出力電圧と正端子側に入力される前記第２電圧とを比較する第３比較器と、正端子側に入力される前記第３増幅回路の出力電圧と負端子側に入力される前記第２電圧とを比較する第４比較器と、前記第３および第４比較器の出力を論理的に取りまとめる第２ＯＲ回路または第２ＮＯＲ回路とを含む
   ことを特徴とする請求項１に記載の異常検出装置。
4. 前記第１および第２検出回路の出力を論理的に取りまとめる論理集約回路をさらに備えたことを特徴とする請求項１〜３のいずれか一項に記載の異常検出装置。

Images