JP2017063166A - Multilayer capacitor and mounting structure therefor - Google Patents

Multilayer capacitor and mounting structure therefor Download PDF

Info

Publication number
JP2017063166A
JP2017063166A JP2015189047A JP2015189047A JP2017063166A JP 2017063166 A JP2017063166 A JP 2017063166A JP 2015189047 A JP2015189047 A JP 2015189047A JP 2015189047 A JP2015189047 A JP 2015189047A JP 2017063166 A JP2017063166 A JP 2017063166A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
external
electrode
external electrode
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015189047A
Other languages
Japanese (ja)
Other versions
JP6571469B2 (en
Inventor
啓太 前原
Keita Maehara
啓太 前原
畠中 英文
Hidefumi Hatanaka
英文 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015189047A priority Critical patent/JP6571469B2/en
Publication of JP2017063166A publication Critical patent/JP2017063166A/en
Application granted granted Critical
Publication of JP6571469B2 publication Critical patent/JP6571469B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer capacitor suppressing propagation of vibration to a board, while enhancing the mounting stability, when mounted on the board.SOLUTION: In a multilayer capacitor, first external terminal 7a is connected with a first external electrode 3a, and a second external terminal 7b is connected with a second external electrode 3b. The first external terminal 7a includes a first body part 7a1 located separately from the lower surface 4b of the multilayer capacitor body 10, and a first connection 7a2 provided on the first side face 4e in the longitudinal central part of the first body part 7a1, and bonded to the lower surface extension 3a3 of the first external electrode 3a. The second external terminal 7b includes a second body part 7b1 located remotely from the lower surface 4b of the multilayer capacitor body 10, and a second connection 7b2 provided on the second side face 4f in the longitudinal central part of the second body part 7b1, and bonded to the lower surface extension 3b3 of the second external electrode 3b.SELECTED DRAWING: Figure 1

Description

本発明は、複数の誘電体層と内部電極層とが交互に積層された積層体に一対の外部電極を設けた積層型コンデンサおよびその実装構造体に関するものである。   The present invention relates to a multilayer capacitor in which a pair of external electrodes is provided on a multilayer body in which a plurality of dielectric layers and internal electrode layers are alternately stacked, and a mounting structure thereof.

積層型コンデンサは、誘電体層と内部電極層とが交互に積層されており、誘電体層を構成するセラミック材料としては、誘電率が比較的高いチタン酸バリウム等の強誘電体材料が一般的に用いられている。例えば、このような積層型コンデンサに交流成分が重畳された直流電圧が印加されると、電圧による電歪効果から誘電体層に歪みが発生して、積層型コンデンサ自体が振動する。積層型コンデンサは、半田等を介して基板に実装されており、積層型コンデンサ自体の振動は、基板に伝播し、基板に伝播した振動により、基板が共鳴して振動が増幅され、基板において振動音が発生する。そして、基板が可聴域の共振周波数で共振した際に、基板から可聴音が生じ、いわゆる、音鳴きという現象が起る。具体的には、積層型コンデンサは、一対の外部電極と基板とが半田を介して実装されており、積層型コンデンサの振動が外部電極に形成された半田接合部を介して基板を変形させるので、基板において振動音が発生することになる。   In multilayer capacitors, dielectric layers and internal electrode layers are alternately stacked, and a ferroelectric material such as barium titanate with a relatively high dielectric constant is generally used as the ceramic material for the dielectric layer. It is used for. For example, when a DC voltage on which an AC component is superimposed is applied to such a multilayer capacitor, the dielectric layer is distorted due to the electrostrictive effect of the voltage, and the multilayer capacitor itself vibrates. The multilayer capacitor is mounted on the substrate via solder or the like. The vibration of the multilayer capacitor itself propagates to the substrate, and the vibration propagated to the substrate resonates and amplifies the vibration. Sound is generated. When the substrate resonates at an audible resonance frequency, an audible sound is generated from the substrate, and a so-called sounding phenomenon occurs. Specifically, in a multilayer capacitor, a pair of external electrodes and a substrate are mounted via solder, and the vibration of the multilayer capacitor deforms the substrate via a solder joint formed on the external electrode. A vibration sound is generated in the substrate.

積層型コンデンサは、音鳴きを低減するとして、積層体の一対の側面の中央部に一対の外部電極を設けている。このような積層型コンデンサは、例えば、特許文献1に開示されているものがある。   The multilayer capacitor is provided with a pair of external electrodes at the center of a pair of side surfaces of the multilayer body in order to reduce noise. An example of such a multilayer capacitor is disclosed in Patent Document 1.

特開2007−194312号公報JP 2007-194312 A

しかしながら、上述の積層型コンデンサの構造では、一対の外部電極は積層体の長手方向に沿った長さが小さくなり、実装安定性が低下しやすいという問題点があった。   However, the structure of the multilayer capacitor described above has a problem that the pair of external electrodes has a small length along the longitudinal direction of the multilayer body, and the mounting stability tends to be lowered.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、音鳴きを抑制するとともに実装安定性を向上させることができる積層型コンデンサおよび実装構造体を提供することにある。   The present invention has been made in view of the above-described problems, and an object thereof is to provide a multilayer capacitor and a mounting structure that can suppress noise and improve mounting stability.

本発明の一態様に係る積層型コンデンサは、誘電体層と内部電極層とが交互に積層された、前記誘電体層と前記内部電極層との積層方向に位置する、互いに対向する長方形状の上面および下面と、前記上面および前記下面の長辺側に隣接する第1の側面および第2の側面と、前記上面および前記下面の短辺側に隣接する第1の端面および第2の端面とを有する直方体状の積層体と、前記一対の側面に設けられており、互いに異なる前記内部電極層に電気的に接続されている第1の外部電極および第2の外部電極を有する積層型コンデンサ本体と、前記第1の外部電極および第2の外部電極に接合された第1の外部端子および第2の外部端子とを備える積層型コンデンサであって、前記第1の外部電極および第2の外部電極は、前記側面の中央部を含むように前記側面に設けられた側面部と該側面部から前記上面に延在する上面延在部と前記側面部から前記下面に延在する下面延在部とそれぞれ有しており、前記第1の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第1の本体部と該第1の本体
部の長手方向の中央部の前記第1の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第1の外部電極の下面延在部に重なるように延出しており、前記第1の外部電極の下面延在部に接合された第1の接続部とを含んでおり、前記第2の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第2の本体部と該第2の本体部の長手方向の中央部の前記第2の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第2の外部電極の下面延在部に重なるように延出しており、前記第2の外部電極の下面延在部に接合された第2の接続部とを含んでおり、前記第1の接続部は、前記第1の外部電極の前記下面延在部側に向かって前記第1の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されており、前記第2の接続部は、前記第2の外部電極の下面延在部側に向かって前記第2の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されていることを特徴とするものである。
The multilayer capacitor in accordance with one aspect of the present invention is a rectangular capacitor, in which dielectric layers and internal electrode layers are alternately stacked, positioned in the stacking direction of the dielectric layers and the internal electrode layers and facing each other. An upper surface and a lower surface; a first side surface and a second side surface adjacent to the long side of the upper surface and the lower surface; a first end surface and a second end surface adjacent to the short side of the upper surface and the lower surface; And a multilayer capacitor body having a first external electrode and a second external electrode which are provided on the pair of side surfaces and are electrically connected to the different internal electrode layers. A multilayer capacitor including a first external terminal and a second external terminal joined to the first external electrode and the second external electrode, wherein the first external electrode and the second external terminal The electrode is the center of the side Including a side surface portion provided on the side surface, an upper surface extending portion extending from the side surface portion to the upper surface, and a lower surface extending portion extending from the side surface portion to the lower surface, The first external terminal includes a first body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the first body portion Provided on the side portion on the first side surface side of the central portion, and extends from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the first external electrode, A first connection portion joined to a lower surface extension portion of the first external electrode, and the second external terminal is opposed to the lower surface in the longitudinal direction of the multilayer capacitor body. The second main body portion of the plate-like body arranged away from the lower surface and the longitudinal direction of the second main body portion Provided on the side portion on the second side surface side of the central portion, and extends from the side portion toward the first side surface so as to overlap the lower surface extending portion of the second external electrode, And a second connection portion joined to a lower surface extension portion of the second external electrode, and the first connection portion is directed toward the lower surface extension portion side of the first external electrode. The first main body portion protrudes so that the upper portion is higher than the main surface on the lower surface side, and a space portion is formed below, and the second connection portion is a lower surface of the second external electrode. It protrudes so that an upper part may become higher than the main surface of the said lower surface side of a said 2nd main body part toward the extension part side, and a space part is formed below, It is characterized by the above-mentioned.

また、本発明の一態様に係る積層型コンデンサの実装構造体は、上述の積層型コンデンサと前記積層型コンデンサが実装される基板電極が設けられた基板とが、前記下面と前記基板の実装面とが対向するように配置されるとともに、前記第1の接続部と前記基板電極とが空間部に設けられた半田を介して接合され、前記第2の接続部と前記基板電極とが空間部に設けられた半田を介して接合されていることを特徴とするものである。   In the multilayer capacitor mounting structure according to one aspect of the present invention, the multilayer capacitor and the substrate provided with the substrate electrode on which the multilayer capacitor is mounted include the lower surface and the mounting surface of the substrate. Are arranged so as to face each other, and the first connection portion and the substrate electrode are joined via solder provided in the space portion, and the second connection portion and the substrate electrode are connected to the space portion. It is characterized in that it is joined via solder provided on.

本発明の積層型コンデンサによれば、基板上に実装した際に基板への振動の伝播を抑制するとともに実装安定性を向上させることができる。   According to the multilayer capacitor of the present invention, it is possible to suppress the propagation of vibration to the substrate when mounted on the substrate and improve the mounting stability.

実施の形態に係る積層型コンデンサを示す概略の斜視図であって、(a)は、上面側から視た概略の斜視図であり、(b)は、下面側から視た概略の斜視図である。BRIEF DESCRIPTION OF THE DRAWINGS It is the schematic perspective view which shows the multilayer capacitor | condenser which concerns on embodiment, Comprising: (a) is the schematic perspective view seen from the upper surface side, (b) is the schematic perspective view seen from the lower surface side. is there. (a)は、図1に示す積層型コンデンサを基板上に搭載した状態で積層型コンデンサ本体の長手方向に垂直な方向から視た概略の側面図であり、(b)は、図1に示す積層型コンデンサを基板上に搭載した状態で積層型コンデンサ本体の短手方向に垂直な方向から視た概略の側面図である。(A) is the schematic side view seen from the direction perpendicular | vertical to the longitudinal direction of a multilayer capacitor main body in the state which mounted the multilayer capacitor shown in FIG. 1 on a board | substrate, (b) is shown in FIG. FIG. 5 is a schematic side view of the multilayer capacitor body viewed from a direction perpendicular to the short direction of the multilayer capacitor body in a state where the multilayer capacitor is mounted on a substrate. (a)は、図1に示す積層型コンデンサのA−A線で切断した断面図であり、(b)は、(a)に図1に示す積層型コンデンサのB−B線で切断した断面図であり、(c)は、図1に示す積層型コンデンサのC−C線で切断した断面図である。(A) is a cross-sectional view taken along line AA of the multilayer capacitor shown in FIG. 1, and (b) is a cross section taken along line BB of the multilayer capacitor shown in FIG. It is a figure and (c) is sectional drawing cut | disconnected by CC line of the multilayer capacitor | condenser shown in FIG. (a)〜(c)は内部電極層を説明するための平面図である。(A)-(c) is a top view for demonstrating an internal electrode layer. 実施の形態に係る積層型コンデンサの他の例の下面側から視た概略の斜視図である。It is the schematic perspective view seen from the lower surface side of other examples of the multilayer capacitor concerning an embodiment. (a)は、図1に示す積層型コンデンサを基板上に実装した状態を示す概略の斜視図であり、(b)は、(a)に示す積層型コンデンサのD−D線で切断した断面図である。(A) is a schematic perspective view showing a state in which the multilayer capacitor shown in FIG. 1 is mounted on a substrate, and (b) is a cross section taken along line DD of the multilayer capacitor shown in (a). FIG. (a)は、図1に示す積層型コンデンサを基板上に実装した状態を説明するための説明図であり、(b)は、図5に示す積層型コンデンサを基板上に実装した状態を説明するための説明図である。(A) is explanatory drawing for demonstrating the state which mounted the multilayer capacitor shown in FIG. 1 on the board | substrate, (b) demonstrated the state which mounted the multilayer capacitor | condenser shown in FIG. 5 on the board | substrate. It is explanatory drawing for doing. (a)および(b)は、実施の形態に係る積層型コンデンサの他の例の下面側から視た概略の斜視図である。(A) And (b) is the schematic perspective view seen from the lower surface side of the other example of the multilayer capacitor | condenser which concerns on embodiment. (a)〜(d)は、図1に示す積層型コンデンサの製造方法を説明するための説明図である。(A)-(d) is explanatory drawing for demonstrating the manufacturing method of the multilayer capacitor | condenser shown in FIG.

<実施の形態>
以下、本発明の実施の形態に係る積層型コンデンサ10Aについて図面を参照しながら
説明する。また、積層型コンデンサ10Aは、便宜的に、直交座標系XYZを定義するとともに、Z方向の正側を上方として、上面もしくは下面の用語を用いるものとする。本実施の形態では、一対の主面のうちの一方が上面4aとなり、他方が下面4bとなる。なお、各図面において、同じ部材および同じ部分に関しては共通の符号を用いて、重複する説明は省略する。
<Embodiment>
Hereinafter, a multilayer capacitor 10A according to an embodiment of the present invention will be described with reference to the drawings. In addition, for convenience, the multilayer capacitor 10A defines an orthogonal coordinate system XYZ, and uses the terms of the upper surface or the lower surface with the positive side in the Z direction as the upper side. In the present embodiment, one of the pair of main surfaces is the upper surface 4a and the other is the lower surface 4b. In addition, in each drawing, the same code | symbol is used about the same member and the same part, and the overlapping description is abbreviate | omitted.

図1(a)は、本発明の実施の形態に係る積層型コンデンサ10Aの上面を上側にした状態を示す概略の斜視図であり、また、図1(b)は、積層型コンデンサ10Aの下面を上側にした状態を示す概略の斜視図である。積層型コンデンサ10Aは、積層型コンデンサ本体10と、積層型コンデンサ本体10の一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)に接合された一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)とを備えている。   FIG. 1A is a schematic perspective view showing a state in which the upper surface of the multilayer capacitor 10A according to the embodiment of the present invention is on the upper side, and FIG. 1B is a lower surface of the multilayer capacitor 10A. It is a schematic perspective view which shows the state which turned up. The multilayer capacitor 10A includes a multilayer capacitor main body 10 and a pair of external terminals 7 (first external electrodes 3a) joined to the pair of external electrodes 3 (first external electrode 3a and second external electrode 3b) of the multilayer capacitor main body 10. 1 external terminal 7a and second external terminal 7b).

積層型コンデンサ本体10は、誘電体層1aと内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)とが交互に積層された直方体状の積層体1と、積層体1の一対の側面4e、4fに設けられ、互いに異なる内部電極層2にそれぞれ電気的に接続された一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)とを備えている。積層体1は、内部に第1の内部電極層2aと第2の内部電極層2bとが交互に誘電体層1aを介して積層された直方体状のものである。   The multilayer capacitor body 10 includes a rectangular parallelepiped laminated body 1 in which dielectric layers 1a and internal electrode layers 2 (first internal electrode layer 2a and second internal electrode layer 2b) are alternately laminated, and a laminated body. A pair of external electrodes 3 (first external electrode 3a and second external electrode 3b) provided on one pair of side surfaces 4e and 4f and electrically connected to different internal electrode layers 2 respectively. Yes. The laminated body 1 has a rectangular parallelepiped shape in which first internal electrode layers 2a and second internal electrode layers 2b are alternately laminated via dielectric layers 1a.

積層体1は、誘電体層1aと内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)との積層方向に位置する、互いに対向する長方形状の上面4aおよび下面4bと、上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bの長辺側に隣接する互いに対向する一対の側面(第1の側面4eおよび第2の側面4f)と、上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bの短辺側に隣接する互いに対向する一対の端面(第1の端面4cおよび第2の端面4d)とを有している。なお、一対の側面(第1の側面4eおよび第2の側面4f)が積層体1の長手方向(X方向)に沿って位置し、一対の端面(第1の端面4cおよび第2の端面4d)が積層体1の短手方向(Y方向)に沿って位置している。   The multilayer body 1 includes a rectangular upper surface 4a and a lower surface 4b that are positioned in the stacking direction of the dielectric layer 1a and the internal electrode layer 2 (the first internal electrode layer 2a and the second internal electrode layer 2b) and face each other. A pair of side surfaces (a first side surface 4e and a second side surface 4f) facing each other and positioned between the upper surface 4a and the lower surface 4b and adjacent to the long sides of the upper surface 4a and the lower surface 4b, and an upper surface 4a A pair of end faces (first end face 4c and second end face 4d) facing each other and located between the lower face 4b and adjacent to the short sides of the upper face 4a and the lower face 4b are provided. In addition, a pair of side surfaces (first side surface 4e and second side surface 4f) are located along the longitudinal direction (X direction) of the laminate 1, and a pair of end surfaces (first end surface 4c and second end surface 4d). ) Is located along the short direction (Y direction) of the laminate 1.

このように、積層体1は、一対の端面4c、4dが上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bに直交しており、一対の側面4e、4fが上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bに直交しており、また、一対の端面4c、4dと一対の側面4e、4fとが直交している。直方体状とは、立方体形状または直方体形状のみならず、例えば、立方体または直方体の稜線部分に面取りが施されて、稜線部分がR形状になっているものを含んでいる。   As described above, in the laminate 1, the pair of end faces 4c and 4d are located between the upper surface 4a and the lower surface 4b, and are orthogonal to the upper surface 4a and the lower surface 4b, and the pair of side surfaces 4e and 4f are the upper surface 4a and the lower surface. 4b and orthogonal to the upper surface 4a and the lower surface 4b, and the pair of end surfaces 4c and 4d and the pair of side surfaces 4e and 4f are orthogonal to each other. The rectangular parallelepiped shape includes not only a cubic shape or a rectangular parallelepiped shape, but also includes, for example, a shape in which a ridge line portion of a cube or a rectangular parallelepiped is chamfered and the ridge line portion has an R shape.

積層体1は、誘電体層1aの表面に内部電極層2が形成されたセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。このように、積層体1は、直方体状に形成されており、誘電体層1aおよび内部電極層2の積層方向(Z方向)に直交する方向の断面(XY面)となる平面が長方形状になっている。   The laminated body 1 is a sintered body obtained by laminating and firing a plurality of ceramic green sheets in which the internal electrode layer 2 is formed on the surface of the dielectric layer 1a. Thus, the multilayer body 1 is formed in a rectangular parallelepiped shape, and a plane that is a cross section (XY plane) in a direction orthogonal to the stacking direction (Z direction) of the dielectric layer 1a and the internal electrode layer 2 is rectangular. It has become.

一対の外部電極3は、図1に示すように、第1の側面4eおよび第2の側面4fに設けられており、第1の外部電極3aと第2の外部電極3bとからなる。第1の外部電極3aは、図2および図3に示すように、側面部3a1と上面延在部3a2と下面延在部3a3とを有しており、側面部3a1が第1の側面4eの中央部を含むように第1の側面4eに設けられ、上面延在部3a2が側面部3a1から積層体1の短手方向(Y方向)の中央部に向かって上面4a上に延在し、下面延在部3a3が側面部3a1から積層体1の短手方向(Y方向)の中央部に向かって下面4b上に延在している。   As shown in FIG. 1, the pair of external electrodes 3 is provided on the first side surface 4e and the second side surface 4f, and includes a first external electrode 3a and a second external electrode 3b. As shown in FIGS. 2 and 3, the first external electrode 3a has a side surface portion 3a1, an upper surface extension portion 3a2, and a lower surface extension portion 3a3, and the side surface portion 3a1 is the first side surface 4e. Provided on the first side surface 4e so as to include the central portion, the upper surface extending portion 3a2 extends on the upper surface 4a from the side surface portion 3a1 toward the central portion in the lateral direction (Y direction) of the stacked body 1, The lower surface extending portion 3a3 extends on the lower surface 4b from the side surface portion 3a1 toward the central portion in the lateral direction (Y direction) of the stacked body 1.

また、第2の外部電極3bは、図2および図3に示すように、側面部3b1と上面延在部3b2と下面延在部3b3とを有しており、側面部3b1が第2の側面4fの中央部を含むように第2の側面4fに設けられ、上面延在部3b2が側面部3b1から積層体1の短手方向(Y方向)の中央部に向かって上面4a上に延在し、下面延在部3b3が側面部3b1から積層体1の短手方向(Y方向)の中央部に向かって下面4b上に延在している。   As shown in FIGS. 2 and 3, the second external electrode 3b has a side surface portion 3b1, an upper surface extension portion 3b2, and a lower surface extension portion 3b3, and the side surface portion 3b1 is the second side surface. 4f is provided on the second side surface 4f so as to include the central portion, and the upper surface extending portion 3b2 extends on the upper surface 4a from the side surface portion 3b1 toward the central portion in the lateral direction (Y direction) of the stacked body 1. And the lower surface extension part 3b3 is extended on the lower surface 4b toward the center part of the transversal direction (Y direction) of the laminated body 1 from the side surface part 3b1.

図1に示すように、上面延在部3a2(上面延在部3b2)および下面延在部3a3(下面延在部3b3)は、上面4aおよび下面4bの中央部に向かって凸状に湾曲しており、例えば、中央部に向かって円弧状に湾曲している。このように、上面延在部3a2および下面延在部3a3は、中央部側に向かって凸状に湾曲する湾曲部を有しており、湾曲部は、例えば、凸状に湾曲する円弧状、半円形状または半楕円形状等であり、同様に、上面延在部3b2および下面延在部3b3は、中央部側に向かって凸状に湾曲する湾曲部を有しており、湾曲部は、例えば、凸状に湾曲する円弧状、半円形状または半楕円形状等である。   As shown in FIG. 1, the upper surface extension portion 3a2 (upper surface extension portion 3b2) and the lower surface extension portion 3a3 (lower surface extension portion 3b3) are curved in a convex shape toward the central portions of the upper surface 4a and the lower surface 4b. For example, it is curved in an arc shape toward the center. Thus, the upper surface extending portion 3a2 and the lower surface extending portion 3a3 have a curved portion that curves in a convex shape toward the central portion, and the curved portion is, for example, an arc shape that curves in a convex shape, Similarly, the upper surface extended portion 3b2 and the lower surface extended portion 3b3 have a curved portion that curves in a convex shape toward the central portion side, and the curved portion is For example, an arc shape, a semicircular shape, or a semi-elliptical shape that curves in a convex shape.

積層型コンデンサ本体10は、上面延在部3a2(上面延在部3b2)および下面延在部3a3(下面延在部3b3)が上面1aおよび下面1bの中央部に向かって凸状に湾曲して延在しているので、一対の外部電極3が積層体1から剥離しにくくなる。   In the multilayer capacitor main body 10, the upper surface extending portion 3a2 (upper surface extending portion 3b2) and the lower surface extending portion 3a3 (lower surface extending portion 3b3) are curved in a convex shape toward the central portions of the upper surface 1a and the lower surface 1b. Since it extends, the pair of external electrodes 3 are difficult to peel from the laminate 1.

内部電極層2は、図3に示すように、第1の内部電極層2aと第2の内部電極層2bとを含んでおり、第1の内部電極層2aおよび第2の内部電極層2bは、所定間隔を介して互いに対向しており、積層体1内の複数の誘電体層1aを介して積層方向に所定間隔をおいて交互に配置されている。また、内部電極層2は、積層体1の上面4aおよび下面4bに略平行になるように設けられている。   As shown in FIG. 3, the internal electrode layer 2 includes a first internal electrode layer 2a and a second internal electrode layer 2b. The first internal electrode layer 2a and the second internal electrode layer 2b are Are opposed to each other at a predetermined interval, and are alternately arranged at a predetermined interval in the stacking direction via a plurality of dielectric layers 1a in the stacked body 1. The internal electrode layer 2 is provided so as to be substantially parallel to the upper surface 4 a and the lower surface 4 b of the multilayer body 1.

第1の外部電極3aは、図2に示すように、側面部3a1が第1の側面4eの中央部を含むように設けられ、第1の側面4eに引き出された第1の内部電極層2aに電気的に接続されている。また、同様に、第2の外部電極3bは、側面部3b1が第2の側面4fの中央部を含むように設けられ、第2の側面4fに引き出された第2の内部電極層2bに電気的に接続されている。   As shown in FIG. 2, the first external electrode 3a is provided such that the side surface portion 3a1 includes the central portion of the first side surface 4e, and the first internal electrode layer 2a led out to the first side surface 4e. Is electrically connected. Similarly, the second external electrode 3b is provided so that the side surface portion 3b1 includes the center portion of the second side surface 4f, and the second external electrode 3b is electrically connected to the second internal electrode layer 2b drawn out to the second side surface 4f. Connected.

第1の内部電極層2aは、図4(b)に示すように、第1の側面4e側の中央部に第1の側面4eへの引出部2aaを有しており、引出部2aaが第1の側面4eに引き出され、第1の側面4eに露出するように配置されている。   As shown in FIG. 4B, the first internal electrode layer 2a has a lead portion 2aa to the first side surface 4e at the center portion on the first side surface 4e side. The first side surface 4e is pulled out and is exposed to the first side surface 4e.

また、第2の内部電極層2bは、図4(c)に示すように、第2の側面4f側の中央部に第2の側面4fへの引出部2baを有しており、引出部2baが第1の側面4eに対向する第2の側面4fに引き出され、第2の側面4fに露出するように配置されている。なお、第1の内部電極層2aおよび第2の内部電極層2bは、第1の端面4dおよび第2の端面4dには露出していない。図4(a)においては、第1の側面4eに露出する第1の内部電極層2aを実線で示し、第2の側面4fに露出する第2の内部電極層2bを破線で示している。   Further, as shown in FIG. 4C, the second internal electrode layer 2b has a lead portion 2ba to the second side surface 4f at the center portion on the second side surface 4f side, and the lead portion 2ba. Is pulled out to the second side surface 4f opposite to the first side surface 4e and is arranged to be exposed to the second side surface 4f. The first internal electrode layer 2a and the second internal electrode layer 2b are not exposed on the first end surface 4d and the second end surface 4d. In FIG. 4A, the first internal electrode layer 2a exposed on the first side face 4e is indicated by a solid line, and the second internal electrode layer 2b exposed on the second side face 4f is indicated by a broken line.

このように、積層型コンデンサ本体10は、第1の外部電極3aが第1の側面4eの中央部に設けられ、第2の外部電極3bが第2の側面4fの中央部に設けられている。第1の外部電極3aは、図4(b)に示すように、側面部3a1が第1の側面4eに引き出された第1の内部電極層2aの引出部2aaを覆うように設けられており、第1の内部電極層2aに電気的に接続されている。また、第2の外部電極3bは、図4(c)に示すように、側面部3b1が第2の側面4fに引き出された第2の内部電極層2bの引出部2ba
を覆うように設けられており、第2の内部電極層2bに電気的に接続されている。
As described above, in the multilayer capacitor body 10, the first external electrode 3a is provided at the center of the first side face 4e, and the second external electrode 3b is provided at the center of the second side face 4f. . As shown in FIG. 4B, the first external electrode 3a is provided so that the side surface portion 3a1 covers the extraction portion 2aa of the first internal electrode layer 2a extracted to the first side surface 4e. Are electrically connected to the first internal electrode layer 2a. Further, as shown in FIG. 4C, the second external electrode 3b includes a lead portion 2ba of the second internal electrode layer 2b in which the side surface portion 3b1 is drawn to the second side surface 4f.
And is electrically connected to the second internal electrode layer 2b.

第1の側面4eの中央部とは、第1の側面4eを垂直に2等分する2等分線を含む領域であり、第1の外部電極3aは側面部3a1がこの領域を含んで設けられている。また、第2の側面4fの中央部とは、第2の側面4fを垂直に2等分する2等分線を含む領域であり、第2の外部電極3bは側面部3b1がこの領域を含んで設けられている。なお、図4(a)において、2等分線Lを長鎖線で示している。   The central portion of the first side surface 4e is a region including a bisector that bisects the first side surface 4e vertically, and the first external electrode 3a is provided so that the side surface portion 3a1 includes this region. It has been. The central portion of the second side surface 4f is a region including a bisector that bisects the second side surface 4f vertically, and the side portion 3b1 of the second external electrode 3b includes this region. Is provided. In FIG. 4A, the bisector L is indicated by a long chain line.

このように、内部電極層2は、1層毎に異なる外部電極3に電気的に接続されており、一対の外部電極3に電圧が印加されることによって異なる外部電極3に接続された一対の内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)に挟まれた誘電体層1aにおいて静電容量が発生する。   Thus, the internal electrode layer 2 is electrically connected to different external electrodes 3 for each layer, and a pair of external electrodes 3 connected to a pair of external electrodes 3 by applying a voltage to the pair of external electrodes 3. A capacitance is generated in the dielectric layer 1a sandwiched between the internal electrode layers 2 (the first internal electrode layer 2a and the second internal electrode layer 2b).

このような構成の積層型コンデンサ本体10の寸法は、長手方向(X方向)の長さが、例えば、0.6(mm)〜2.2(mm)、短手方向(Y方向)の長さが、例えば、0.3(mm)〜1.5(mm)、高さ方向(Z方向)の長さが、例えば、0.3(mm)〜1.2(mm)である。   The dimension of the multilayer capacitor body 10 having such a configuration is such that the length in the longitudinal direction (X direction) is, for example, 0.6 (mm) to 2.2 (mm), and the length in the short direction (Y direction). For example, the length in the height direction (Z direction) is, for example, 0.3 (mm) to 1.5 (mm).

誘電体層1aは、積層方向(Z方向)からの平面視において長方形状である。図3に示す誘電体層1aおよび内部電極層2の構造は模式的なものであり、実際には数層〜数百層の誘電体層1aと内部電極層2とが積層されたものが多く用いられており、1層当たりの厚みが、例えば、0.2(μm)〜3(μm)である。積層体1は、例えば、10(層)〜1000(層)からなる複数の誘電体層1aと内部電極層2とがZ方向に積層されている。また、積層体1内の内部電極層2の積層数は、積層型コンデンサ本体10の特性等に応じて適宜に設定される。   The dielectric layer 1a has a rectangular shape in plan view from the stacking direction (Z direction). The structure of the dielectric layer 1a and the internal electrode layer 2 shown in FIG. 3 is a schematic structure. In reality, there are many layers in which several to several hundred dielectric layers 1a and the internal electrode layer 2 are laminated. The thickness per layer is, for example, 0.2 (μm) to 3 (μm). In the laminate 1, for example, a plurality of dielectric layers 1 a composed of 10 (layers) to 1000 (layers) and an internal electrode layer 2 are laminated in the Z direction. Further, the number of internal electrode layers 2 in the multilayer body 1 is appropriately set according to the characteristics of the multilayer capacitor body 10.

誘電体層1aは、例えば、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)またはジルコン酸カルシウム(CaZrO)等である。また、誘電体層1aは、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いることが好ましい。 The dielectric layer 1a is, for example, barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ). In addition, it is preferable that the dielectric layer 1a uses barium titanate as a ferroelectric material having a high dielectric constant from the viewpoint of a high dielectric constant.

図4に示すように、引出部2aaおよび引出部2baは、積層体1の長手方向(X方向)に沿った長さがほぼ同じ長さになるように設けられている。これに限らず、引出部2aaおよび引出部2baは、積層体1の長手方向(X方向)に沿った長さが互いに異なっていてもよい。   As shown in FIG. 4, the lead-out portion 2aa and the lead-out portion 2ba are provided so that the lengths along the longitudinal direction (X direction) of the stacked body 1 are substantially the same. Not only this but the drawer part 2aa and the drawer part 2ba may mutually differ in the length along the longitudinal direction (X direction) of the laminated body 1. FIG.

また、引出部2aa(引出部2ba)は、振動の対称性を保ち、積層型コンデンサ10Aを実装した際に基板を振動させる要素を低減できるという点から、第1の側面4e(第2の側面4f)における露出部を第1の側面4e(第2の側面4f)の2等分線Lを含むように設けることが好ましい。   The lead portion 2aa (drawer portion 2ba) maintains the symmetry of vibration, and can reduce the elements that vibrate the substrate when the multilayer capacitor 10A is mounted. Therefore, the lead side surface 4e (second side surface) The exposed portion in 4f) is preferably provided so as to include the bisector L of the first side face 4e (second side face 4f).

内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。また、第1の内部電極層2aおよび第2の内部電極層2bは、電極の厚みが、例えば、0.2(μm)〜2(μm)であり、用途に応じて厚みを適宜に設定すればよい。また、第1の内部電極層2aおよび第2の内部電極層2bは、同一の金属材料または合金材料によって形成することが好ましい。   The conductive material of the internal electrode layer 2 (the first internal electrode layer 2a and the second internal electrode layer 2b) is, for example, nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold ( A metal material such as Au) or an alloy material such as an Ag-Pd alloy including one or more of these metal materials. The first internal electrode layer 2a and the second internal electrode layer 2b have an electrode thickness of, for example, 0.2 (μm) to 2 (μm), and the thickness is appropriately set according to the application. That's fine. The first internal electrode layer 2a and the second internal electrode layer 2b are preferably formed of the same metal material or alloy material.

一対の外部電極3は、第1の外部電極3aと第2の外部電極3bとからなり、第1の外
部電極3aと第2の外部電極3bとが互いに対向するように配置されており、第1の外部電極3aが第1の側面4eに配置されており、第1の側面4eに引き出された第1の内部電極2aに電気的に接続されており、また、第2の外部電極3bが第2の側面4eに配置されており、第2の側面4fに引き出された第2の内部電極2bに電気的に接続されている。
The pair of external electrodes 3 includes a first external electrode 3a and a second external electrode 3b, and the first external electrode 3a and the second external electrode 3b are disposed so as to face each other. One external electrode 3a is disposed on the first side surface 4e, is electrically connected to the first internal electrode 2a drawn out to the first side surface 4e, and the second external electrode 3b is It is arranged on the second side surface 4e and is electrically connected to the second internal electrode 2b drawn out to the second side surface 4f.

一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)は、図3(b)に示すように、下地電極5とめっき層6とを含んでいる。下地電極5は、第1の側面4eまたは第2の側面4fに引き出された内部電極2に電気的に接続されており、めっき層6は、下地電極5を覆うように下地電極5の表面上に形成されている。めっき層6は、下地電極5を保護するために、または、溶融接合する場合において一対の外部電極3と一対の外部端子7との接合性を向上させるために設けられている。なお、一対の外部電極3は、めっき層6に限らず、下地電極5に対して溶融接合が可能な金属層が設けられていればよい。   The pair of external electrodes 3 (first external electrode 3a and second external electrode 3b) includes a base electrode 5 and a plating layer 6 as shown in FIG. The base electrode 5 is electrically connected to the internal electrode 2 drawn out to the first side face 4 e or the second side face 4 f, and the plating layer 6 is on the surface of the base electrode 5 so as to cover the base electrode 5. Is formed. The plating layer 6 is provided to protect the base electrode 5 or to improve the bonding property between the pair of external electrodes 3 and the pair of external terminals 7 in the case of fusion bonding. The pair of external electrodes 3 is not limited to the plating layer 6, and any metal layer that can be melt bonded to the base electrode 5 may be provided.

下地電極5の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。また、一対の下地電極5は、同一の金属材料または合金材料によって形成することが好ましい。   The conductive material of the base electrode 5 includes, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au), or one or more of these metal materials. For example, an alloy material such as an Ag—Pd alloy. The pair of base electrodes 5 is preferably formed of the same metal material or alloy material.

下地電極5は、上面4aおよび下面4bにおける厚みが、例えば、4(μm)〜10(μm)であり、第1の側面4eおよび第2の側面4fにおける厚みが、例えば、10(μm)〜25(μm)である。   The thickness of the base electrode 5 on the upper surface 4a and the lower surface 4b is, for example, 4 (μm) to 10 (μm), and the thickness on the first side surface 4e and the second side surface 4f is, for example, 10 (μm) to 25 (μm).

また、一対の下地電極5は、一方が第1の側面4eから上面4aおよび下面4bに延在するように設けられており、また、他方が第2の側面4fから上面4aおよび下面4bに延在するように設けられている。めっき層6は、積層体1の表面に形成された下地電極5を覆うように下地電極5の表面上に形成されている。   In addition, one of the pair of base electrodes 5 is provided so as to extend from the first side surface 4e to the upper surface 4a and the lower surface 4b, and the other extends from the second side surface 4f to the upper surface 4a and the lower surface 4b. It is provided to exist. The plating layer 6 is formed on the surface of the base electrode 5 so as to cover the base electrode 5 formed on the surface of the multilayer body 1.

このように、第1の外部電極3aおよび第2の外部電極3bは、図3に示すように、めっき層6が下地電極5の表面に形成されており、例えば、めっき層6は、第1のめっき層6aと第1のめっき層6aの表面に形成された第2のめっき層6bとからなる積層体が表面に形成されている。めっき層6は、例えば、ニッケル(Ni)めっき層、銅(Cu)めっき層、金(Au)めっき層またはスズ(Sn)めっき層等である。   Thus, as shown in FIG. 3, the first external electrode 3a and the second external electrode 3b have the plating layer 6 formed on the surface of the base electrode 5. For example, the plating layer 6 includes the first external electrode 3a and the second external electrode 3b. A laminate composed of the plating layer 6a and the second plating layer 6b formed on the surface of the first plating layer 6a is formed on the surface. The plating layer 6 is, for example, a nickel (Ni) plating layer, a copper (Cu) plating layer, a gold (Au) plating layer, a tin (Sn) plating layer, or the like.

めっき層6が積層体からなる場合には、例えば、第1の外部電極3aおよび第2の外部電極3bは、下地電極5の表面にNiめっき層(第1のめっき層6a)を形成し、Niめっき層の表面にSnめっき層(第2のめっき層6b)を形成して、めっき層6がNiめっき層とSnめっき層との積層体で形成されていてもよい。第1のめっき層6aは、厚みが、例えば、5(μm)〜10(μm)であり、第2のめっき層6bは、厚みが、例えば、3(μm)〜5(μm)である。また、第1の外部電極3aおよび第2の外部電極3bは、単一層のめっき層6で形成されていてもよい。   When the plating layer 6 is composed of a laminate, for example, the first external electrode 3a and the second external electrode 3b form a Ni plating layer (first plating layer 6a) on the surface of the base electrode 5, An Sn plating layer (second plating layer 6b) may be formed on the surface of the Ni plating layer, and the plating layer 6 may be formed of a laminate of the Ni plating layer and the Sn plating layer. The first plating layer 6a has a thickness of, for example, 5 (μm) to 10 (μm), and the second plating layer 6b has a thickness of, for example, 3 (μm) to 5 (μm). The first external electrode 3 a and the second external electrode 3 b may be formed of a single plating layer 6.

ここで、一対の外部端子7(第1の外部端子74aおよび第2の外部端子4b)について図面を参照しながら以下に説明する。   Here, the pair of external terminals 7 (first external terminal 74a and second external terminal 4b) will be described below with reference to the drawings.

一対の外部端子7は、図1および図2に示すように、第1の外部端子7aおよび第2の外部端子7bからなり、第1の外部端子7aが積層型コンデンサ本体10の第1の外部電極3aの下面延在部3a3に接合され、第2の外部端子7bが第2の外部電極3bの下面延在部3b3に接合されている。   As shown in FIGS. 1 and 2, the pair of external terminals 7 includes a first external terminal 7 a and a second external terminal 7 b, and the first external terminal 7 a is the first external terminal of the multilayer capacitor body 10. The second external terminal 7b is joined to the lower surface extension portion 3b3 of the second external electrode 3b, and is joined to the lower surface extension portion 3a3 of the electrode 3a.

第1の外部端子7aは、第1の本体部7a1と第1の接続部7a2とを含んでおり、第1の本体部7a1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置された矩形状の板状体であり、第1の接続部7a2が第1の本体部7a1の長手方向の中央部の第1の側面4e側の側部に設けられ、側部から第1の側面4e側に向かって第1の外部電極3aの下面延在部3a3に重なるように延出しており、第1の外部電極3aの下面延在部3a3に接合されている。また、第1の外部端子7aは、第1の側面4eに垂直な方向から側面視して第1の接続部7a2が中央部に設けられ、第1の接続部7a2を中心にして第1の本体部7a1が左右方向にそれぞれ設けられている。   The first external terminal 7 a includes a first main body portion 7 a 1 and a first connection portion 7 a 2 so that the first main body portion 7 a 1 faces the lower surface 4 b in the longitudinal direction of the multilayer capacitor main body 10. It is a rectangular plate-like body disposed away from the lower surface 4b, and the first connection portion 7a2 is provided on the side portion on the first side surface 4e side of the central portion in the longitudinal direction of the first main body portion 7a1, Extending from the side portion toward the first side surface 4e so as to overlap the lower surface extension portion 3a3 of the first external electrode 3a, and joined to the lower surface extension portion 3a3 of the first external electrode 3a. . The first external terminal 7a is provided with a first connection portion 7a2 at a central portion in a side view from a direction perpendicular to the first side surface 4e, and the first external terminal 7a has a first connection portion 7a2 as a center. Main body portions 7a1 are provided in the left-right direction.

また、第2の外部端子7bは、第2の本体部7b1と第2の接続部7b2とを含んでおり、第2の本体部7b1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置された矩形状の板状体であり、第2の接続部7b2が第2の本体部7b1の長手方向の中央部の第2の側面4f側の側部に設けられ、側部から第2の側面4f側に向かって第2の外部電極3bの下面延在部3b3に重なるように延出しており、第2の外部電極3bの下面延在部3b3に接合されている。また、第2の外部端子7bは、第2の側面4fに垂直な方向から側面視して第2の接続部7b2が中央部に設けられ、第2の接続部7b2を中心にして第2の本体部7a1が左右方向にそれぞれ設けられている。   The second external terminal 7 b includes a second main body portion 7 b 1 and a second connection portion 7 b 2, and the second main body portion 7 b 1 faces the lower surface 4 b in the longitudinal direction of the multilayer capacitor main body 10. In this way, the second connecting portion 7b2 is provided on the side portion on the second side surface 4f side of the central portion in the longitudinal direction of the second main body portion 7b1. Extending from the side toward the second side face 4f so as to overlap the lower surface extension 3b3 of the second external electrode 3b and joined to the lower surface extension 3b3 of the second external electrode 3b. ing. The second external terminal 7b is provided with a second connection portion 7b2 at the central portion when viewed from the side perpendicular to the second side surface 4f, and the second connection portion 7b2 is the second connection center. Main body portions 7a1 are provided in the left-right direction.

第1の接続部7a2は、図1および図2に示すように、第1の外部電極3aの下面延在部3a3側に向かって第1の本体部7a1の下面4a側の主面よりも上部が高くなるように突出するとともに下方に空間部7a3が形成されており、また、同様に、第2の接続部7b2は、第2の外部電極3bの下面延在部3b3側に向かって第2の本体部7b1の下面4b側の主面よりも上部が高くなるように突出するとともに下方に空間部7b3が形成されている。   As shown in FIGS. 1 and 2, the first connection portion 7a2 is located above the main surface on the lower surface 4a side of the first main body portion 7a1 toward the lower surface extension portion 3a3 side of the first external electrode 3a. And the space 7a3 is formed in the lower portion. Similarly, the second connection portion 7b2 is second toward the lower surface extension portion 3b3 side of the second external electrode 3b. The main body portion 7b1 protrudes so that the upper portion is higher than the main surface on the lower surface 4b side, and a space portion 7b3 is formed below.

積層型コンデンサ10Aは、第1の外部端子7aが下面延在部3a3に接合され、第2の外部端子7bが下面延在部3b3に接合されており、Z方向の正側から上面視した(平面視した)場合に、一対の外部端子7が一対の外部電極3よりも内側に設けられることになり、一対の外部端子7が設けられても積層型コンデンサ本体10の短手方向の大きさが影響を受けることはない。すなわち、積層型コンデンサ10Aは、一対の外部端子7を設けても積層型コンデンサ本体10が単独の場合(一対の外部端子7を設けない場合)と比較して上面視した(平面視した)場合の大きさは変わらず、大きさに影響を与えない。   In the multilayer capacitor 10A, the first external terminal 7a is joined to the lower surface extension 3a3, and the second external terminal 7b is joined to the lower surface extension 3b3. When viewed from above, the pair of external terminals 7 are provided on the inner side of the pair of external electrodes 3. Even when the pair of external terminals 7 are provided, the size of the multilayer capacitor body 10 in the short direction is reduced. Will not be affected. That is, when the multilayer capacitor 10A is provided with a pair of external terminals 7, the multilayer capacitor body 10 is viewed from above (when viewed in plan) compared to the case where the multilayer capacitor body 10 is alone (when the pair of external terminals 7 is not provided). The size of does not change and does not affect the size.

また、第1の外部端子7aは、第1の接続部7a2の下方の空間部7a3に半田を設け、この半田を介して基板9の基板電極9aに電気的に接続され、第2の外部端子7bは、第2の接続部7b2の下方の空間部7b3に半田を設け、この半田を介して基板9の基板電極9bに電気的に接続されることになる。   The first external terminal 7a is provided with solder in the space 7a3 below the first connection portion 7a2, and is electrically connected to the substrate electrode 9a of the substrate 9 via the solder. 7b is provided with solder in the space 7b3 below the second connecting portion 7b2, and is electrically connected to the substrate electrode 9b of the substrate 9 via this solder.

第1の外部端子7aは、第1の接続部7a2で第1の外部電極3aの下面延在部3a3に、例えば、半田接合または溶融接合等を用いて接合される。同様に、第2の外部端子7bは、第2の接続部7b2で第2の外部電極3bの下面延在部3b3に、例えば、半田接合または溶融接合等を用いて接合される。本実施の形態においては、第1の外部端子7aおよび第2の外部端子7bは、溶融接合を用いて第1の外部電極3aおよび第2の外部電極3bに接合されている。   The first external terminal 7a is joined to the lower surface extending portion 3a3 of the first external electrode 3a at the first connection portion 7a2 by using, for example, solder joining or fusion joining. Similarly, the second external terminal 7b is joined to the lower surface extending portion 3b3 of the second external electrode 3b at the second connection portion 7b2 by using, for example, solder joining or fusion joining. In the present embodiment, the first external terminal 7a and the second external terminal 7b are joined to the first external electrode 3a and the second external electrode 3b by fusion bonding.

具体的には、第1の外部端子7aは、図1に示すように、第1の外部電極3aと第1の接続部7a2とを溶融接合することにより、円形状の溶融部7a4が形成され、この円形
状の溶融部7a4で第1の外部電極3aと第1の接続部7a2とが溶融接合されることになる。また、第1の外部端子7aは、溶融部7a4のみで第1の外部電極3aに接合されている。同様に、第2の外部端子7bは、図1に示すように、第2の外部電極3bと第2の接続部7b2とを溶融接合することにより、円形状の溶融部7b4が形成され、この円形状の溶融部7b4で第2の外部電極3bと第2の接続部7b2とが溶融接合されることになる。また、第2の外部端子7bは、溶融部7b4のみで第2の外部電極3bに接合されている。このように、溶融部7a4および溶融部7b4が円形状の接合部となり、一対の外部電極3と一対の外部端子7とが接合されることになる。
Specifically, as shown in FIG. 1, the first external terminal 7a is formed by melting and bonding the first external electrode 3a and the first connecting portion 7a2 to form a circular molten portion 7a4. The first external electrode 3a and the first connection portion 7a2 are melt-bonded at the circular melting portion 7a4. Further, the first external terminal 7a is joined to the first external electrode 3a only by the melting portion 7a4. Similarly, as shown in FIG. 1, the second external terminal 7b is formed by melting and joining the second external electrode 3b and the second connection portion 7b2 to form a circular molten portion 7b4. The second external electrode 3b and the second connection portion 7b2 are melt-bonded at the circular melting portion 7b4. The second external terminal 7b is joined to the second external electrode 3b only by the melting part 7b4. In this way, the melting part 7a4 and the melting part 7b4 become circular joints, and the pair of external electrodes 3 and the pair of external terminals 7 are joined.

また、積層型コンデンサ10Aは、図1に示すように、溶融部7a4が第1の接続部7a2に2個設けられ、溶融部7b4が第2の接続部7b2に2個設けられているが、溶融部7a4および溶融部7b4の個数は、これらの個数に限らず、積層型コンデンサ本体10の大きさまたは接合強度等に応じて1個または3個以上であってもよい。   In the multilayer capacitor 10A, as shown in FIG. 1, two melting portions 7a4 are provided in the first connection portion 7a2, and two melting portions 7b4 are provided in the second connection portion 7b2. The number of the melting parts 7a4 and the melting parts 7b4 is not limited to these numbers, and may be one or three or more according to the size or bonding strength of the multilayer capacitor body 10.

第1の外部端子7aは、図1に示すように、第1の本体部7a1が矩形状の板状体であり、下面4bに対向して配置されるとともに下面4bに略平行となっており、第1の接続部7a2で溶融接合を用いて第1の外部電極3aに接合されており、第1の接続部7a2の下方の空間部7a3に設けられる半田11を介して基板電極9aに接続されることになる。第1の本体部7a1の形状は、矩形状の板状体に限らず、適宜に設定される。第1の本体部7a1は、図2に示すように、基板9に対向しており、基板9から離れて配置されることになる。第1の本体部7a1は、基板9から離れて配置されることになるので、振動が基板9に伝播しにくい。   As shown in FIG. 1, in the first external terminal 7a, the first main body portion 7a1 is a rectangular plate-like body, is disposed to face the lower surface 4b, and is substantially parallel to the lower surface 4b. The first connecting portion 7a2 is joined to the first external electrode 3a by fusion bonding, and is connected to the substrate electrode 9a via the solder 11 provided in the space portion 7a3 below the first connecting portion 7a2. Will be. The shape of the first main body portion 7a1 is not limited to a rectangular plate-like body, and is appropriately set. As shown in FIG. 2, the first main body portion 7 a 1 faces the substrate 9 and is disposed away from the substrate 9. Since the first main body portion 7 a 1 is disposed away from the substrate 9, vibration is difficult to propagate to the substrate 9.

また、第2の外部端子7bは、図1に示すように、第2の本体部7b1が矩形状の板状体であり、下面4bに対向して配置されるとともに下面4bに略平行となっており、第2の接続部7b2で溶融接合を用いて第2の外部電極3bに接合されており、第2の接続部7b2の空間部7b3に設けられる半田11を介して基板電極9bに接続されることになる。第2の本体部7b1の形状は、矩形板状体に限らず、適宜に設定される。第2の本体部7b1は、基板9に対向しており、基板9から離れて配置されることになる。第2の本体部7b1は、基板9から離れて配置されることになるので、振動が基板9に伝播しにくい。   Further, as shown in FIG. 1, the second external terminal 7b has a second main body portion 7b1 that is a rectangular plate-like body, is disposed to face the lower surface 4b, and is substantially parallel to the lower surface 4b. The second connection portion 7b2 is joined to the second external electrode 3b by fusion bonding, and is connected to the substrate electrode 9b via the solder 11 provided in the space portion 7b3 of the second connection portion 7b2. Will be. The shape of the second main body portion 7b1 is not limited to the rectangular plate-like body, and is appropriately set. The second main body portion 7b1 faces the substrate 9 and is arranged away from the substrate 9. Since the second main body portion 7 b 1 is disposed away from the substrate 9, vibration is not easily propagated to the substrate 9.

積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7とが溶融接合を用いて接合されている場合には、第1の外部端子7aと第1の外部電極3aとの接合部が点接触となり、また、第2の外部端子7bと第2の外部電極3bとの接合部が点接触となり、積層型コンデンサ本体10の振動が伝播しにくくなる。なお、ここでは、点接触は、30(μm)〜50(μm)の直径を有する円形状の接合部を意味する。   In the multilayer capacitor 10A, when the pair of external electrodes 3 and the pair of external terminals 7 are bonded using fusion bonding, the bonding portion between the first external terminal 7a and the first external electrode 3a is Point contact occurs, and the joint between the second external terminal 7b and the second external electrode 3b becomes point contact, and vibration of the multilayer capacitor body 10 is difficult to propagate. Here, the point contact means a circular joint having a diameter of 30 (μm) to 50 (μm).

このように、積層型コンデンサ10Aは、第1の外部端子7aと第1の外部電極3aとが点接触で溶融接合されるので、第1の外部端子7aが第1の外部電極3aに拘束されにくくなり、また、第2の外部端子7bと第2の外部電極3bとが点接触で溶融接合されるので、第2の外部端子7bが第2の外部電極3bに拘束されにくくなる。したがって、積層型コンデンサ10Aは、第1の外部端子7aおよび第2の外部端子7bで積層型コンデンサ本体10の歪みによる振動が吸収されやすくなる。   In this way, in the multilayer capacitor 10A, the first external terminal 7a and the first external electrode 3a are melt-bonded by point contact, so the first external terminal 7a is restrained by the first external electrode 3a. In addition, since the second external terminal 7b and the second external electrode 3b are melt-bonded by point contact, the second external terminal 7b is not easily restrained by the second external electrode 3b. Therefore, in the multilayer capacitor 10A, vibration due to distortion of the multilayer capacitor body 10 is easily absorbed by the first external terminal 7a and the second external terminal 7b.

また、第1の外部端子7aは、第1の外部電極3aと溶融接合されており、第1の外部電極3aとの溶融部7a4の接合領域を小さくでき、また、第2の外部端子7bは、第2の外部電極3bと溶融接合されており、第2の外部電極3bとの溶融部7b4の接合領域を小さくできる。したがって、積層型コンデンサ10Aは、第1の外部端子7aが第1の外部電極3aに拘束されにくくなり、また、第1の外部端子7bが第2の外部電極3bに
拘束されにくくなり、積層型コンデンサ本体10の歪みによる振動が吸収されやすくなる。なお、接合領域の大きさは、例えば、レーザスポット溶接の場合には、照射するレーザ光のビーム径または射出出力で調整することができる。
In addition, the first external terminal 7a is melt-bonded to the first external electrode 3a, so that the joining region of the melted portion 7a4 with the first external electrode 3a can be reduced, and the second external terminal 7b is The second external electrode 3b is melt-bonded, and the bonding region of the melted portion 7b4 with the second external electrode 3b can be reduced. Therefore, in the multilayer capacitor 10A, the first external terminal 7a is not easily restrained by the first external electrode 3a, and the first external terminal 7b is hardly restrained by the second external electrode 3b. Vibration due to distortion of the capacitor body 10 is easily absorbed. For example, in the case of laser spot welding, the size of the joining region can be adjusted by the beam diameter of the irradiated laser beam or the emission output.

一対の外部端子7(第2の外部端子7aおよび第2の外部端子7b)は、例えば、鉄(Fe)、ニッケル(Ni)、クロム(Cr)、銅(Cu)、銀(Ag)またはコバルト(Co)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、ステンレス合金または銅合金等の合金材料である。また、第1の外部端子7aおよび第2の外部端子7bは、同一の金属材料または合金材料によって形成することが好ましい。   The pair of external terminals 7 (second external terminal 7a and second external terminal 7b) are, for example, iron (Fe), nickel (Ni), chromium (Cr), copper (Cu), silver (Ag), or cobalt. It is a metal material such as (Co), or an alloy material such as a stainless alloy or a copper alloy containing one or more of these metal materials. The first external terminal 7a and the second external terminal 7b are preferably formed of the same metal material or alloy material.

一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)は、基板電極9aおよび基板電極9bと半田接合するために、表面にめっき層が形成されており、表面に形成されためっき層を含むものである。また、めっき層は、例えば、一対の外部端子7のうちめっき層を形成しない領域にマスキング処理等を行なって形成される。めっき層は、例えば、電解めっき法等を用いて、第1の接続部7a2および第2の接続部7b2を含む領域に形成されており、第1の接続部7a2および第2の接続部7b2は、一対の外部電極3側および基板電極9a、9b側にめっき層が形成されている。なお、めっき層は、一対の外部端子7の両主面だけでなく、両主面間に位置する側面に形成されていてもよい。   The pair of external terminals 7 (the first external terminal 7a and the second external terminal 7b) have a plating layer formed on the surface so as to be solder-bonded to the substrate electrode 9a and the substrate electrode 9b. Including a plating layer. The plating layer is formed, for example, by performing a masking process or the like on a region of the pair of external terminals 7 where the plating layer is not formed. The plating layer is formed in a region including the first connection portion 7a2 and the second connection portion 7b2 by using, for example, an electrolytic plating method, and the first connection portion 7a2 and the second connection portion 7b2 are A plating layer is formed on the pair of external electrodes 3 and the substrate electrodes 9a and 9b. The plating layer may be formed not only on both main surfaces of the pair of external terminals 7 but also on the side surface located between both main surfaces.

また、例えば、めっき層は、第1のめっき層と第1のめっき層の表面に形成される第2のめっき層とから構成されており、第1のめっき層は第1の外部端子7aおよび第2の外部端子7bの表面を覆うものであり、第2のめっき層は第1のめっき層の表面に形成されて第1のめっき層の表面を覆うものである。なお、第1のめっき層および第2のめっき層は、それぞれ複数のめっき層で構成されていてもよい。   Further, for example, the plating layer is composed of a first plating layer and a second plating layer formed on the surface of the first plating layer, and the first plating layer includes the first external terminals 7a and The surface of the second external terminal 7b is covered, and the second plating layer is formed on the surface of the first plating layer and covers the surface of the first plating layer. Each of the first plating layer and the second plating layer may be composed of a plurality of plating layers.

第1のめっき層は、例えば、ニッケル(Ni)、銀(Ag)またはスズ(Sn)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Sn−Ag合金等の合金材料である。例えば、第1のめっき層は、ニッケル(Ni)の金属材料またはニッケル(Ni)を主成分として含む合金材料からなり、厚みが、例えば、1(μm)〜2(μm)である。   The first plating layer is, for example, a metal material such as nickel (Ni), silver (Ag), or tin (Sn), or an alloy material such as an Sn—Ag alloy including one or more of these metal materials. It is. For example, the first plating layer is made of a metal material of nickel (Ni) or an alloy material containing nickel (Ni) as a main component, and has a thickness of, for example, 1 (μm) to 2 (μm).

また、第2のめっき層は、例えば、ニッケル(Ni)、銀(Ag)またはスズ(Sn)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Sn−Ag合金の合金材料である。例えば、第2のめっき層は、スズ(Sn)の金属材料またはスズ(Sn)を主成分として含む合金材料からなり、厚みが、例えば、1(μm)〜2(μm)である。   In addition, the second plating layer is, for example, a metal material such as nickel (Ni), silver (Ag), or tin (Sn), or an alloy of, for example, Sn—Ag alloy containing one or more of these metal materials. Material. For example, the second plating layer is made of a metal material of tin (Sn) or an alloy material containing tin (Sn) as a main component, and has a thickness of, for example, 1 (μm) to 2 (μm).

また、一対の外部端子7A(第1の外部端子7aおよび第2の外部端子7b)は、図5に示すような形状であってもよい。具体的には、第1の外部端子7aは、第1の接続部7a21の形成領域の大きさが第1の接続部7a2よりも大きくなっており、また、第2の外部端子7bは、第2の接続部7b21の形成領域の大きさが第2の接続部7b2よりも大きくなっている。このように、第1の接続部7a2(第1の接続部7a21)および第2の接続部7b2(第2の接続部7b21)は、形成領域の大きさを基板電極9aおよび基板電極9bとの接合強度に応じて適宜に設定することできる。   Further, the pair of external terminals 7A (the first external terminal 7a and the second external terminal 7b) may have a shape as shown in FIG. Specifically, in the first external terminal 7a, the size of the formation region of the first connection portion 7a21 is larger than that of the first connection portion 7a2, and the second external terminal 7b is The size of the region where the second connection portion 7b21 is formed is larger than that of the second connection portion 7b2. As described above, the first connection portion 7a2 (first connection portion 7a21) and the second connection portion 7b2 (second connection portion 7b21) have the size of the formation region between the substrate electrode 9a and the substrate electrode 9b. It can be set as appropriate according to the bonding strength.

また、第1の外部電極3aおよび第2の外部電極3bの積層体1の長手方向(X方向)に沿った長さが小さい場合にも、第1の接続部7a2(第1の接続部7a21)および第2の接続部7b2(第2の接続部7b21)は、形成領域の大きさを一対の外部電極3と一対の外部端子7との接合強度に応じて適宜に設定することができる。   The first connection portion 7a2 (first connection portion 7a21) also when the length of the multilayer body 1 of the first external electrode 3a and the second external electrode 3b along the longitudinal direction (X direction) is small. ) And the second connection portion 7 b 2 (second connection portion 7 b 21), the size of the formation region can be appropriately set according to the bonding strength between the pair of external electrodes 3 and the pair of external terminals 7.

また、第1の外部端子7aおよび第2の外部端子7bは、厚みが、例えば、0.1(mm)〜0.15(mm)であり、積層型コンデンサ本体10の大きさまたは用途等に応じて振動音の抑制効果が得られるように厚みを適宜に設定すればよい。   The first external terminal 7a and the second external terminal 7b have a thickness of, for example, 0.1 (mm) to 0.15 (mm), and are suitable for the size or use of the multilayer capacitor body 10. Accordingly, the thickness may be set appropriately so as to obtain an effect of suppressing vibration noise.

例えば、第1の外部端子7aおよび第2の外部端子7bは、厚みが0.1(mm)よりも薄くなると、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しやすくなるが、基板9に実装した場合に実装安定性が悪くなる。なお、第1の外部端子7aおよび第2の外部端子7bは、第1の外部電極3aおよび第2の外部端子3bと接合されていない部分、すなわち、第1の本体部7a1および第2の本体部7b2が歪みによる振動を吸収することになる。   For example, the first external terminal 7a and the second external terminal 7b are less rigid when the thickness is less than 0.1 (mm), and thus absorb vibration due to distortion generated in the multilayer capacitor body 10. Although it becomes easy, when mounted on the substrate 9, the mounting stability is deteriorated. The first external terminal 7a and the second external terminal 7b are not joined to the first external electrode 3a and the second external terminal 3b, that is, the first main body portion 7a1 and the second main body. The part 7b2 absorbs vibration due to distortion.

逆に、第1の外部端子7aおよび第2の外部端子7bは、厚みが0.15(mm)よりも厚くなると、剛性が大きくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しにくくなる。このように、積層型コンデンサ10Aは、振動音の抑制効果と実装安定性とを考慮して第1の外部端子7aおよび第2の外部端子7bの厚みが設定される。   On the other hand, the first external terminal 7a and the second external terminal 7b increase in rigidity when the thickness is greater than 0.15 (mm), and thus absorb vibration due to distortion generated in the multilayer capacitor body 10. It becomes difficult to do. As described above, in the multilayer capacitor 10A, the thicknesses of the first external terminal 7a and the second external terminal 7b are set in consideration of the vibration noise suppression effect and the mounting stability.

第1の外部端子7aおよび第2の外部端子7bは、長さを積層型コンデンサ本体10の大きさまたは用途等に応じて振動音の抑制効果が得られるように適宜に設定すればよい。例えば、第1の外部端子7aおよび第2の外部端子7bは、第1の本体部7a1および第2の本体部7b2の長さが長くなると、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しやすくなる。   The lengths of the first external terminal 7a and the second external terminal 7b may be set as appropriate so that the effect of suppressing vibration noise can be obtained according to the size or use of the multilayer capacitor body 10. For example, the first external terminal 7a and the second external terminal 7b are generated in the multilayer capacitor body 10 because the rigidity decreases as the length of the first body portion 7a1 and the second body portion 7b2 increases. It becomes easy to absorb the vibration due to the strain.

逆に、第1の外部端子4aおよび第2の外部端子4bは、第1の本体部7a2および第2の本体部7b2の長さが短くなると、剛性が大きくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しにくくなる。このように、積層型コンデンサ10Aは、振動音の抑制効果と実装安定性とを考慮して第1の本体部7a2および第2の本体部7b2の長さが設定される。第1の本体部7a2および第2の本体部7b2は、上面視(平面視)して、積層型コンデンサ本体10よりも内側に位置するような長さにすることが、積層型コンデンサ10Aの大きさの点から好ましい。   On the other hand, the first external terminal 4a and the second external terminal 4b have increased rigidity when the lengths of the first main body portion 7a2 and the second main body portion 7b2 are shortened. It becomes difficult to absorb the vibration caused by the generated distortion. As described above, in the multilayer capacitor 10A, the lengths of the first main body portion 7a2 and the second main body portion 7b2 are set in consideration of the vibration noise suppressing effect and the mounting stability. The size of the multilayer capacitor 10A is such that the first body portion 7a2 and the second body portion 7b2 are long enough to be positioned on the inner side of the multilayer capacitor body 10 when viewed from above (plan view). From this point, it is preferable.

また、積層型コンデンサ10Aは、図8(a)に示すように、第1の本体部7a1(第2の本体部7b1)が第1の接続部7a2(第2の接続部7b2)よりも外側に位置する領域に上下の主面を貫通する貫通孔8を有していてもよい。また、積層型コンデンサ10AAは、図8(b)に示すように、第1の本体部7a1(第2の本体部7b1)が第1の接続部7a2(第2の接続部7b2)よりも外側に位置する領域に上下の主面を貫通する貫通孔8を有していてもよい。このように、第1の外部端子7aおよび第2の外部端子7bは、第1の本体部7a1および第2の本体部7b1に貫通孔を設けることによって、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動をさらに吸収しやすくなる。貫通孔8は、第1の外部端子7aおよび第2の外部端子7bの大きさ等に応じて適宜に設けることができる。   Further, as shown in FIG. 8A, in the multilayer capacitor 10A, the first main body portion 7a1 (second main body portion 7b1) is outside the first connection portion 7a2 (second connection portion 7b2). May have a through hole 8 penetrating the upper and lower main surfaces. In the multilayer capacitor 10AA, as shown in FIG. 8B, the first main body portion 7a1 (second main body portion 7b1) is outside the first connection portion 7a2 (second connection portion 7b2). May have a through hole 8 penetrating the upper and lower main surfaces. As described above, the first external terminal 7a and the second external terminal 7b are reduced in rigidity by providing through holes in the first main body portion 7a1 and the second main body portion 7b1. It becomes easier to absorb the vibration caused by the distortion generated in 10. The through-hole 8 can be appropriately provided according to the size of the first external terminal 7a and the second external terminal 7b.

ここで、本実施の形態に係る積層型コンデンサ10Aの実装構造体について以下に説明する。   Here, the mounting structure of the multilayer capacitor 10A according to the present embodiment will be described below.

図6(a)は、積層型コンデンサ10Aを基板9に実装した状態を示しており、図6(b)は、積層型コンデンサ10Aを基板9に実装した状態であって、図6(a)のD−D線で切断した断面図である。また、図7(a)は、積層型コンデンサ10Aを基板9に実装した状態を示しており、積層型コンデンサ本体10の一部を切り欠いて模式的に示している。なお、図7(b)は、図5に示す積層型コンデンサ10AAを基板9に実装した状
態を示しており、積層型コンデンサ本体10の一部を切り欠いて模式的に示している。積層コンデンサ10Aについて以下に説明する。
6A shows a state in which the multilayer capacitor 10A is mounted on the substrate 9, and FIG. 6B shows a state in which the multilayer capacitor 10A is mounted on the substrate 9, and FIG. It is sectional drawing cut | disconnected by the DD line | wire. FIG. 7A shows a state in which the multilayer capacitor 10 </ b> A is mounted on the substrate 9, and schematically shows a part of the multilayer capacitor body 10 cut out. FIG. 7B shows a state in which the multilayer capacitor 10AA shown in FIG. 5 is mounted on the substrate 9, and schematically shows a part of the multilayer capacitor main body 10 cut out. The multilayer capacitor 10A will be described below.

積層型コンデンサ10Aは、例えば、半田11を介して回路基板(以下、基板9という)上に実装される。基板9は、例えば、ノートパソコン、スマートフォンまたは携帯電話等に用いられるものであり、例えば、表面には積層型コンデンサ10Aが電気的に接続される電気回路が形成されている。なお、基板9では、表面の絶縁層を省略して示している。   The multilayer capacitor 10 </ b> A is mounted on a circuit board (hereinafter referred to as a board 9) via the solder 11, for example. The substrate 9 is used for, for example, a notebook personal computer, a smartphone, a mobile phone, or the like. For example, an electric circuit to which the multilayer capacitor 10A is electrically connected is formed on the surface. In the substrate 9, the insulating layer on the surface is omitted.

また、基板9は、図6に示すように、例えば、積層型コンデンサ10Aが実装される表面には基板電極9aおよび基板電極9bが設けられ、基板電極9aから配線(図示せず)が延びており、また、基板電極9bから配線(図示せず)が延びている。   Further, as shown in FIG. 6, for example, the substrate 9 is provided with a substrate electrode 9a and a substrate electrode 9b on the surface on which the multilayer capacitor 10A is mounted, and wiring (not shown) extends from the substrate electrode 9a. In addition, wiring (not shown) extends from the substrate electrode 9b.

積層型コンデンサ10Aは、第1の外部端子7aと基板電極9aとが、例えば、半田11を介して半田接合され、また、第2の外部端子7bと基板電極9bとが、例えば、半田11を介して半田接合される。積層型コンデンサ10Aは、下面4bが基板9の実装面に対向して配置される。半田接合は、例えば、基板電極9aおよび基板電極9b上に印刷した半田によって行なう。   In the multilayer capacitor 10A, the first external terminal 7a and the substrate electrode 9a are solder-bonded via, for example, solder 11, and the second external terminal 7b and substrate electrode 9b are connected to, for example, the solder 11. Soldered through. The multilayer capacitor 10 </ b> A is disposed such that the lower surface 4 b faces the mounting surface of the substrate 9. Solder joining is performed by, for example, solder printed on the substrate electrode 9a and the substrate electrode 9b.

図6に示すように、第1の外部端子7aと基板電極9aとは、第1の接続部7a2の下方の空間部7a3に配置された半田11を介して接合され、また、第2の外部端子7bと基板電極9bとは、第2の接続部7b2の下方の空間部7b3に配置された半田11を介して接合される。一対の外部端子7と基板電極9aおよび基板電極9bとは、空間部7a3および空間部7b3に設けられる半田11を介して接合されており、第1の側部3a1および第2の側部3b1に半田フィレットが形成されにくくなり、半田フィレットを介して積層型コンデンサ本体10の振動が伝わりにくくなる。また、空間部7a3(空間部7b4)内に半田11が収まるように設けて、一対の外部端子7と基板電極9aおよび基板電極9bとを接合することによって、基板9上における積層型コンデンサ10Aの実装領域を小さくすることができる。   As shown in FIG. 6, the first external terminal 7a and the substrate electrode 9a are joined via the solder 11 disposed in the space 7a3 below the first connecting portion 7a2, and the second external terminal The terminal 7b and the substrate electrode 9b are joined via the solder 11 arranged in the space 7b3 below the second connection portion 7b2. The pair of external terminals 7, the substrate electrode 9a, and the substrate electrode 9b are joined via the solder 11 provided in the space portion 7a3 and the space portion 7b3, and are connected to the first side portion 3a1 and the second side portion 3b1. The solder fillet is hardly formed, and the vibration of the multilayer capacitor body 10 is hardly transmitted through the solder fillet. In addition, the solder 11 is provided in the space portion 7a3 (space portion 7b4), and the pair of external terminals 7, the substrate electrode 9a, and the substrate electrode 9b are joined, so that the multilayer capacitor 10A on the substrate 9 is formed. The mounting area can be reduced.

また、使用する半田材料は、一対の外部端子7との濡れ性がよいものであれば特に制限はない。半田材料は、例えば、Sn−Ag−Cu系またはSn−Sb系の半田等を用いることができる。   The solder material to be used is not particularly limited as long as it has good wettability with the pair of external terminals 7. As the solder material, for example, Sn-Ag-Cu-based or Sn-Sb-based solder can be used.

例えば、積層型コンデンサは、積層型コンデンサ本体が誘電体層としてチタン酸バリウム(BaTiO)、等を主成分として構成されている場合には、積層型コンデンサ本体に交流電圧が印加されると、電歪効果により交流電圧の大きさに応じて誘電体層に歪みが発生する。積層型コンデンサは、この歪みによって積層型コンデンサ本体自体に振動が生じて、振動が基板に伝播して基板が振動する。この振動が可聴周波数帯域である場合には、基板の振動が振動音となって現れることになる。 For example, in the multilayer capacitor, when the multilayer capacitor main body is composed mainly of barium titanate (BaTiO 3 ), etc. as a dielectric layer, when an AC voltage is applied to the multilayer capacitor main body, Due to the electrostrictive effect, distortion occurs in the dielectric layer in accordance with the magnitude of the AC voltage. In the multilayer capacitor, the distortion causes vibration in the multilayer capacitor body itself, and the vibration propagates to the substrate and the substrate vibrates. When this vibration is in an audible frequency band, the vibration of the substrate appears as vibration sound.

このような積層型コンデンサは、振動音の抑制効果を向上させるために、積層体の一対の側面の中央部に一対の外部電極を設けているが、一対の外部電極は積層体の長手方向に沿った長さが小さくなって実装安定性が低下しやすくなる。   In such a multilayer capacitor, a pair of external electrodes is provided at the center of a pair of side surfaces of the multilayer body in order to improve the effect of suppressing vibration noise, but the pair of external electrodes is arranged in the longitudinal direction of the multilayer body. The length along the line becomes small, and the mounting stability tends to be lowered.

例えば、第1の外部電極3aおよび第2の外部電極3bの積層体1の長手方向に沿った長さが小さい場合には、半田接合を行なうリフローの際に、溶融半田の表面張力で積層型コンデンサが浮き上がり、積層体1の長手方向の両端部の一方の端部が基板9側に傾き、端部が基板に接触した状態で一対の外部電極3と基板電極9aとが半田接合される虞がある。このように、積層型コンデンサと基板9とが接触した状態で半田接合されると、積層
型コンデンサの振動が基板9に直接伝わり、音鳴きの抑制効果が低下しやすくなる。
For example, when the length of the laminated body 1 of the first external electrode 3a and the second external electrode 3b along the longitudinal direction is small, the laminated type is used by the surface tension of the molten solder at the time of reflow for solder joining. The capacitor floats up, and one end of both ends in the longitudinal direction of the multilayer body 1 is inclined toward the substrate 9, and the pair of external electrodes 3 and the substrate electrode 9 a may be solder-bonded in a state where the end is in contact with the substrate. There is. As described above, when the multilayer capacitor and the substrate 9 are soldered and brought into contact with each other, the vibration of the multilayer capacitor is directly transmitted to the substrate 9 and the noise suppressing effect is likely to be lowered.

しかしながら、積層型コンデンサ10は、第1の外部電極3aが第1の外部端子7aの第1の接続部7a2で接合され、第2の外部電極3bが第2の外部端子7bの第2の接続部7b2で接続されており、第1の接続部7a2と基板電極9aとの接合および第2の接続部7b2と基板電極9bとの接合を行なうリフローの際に、接合部が溶融半田の表面張力で浮き上がるものの、第1の本体部7a1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置されており、また、第2の本体部7b1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置されているので、積層型コンデンサ本体10の長手方向の両端部の一方の端部が基板に接触した状態で一対の外部端子7と基板電極9aおよび基板電極9bとが半田接合されにくくなる。すなわち、積層型コンデンサ10Aは、長手方向の端部が基板に接触しにくく、積層型コンデンサ本体10の振動が直接基板9に伝わりにくくなる。   However, in the multilayer capacitor 10, the first external electrode 3a is joined at the first connection portion 7a2 of the first external terminal 7a, and the second external electrode 3b is the second connection of the second external terminal 7b. The joint portion is connected by the portion 7b2, and the reflow for joining the first connecting portion 7a2 and the substrate electrode 9a and joining the second connecting portion 7b2 and the substrate electrode 9b is performed by the surface tension of the molten solder. However, the first body portion 7a1 is disposed away from the lower surface 4b so as to face the lower surface 4b in the longitudinal direction of the multilayer capacitor body 10, and the second body portion 7b1 is disposed in the multilayer capacitor body. 10 is disposed away from the lower surface 4b so as to be opposed to the lower surface 4b in the longitudinal direction, so that one end of both ends in the longitudinal direction of the multilayer capacitor body 10 is in contact with the substrate and a pair of external ends 7 and the substrate electrode 9a and the substrate electrode 9b is hardly soldered. That is, in the multilayer capacitor 10A, the end portion in the longitudinal direction is difficult to contact the substrate, and the vibration of the multilayer capacitor body 10 is not easily transmitted directly to the substrate 9.

また、積層型コンデンサ10Aは、第1の本体部7a1および第2の本体部7b2が下面4bから離れて配置されるので、積層型コンデンサ本体10の振動が第1の本体部7a1および第2の本体部7b2に伝わりにくい。   Further, in the multilayer capacitor 10A, the first main body portion 7a1 and the second main body portion 7b2 are arranged apart from the lower surface 4b, so that the vibration of the multilayer capacitor main body 10 is affected by the first main body portion 7a1 and the second main body portion 7b2. Difficult to be transmitted to the main body 7b2.

ここで、図1に示す積層型コンデンサ本体10Aの製造方法の一例について以下に説明する。   Here, an example of a manufacturing method of the multilayer capacitor body 10A shown in FIG. 1 will be described below.

まず、積層型コンデンサ本体10の製造方法について以下に説明する。   First, a method for manufacturing the multilayer capacitor body 10 will be described below.

複数の第1および第2のセラミックグリーンシートを準備する。第1のセラミックグリーンシートは第1の内部電極層2aを形成するものであり、第2のセラミックグリーンシートは第2の内部電極層2bを形成するものである。   A plurality of first and second ceramic green sheets are prepared. The first ceramic green sheet is to form the first internal electrode layer 2a, and the second ceramic green sheet is to form the second internal electrode layer 2b.

複数の第1のセラミックグリーンシートには、第1の内部電極層2aを形成するために、第1の内部電極層2aの導体ペースト層が第1の内部電極層2a用の導体ペーストを用いて形成される。なお、第1のセラミックグリーンシートには、多数個の積層型コンデンサ本体10を得るために、1枚のセラミックグリーンシート内に複数の第1の内部電極層2aが形成される。   In order to form the first internal electrode layer 2a, the conductive paste layer of the first internal electrode layer 2a is formed on the plurality of first ceramic green sheets using the conductive paste for the first internal electrode layer 2a. It is formed. In the first ceramic green sheet, a plurality of first internal electrode layers 2 a are formed in one ceramic green sheet in order to obtain a large number of multilayer capacitor bodies 10.

また、複数の第2のセラミックグリーンシートには、第2の内部電極層2bを形成するために、第2の内部電極層2bの導体ペースト層が第2の内部電極層2b用の導体ペーストを用いて形成される。なお、第2のセラミックグリーンシートには、多数個の積層型コンデンサ本体10を得るために、1枚のセラミックグリーンシート内に複数の第2の内部電極層2bが形成される。   Further, in order to form the second internal electrode layer 2b, the conductive paste layer for the second internal electrode layer 2b is replaced with the conductive paste for the second internal electrode layer 2b on the plurality of second ceramic green sheets. Formed using. In the second ceramic green sheet, a plurality of second internal electrode layers 2b are formed in one ceramic green sheet in order to obtain a large number of multilayer capacitor bodies 10.

上述の第1の内部電極層2aおよび第2の内部電極層2bの導体ペースト層は、それぞれのセラミックグリーンシート上に、例えばスクリーン印刷法等を用いてそれぞれの導体ペーストを所定のパターン形状に印刷して形成される。   The conductive paste layers of the first internal electrode layer 2a and the second internal electrode layer 2b described above are printed on each ceramic green sheet in a predetermined pattern using, for example, a screen printing method. Formed.

なお、第1および第2のセラミックグリーンシートは誘電体層1aとなり、第1の内部電極2aの導体ペースト層は第1の内部電極2aとなり、第2の内部電極層2bの導体ペースト層は第2の内部電極層2bとなる。   The first and second ceramic green sheets are the dielectric layer 1a, the conductive paste layer of the first internal electrode 2a is the first internal electrode 2a, and the conductive paste layer of the second internal electrode layer 2b is the first 2 internal electrode layers 2b.

誘電体層1aとなるセラミックグリーンシートの材料としては、例えばBaTiO、CaTiO、SrTiOまたはCaZrO等の誘電体セラミックスを主成分とするものである。副成分として、例えばMn化合物、Fe化合物、Cr化合物、Co化合物ま
たはNi化合物等が添加されたものであってもよい。
As a material of the ceramic green sheet used as the dielectric layer 1a, for example, a dielectric ceramic such as BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 is mainly used. For example, a Mn compound, Fe compound, Cr compound, Co compound, or Ni compound may be added as a subcomponent.

第1および第2のセラミックグリーンシートは、誘電体セラミックスの原料粉末および有機バインダに適当な有機溶剤等を添加して混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。   The first and second ceramic green sheets are prepared by adding a suitable organic solvent to the dielectric ceramic raw material powder and the organic binder, and mixing them to produce a slurry ceramic slurry. Obtained by molding.

第1の内部電極層2a用の導体ペーストおよび第2の内部電極層2b用の導体ペーストは、上述したそれぞれの内部電極層2の導体材料(金属材料)の粉末に添加剤(誘電体材料)、バインダ、溶剤、分散剤等を加えて混練することで作製される。それぞれの内部電極層の導電材料は、例えばニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料あるいはこれらの金属材料の1種以上を含む、例えばAg−Pd合金等の合金材料が挙げられる。第1の内部電極層2aおよび第2の内部電極層2bは、同一の金属材料または合金材料によって形成することが好ましい。   The conductive paste for the first internal electrode layer 2a and the conductive paste for the second internal electrode layer 2b are additives (dielectric materials) added to the above-mentioned powder of the conductive material (metal material) of the internal electrode layer 2. It is prepared by adding a binder, a solvent, a dispersant and the like and kneading. The conductive material of each internal electrode layer includes, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au), or one or more of these metal materials. For example, alloy materials, such as an Ag-Pd alloy, are mentioned. The first internal electrode layer 2a and the second internal electrode layer 2b are preferably formed of the same metal material or alloy material.

第1のセラミックグリーンシートと第2のセラミックグリーンシートとを交互に積層する。そして、内部電極層2を形成していないセラミックグリーンシートをZ方向の最外層にそれぞれ積層して積層体とする。   First ceramic green sheets and second ceramic green sheets are alternately laminated. And the ceramic green sheet which does not form the internal electrode layer 2 is each laminated | stacked on the outermost layer of a Z direction, and it is set as a laminated body.

このように積層された複数の第1および第2のセラミックグリーンシートからなる積層体は、プレスして一体化することで、多数個の生積層体1を含む大型の生積層体となる。この大型の生積層体を切断することによって、図1に示す積層型コンデンサ本体10の積層体1となる生積層体1を得ることができる。大型の生積層体の切断は、例えばダイシングブレード等を用いて行なうことができる。   The laminated body composed of the plurality of first and second ceramic green sheets thus laminated becomes a large-sized raw laminated body including a large number of raw laminated bodies 1 by pressing and integrating them. By cutting this large green laminate, the green laminate 1 to be the laminate 1 of the multilayer capacitor body 10 shown in FIG. 1 can be obtained. The large green laminate can be cut using, for example, a dicing blade.

そして、積層体1は、生積層体1を例えば800(℃)〜1300(℃)で焼成することによって得ることができる。この工程によって、複数の第1および第2のセラミックグリーンシートが誘電体層1aとなり、第1の内部電極層2aの導体ペースト層が第1の内部電極層2aとなり、第2の内部電極層2bの導体ペースト層が第2の内部電極層2bとなる。また、積層体1は、例えばバレル研磨等の研磨手段を用いて角部または辺部が丸められる。積層体1は、角部または辺部を丸めることにより、角部または辺部が欠けにくいものとなる。   And the laminated body 1 can be obtained by baking the raw laminated body 1 at 800 (degreeC) -1300 (degreeC), for example. By this step, the plurality of first and second ceramic green sheets become the dielectric layer 1a, the conductor paste layer of the first internal electrode layer 2a becomes the first internal electrode layer 2a, and the second internal electrode layer 2b. The conductive paste layer becomes the second internal electrode layer 2b. Further, the laminated body 1 is rounded at the corners or sides using a polishing means such as barrel polishing. The laminated body 1 becomes a thing by which a corner | angular part or a side part is hard to be missing by rounding a corner | angular part or a side part.

ここで、一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)の形成方法についての一例を以下に説明する。   Here, an example of a method for forming the pair of external electrodes 3 (the first external electrode 3a and the second external electrode 3b) will be described below.

一対の下地電極5は、ローラ転写法を用いて、下地電極5となる導電性ペーストが第1の側面4e(第2の側面4f)、上面4aおよび下面4bにそれぞれ設けられる。   The pair of base electrodes 5 are each provided with a conductive paste to be the base electrode 5 on the first side surface 4e (second side surface 4f), the upper surface 4a, and the lower surface 4b by using a roller transfer method.

下地電極5となる導電性ペーストは、積層体1の第1の側面4eおよび第2の側面4fに転写される。これによって、下地電極5となる導電性ペースト17が第1の側面4e(第2の側面4f)に設けられるとともに、下地電極5となる導電性ペースト17が上面4aおよび下面4bに延在するように設けられる。なお、一対の外部電極3の上面延在部3a2(上面延在部3b2)および下面延在部3b2(下面延在部3b3)は、転写された下地電極5の形状が反映されることになる。   The conductive paste to be the base electrode 5 is transferred to the first side surface 4e and the second side surface 4f of the multilayer body 1. Thus, the conductive paste 17 to be the base electrode 5 is provided on the first side surface 4e (second side surface 4f), and the conductive paste 17 to be the base electrode 5 extends to the upper surface 4a and the lower surface 4b. Provided. Note that the shape of the transferred base electrode 5 is reflected in the upper surface extension portion 3a2 (upper surface extension portion 3b2) and the lower surface extension portion 3b2 (lower surface extension portion 3b3) of the pair of external electrodes 3. .

転写された導電性ペーストを焼結して下地電極5とした後、下地電極5の表面を覆うようにめっき層6を設けて一対の外部電極3とする。また、下地電極5用の導電ペーストは、上述した下地電極5を構成する金属材料の粉末にバインダ、溶剤、分散剤等を加えて混練することで作製される。なお、下地電極の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、
これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。
After the transferred conductive paste is sintered to form the base electrode 5, a plating layer 6 is provided so as to cover the surface of the base electrode 5 to form a pair of external electrodes 3. The conductive paste for the base electrode 5 is produced by adding a binder, a solvent, a dispersant, and the like to the metal material powder constituting the base electrode 5 described above and kneading. The conductive material of the base electrode is, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au), or
For example, an alloy material such as an Ag—Pd alloy including one or more of these metal materials.

めっき層6は、下地電極5を覆うように下地電極5の表面に形成される。めっき層6は、例えば、電解めっき法等を用いて、下地電極5の表面に形成する。めっき層6は、例えば、ニッケル(Ni)めっき層、銅(Cu)めっき層、金(Au)めっき層またはスズ(Sn)めっき層等である。めっき層6は、単一のめっき層から形成されていてもよいが、積層型コンデンサ本体10は、めっき層6が第1のめっき層6aと第2のめっき層6bとからなり、これらの積層体を表面に形成している。例えば、積層型コンデンサ本体10は、第1のめっき層6aがニッケル(Ni)めっき層からなり、第2のめっき層6aが錫(Sn)めっき層からなり、第2のめっき層6bの錫(Sn)めっき層が第1のめっき層6aのニッケル(Ni)めっき層を覆うように形成される。   The plating layer 6 is formed on the surface of the base electrode 5 so as to cover the base electrode 5. The plating layer 6 is formed on the surface of the base electrode 5 using, for example, an electrolytic plating method. The plating layer 6 is, for example, a nickel (Ni) plating layer, a copper (Cu) plating layer, a gold (Au) plating layer, a tin (Sn) plating layer, or the like. Although the plating layer 6 may be formed from a single plating layer, the multilayer capacitor main body 10 includes the first plating layer 6a and the second plating layer 6b. The body is formed on the surface. For example, in the multilayer capacitor body 10, the first plating layer 6 a is made of a nickel (Ni) plating layer, the second plating layer 6 a is made of a tin (Sn) plating layer, and the second plating layer 6 b has tin ( The Sn) plating layer is formed so as to cover the nickel (Ni) plating layer of the first plating layer 6a.

次に、積層型コンデンサ10Aの製造方法の一例について図9を参照しながら以下に説明する。   Next, an example of a method for manufacturing the multilayer capacitor 10A will be described below with reference to FIG.

まず、一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)の製造方法の一例について説明する。1枚の帯状金属板を準備する。帯状金属板は、例えば、厚みが0.1(mm)〜0.15(mm)であり、長さが100(mm)〜250(mm)であり、例えば、ステンレス合金からなる。   First, an example of a manufacturing method of the pair of external terminals 7 (first external terminal 7a and second external terminal 7b) will be described. One strip-shaped metal plate is prepared. The strip-shaped metal plate has, for example, a thickness of 0.1 (mm) to 0.15 (mm), a length of 100 (mm) to 250 (mm), and is made of, for example, a stainless alloy.

例えば、図9(a)に示すように、第1の外部端子7aとなる第1の外部端子7aaと第2の外部端子7bとなる第2の外部端子7bbとが互いに対向するように、帯状金属板に対して、第1の外部端子7aaおよび第2の外部端子7bbのそれぞれのパターン形状に合わせて、例えば、プレス打ち抜き加工法を用いて打ち抜き加工を行なう。また、第1の接続部7a2および第2の接続部7b2となる領域に対して、例えば、プレス加工を用いて、深絞りすることによって、第1の接続部7a2および第2の接続部7b2を突出させて、第1の接続部7a2および第2の接続部7b2を形成する。   For example, as shown in FIG. 9A, the first external terminal 7aa that becomes the first external terminal 7a and the second external terminal 7bb that becomes the second external terminal 7b face each other. The metal plate is punched using, for example, a press punching method in accordance with the pattern shapes of the first external terminal 7aa and the second external terminal 7bb. In addition, the first connection portion 7a2 and the second connection portion 7b2 are deep-drawn with respect to the regions to be the first connection portion 7a2 and the second connection portion 7b2, for example, by pressing, so that the first connection portion 7a2 and the second connection portion 7b2 are formed. The first connecting portion 7a2 and the second connecting portion 7b2 are formed by projecting.

このようにして、図9(a)に示すように、第1の外部端子7aaと第2の外部端子7bbとからなる外部端子対12aが帯状金属板に対して複数個設けられる。なお、以下の説明において、帯状金属板に対して複数の外部端子体12aが形成されたものをリードフレーム12として用いる。このように、複数の積層型コンデンサ10Aは、リードフレーム12を用いることによって効率よく作製することができる。   In this way, as shown in FIG. 9A, a plurality of external terminal pairs 12a each including the first external terminal 7aa and the second external terminal 7bb are provided on the band-shaped metal plate. In the following description, a lead frame 12 having a plurality of external terminal bodies 12a formed on a strip-shaped metal plate is used. As described above, the plurality of multilayer capacitors 10 </ b> A can be efficiently manufactured by using the lead frame 12.

リードフレーム12は、例えば、複数の外部端子対12aに対してめっき加工を行なってめっき層が形成される。なお、リードフレーム12において、めっき層の非形成領域に対してはマスキングを行なってめっき加工を行なう。そして、外部端子対12a(第1の外部端子7aaおよび第2の外部端子7bb)は、第1の外部端子7aaの第1の接続部7a2を含む領域および第2の外部端子7bbの第2の接続部7b2を含む領域に、例えば、電解メッキ法を用いて、めっき層が形成される。なお、マスキングは、例えば、低硬度ゴムシート等を用いて行なうことができる。   In the lead frame 12, for example, a plating layer is formed by plating the plurality of external terminal pairs 12a. In the lead frame 12, the plating process is performed on the non-formed region of the plating layer by masking. The external terminal pair 12a (the first external terminal 7aa and the second external terminal 7bb) includes a region including the first connection portion 7a2 of the first external terminal 7aa and a second of the second external terminal 7bb. A plating layer is formed in the region including the connection portion 7b2 by using, for example, an electrolytic plating method. The masking can be performed using, for example, a low hardness rubber sheet or the like.

また、上記では、リードフレーム12に対して、打ち抜き加工後にめっき加工を行なっているが、リードフレーム12に対して、めっき加工後に打ち抜き加工を行なってもよく、一対の外部端子7の形状等を考慮して加工の順番は適宜に設定される。   In the above description, the lead frame 12 is plated after the punching process. However, the lead frame 12 may be punched after the plating process, and the shape of the pair of external terminals 7 may be changed. Considering the processing order, the processing order is set appropriately.

次に、図9(b)に示すように、例えば、吸引ノズルを備えた自動実装機を用いて、第1の外部端子4aaおよび第2の外部端子4bb上に積層型コンデンサ本体10を搭載する。   Next, as shown in FIG. 9B, the multilayer capacitor body 10 is mounted on the first external terminal 4aa and the second external terminal 4bb using, for example, an automatic mounting machine equipped with a suction nozzle. .

そして、積層型コンデンサ本体10を搭載後、図9(c)に示すように、第1の接続部7b2および第2の接続部7b2に対して、例えば、レーザスポット溶接を用いて、第1の外部端子7aaと第1の外部電極3aとを溶融接合し、第2の外部端子7bbと第2の外部電極3bとを溶融接合する。このように、一対の外部電極3と一対の外部端子7との接合に溶融接合を用いることによって、接合工程が非常に簡略化されて、量産性に優れた工程になる。   Then, after mounting the multilayer capacitor body 10, as shown in FIG. 9C, the first connection portion 7 b 2 and the second connection portion 7 b 2 are subjected to, for example, laser spot welding. The external terminal 7aa and the first external electrode 3a are melt-bonded, and the second external terminal 7bb and the second external electrode 3b are melt-bonded. Thus, by using melt bonding for bonding the pair of external electrodes 3 and the pair of external terminals 7, the bonding process is greatly simplified, and the process is excellent in mass productivity.

また、一対の外部電極3と一対の外部端子7とが溶融接合されるので、半田接合が不要となり、積層型コンデンサ10Aは、半田を介して積層型コンデンサ10Aを基板9に実装する際の半田付け温度の影響を受けにくくなるので、信頼性の劣化が抑制される。   Further, since the pair of external electrodes 3 and the pair of external terminals 7 are melt-bonded, solder bonding is unnecessary, and the multilayer capacitor 10A is soldered when the multilayer capacitor 10A is mounted on the substrate 9 via solder. Since it becomes difficult to be affected by the attachment temperature, deterioration of reliability is suppressed.

また、積層型コンデンサは、例えば、第1の接続部7b2および第2の接続部7b2の周辺部と一対の外部電極3とを半田を介して接合する場合には、半田が下方に流動しやすくなり、接合性が低下しやすくなる。一方、第1の接続部7a2と第1の外部電極3aおよび第2の接続部7b2と第2の外部電極3bとに対して溶融接合を用いることによって、積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7との接合性を高めることができる。   In addition, in the multilayer capacitor, for example, when the peripheral portions of the first connection portion 7b2 and the second connection portion 7b2 and the pair of external electrodes 3 are joined via solder, the solder easily flows downward. Therefore, the bondability tends to be lowered. On the other hand, the multilayer capacitor 10A has a pair of external electrodes by using fusion bonding to the first connection portion 7a2 and the first external electrode 3a and the second connection portion 7b2 and the second external electrode 3b. 3 and the pair of external terminals 7 can be enhanced.

また、溶融接合は、例えば、アークスポット溶接またはレーザスポット溶接等のスポット溶接である。レーザスポット溶接は、例えば、YAGレーザ等のエネルギービームを第1の接続部7a2および第2の接続部7b2に対してスポット的に照射して、第1の接続部7b2と第1の外部電極3aとを溶融接合するものであり、また、第1の接続部7b2と第1の外部電極3bとを溶融接合するものである。第1の接続部7a2および第2の接続部7b2に対してエネルギービームをスポット的に照射することにより、第1の接続部7a2および第2の接続部7b2が局所的に昇温して、例えば、一対の外部端子7のステンレス合金の溶融温度の1400(℃)〜1450(℃)になると、第1の接続部7a2および第2の接続部7b23が溶融して、一対の外部電極3と溶融接合することになる。   The fusion bonding is spot welding such as arc spot welding or laser spot welding. In laser spot welding, for example, an energy beam such as a YAG laser is spot-irradiated to the first connection portion 7a2 and the second connection portion 7b2, and the first connection portion 7b2 and the first external electrode 3a are irradiated. And the first connection portion 7b2 and the first external electrode 3b are melt-bonded. By irradiating the first connecting portion 7a2 and the second connecting portion 7b2 with an energy beam in a spot manner, the first connecting portion 7a2 and the second connecting portion 7b2 are locally heated, for example, When the melting temperature of the stainless alloy of the pair of external terminals 7 reaches 1400 (° C.) to 1450 (° C.), the first connection portion 7a2 and the second connection portion 7b23 are melted to melt with the pair of external electrodes 3. Will be joined.

また、積層型コンデンサ10Aは、一対の外部電極3のめっき層6として電解めっき法を用いたニッケル(Ni)めっき層を用い、また、一対の外部端子7にステンレス合金を用いると、ニッケル(Ni)めっき層とステンレス合金の溶融温度が類似しており、一対の外部端子7と一対の外部電極3との接合性を向上させることができる。このように、積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7との溶融接合において、一対の外部電極3のめっき層6と一対の外部端子7とに対して互いに溶融温度が類似した材料を用いることによって、溶融部7a4および溶融部7b4の接合領域が制御しやすくなるのでより好ましい。   Further, in the multilayer capacitor 10A, when a nickel (Ni) plating layer using an electrolytic plating method is used as the plating layer 6 of the pair of external electrodes 3 and a stainless alloy is used for the pair of external terminals 7, nickel (Ni ) The melting temperatures of the plating layer and the stainless alloy are similar, and the bondability between the pair of external terminals 7 and the pair of external electrodes 3 can be improved. As described above, the multilayer capacitor 10A has a melting temperature with respect to the plating layer 6 and the pair of external terminals 7 of the pair of external electrodes 3 in the fusion bonding of the pair of external electrodes 3 and the pair of external terminals 7. It is more preferable to use a similar material because the joining region of the melting part 7a4 and the melting part 7b4 can be easily controlled.

このようにして、積層型コンデンサ本体10は、溶融接合を用いることによって、第1の外部端子4aaが第1の外部電極3aに取り付けられ、また、第2の外部端子4bbが第2の外部電極3bに取り付けられることになる。   In this way, the multilayer capacitor body 10 has the first external terminal 4aa attached to the first external electrode 3a and the second external terminal 4bb as the second external electrode by using fusion bonding. It will be attached to 3b.

次に、図9(c)に示すように、リードフレーム12は、第1の切断線S1および第2の切断線S2を設定して、第1の切断線S1および第2の切断線S2に対して切断加工が施される。例えば、リードフレーム12は、切断金型を用いて、積層型コンデンサ本体10が搭載された外部端子対12aが切り離される。これによって、図9(d)に示すように、複数の積層型コンデンサ10Aがリードフレーム12から得られる。なお、第1の切断線S1および第2の切断線S2は図9(c)において点線によって示している。   Next, as shown in FIG. 9C, the lead frame 12 sets the first cutting line S1 and the second cutting line S2 to the first cutting line S1 and the second cutting line S2. On the other hand, a cutting process is performed. For example, in the lead frame 12, the external terminal pair 12a on which the multilayer capacitor main body 10 is mounted is cut using a cutting die. As a result, a plurality of multilayer capacitors 10A are obtained from the lead frame 12 as shown in FIG. The first cutting line S1 and the second cutting line S2 are indicated by dotted lines in FIG. 9C.

上述のように、リードフレーム12を用いることによって、図1に示す積層型コンデンサ10Aを効率よく作製することができる。また、積層型コンデンサ10Aは、一対の外
部端子7が溶融接合を用いて一対の外部電極3と接合されており、積層型コンデンサ10Aを基板9上に半田付けする際の加熱によって一対の外部端子7が離脱するのを防止することができる。
As described above, by using the lead frame 12, the multilayer capacitor 10A shown in FIG. 1 can be efficiently manufactured. In the multilayer capacitor 10A, the pair of external terminals 7 are joined to the pair of external electrodes 3 using fusion bonding, and the pair of external terminals is heated by soldering the multilayer capacitor 10A onto the substrate 9. 7 can be prevented from detaching.

本発明は、上述の実施の形態の積層型コンデンサ10Aに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   The present invention is not limited to the multilayer capacitor 10A of the above-described embodiment, and various changes and improvements can be made without departing from the scope of the present invention.

1 積層体
1a 誘電体層
2 内部電極層
2a 第1の内部電極層
2b 第2の内部電極層
3 外部電極
3a 第1の外部電極
3b 第2の外部電極
4a 上面
4b 下面
4c 第1の端面
4d 第2の端面
4e 第1の側面
4f 第2の側面
5 下地電極
6 めっき層
6a 第1のめっき層
6b 第2のめっき層
7、7A 外部端子
7a 第1の外部端子
7a1 第1の本体部
7a2 第1の接続部
7a3 空間部
7a4 溶融部
7b 第2の外部端子
7b1 第1の本体部
7b2 第1の接続部
7b3 空間部
7b4 溶融部
8 貫通孔
9 基板
9a、9b 基板電極
10 積層型コンデンサ本体
10A、10AA 積層型コンデンサ
11 半田
12 リードフレーム
12a 外部端子対
S1、S2 切断線
DESCRIPTION OF SYMBOLS 1 Laminated body 1a Dielectric layer 2 Internal electrode layer 2a 1st internal electrode layer 2b 2nd internal electrode layer 3 External electrode 3a 1st external electrode 3b 2nd external electrode 4a Upper surface 4b Lower surface 4c 1st end surface 4d Second end face 4e First side face 4f Second side face 5 Underlying electrode 6 Plating layer 6a First plating layer 6b Second plating layer 7, 7A External terminal 7a First external terminal 7a1 First main body 7a2 First connection portion 7a3 Space portion 7a4 Melting portion 7b Second external terminal 7b1 First body portion 7b2 First connection portion 7b3 Space portion 7b4 Melting portion 8 Through hole 9 Substrate 9a, 9b Substrate electrode 10 Multilayer capacitor body 10A, 10AA Multilayer capacitor 11 Solder 12 Lead frame 12a External terminal pair S1, S2 Cutting line

Claims (4)

誘電体層と内部電極層とが交互に積層された、前記誘電体層と前記内部電極層との積層方向に位置する、互いに対向する長方形状の上面および下面と、前記上面および前記下面の長辺側に隣接する第1の側面および第2の側面と、前記上面および前記下面の短辺側に隣接する第1の端面および第2の端面とを有する直方体状の積層体と、
前記一対の側面に設けられており、互いに異なる前記内部電極層に電気的に接続されている第1の外部電極および第2の外部電極を有する積層型コンデンサ本体と、
前記第1の外部電極および第2の外部電極に接合された第1の外部端子および第2の外部端子とを備える積層型コンデンサであって、
前記第1の外部電極および第2の外部電極は、前記側面の中央部を含むように前記側面に設けられた側面部と該側面部から前記上面に延在する上面延在部と前記側面部から前記下面に延在する下面延在部とそれぞれ有しており、
前記第1の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第1の本体部と該第1の本体部の長手方向の中央部の前記第1の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第1の外部電極の下面延在部に重なるように延出しており、前記第1の外部電極の下面延在部に接合された第1の接続部とを含んでおり、
前記第2の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第2の本体部と該第2の本体部の長手方向の中央部の前記第2の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第2の外部電極の下面延在部に重なるように延出しており、前記第2の外部電極の下面延在部に接合された第2の接続部とを含んでおり、
前記第1の接続部は、前記第1の外部電極の前記下面延在部側に向かって前記第1の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されており、前記第2の接続部は、前記第2の外部電極の下面延在部側に向かって前記第2の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されていることを特徴とする積層型コンデンサ。
Dielectric layers and internal electrode layers are alternately stacked, and are positioned in the stacking direction of the dielectric layers and the internal electrode layers. A rectangular parallelepiped laminate having a first side surface and a second side surface adjacent to the side, and a first end surface and a second end surface adjacent to the short side of the upper surface and the lower surface, and
A multilayer capacitor body having a first external electrode and a second external electrode provided on the pair of side surfaces and electrically connected to the different internal electrode layers;
A multilayer capacitor comprising a first external terminal and a second external terminal joined to the first external electrode and the second external electrode,
The first external electrode and the second external electrode include a side surface portion provided on the side surface so as to include a central portion of the side surface, an upper surface extending portion extending from the side surface portion to the upper surface, and the side surface portion. Each having a lower surface extending portion extending from the lower surface to the lower surface,
The first external terminal includes a first body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the first body portion. Provided on the side portion on the first side surface side of the central portion in the direction and extending from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the first external electrode. A first connection portion joined to the lower surface extension portion of the first external electrode,
The second external terminal includes a second body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the second body portion. Provided in the side portion on the second side surface side of the central portion in the direction and extending from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the second external electrode. A second connecting portion joined to the lower surface extending portion of the second external electrode,
The first connection portion protrudes downwardly toward the lower surface extension portion side of the first external electrode so that the upper portion is higher than the main surface on the lower surface side of the first main body portion. A space is formed, and the second connecting portion has an upper portion higher than the main surface on the lower surface side of the second main body portion toward the lower surface extending portion side of the second external electrode. And a space is formed below the multilayer capacitor.
前記第1の本体部は、前記第1の接続部よりも外側に位置する領域に上下の主面を貫通する貫通孔を有しており、前記第2の本体部は、前記第2の接続部よりも外側に位置する領域に上下の主面を貫通する貫通孔を有していることを特徴とする請求項1に記載の積層型コンデンサ。   The first main body has a through-hole penetrating the upper and lower main surfaces in a region located outside the first connecting portion, and the second main body has the second connection 2. The multilayer capacitor according to claim 1, further comprising a through-hole penetrating the upper and lower main surfaces in a region located outside the portion. 前記第1の接続部は、前記第1の外部電極の前記下面延在部と溶融接合されており、前記第2の接続部は、前記第2の外部電極の前記下面延在部と溶融接合されていることを特徴とする請求項1または請求項2に記載の積層型コンデンサ。   The first connection portion is melt bonded to the lower surface extension portion of the first external electrode, and the second connection portion is melt bonded to the lower surface extension portion of the second external electrode. The multilayer capacitor according to claim 1, wherein the multilayer capacitor is provided. 請求項1乃至請求項3のいずれかに記載の積層型コンデンサと前記積層型コンデンサが実装される基板電極が設けられた基板とが、前記下面と前記基板の実装面とが対向するように配置されるとともに、前記第1の接続部と前記基板電極とが空間部に設けられた半田を介して接合され、前記第2の接続部と前記基板電極とが空間部に設けられた半田を介して接合されていることを特徴とする実装構造体。






4. The multilayer capacitor according to claim 1 and a substrate provided with a substrate electrode on which the multilayer capacitor is mounted are disposed so that the lower surface and the mounting surface of the substrate face each other. In addition, the first connecting portion and the substrate electrode are joined via solder provided in the space portion, and the second connecting portion and the substrate electrode are connected via solder provided in the space portion. Mounting structure characterized by being bonded together.






JP2015189047A 2015-09-26 2015-09-26 Multilayer capacitor and its mounting structure Active JP6571469B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015189047A JP6571469B2 (en) 2015-09-26 2015-09-26 Multilayer capacitor and its mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015189047A JP6571469B2 (en) 2015-09-26 2015-09-26 Multilayer capacitor and its mounting structure

Publications (2)

Publication Number Publication Date
JP2017063166A true JP2017063166A (en) 2017-03-30
JP6571469B2 JP6571469B2 (en) 2019-09-04

Family

ID=58429155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015189047A Active JP6571469B2 (en) 2015-09-26 2015-09-26 Multilayer capacitor and its mounting structure

Country Status (1)

Country Link
JP (1) JP6571469B2 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6377327U (en) * 1986-11-07 1988-05-23
JPH01154621U (en) * 1988-04-16 1989-10-24
JP2002198254A (en) * 2000-12-26 2002-07-12 Tdk Corp Ceramic capacitor
JP2004288847A (en) * 2003-03-20 2004-10-14 Tdk Corp Electronic component
JP2007194312A (en) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd Multilayer ceramic capacitor
JP2010177370A (en) * 2009-01-28 2010-08-12 Tdk Corp Multilayer capacitor and method of manufacturing multilayer capacitor
JP2012023322A (en) * 2010-07-13 2012-02-02 Maruwa Co Ltd Chip type laminated ceramic capacitor and method for manufacturing the same
JP2012033652A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033655A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033654A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033651A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2014207428A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Laminated electronic component and mounting structure thereof
JP2016139790A (en) * 2015-01-26 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic electronic component and mounting board thereof
JP2016143882A (en) * 2015-02-02 2016-08-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multi-layered ceramic electronic component and mounting board therefor

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6377327U (en) * 1986-11-07 1988-05-23
JPH01154621U (en) * 1988-04-16 1989-10-24
JP2002198254A (en) * 2000-12-26 2002-07-12 Tdk Corp Ceramic capacitor
JP2004288847A (en) * 2003-03-20 2004-10-14 Tdk Corp Electronic component
JP2007194312A (en) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd Multilayer ceramic capacitor
JP2010177370A (en) * 2009-01-28 2010-08-12 Tdk Corp Multilayer capacitor and method of manufacturing multilayer capacitor
JP2012023322A (en) * 2010-07-13 2012-02-02 Maruwa Co Ltd Chip type laminated ceramic capacitor and method for manufacturing the same
JP2012033652A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033655A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033654A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2012033651A (en) * 2010-07-29 2012-02-16 Tdk Corp Ceramic capacitor
JP2014207428A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Laminated electronic component and mounting structure thereof
JP2016139790A (en) * 2015-01-26 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic electronic component and mounting board thereof
JP2016143882A (en) * 2015-02-02 2016-08-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multi-layered ceramic electronic component and mounting board therefor

Also Published As

Publication number Publication date
JP6571469B2 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
JP6441961B2 (en) Multilayer capacitor and mounting structure
JP5375877B2 (en) Multilayer capacitor and multilayer capacitor manufacturing method
KR101079568B1 (en) Multilayer capacitor and method for manufacturing the same
US9460853B2 (en) Monolithic ceramic electronic component
US9460858B2 (en) Monolithic ceramic electronic component
JP2019009359A (en) Multilayer ceramic electronic component and mounting structure thereof
KR20140027450A (en) Electronic component
WO2016080350A1 (en) Multilayer capacitor
JP6517619B2 (en) Multilayer capacitor and mounting structure thereof
CN104051153A (en) Monolithic capacitor
JP6483400B2 (en) Multilayer capacitor and mounting structure
US9374908B2 (en) Electronic component and selection method
CN110612780B (en) Multi-connection wiring board, package for housing electronic component, and electronic device
JP6272196B2 (en) Multilayer capacitor
JP2013225679A (en) Multilayer ceramic capacitor
JP2014229869A (en) Ceramic electronic component
JP6571469B2 (en) Multilayer capacitor and its mounting structure
WO2017090530A1 (en) Multilayer capacitor and mounting structure therefor
WO2016208633A1 (en) Laminated capacitor and implementation structure therefor
JP6643358B2 (en) Multilayer capacitor and its mounting structure
JP6555875B2 (en) Multilayer capacitor
JP2016219624A (en) Laminated capacitor and mounting structure thereof
JP2006100680A (en) Electronic device package, method of manufacturing the same and piezoelectric device
JP2016219741A (en) Laminated capacitor and mounting structure thereof
JP2013089679A (en) Wiring board and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6571469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150