JP2017063166A - Multilayer capacitor and mounting structure therefor - Google Patents
Multilayer capacitor and mounting structure therefor Download PDFInfo
- Publication number
- JP2017063166A JP2017063166A JP2015189047A JP2015189047A JP2017063166A JP 2017063166 A JP2017063166 A JP 2017063166A JP 2015189047 A JP2015189047 A JP 2015189047A JP 2015189047 A JP2015189047 A JP 2015189047A JP 2017063166 A JP2017063166 A JP 2017063166A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- external
- electrode
- external electrode
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、複数の誘電体層と内部電極層とが交互に積層された積層体に一対の外部電極を設けた積層型コンデンサおよびその実装構造体に関するものである。 The present invention relates to a multilayer capacitor in which a pair of external electrodes is provided on a multilayer body in which a plurality of dielectric layers and internal electrode layers are alternately stacked, and a mounting structure thereof.
積層型コンデンサは、誘電体層と内部電極層とが交互に積層されており、誘電体層を構成するセラミック材料としては、誘電率が比較的高いチタン酸バリウム等の強誘電体材料が一般的に用いられている。例えば、このような積層型コンデンサに交流成分が重畳された直流電圧が印加されると、電圧による電歪効果から誘電体層に歪みが発生して、積層型コンデンサ自体が振動する。積層型コンデンサは、半田等を介して基板に実装されており、積層型コンデンサ自体の振動は、基板に伝播し、基板に伝播した振動により、基板が共鳴して振動が増幅され、基板において振動音が発生する。そして、基板が可聴域の共振周波数で共振した際に、基板から可聴音が生じ、いわゆる、音鳴きという現象が起る。具体的には、積層型コンデンサは、一対の外部電極と基板とが半田を介して実装されており、積層型コンデンサの振動が外部電極に形成された半田接合部を介して基板を変形させるので、基板において振動音が発生することになる。 In multilayer capacitors, dielectric layers and internal electrode layers are alternately stacked, and a ferroelectric material such as barium titanate with a relatively high dielectric constant is generally used as the ceramic material for the dielectric layer. It is used for. For example, when a DC voltage on which an AC component is superimposed is applied to such a multilayer capacitor, the dielectric layer is distorted due to the electrostrictive effect of the voltage, and the multilayer capacitor itself vibrates. The multilayer capacitor is mounted on the substrate via solder or the like. The vibration of the multilayer capacitor itself propagates to the substrate, and the vibration propagated to the substrate resonates and amplifies the vibration. Sound is generated. When the substrate resonates at an audible resonance frequency, an audible sound is generated from the substrate, and a so-called sounding phenomenon occurs. Specifically, in a multilayer capacitor, a pair of external electrodes and a substrate are mounted via solder, and the vibration of the multilayer capacitor deforms the substrate via a solder joint formed on the external electrode. A vibration sound is generated in the substrate.
積層型コンデンサは、音鳴きを低減するとして、積層体の一対の側面の中央部に一対の外部電極を設けている。このような積層型コンデンサは、例えば、特許文献1に開示されているものがある。
The multilayer capacitor is provided with a pair of external electrodes at the center of a pair of side surfaces of the multilayer body in order to reduce noise. An example of such a multilayer capacitor is disclosed in
しかしながら、上述の積層型コンデンサの構造では、一対の外部電極は積層体の長手方向に沿った長さが小さくなり、実装安定性が低下しやすいという問題点があった。 However, the structure of the multilayer capacitor described above has a problem that the pair of external electrodes has a small length along the longitudinal direction of the multilayer body, and the mounting stability tends to be lowered.
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、音鳴きを抑制するとともに実装安定性を向上させることができる積層型コンデンサおよび実装構造体を提供することにある。 The present invention has been made in view of the above-described problems, and an object thereof is to provide a multilayer capacitor and a mounting structure that can suppress noise and improve mounting stability.
本発明の一態様に係る積層型コンデンサは、誘電体層と内部電極層とが交互に積層された、前記誘電体層と前記内部電極層との積層方向に位置する、互いに対向する長方形状の上面および下面と、前記上面および前記下面の長辺側に隣接する第1の側面および第2の側面と、前記上面および前記下面の短辺側に隣接する第1の端面および第2の端面とを有する直方体状の積層体と、前記一対の側面に設けられており、互いに異なる前記内部電極層に電気的に接続されている第1の外部電極および第2の外部電極を有する積層型コンデンサ本体と、前記第1の外部電極および第2の外部電極に接合された第1の外部端子および第2の外部端子とを備える積層型コンデンサであって、前記第1の外部電極および第2の外部電極は、前記側面の中央部を含むように前記側面に設けられた側面部と該側面部から前記上面に延在する上面延在部と前記側面部から前記下面に延在する下面延在部とそれぞれ有しており、前記第1の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第1の本体部と該第1の本体
部の長手方向の中央部の前記第1の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第1の外部電極の下面延在部に重なるように延出しており、前記第1の外部電極の下面延在部に接合された第1の接続部とを含んでおり、前記第2の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第2の本体部と該第2の本体部の長手方向の中央部の前記第2の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第2の外部電極の下面延在部に重なるように延出しており、前記第2の外部電極の下面延在部に接合された第2の接続部とを含んでおり、前記第1の接続部は、前記第1の外部電極の前記下面延在部側に向かって前記第1の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されており、前記第2の接続部は、前記第2の外部電極の下面延在部側に向かって前記第2の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されていることを特徴とするものである。
The multilayer capacitor in accordance with one aspect of the present invention is a rectangular capacitor, in which dielectric layers and internal electrode layers are alternately stacked, positioned in the stacking direction of the dielectric layers and the internal electrode layers and facing each other. An upper surface and a lower surface; a first side surface and a second side surface adjacent to the long side of the upper surface and the lower surface; a first end surface and a second end surface adjacent to the short side of the upper surface and the lower surface; And a multilayer capacitor body having a first external electrode and a second external electrode which are provided on the pair of side surfaces and are electrically connected to the different internal electrode layers. A multilayer capacitor including a first external terminal and a second external terminal joined to the first external electrode and the second external electrode, wherein the first external electrode and the second external terminal The electrode is the center of the side Including a side surface portion provided on the side surface, an upper surface extending portion extending from the side surface portion to the upper surface, and a lower surface extending portion extending from the side surface portion to the lower surface, The first external terminal includes a first body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the first body portion Provided on the side portion on the first side surface side of the central portion, and extends from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the first external electrode, A first connection portion joined to a lower surface extension portion of the first external electrode, and the second external terminal is opposed to the lower surface in the longitudinal direction of the multilayer capacitor body. The second main body portion of the plate-like body arranged away from the lower surface and the longitudinal direction of the second main body portion Provided on the side portion on the second side surface side of the central portion, and extends from the side portion toward the first side surface so as to overlap the lower surface extending portion of the second external electrode, And a second connection portion joined to a lower surface extension portion of the second external electrode, and the first connection portion is directed toward the lower surface extension portion side of the first external electrode. The first main body portion protrudes so that the upper portion is higher than the main surface on the lower surface side, and a space portion is formed below, and the second connection portion is a lower surface of the second external electrode. It protrudes so that an upper part may become higher than the main surface of the said lower surface side of a said 2nd main body part toward the extension part side, and a space part is formed below, It is characterized by the above-mentioned.
また、本発明の一態様に係る積層型コンデンサの実装構造体は、上述の積層型コンデンサと前記積層型コンデンサが実装される基板電極が設けられた基板とが、前記下面と前記基板の実装面とが対向するように配置されるとともに、前記第1の接続部と前記基板電極とが空間部に設けられた半田を介して接合され、前記第2の接続部と前記基板電極とが空間部に設けられた半田を介して接合されていることを特徴とするものである。 In the multilayer capacitor mounting structure according to one aspect of the present invention, the multilayer capacitor and the substrate provided with the substrate electrode on which the multilayer capacitor is mounted include the lower surface and the mounting surface of the substrate. Are arranged so as to face each other, and the first connection portion and the substrate electrode are joined via solder provided in the space portion, and the second connection portion and the substrate electrode are connected to the space portion. It is characterized in that it is joined via solder provided on.
本発明の積層型コンデンサによれば、基板上に実装した際に基板への振動の伝播を抑制するとともに実装安定性を向上させることができる。 According to the multilayer capacitor of the present invention, it is possible to suppress the propagation of vibration to the substrate when mounted on the substrate and improve the mounting stability.
<実施の形態>
以下、本発明の実施の形態に係る積層型コンデンサ10Aについて図面を参照しながら
説明する。また、積層型コンデンサ10Aは、便宜的に、直交座標系XYZを定義するとともに、Z方向の正側を上方として、上面もしくは下面の用語を用いるものとする。本実施の形態では、一対の主面のうちの一方が上面4aとなり、他方が下面4bとなる。なお、各図面において、同じ部材および同じ部分に関しては共通の符号を用いて、重複する説明は省略する。
<Embodiment>
Hereinafter, a
図1(a)は、本発明の実施の形態に係る積層型コンデンサ10Aの上面を上側にした状態を示す概略の斜視図であり、また、図1(b)は、積層型コンデンサ10Aの下面を上側にした状態を示す概略の斜視図である。積層型コンデンサ10Aは、積層型コンデンサ本体10と、積層型コンデンサ本体10の一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)に接合された一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)とを備えている。
FIG. 1A is a schematic perspective view showing a state in which the upper surface of the
積層型コンデンサ本体10は、誘電体層1aと内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)とが交互に積層された直方体状の積層体1と、積層体1の一対の側面4e、4fに設けられ、互いに異なる内部電極層2にそれぞれ電気的に接続された一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)とを備えている。積層体1は、内部に第1の内部電極層2aと第2の内部電極層2bとが交互に誘電体層1aを介して積層された直方体状のものである。
The
積層体1は、誘電体層1aと内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)との積層方向に位置する、互いに対向する長方形状の上面4aおよび下面4bと、上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bの長辺側に隣接する互いに対向する一対の側面(第1の側面4eおよび第2の側面4f)と、上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bの短辺側に隣接する互いに対向する一対の端面(第1の端面4cおよび第2の端面4d)とを有している。なお、一対の側面(第1の側面4eおよび第2の側面4f)が積層体1の長手方向(X方向)に沿って位置し、一対の端面(第1の端面4cおよび第2の端面4d)が積層体1の短手方向(Y方向)に沿って位置している。
The
このように、積層体1は、一対の端面4c、4dが上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bに直交しており、一対の側面4e、4fが上面4aと下面4bとの間に位置するとともに上面4aおよび下面4bに直交しており、また、一対の端面4c、4dと一対の側面4e、4fとが直交している。直方体状とは、立方体形状または直方体形状のみならず、例えば、立方体または直方体の稜線部分に面取りが施されて、稜線部分がR形状になっているものを含んでいる。
As described above, in the
積層体1は、誘電体層1aの表面に内部電極層2が形成されたセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。このように、積層体1は、直方体状に形成されており、誘電体層1aおよび内部電極層2の積層方向(Z方向)に直交する方向の断面(XY面)となる平面が長方形状になっている。
The laminated
一対の外部電極3は、図1に示すように、第1の側面4eおよび第2の側面4fに設けられており、第1の外部電極3aと第2の外部電極3bとからなる。第1の外部電極3aは、図2および図3に示すように、側面部3a1と上面延在部3a2と下面延在部3a3とを有しており、側面部3a1が第1の側面4eの中央部を含むように第1の側面4eに設けられ、上面延在部3a2が側面部3a1から積層体1の短手方向(Y方向)の中央部に向かって上面4a上に延在し、下面延在部3a3が側面部3a1から積層体1の短手方向(Y方向)の中央部に向かって下面4b上に延在している。
As shown in FIG. 1, the pair of
また、第2の外部電極3bは、図2および図3に示すように、側面部3b1と上面延在部3b2と下面延在部3b3とを有しており、側面部3b1が第2の側面4fの中央部を含むように第2の側面4fに設けられ、上面延在部3b2が側面部3b1から積層体1の短手方向(Y方向)の中央部に向かって上面4a上に延在し、下面延在部3b3が側面部3b1から積層体1の短手方向(Y方向)の中央部に向かって下面4b上に延在している。
As shown in FIGS. 2 and 3, the second
図1に示すように、上面延在部3a2(上面延在部3b2)および下面延在部3a3(下面延在部3b3)は、上面4aおよび下面4bの中央部に向かって凸状に湾曲しており、例えば、中央部に向かって円弧状に湾曲している。このように、上面延在部3a2および下面延在部3a3は、中央部側に向かって凸状に湾曲する湾曲部を有しており、湾曲部は、例えば、凸状に湾曲する円弧状、半円形状または半楕円形状等であり、同様に、上面延在部3b2および下面延在部3b3は、中央部側に向かって凸状に湾曲する湾曲部を有しており、湾曲部は、例えば、凸状に湾曲する円弧状、半円形状または半楕円形状等である。
As shown in FIG. 1, the upper surface extension portion 3a2 (upper surface extension portion 3b2) and the lower surface extension portion 3a3 (lower surface extension portion 3b3) are curved in a convex shape toward the central portions of the
積層型コンデンサ本体10は、上面延在部3a2(上面延在部3b2)および下面延在部3a3(下面延在部3b3)が上面1aおよび下面1bの中央部に向かって凸状に湾曲して延在しているので、一対の外部電極3が積層体1から剥離しにくくなる。
In the multilayer capacitor
内部電極層2は、図3に示すように、第1の内部電極層2aと第2の内部電極層2bとを含んでおり、第1の内部電極層2aおよび第2の内部電極層2bは、所定間隔を介して互いに対向しており、積層体1内の複数の誘電体層1aを介して積層方向に所定間隔をおいて交互に配置されている。また、内部電極層2は、積層体1の上面4aおよび下面4bに略平行になるように設けられている。
As shown in FIG. 3, the
第1の外部電極3aは、図2に示すように、側面部3a1が第1の側面4eの中央部を含むように設けられ、第1の側面4eに引き出された第1の内部電極層2aに電気的に接続されている。また、同様に、第2の外部電極3bは、側面部3b1が第2の側面4fの中央部を含むように設けられ、第2の側面4fに引き出された第2の内部電極層2bに電気的に接続されている。
As shown in FIG. 2, the first
第1の内部電極層2aは、図4(b)に示すように、第1の側面4e側の中央部に第1の側面4eへの引出部2aaを有しており、引出部2aaが第1の側面4eに引き出され、第1の側面4eに露出するように配置されている。
As shown in FIG. 4B, the first
また、第2の内部電極層2bは、図4(c)に示すように、第2の側面4f側の中央部に第2の側面4fへの引出部2baを有しており、引出部2baが第1の側面4eに対向する第2の側面4fに引き出され、第2の側面4fに露出するように配置されている。なお、第1の内部電極層2aおよび第2の内部電極層2bは、第1の端面4dおよび第2の端面4dには露出していない。図4(a)においては、第1の側面4eに露出する第1の内部電極層2aを実線で示し、第2の側面4fに露出する第2の内部電極層2bを破線で示している。
Further, as shown in FIG. 4C, the second
このように、積層型コンデンサ本体10は、第1の外部電極3aが第1の側面4eの中央部に設けられ、第2の外部電極3bが第2の側面4fの中央部に設けられている。第1の外部電極3aは、図4(b)に示すように、側面部3a1が第1の側面4eに引き出された第1の内部電極層2aの引出部2aaを覆うように設けられており、第1の内部電極層2aに電気的に接続されている。また、第2の外部電極3bは、図4(c)に示すように、側面部3b1が第2の側面4fに引き出された第2の内部電極層2bの引出部2ba
を覆うように設けられており、第2の内部電極層2bに電気的に接続されている。
As described above, in the
And is electrically connected to the second
第1の側面4eの中央部とは、第1の側面4eを垂直に2等分する2等分線を含む領域であり、第1の外部電極3aは側面部3a1がこの領域を含んで設けられている。また、第2の側面4fの中央部とは、第2の側面4fを垂直に2等分する2等分線を含む領域であり、第2の外部電極3bは側面部3b1がこの領域を含んで設けられている。なお、図4(a)において、2等分線Lを長鎖線で示している。
The central portion of the
このように、内部電極層2は、1層毎に異なる外部電極3に電気的に接続されており、一対の外部電極3に電圧が印加されることによって異なる外部電極3に接続された一対の内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)に挟まれた誘電体層1aにおいて静電容量が発生する。
Thus, the
このような構成の積層型コンデンサ本体10の寸法は、長手方向(X方向)の長さが、例えば、0.6(mm)〜2.2(mm)、短手方向(Y方向)の長さが、例えば、0.3(mm)〜1.5(mm)、高さ方向(Z方向)の長さが、例えば、0.3(mm)〜1.2(mm)である。
The dimension of the
誘電体層1aは、積層方向(Z方向)からの平面視において長方形状である。図3に示す誘電体層1aおよび内部電極層2の構造は模式的なものであり、実際には数層〜数百層の誘電体層1aと内部電極層2とが積層されたものが多く用いられており、1層当たりの厚みが、例えば、0.2(μm)〜3(μm)である。積層体1は、例えば、10(層)〜1000(層)からなる複数の誘電体層1aと内部電極層2とがZ方向に積層されている。また、積層体1内の内部電極層2の積層数は、積層型コンデンサ本体10の特性等に応じて適宜に設定される。
The
誘電体層1aは、例えば、チタン酸バリウム(BaTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸ストロンチウム(SrTiO3)またはジルコン酸カルシウム(CaZrO3)等である。また、誘電体層1aは、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いることが好ましい。
The
図4に示すように、引出部2aaおよび引出部2baは、積層体1の長手方向(X方向)に沿った長さがほぼ同じ長さになるように設けられている。これに限らず、引出部2aaおよび引出部2baは、積層体1の長手方向(X方向)に沿った長さが互いに異なっていてもよい。
As shown in FIG. 4, the lead-out portion 2aa and the lead-out portion 2ba are provided so that the lengths along the longitudinal direction (X direction) of the
また、引出部2aa(引出部2ba)は、振動の対称性を保ち、積層型コンデンサ10Aを実装した際に基板を振動させる要素を低減できるという点から、第1の側面4e(第2の側面4f)における露出部を第1の側面4e(第2の側面4f)の2等分線Lを含むように設けることが好ましい。
The lead portion 2aa (drawer portion 2ba) maintains the symmetry of vibration, and can reduce the elements that vibrate the substrate when the
内部電極層2(第1の内部電極層2aおよび第2の内部電極層2b)の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。また、第1の内部電極層2aおよび第2の内部電極層2bは、電極の厚みが、例えば、0.2(μm)〜2(μm)であり、用途に応じて厚みを適宜に設定すればよい。また、第1の内部電極層2aおよび第2の内部電極層2bは、同一の金属材料または合金材料によって形成することが好ましい。
The conductive material of the internal electrode layer 2 (the first
一対の外部電極3は、第1の外部電極3aと第2の外部電極3bとからなり、第1の外
部電極3aと第2の外部電極3bとが互いに対向するように配置されており、第1の外部電極3aが第1の側面4eに配置されており、第1の側面4eに引き出された第1の内部電極2aに電気的に接続されており、また、第2の外部電極3bが第2の側面4eに配置されており、第2の側面4fに引き出された第2の内部電極2bに電気的に接続されている。
The pair of
一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)は、図3(b)に示すように、下地電極5とめっき層6とを含んでいる。下地電極5は、第1の側面4eまたは第2の側面4fに引き出された内部電極2に電気的に接続されており、めっき層6は、下地電極5を覆うように下地電極5の表面上に形成されている。めっき層6は、下地電極5を保護するために、または、溶融接合する場合において一対の外部電極3と一対の外部端子7との接合性を向上させるために設けられている。なお、一対の外部電極3は、めっき層6に限らず、下地電極5に対して溶融接合が可能な金属層が設けられていればよい。
The pair of external electrodes 3 (first
下地電極5の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。また、一対の下地電極5は、同一の金属材料または合金材料によって形成することが好ましい。
The conductive material of the
下地電極5は、上面4aおよび下面4bにおける厚みが、例えば、4(μm)〜10(μm)であり、第1の側面4eおよび第2の側面4fにおける厚みが、例えば、10(μm)〜25(μm)である。
The thickness of the
また、一対の下地電極5は、一方が第1の側面4eから上面4aおよび下面4bに延在するように設けられており、また、他方が第2の側面4fから上面4aおよび下面4bに延在するように設けられている。めっき層6は、積層体1の表面に形成された下地電極5を覆うように下地電極5の表面上に形成されている。
In addition, one of the pair of
このように、第1の外部電極3aおよび第2の外部電極3bは、図3に示すように、めっき層6が下地電極5の表面に形成されており、例えば、めっき層6は、第1のめっき層6aと第1のめっき層6aの表面に形成された第2のめっき層6bとからなる積層体が表面に形成されている。めっき層6は、例えば、ニッケル(Ni)めっき層、銅(Cu)めっき層、金(Au)めっき層またはスズ(Sn)めっき層等である。
Thus, as shown in FIG. 3, the first
めっき層6が積層体からなる場合には、例えば、第1の外部電極3aおよび第2の外部電極3bは、下地電極5の表面にNiめっき層(第1のめっき層6a)を形成し、Niめっき層の表面にSnめっき層(第2のめっき層6b)を形成して、めっき層6がNiめっき層とSnめっき層との積層体で形成されていてもよい。第1のめっき層6aは、厚みが、例えば、5(μm)〜10(μm)であり、第2のめっき層6bは、厚みが、例えば、3(μm)〜5(μm)である。また、第1の外部電極3aおよび第2の外部電極3bは、単一層のめっき層6で形成されていてもよい。
When the
ここで、一対の外部端子7(第1の外部端子74aおよび第2の外部端子4b)について図面を参照しながら以下に説明する。
Here, the pair of external terminals 7 (first external terminal 74a and second
一対の外部端子7は、図1および図2に示すように、第1の外部端子7aおよび第2の外部端子7bからなり、第1の外部端子7aが積層型コンデンサ本体10の第1の外部電極3aの下面延在部3a3に接合され、第2の外部端子7bが第2の外部電極3bの下面延在部3b3に接合されている。
As shown in FIGS. 1 and 2, the pair of
第1の外部端子7aは、第1の本体部7a1と第1の接続部7a2とを含んでおり、第1の本体部7a1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置された矩形状の板状体であり、第1の接続部7a2が第1の本体部7a1の長手方向の中央部の第1の側面4e側の側部に設けられ、側部から第1の側面4e側に向かって第1の外部電極3aの下面延在部3a3に重なるように延出しており、第1の外部電極3aの下面延在部3a3に接合されている。また、第1の外部端子7aは、第1の側面4eに垂直な方向から側面視して第1の接続部7a2が中央部に設けられ、第1の接続部7a2を中心にして第1の本体部7a1が左右方向にそれぞれ設けられている。
The first
また、第2の外部端子7bは、第2の本体部7b1と第2の接続部7b2とを含んでおり、第2の本体部7b1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置された矩形状の板状体であり、第2の接続部7b2が第2の本体部7b1の長手方向の中央部の第2の側面4f側の側部に設けられ、側部から第2の側面4f側に向かって第2の外部電極3bの下面延在部3b3に重なるように延出しており、第2の外部電極3bの下面延在部3b3に接合されている。また、第2の外部端子7bは、第2の側面4fに垂直な方向から側面視して第2の接続部7b2が中央部に設けられ、第2の接続部7b2を中心にして第2の本体部7a1が左右方向にそれぞれ設けられている。
The second
第1の接続部7a2は、図1および図2に示すように、第1の外部電極3aの下面延在部3a3側に向かって第1の本体部7a1の下面4a側の主面よりも上部が高くなるように突出するとともに下方に空間部7a3が形成されており、また、同様に、第2の接続部7b2は、第2の外部電極3bの下面延在部3b3側に向かって第2の本体部7b1の下面4b側の主面よりも上部が高くなるように突出するとともに下方に空間部7b3が形成されている。
As shown in FIGS. 1 and 2, the first connection portion 7a2 is located above the main surface on the
積層型コンデンサ10Aは、第1の外部端子7aが下面延在部3a3に接合され、第2の外部端子7bが下面延在部3b3に接合されており、Z方向の正側から上面視した(平面視した)場合に、一対の外部端子7が一対の外部電極3よりも内側に設けられることになり、一対の外部端子7が設けられても積層型コンデンサ本体10の短手方向の大きさが影響を受けることはない。すなわち、積層型コンデンサ10Aは、一対の外部端子7を設けても積層型コンデンサ本体10が単独の場合(一対の外部端子7を設けない場合)と比較して上面視した(平面視した)場合の大きさは変わらず、大きさに影響を与えない。
In the
また、第1の外部端子7aは、第1の接続部7a2の下方の空間部7a3に半田を設け、この半田を介して基板9の基板電極9aに電気的に接続され、第2の外部端子7bは、第2の接続部7b2の下方の空間部7b3に半田を設け、この半田を介して基板9の基板電極9bに電気的に接続されることになる。
The first
第1の外部端子7aは、第1の接続部7a2で第1の外部電極3aの下面延在部3a3に、例えば、半田接合または溶融接合等を用いて接合される。同様に、第2の外部端子7bは、第2の接続部7b2で第2の外部電極3bの下面延在部3b3に、例えば、半田接合または溶融接合等を用いて接合される。本実施の形態においては、第1の外部端子7aおよび第2の外部端子7bは、溶融接合を用いて第1の外部電極3aおよび第2の外部電極3bに接合されている。
The first
具体的には、第1の外部端子7aは、図1に示すように、第1の外部電極3aと第1の接続部7a2とを溶融接合することにより、円形状の溶融部7a4が形成され、この円形
状の溶融部7a4で第1の外部電極3aと第1の接続部7a2とが溶融接合されることになる。また、第1の外部端子7aは、溶融部7a4のみで第1の外部電極3aに接合されている。同様に、第2の外部端子7bは、図1に示すように、第2の外部電極3bと第2の接続部7b2とを溶融接合することにより、円形状の溶融部7b4が形成され、この円形状の溶融部7b4で第2の外部電極3bと第2の接続部7b2とが溶融接合されることになる。また、第2の外部端子7bは、溶融部7b4のみで第2の外部電極3bに接合されている。このように、溶融部7a4および溶融部7b4が円形状の接合部となり、一対の外部電極3と一対の外部端子7とが接合されることになる。
Specifically, as shown in FIG. 1, the first
また、積層型コンデンサ10Aは、図1に示すように、溶融部7a4が第1の接続部7a2に2個設けられ、溶融部7b4が第2の接続部7b2に2個設けられているが、溶融部7a4および溶融部7b4の個数は、これらの個数に限らず、積層型コンデンサ本体10の大きさまたは接合強度等に応じて1個または3個以上であってもよい。
In the
第1の外部端子7aは、図1に示すように、第1の本体部7a1が矩形状の板状体であり、下面4bに対向して配置されるとともに下面4bに略平行となっており、第1の接続部7a2で溶融接合を用いて第1の外部電極3aに接合されており、第1の接続部7a2の下方の空間部7a3に設けられる半田11を介して基板電極9aに接続されることになる。第1の本体部7a1の形状は、矩形状の板状体に限らず、適宜に設定される。第1の本体部7a1は、図2に示すように、基板9に対向しており、基板9から離れて配置されることになる。第1の本体部7a1は、基板9から離れて配置されることになるので、振動が基板9に伝播しにくい。
As shown in FIG. 1, in the first
また、第2の外部端子7bは、図1に示すように、第2の本体部7b1が矩形状の板状体であり、下面4bに対向して配置されるとともに下面4bに略平行となっており、第2の接続部7b2で溶融接合を用いて第2の外部電極3bに接合されており、第2の接続部7b2の空間部7b3に設けられる半田11を介して基板電極9bに接続されることになる。第2の本体部7b1の形状は、矩形板状体に限らず、適宜に設定される。第2の本体部7b1は、基板9に対向しており、基板9から離れて配置されることになる。第2の本体部7b1は、基板9から離れて配置されることになるので、振動が基板9に伝播しにくい。
Further, as shown in FIG. 1, the second
積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7とが溶融接合を用いて接合されている場合には、第1の外部端子7aと第1の外部電極3aとの接合部が点接触となり、また、第2の外部端子7bと第2の外部電極3bとの接合部が点接触となり、積層型コンデンサ本体10の振動が伝播しにくくなる。なお、ここでは、点接触は、30(μm)〜50(μm)の直径を有する円形状の接合部を意味する。
In the
このように、積層型コンデンサ10Aは、第1の外部端子7aと第1の外部電極3aとが点接触で溶融接合されるので、第1の外部端子7aが第1の外部電極3aに拘束されにくくなり、また、第2の外部端子7bと第2の外部電極3bとが点接触で溶融接合されるので、第2の外部端子7bが第2の外部電極3bに拘束されにくくなる。したがって、積層型コンデンサ10Aは、第1の外部端子7aおよび第2の外部端子7bで積層型コンデンサ本体10の歪みによる振動が吸収されやすくなる。
In this way, in the
また、第1の外部端子7aは、第1の外部電極3aと溶融接合されており、第1の外部電極3aとの溶融部7a4の接合領域を小さくでき、また、第2の外部端子7bは、第2の外部電極3bと溶融接合されており、第2の外部電極3bとの溶融部7b4の接合領域を小さくできる。したがって、積層型コンデンサ10Aは、第1の外部端子7aが第1の外部電極3aに拘束されにくくなり、また、第1の外部端子7bが第2の外部電極3bに
拘束されにくくなり、積層型コンデンサ本体10の歪みによる振動が吸収されやすくなる。なお、接合領域の大きさは、例えば、レーザスポット溶接の場合には、照射するレーザ光のビーム径または射出出力で調整することができる。
In addition, the first
一対の外部端子7(第2の外部端子7aおよび第2の外部端子7b)は、例えば、鉄(Fe)、ニッケル(Ni)、クロム(Cr)、銅(Cu)、銀(Ag)またはコバルト(Co)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、ステンレス合金または銅合金等の合金材料である。また、第1の外部端子7aおよび第2の外部端子7bは、同一の金属材料または合金材料によって形成することが好ましい。
The pair of external terminals 7 (second
一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)は、基板電極9aおよび基板電極9bと半田接合するために、表面にめっき層が形成されており、表面に形成されためっき層を含むものである。また、めっき層は、例えば、一対の外部端子7のうちめっき層を形成しない領域にマスキング処理等を行なって形成される。めっき層は、例えば、電解めっき法等を用いて、第1の接続部7a2および第2の接続部7b2を含む領域に形成されており、第1の接続部7a2および第2の接続部7b2は、一対の外部電極3側および基板電極9a、9b側にめっき層が形成されている。なお、めっき層は、一対の外部端子7の両主面だけでなく、両主面間に位置する側面に形成されていてもよい。
The pair of external terminals 7 (the first
また、例えば、めっき層は、第1のめっき層と第1のめっき層の表面に形成される第2のめっき層とから構成されており、第1のめっき層は第1の外部端子7aおよび第2の外部端子7bの表面を覆うものであり、第2のめっき層は第1のめっき層の表面に形成されて第1のめっき層の表面を覆うものである。なお、第1のめっき層および第2のめっき層は、それぞれ複数のめっき層で構成されていてもよい。
Further, for example, the plating layer is composed of a first plating layer and a second plating layer formed on the surface of the first plating layer, and the first plating layer includes the first
第1のめっき層は、例えば、ニッケル(Ni)、銀(Ag)またはスズ(Sn)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Sn−Ag合金等の合金材料である。例えば、第1のめっき層は、ニッケル(Ni)の金属材料またはニッケル(Ni)を主成分として含む合金材料からなり、厚みが、例えば、1(μm)〜2(μm)である。 The first plating layer is, for example, a metal material such as nickel (Ni), silver (Ag), or tin (Sn), or an alloy material such as an Sn—Ag alloy including one or more of these metal materials. It is. For example, the first plating layer is made of a metal material of nickel (Ni) or an alloy material containing nickel (Ni) as a main component, and has a thickness of, for example, 1 (μm) to 2 (μm).
また、第2のめっき層は、例えば、ニッケル(Ni)、銀(Ag)またはスズ(Sn)等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Sn−Ag合金の合金材料である。例えば、第2のめっき層は、スズ(Sn)の金属材料またはスズ(Sn)を主成分として含む合金材料からなり、厚みが、例えば、1(μm)〜2(μm)である。 In addition, the second plating layer is, for example, a metal material such as nickel (Ni), silver (Ag), or tin (Sn), or an alloy of, for example, Sn—Ag alloy containing one or more of these metal materials. Material. For example, the second plating layer is made of a metal material of tin (Sn) or an alloy material containing tin (Sn) as a main component, and has a thickness of, for example, 1 (μm) to 2 (μm).
また、一対の外部端子7A(第1の外部端子7aおよび第2の外部端子7b)は、図5に示すような形状であってもよい。具体的には、第1の外部端子7aは、第1の接続部7a21の形成領域の大きさが第1の接続部7a2よりも大きくなっており、また、第2の外部端子7bは、第2の接続部7b21の形成領域の大きさが第2の接続部7b2よりも大きくなっている。このように、第1の接続部7a2(第1の接続部7a21)および第2の接続部7b2(第2の接続部7b21)は、形成領域の大きさを基板電極9aおよび基板電極9bとの接合強度に応じて適宜に設定することできる。
Further, the pair of
また、第1の外部電極3aおよび第2の外部電極3bの積層体1の長手方向(X方向)に沿った長さが小さい場合にも、第1の接続部7a2(第1の接続部7a21)および第2の接続部7b2(第2の接続部7b21)は、形成領域の大きさを一対の外部電極3と一対の外部端子7との接合強度に応じて適宜に設定することができる。
The first connection portion 7a2 (first connection portion 7a21) also when the length of the
また、第1の外部端子7aおよび第2の外部端子7bは、厚みが、例えば、0.1(mm)〜0.15(mm)であり、積層型コンデンサ本体10の大きさまたは用途等に応じて振動音の抑制効果が得られるように厚みを適宜に設定すればよい。
The first
例えば、第1の外部端子7aおよび第2の外部端子7bは、厚みが0.1(mm)よりも薄くなると、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しやすくなるが、基板9に実装した場合に実装安定性が悪くなる。なお、第1の外部端子7aおよび第2の外部端子7bは、第1の外部電極3aおよび第2の外部端子3bと接合されていない部分、すなわち、第1の本体部7a1および第2の本体部7b2が歪みによる振動を吸収することになる。
For example, the first
逆に、第1の外部端子7aおよび第2の外部端子7bは、厚みが0.15(mm)よりも厚くなると、剛性が大きくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しにくくなる。このように、積層型コンデンサ10Aは、振動音の抑制効果と実装安定性とを考慮して第1の外部端子7aおよび第2の外部端子7bの厚みが設定される。
On the other hand, the first
第1の外部端子7aおよび第2の外部端子7bは、長さを積層型コンデンサ本体10の大きさまたは用途等に応じて振動音の抑制効果が得られるように適宜に設定すればよい。例えば、第1の外部端子7aおよび第2の外部端子7bは、第1の本体部7a1および第2の本体部7b2の長さが長くなると、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しやすくなる。
The lengths of the first
逆に、第1の外部端子4aおよび第2の外部端子4bは、第1の本体部7a2および第2の本体部7b2の長さが短くなると、剛性が大きくなるので、積層型コンデンサ本体10で発生した歪みによる振動を吸収しにくくなる。このように、積層型コンデンサ10Aは、振動音の抑制効果と実装安定性とを考慮して第1の本体部7a2および第2の本体部7b2の長さが設定される。第1の本体部7a2および第2の本体部7b2は、上面視(平面視)して、積層型コンデンサ本体10よりも内側に位置するような長さにすることが、積層型コンデンサ10Aの大きさの点から好ましい。
On the other hand, the first
また、積層型コンデンサ10Aは、図8(a)に示すように、第1の本体部7a1(第2の本体部7b1)が第1の接続部7a2(第2の接続部7b2)よりも外側に位置する領域に上下の主面を貫通する貫通孔8を有していてもよい。また、積層型コンデンサ10AAは、図8(b)に示すように、第1の本体部7a1(第2の本体部7b1)が第1の接続部7a2(第2の接続部7b2)よりも外側に位置する領域に上下の主面を貫通する貫通孔8を有していてもよい。このように、第1の外部端子7aおよび第2の外部端子7bは、第1の本体部7a1および第2の本体部7b1に貫通孔を設けることによって、剛性が小さくなるので、積層型コンデンサ本体10で発生した歪みによる振動をさらに吸収しやすくなる。貫通孔8は、第1の外部端子7aおよび第2の外部端子7bの大きさ等に応じて適宜に設けることができる。
Further, as shown in FIG. 8A, in the
ここで、本実施の形態に係る積層型コンデンサ10Aの実装構造体について以下に説明する。
Here, the mounting structure of the
図6(a)は、積層型コンデンサ10Aを基板9に実装した状態を示しており、図6(b)は、積層型コンデンサ10Aを基板9に実装した状態であって、図6(a)のD−D線で切断した断面図である。また、図7(a)は、積層型コンデンサ10Aを基板9に実装した状態を示しており、積層型コンデンサ本体10の一部を切り欠いて模式的に示している。なお、図7(b)は、図5に示す積層型コンデンサ10AAを基板9に実装した状
態を示しており、積層型コンデンサ本体10の一部を切り欠いて模式的に示している。積層コンデンサ10Aについて以下に説明する。
6A shows a state in which the
積層型コンデンサ10Aは、例えば、半田11を介して回路基板(以下、基板9という)上に実装される。基板9は、例えば、ノートパソコン、スマートフォンまたは携帯電話等に用いられるものであり、例えば、表面には積層型コンデンサ10Aが電気的に接続される電気回路が形成されている。なお、基板9では、表面の絶縁層を省略して示している。
The
また、基板9は、図6に示すように、例えば、積層型コンデンサ10Aが実装される表面には基板電極9aおよび基板電極9bが設けられ、基板電極9aから配線(図示せず)が延びており、また、基板電極9bから配線(図示せず)が延びている。
Further, as shown in FIG. 6, for example, the substrate 9 is provided with a
積層型コンデンサ10Aは、第1の外部端子7aと基板電極9aとが、例えば、半田11を介して半田接合され、また、第2の外部端子7bと基板電極9bとが、例えば、半田11を介して半田接合される。積層型コンデンサ10Aは、下面4bが基板9の実装面に対向して配置される。半田接合は、例えば、基板電極9aおよび基板電極9b上に印刷した半田によって行なう。
In the
図6に示すように、第1の外部端子7aと基板電極9aとは、第1の接続部7a2の下方の空間部7a3に配置された半田11を介して接合され、また、第2の外部端子7bと基板電極9bとは、第2の接続部7b2の下方の空間部7b3に配置された半田11を介して接合される。一対の外部端子7と基板電極9aおよび基板電極9bとは、空間部7a3および空間部7b3に設けられる半田11を介して接合されており、第1の側部3a1および第2の側部3b1に半田フィレットが形成されにくくなり、半田フィレットを介して積層型コンデンサ本体10の振動が伝わりにくくなる。また、空間部7a3(空間部7b4)内に半田11が収まるように設けて、一対の外部端子7と基板電極9aおよび基板電極9bとを接合することによって、基板9上における積層型コンデンサ10Aの実装領域を小さくすることができる。
As shown in FIG. 6, the first
また、使用する半田材料は、一対の外部端子7との濡れ性がよいものであれば特に制限はない。半田材料は、例えば、Sn−Ag−Cu系またはSn−Sb系の半田等を用いることができる。
The solder material to be used is not particularly limited as long as it has good wettability with the pair of
例えば、積層型コンデンサは、積層型コンデンサ本体が誘電体層としてチタン酸バリウム(BaTiO3)、等を主成分として構成されている場合には、積層型コンデンサ本体に交流電圧が印加されると、電歪効果により交流電圧の大きさに応じて誘電体層に歪みが発生する。積層型コンデンサは、この歪みによって積層型コンデンサ本体自体に振動が生じて、振動が基板に伝播して基板が振動する。この振動が可聴周波数帯域である場合には、基板の振動が振動音となって現れることになる。 For example, in the multilayer capacitor, when the multilayer capacitor main body is composed mainly of barium titanate (BaTiO 3 ), etc. as a dielectric layer, when an AC voltage is applied to the multilayer capacitor main body, Due to the electrostrictive effect, distortion occurs in the dielectric layer in accordance with the magnitude of the AC voltage. In the multilayer capacitor, the distortion causes vibration in the multilayer capacitor body itself, and the vibration propagates to the substrate and the substrate vibrates. When this vibration is in an audible frequency band, the vibration of the substrate appears as vibration sound.
このような積層型コンデンサは、振動音の抑制効果を向上させるために、積層体の一対の側面の中央部に一対の外部電極を設けているが、一対の外部電極は積層体の長手方向に沿った長さが小さくなって実装安定性が低下しやすくなる。 In such a multilayer capacitor, a pair of external electrodes is provided at the center of a pair of side surfaces of the multilayer body in order to improve the effect of suppressing vibration noise, but the pair of external electrodes is arranged in the longitudinal direction of the multilayer body. The length along the line becomes small, and the mounting stability tends to be lowered.
例えば、第1の外部電極3aおよび第2の外部電極3bの積層体1の長手方向に沿った長さが小さい場合には、半田接合を行なうリフローの際に、溶融半田の表面張力で積層型コンデンサが浮き上がり、積層体1の長手方向の両端部の一方の端部が基板9側に傾き、端部が基板に接触した状態で一対の外部電極3と基板電極9aとが半田接合される虞がある。このように、積層型コンデンサと基板9とが接触した状態で半田接合されると、積層
型コンデンサの振動が基板9に直接伝わり、音鳴きの抑制効果が低下しやすくなる。
For example, when the length of the
しかしながら、積層型コンデンサ10は、第1の外部電極3aが第1の外部端子7aの第1の接続部7a2で接合され、第2の外部電極3bが第2の外部端子7bの第2の接続部7b2で接続されており、第1の接続部7a2と基板電極9aとの接合および第2の接続部7b2と基板電極9bとの接合を行なうリフローの際に、接合部が溶融半田の表面張力で浮き上がるものの、第1の本体部7a1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置されており、また、第2の本体部7b1が積層型コンデンサ本体10の長手方向に下面4bに対向するように下面4bから離れて配置されているので、積層型コンデンサ本体10の長手方向の両端部の一方の端部が基板に接触した状態で一対の外部端子7と基板電極9aおよび基板電極9bとが半田接合されにくくなる。すなわち、積層型コンデンサ10Aは、長手方向の端部が基板に接触しにくく、積層型コンデンサ本体10の振動が直接基板9に伝わりにくくなる。
However, in the
また、積層型コンデンサ10Aは、第1の本体部7a1および第2の本体部7b2が下面4bから離れて配置されるので、積層型コンデンサ本体10の振動が第1の本体部7a1および第2の本体部7b2に伝わりにくい。
Further, in the
ここで、図1に示す積層型コンデンサ本体10Aの製造方法の一例について以下に説明する。
Here, an example of a manufacturing method of the
まず、積層型コンデンサ本体10の製造方法について以下に説明する。
First, a method for manufacturing the
複数の第1および第2のセラミックグリーンシートを準備する。第1のセラミックグリーンシートは第1の内部電極層2aを形成するものであり、第2のセラミックグリーンシートは第2の内部電極層2bを形成するものである。
A plurality of first and second ceramic green sheets are prepared. The first ceramic green sheet is to form the first
複数の第1のセラミックグリーンシートには、第1の内部電極層2aを形成するために、第1の内部電極層2aの導体ペースト層が第1の内部電極層2a用の導体ペーストを用いて形成される。なお、第1のセラミックグリーンシートには、多数個の積層型コンデンサ本体10を得るために、1枚のセラミックグリーンシート内に複数の第1の内部電極層2aが形成される。
In order to form the first
また、複数の第2のセラミックグリーンシートには、第2の内部電極層2bを形成するために、第2の内部電極層2bの導体ペースト層が第2の内部電極層2b用の導体ペーストを用いて形成される。なお、第2のセラミックグリーンシートには、多数個の積層型コンデンサ本体10を得るために、1枚のセラミックグリーンシート内に複数の第2の内部電極層2bが形成される。
Further, in order to form the second
上述の第1の内部電極層2aおよび第2の内部電極層2bの導体ペースト層は、それぞれのセラミックグリーンシート上に、例えばスクリーン印刷法等を用いてそれぞれの導体ペーストを所定のパターン形状に印刷して形成される。
The conductive paste layers of the first
なお、第1および第2のセラミックグリーンシートは誘電体層1aとなり、第1の内部電極2aの導体ペースト層は第1の内部電極2aとなり、第2の内部電極層2bの導体ペースト層は第2の内部電極層2bとなる。
The first and second ceramic green sheets are the
誘電体層1aとなるセラミックグリーンシートの材料としては、例えばBaTiO3、CaTiO3、SrTiO3またはCaZrO3等の誘電体セラミックスを主成分とするものである。副成分として、例えばMn化合物、Fe化合物、Cr化合物、Co化合物ま
たはNi化合物等が添加されたものであってもよい。
As a material of the ceramic green sheet used as the
第1および第2のセラミックグリーンシートは、誘電体セラミックスの原料粉末および有機バインダに適当な有機溶剤等を添加して混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。 The first and second ceramic green sheets are prepared by adding a suitable organic solvent to the dielectric ceramic raw material powder and the organic binder, and mixing them to produce a slurry ceramic slurry. Obtained by molding.
第1の内部電極層2a用の導体ペーストおよび第2の内部電極層2b用の導体ペーストは、上述したそれぞれの内部電極層2の導体材料(金属材料)の粉末に添加剤(誘電体材料)、バインダ、溶剤、分散剤等を加えて混練することで作製される。それぞれの内部電極層の導電材料は、例えばニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料あるいはこれらの金属材料の1種以上を含む、例えばAg−Pd合金等の合金材料が挙げられる。第1の内部電極層2aおよび第2の内部電極層2bは、同一の金属材料または合金材料によって形成することが好ましい。
The conductive paste for the first
第1のセラミックグリーンシートと第2のセラミックグリーンシートとを交互に積層する。そして、内部電極層2を形成していないセラミックグリーンシートをZ方向の最外層にそれぞれ積層して積層体とする。
First ceramic green sheets and second ceramic green sheets are alternately laminated. And the ceramic green sheet which does not form the
このように積層された複数の第1および第2のセラミックグリーンシートからなる積層体は、プレスして一体化することで、多数個の生積層体1を含む大型の生積層体となる。この大型の生積層体を切断することによって、図1に示す積層型コンデンサ本体10の積層体1となる生積層体1を得ることができる。大型の生積層体の切断は、例えばダイシングブレード等を用いて行なうことができる。
The laminated body composed of the plurality of first and second ceramic green sheets thus laminated becomes a large-sized raw laminated body including a large number of raw
そして、積層体1は、生積層体1を例えば800(℃)〜1300(℃)で焼成することによって得ることができる。この工程によって、複数の第1および第2のセラミックグリーンシートが誘電体層1aとなり、第1の内部電極層2aの導体ペースト層が第1の内部電極層2aとなり、第2の内部電極層2bの導体ペースト層が第2の内部電極層2bとなる。また、積層体1は、例えばバレル研磨等の研磨手段を用いて角部または辺部が丸められる。積層体1は、角部または辺部を丸めることにより、角部または辺部が欠けにくいものとなる。
And the
ここで、一対の外部電極3(第1の外部電極3aおよび第2の外部電極3b)の形成方法についての一例を以下に説明する。
Here, an example of a method for forming the pair of external electrodes 3 (the first
一対の下地電極5は、ローラ転写法を用いて、下地電極5となる導電性ペーストが第1の側面4e(第2の側面4f)、上面4aおよび下面4bにそれぞれ設けられる。
The pair of
下地電極5となる導電性ペーストは、積層体1の第1の側面4eおよび第2の側面4fに転写される。これによって、下地電極5となる導電性ペースト17が第1の側面4e(第2の側面4f)に設けられるとともに、下地電極5となる導電性ペースト17が上面4aおよび下面4bに延在するように設けられる。なお、一対の外部電極3の上面延在部3a2(上面延在部3b2)および下面延在部3b2(下面延在部3b3)は、転写された下地電極5の形状が反映されることになる。
The conductive paste to be the
転写された導電性ペーストを焼結して下地電極5とした後、下地電極5の表面を覆うようにめっき層6を設けて一対の外部電極3とする。また、下地電極5用の導電ペーストは、上述した下地電極5を構成する金属材料の粉末にバインダ、溶剤、分散剤等を加えて混練することで作製される。なお、下地電極の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属材料、あるいは、
これらの金属材料の一種以上を含む、例えば、Ag−Pd合金等の合金材料である。
After the transferred conductive paste is sintered to form the
For example, an alloy material such as an Ag—Pd alloy including one or more of these metal materials.
めっき層6は、下地電極5を覆うように下地電極5の表面に形成される。めっき層6は、例えば、電解めっき法等を用いて、下地電極5の表面に形成する。めっき層6は、例えば、ニッケル(Ni)めっき層、銅(Cu)めっき層、金(Au)めっき層またはスズ(Sn)めっき層等である。めっき層6は、単一のめっき層から形成されていてもよいが、積層型コンデンサ本体10は、めっき層6が第1のめっき層6aと第2のめっき層6bとからなり、これらの積層体を表面に形成している。例えば、積層型コンデンサ本体10は、第1のめっき層6aがニッケル(Ni)めっき層からなり、第2のめっき層6aが錫(Sn)めっき層からなり、第2のめっき層6bの錫(Sn)めっき層が第1のめっき層6aのニッケル(Ni)めっき層を覆うように形成される。
The
次に、積層型コンデンサ10Aの製造方法の一例について図9を参照しながら以下に説明する。
Next, an example of a method for manufacturing the
まず、一対の外部端子7(第1の外部端子7aおよび第2の外部端子7b)の製造方法の一例について説明する。1枚の帯状金属板を準備する。帯状金属板は、例えば、厚みが0.1(mm)〜0.15(mm)であり、長さが100(mm)〜250(mm)であり、例えば、ステンレス合金からなる。
First, an example of a manufacturing method of the pair of external terminals 7 (first
例えば、図9(a)に示すように、第1の外部端子7aとなる第1の外部端子7aaと第2の外部端子7bとなる第2の外部端子7bbとが互いに対向するように、帯状金属板に対して、第1の外部端子7aaおよび第2の外部端子7bbのそれぞれのパターン形状に合わせて、例えば、プレス打ち抜き加工法を用いて打ち抜き加工を行なう。また、第1の接続部7a2および第2の接続部7b2となる領域に対して、例えば、プレス加工を用いて、深絞りすることによって、第1の接続部7a2および第2の接続部7b2を突出させて、第1の接続部7a2および第2の接続部7b2を形成する。
For example, as shown in FIG. 9A, the first external terminal 7aa that becomes the first
このようにして、図9(a)に示すように、第1の外部端子7aaと第2の外部端子7bbとからなる外部端子対12aが帯状金属板に対して複数個設けられる。なお、以下の説明において、帯状金属板に対して複数の外部端子体12aが形成されたものをリードフレーム12として用いる。このように、複数の積層型コンデンサ10Aは、リードフレーム12を用いることによって効率よく作製することができる。
In this way, as shown in FIG. 9A, a plurality of external terminal pairs 12a each including the first external terminal 7aa and the second external terminal 7bb are provided on the band-shaped metal plate. In the following description, a
リードフレーム12は、例えば、複数の外部端子対12aに対してめっき加工を行なってめっき層が形成される。なお、リードフレーム12において、めっき層の非形成領域に対してはマスキングを行なってめっき加工を行なう。そして、外部端子対12a(第1の外部端子7aaおよび第2の外部端子7bb)は、第1の外部端子7aaの第1の接続部7a2を含む領域および第2の外部端子7bbの第2の接続部7b2を含む領域に、例えば、電解メッキ法を用いて、めっき層が形成される。なお、マスキングは、例えば、低硬度ゴムシート等を用いて行なうことができる。
In the
また、上記では、リードフレーム12に対して、打ち抜き加工後にめっき加工を行なっているが、リードフレーム12に対して、めっき加工後に打ち抜き加工を行なってもよく、一対の外部端子7の形状等を考慮して加工の順番は適宜に設定される。
In the above description, the
次に、図9(b)に示すように、例えば、吸引ノズルを備えた自動実装機を用いて、第1の外部端子4aaおよび第2の外部端子4bb上に積層型コンデンサ本体10を搭載する。
Next, as shown in FIG. 9B, the
そして、積層型コンデンサ本体10を搭載後、図9(c)に示すように、第1の接続部7b2および第2の接続部7b2に対して、例えば、レーザスポット溶接を用いて、第1の外部端子7aaと第1の外部電極3aとを溶融接合し、第2の外部端子7bbと第2の外部電極3bとを溶融接合する。このように、一対の外部電極3と一対の外部端子7との接合に溶融接合を用いることによって、接合工程が非常に簡略化されて、量産性に優れた工程になる。
Then, after mounting the
また、一対の外部電極3と一対の外部端子7とが溶融接合されるので、半田接合が不要となり、積層型コンデンサ10Aは、半田を介して積層型コンデンサ10Aを基板9に実装する際の半田付け温度の影響を受けにくくなるので、信頼性の劣化が抑制される。
Further, since the pair of
また、積層型コンデンサは、例えば、第1の接続部7b2および第2の接続部7b2の周辺部と一対の外部電極3とを半田を介して接合する場合には、半田が下方に流動しやすくなり、接合性が低下しやすくなる。一方、第1の接続部7a2と第1の外部電極3aおよび第2の接続部7b2と第2の外部電極3bとに対して溶融接合を用いることによって、積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7との接合性を高めることができる。
In addition, in the multilayer capacitor, for example, when the peripheral portions of the first connection portion 7b2 and the second connection portion 7b2 and the pair of
また、溶融接合は、例えば、アークスポット溶接またはレーザスポット溶接等のスポット溶接である。レーザスポット溶接は、例えば、YAGレーザ等のエネルギービームを第1の接続部7a2および第2の接続部7b2に対してスポット的に照射して、第1の接続部7b2と第1の外部電極3aとを溶融接合するものであり、また、第1の接続部7b2と第1の外部電極3bとを溶融接合するものである。第1の接続部7a2および第2の接続部7b2に対してエネルギービームをスポット的に照射することにより、第1の接続部7a2および第2の接続部7b2が局所的に昇温して、例えば、一対の外部端子7のステンレス合金の溶融温度の1400(℃)〜1450(℃)になると、第1の接続部7a2および第2の接続部7b23が溶融して、一対の外部電極3と溶融接合することになる。
The fusion bonding is spot welding such as arc spot welding or laser spot welding. In laser spot welding, for example, an energy beam such as a YAG laser is spot-irradiated to the first connection portion 7a2 and the second connection portion 7b2, and the first connection portion 7b2 and the first
また、積層型コンデンサ10Aは、一対の外部電極3のめっき層6として電解めっき法を用いたニッケル(Ni)めっき層を用い、また、一対の外部端子7にステンレス合金を用いると、ニッケル(Ni)めっき層とステンレス合金の溶融温度が類似しており、一対の外部端子7と一対の外部電極3との接合性を向上させることができる。このように、積層型コンデンサ10Aは、一対の外部電極3と一対の外部端子7との溶融接合において、一対の外部電極3のめっき層6と一対の外部端子7とに対して互いに溶融温度が類似した材料を用いることによって、溶融部7a4および溶融部7b4の接合領域が制御しやすくなるのでより好ましい。
Further, in the
このようにして、積層型コンデンサ本体10は、溶融接合を用いることによって、第1の外部端子4aaが第1の外部電極3aに取り付けられ、また、第2の外部端子4bbが第2の外部電極3bに取り付けられることになる。
In this way, the
次に、図9(c)に示すように、リードフレーム12は、第1の切断線S1および第2の切断線S2を設定して、第1の切断線S1および第2の切断線S2に対して切断加工が施される。例えば、リードフレーム12は、切断金型を用いて、積層型コンデンサ本体10が搭載された外部端子対12aが切り離される。これによって、図9(d)に示すように、複数の積層型コンデンサ10Aがリードフレーム12から得られる。なお、第1の切断線S1および第2の切断線S2は図9(c)において点線によって示している。
Next, as shown in FIG. 9C, the
上述のように、リードフレーム12を用いることによって、図1に示す積層型コンデンサ10Aを効率よく作製することができる。また、積層型コンデンサ10Aは、一対の外
部端子7が溶融接合を用いて一対の外部電極3と接合されており、積層型コンデンサ10Aを基板9上に半田付けする際の加熱によって一対の外部端子7が離脱するのを防止することができる。
As described above, by using the
本発明は、上述の実施の形態の積層型コンデンサ10Aに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
The present invention is not limited to the
1 積層体
1a 誘電体層
2 内部電極層
2a 第1の内部電極層
2b 第2の内部電極層
3 外部電極
3a 第1の外部電極
3b 第2の外部電極
4a 上面
4b 下面
4c 第1の端面
4d 第2の端面
4e 第1の側面
4f 第2の側面
5 下地電極
6 めっき層
6a 第1のめっき層
6b 第2のめっき層
7、7A 外部端子
7a 第1の外部端子
7a1 第1の本体部
7a2 第1の接続部
7a3 空間部
7a4 溶融部
7b 第2の外部端子
7b1 第1の本体部
7b2 第1の接続部
7b3 空間部
7b4 溶融部
8 貫通孔
9 基板
9a、9b 基板電極
10 積層型コンデンサ本体
10A、10AA 積層型コンデンサ
11 半田
12 リードフレーム
12a 外部端子対
S1、S2 切断線
DESCRIPTION OF
Claims (4)
前記一対の側面に設けられており、互いに異なる前記内部電極層に電気的に接続されている第1の外部電極および第2の外部電極を有する積層型コンデンサ本体と、
前記第1の外部電極および第2の外部電極に接合された第1の外部端子および第2の外部端子とを備える積層型コンデンサであって、
前記第1の外部電極および第2の外部電極は、前記側面の中央部を含むように前記側面に設けられた側面部と該側面部から前記上面に延在する上面延在部と前記側面部から前記下面に延在する下面延在部とそれぞれ有しており、
前記第1の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第1の本体部と該第1の本体部の長手方向の中央部の前記第1の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第1の外部電極の下面延在部に重なるように延出しており、前記第1の外部電極の下面延在部に接合された第1の接続部とを含んでおり、
前記第2の外部端子は、前記積層型コンデンサ本体の長手方向に前記下面に対向するように前記下面から離れて配置された板状体の第2の本体部と該第2の本体部の長手方向の中央部の前記第2の側面側の側部に設けられ、該側部から前記第1の側面側に向かって前記第2の外部電極の下面延在部に重なるように延出しており、前記第2の外部電極の下面延在部に接合された第2の接続部とを含んでおり、
前記第1の接続部は、前記第1の外部電極の前記下面延在部側に向かって前記第1の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されており、前記第2の接続部は、前記第2の外部電極の下面延在部側に向かって前記第2の本体部の前記下面側の主面よりも上部が高くなるように突出するとともに下方に空間部が形成されていることを特徴とする積層型コンデンサ。 Dielectric layers and internal electrode layers are alternately stacked, and are positioned in the stacking direction of the dielectric layers and the internal electrode layers. A rectangular parallelepiped laminate having a first side surface and a second side surface adjacent to the side, and a first end surface and a second end surface adjacent to the short side of the upper surface and the lower surface, and
A multilayer capacitor body having a first external electrode and a second external electrode provided on the pair of side surfaces and electrically connected to the different internal electrode layers;
A multilayer capacitor comprising a first external terminal and a second external terminal joined to the first external electrode and the second external electrode,
The first external electrode and the second external electrode include a side surface portion provided on the side surface so as to include a central portion of the side surface, an upper surface extending portion extending from the side surface portion to the upper surface, and the side surface portion. Each having a lower surface extending portion extending from the lower surface to the lower surface,
The first external terminal includes a first body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the first body portion. Provided on the side portion on the first side surface side of the central portion in the direction and extending from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the first external electrode. A first connection portion joined to the lower surface extension portion of the first external electrode,
The second external terminal includes a second body portion of a plate-like body disposed away from the lower surface so as to face the lower surface in the longitudinal direction of the multilayer capacitor body, and a longitudinal direction of the second body portion. Provided in the side portion on the second side surface side of the central portion in the direction and extending from the side portion toward the first side surface side so as to overlap the lower surface extending portion of the second external electrode. A second connecting portion joined to the lower surface extending portion of the second external electrode,
The first connection portion protrudes downwardly toward the lower surface extension portion side of the first external electrode so that the upper portion is higher than the main surface on the lower surface side of the first main body portion. A space is formed, and the second connecting portion has an upper portion higher than the main surface on the lower surface side of the second main body portion toward the lower surface extending portion side of the second external electrode. And a space is formed below the multilayer capacitor.
4. The multilayer capacitor according to claim 1 and a substrate provided with a substrate electrode on which the multilayer capacitor is mounted are disposed so that the lower surface and the mounting surface of the substrate face each other. In addition, the first connecting portion and the substrate electrode are joined via solder provided in the space portion, and the second connecting portion and the substrate electrode are connected via solder provided in the space portion. Mounting structure characterized by being bonded together.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189047A JP6571469B2 (en) | 2015-09-26 | 2015-09-26 | Multilayer capacitor and its mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189047A JP6571469B2 (en) | 2015-09-26 | 2015-09-26 | Multilayer capacitor and its mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017063166A true JP2017063166A (en) | 2017-03-30 |
JP6571469B2 JP6571469B2 (en) | 2019-09-04 |
Family
ID=58429155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015189047A Active JP6571469B2 (en) | 2015-09-26 | 2015-09-26 | Multilayer capacitor and its mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6571469B2 (en) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377327U (en) * | 1986-11-07 | 1988-05-23 | ||
JPH01154621U (en) * | 1988-04-16 | 1989-10-24 | ||
JP2002198254A (en) * | 2000-12-26 | 2002-07-12 | Tdk Corp | Ceramic capacitor |
JP2004288847A (en) * | 2003-03-20 | 2004-10-14 | Tdk Corp | Electronic component |
JP2007194312A (en) * | 2006-01-18 | 2007-08-02 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor |
JP2010177370A (en) * | 2009-01-28 | 2010-08-12 | Tdk Corp | Multilayer capacitor and method of manufacturing multilayer capacitor |
JP2012023322A (en) * | 2010-07-13 | 2012-02-02 | Maruwa Co Ltd | Chip type laminated ceramic capacitor and method for manufacturing the same |
JP2012033652A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033655A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033654A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033651A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2014207428A (en) * | 2013-03-19 | 2014-10-30 | 株式会社村田製作所 | Laminated electronic component and mounting structure thereof |
JP2016139790A (en) * | 2015-01-26 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic electronic component and mounting board thereof |
JP2016143882A (en) * | 2015-02-02 | 2016-08-08 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multi-layered ceramic electronic component and mounting board therefor |
-
2015
- 2015-09-26 JP JP2015189047A patent/JP6571469B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377327U (en) * | 1986-11-07 | 1988-05-23 | ||
JPH01154621U (en) * | 1988-04-16 | 1989-10-24 | ||
JP2002198254A (en) * | 2000-12-26 | 2002-07-12 | Tdk Corp | Ceramic capacitor |
JP2004288847A (en) * | 2003-03-20 | 2004-10-14 | Tdk Corp | Electronic component |
JP2007194312A (en) * | 2006-01-18 | 2007-08-02 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor |
JP2010177370A (en) * | 2009-01-28 | 2010-08-12 | Tdk Corp | Multilayer capacitor and method of manufacturing multilayer capacitor |
JP2012023322A (en) * | 2010-07-13 | 2012-02-02 | Maruwa Co Ltd | Chip type laminated ceramic capacitor and method for manufacturing the same |
JP2012033652A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033655A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033654A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2012033651A (en) * | 2010-07-29 | 2012-02-16 | Tdk Corp | Ceramic capacitor |
JP2014207428A (en) * | 2013-03-19 | 2014-10-30 | 株式会社村田製作所 | Laminated electronic component and mounting structure thereof |
JP2016139790A (en) * | 2015-01-26 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic electronic component and mounting board thereof |
JP2016143882A (en) * | 2015-02-02 | 2016-08-08 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multi-layered ceramic electronic component and mounting board therefor |
Also Published As
Publication number | Publication date |
---|---|
JP6571469B2 (en) | 2019-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6441961B2 (en) | Multilayer capacitor and mounting structure | |
JP5375877B2 (en) | Multilayer capacitor and multilayer capacitor manufacturing method | |
KR101079568B1 (en) | Multilayer capacitor and method for manufacturing the same | |
US9460853B2 (en) | Monolithic ceramic electronic component | |
US9460858B2 (en) | Monolithic ceramic electronic component | |
JP2019009359A (en) | Multilayer ceramic electronic component and mounting structure thereof | |
KR20140027450A (en) | Electronic component | |
WO2016080350A1 (en) | Multilayer capacitor | |
JP6517619B2 (en) | Multilayer capacitor and mounting structure thereof | |
CN104051153A (en) | Monolithic capacitor | |
JP6483400B2 (en) | Multilayer capacitor and mounting structure | |
US9374908B2 (en) | Electronic component and selection method | |
CN110612780B (en) | Multi-connection wiring board, package for housing electronic component, and electronic device | |
JP6272196B2 (en) | Multilayer capacitor | |
JP2013225679A (en) | Multilayer ceramic capacitor | |
JP2014229869A (en) | Ceramic electronic component | |
JP6571469B2 (en) | Multilayer capacitor and its mounting structure | |
WO2017090530A1 (en) | Multilayer capacitor and mounting structure therefor | |
WO2016208633A1 (en) | Laminated capacitor and implementation structure therefor | |
JP6643358B2 (en) | Multilayer capacitor and its mounting structure | |
JP6555875B2 (en) | Multilayer capacitor | |
JP2016219624A (en) | Laminated capacitor and mounting structure thereof | |
JP2006100680A (en) | Electronic device package, method of manufacturing the same and piezoelectric device | |
JP2016219741A (en) | Laminated capacitor and mounting structure thereof | |
JP2013089679A (en) | Wiring board and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6571469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |