JP2017055261A - 直交復調器及び無線受信機 - Google Patents

直交復調器及び無線受信機 Download PDF

Info

Publication number
JP2017055261A
JP2017055261A JP2015177761A JP2015177761A JP2017055261A JP 2017055261 A JP2017055261 A JP 2017055261A JP 2015177761 A JP2015177761 A JP 2015177761A JP 2015177761 A JP2015177761 A JP 2015177761A JP 2017055261 A JP2017055261 A JP 2017055261A
Authority
JP
Japan
Prior art keywords
signal
quadrature
amplifier
output
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015177761A
Other languages
English (en)
Inventor
洋介 萩原
Yosuke Hagiwara
洋介 萩原
俊之 山岸
Toshiyuki Yamagishi
俊之 山岸
三友 敏也
Toshiya Mitomo
敏也 三友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015177761A priority Critical patent/JP2017055261A/ja
Priority to US15/212,706 priority patent/US9954627B2/en
Publication of JP2017055261A publication Critical patent/JP2017055261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/20Monitoring; Testing of receivers
    • H04B17/21Monitoring; Testing of receivers for calibration; for correcting measurements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/248Distortion measuring systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Nonlinear Science (AREA)

Abstract

【課題】妨害波信号の発生に関わりなく、熱雑音信号に基づくIQミスマッチを検出することができる直交復調器及び無線受信機を提供する。
【解決手段】実施形態によれば、直交復調器は、低雑音増幅器3の出力信号を復調し、同相成分のアナログI信号及び直交成分のアナログQ信号を生成する、ミキサ4,5及び移相器6を含む直交復調部と、同相成分のアナログI信号と直交成分のアナログQ信号のIQミスマッチを検出するときに、低雑音増幅器3の出力信号に代えて、熱雑音信号が直交復調部へ与えられるように制御する制御部18と、を有する。
【選択図】図2

Description

本発明の実施形態は、直交復調器及び無線受信機に関する。
従来より、直交復調器を利用した無線受信機がある。無線受信機には、無線信号の同相成分と直交成分のずれ(以下、「IQミスマッチ」という)を補正して、受信データの信頼性を低下させない機能を有する装置がある。
無線受信機におけるIQミスマッチとは、IチャンネルとQチャンネルの間における利得誤差と位相誤差である。IQミスマッチは、直交復調器で用いられる90度移相器の不完全性、IチャンネルとQチャンネルの経路長の差異、等によって生じる。
IQミスマッチを補正するために、送信側から受信側へのループバック回路中にフェイズシフト回路を設けてIQミスマッチの補正量を算出する方法があるが、この方法では、フェイズシフト回路を追加して設けるため、回路サイズが大きくなりかつ製造コストが増加するという問題がある。
そこで、回路サイズを大きくすることなく、IQミスマッチの補正精度の改善を行う技術として、例えば低雑音増幅器に混入される熱雑音を利用してIQミスマッチの補正をする方法が提案されている。
しかし、熱雑音を利用してIQミスマッチの補正をする方法では、受信信号などの妨害波信号が発生して熱雑音信号に混入すると、IQミスマッチを検出することができないという問題がある。
従って、妨害波信号を受信しているときは、IQミスマッチの補正はできない。そのため、妨害波信号が無いことを確認してから、IQミスマッチの補正パラメータを算出しなければならず、妨害波信号が無くなるまでIQミスマッチの補正ができないという問題がある。
特許第5361927号公報
そこで、実施形態は、妨害波信号の発生に関わりなく、熱雑音信号に基づくIQミスマッチを検出することができる直交復調器及び無線受信機を提供することを目的とする。
実施形態の直交復調器は、低雑音増幅器の出力信号を復調し、同相成分のアナログI信号及び直交成分のアナログQ信号を生成する直交復調部と、前記同相成分のアナログI信号と前記直交成分のアナログQ信号のIQミスマッチを検出するときに、前記低雑音増幅器の出力信号に代えて、熱雑音信号が前記直交復調部へ与えられるように制御する制御部と、を有する。
第1の実施形態に係わる、直交変復調器の構成を示す模式的ブロック図である。 第2の実施形態に係わる、直交変復調器の構成を示す模式的ブロック図である。
以下、図面を参照して実施形態を説明する。
(第1の実施形態)
(構成)
図1は、本実施形態に係わる直交変復調器の構成を示す模式的ブロック図である。
直交変復調器1は、無線受信機であり無線送信機でもある無線通信機100内に設けられ、アンテナ2と、低雑音増幅器(以下、LNAと略す)3と、ミキサ4,5と、移相器6と、アナログデジタル変換器(以下、ADCと略す)7,8と、アンプ9と、可変利得増幅器(以下、VGAと略す)10と、ミキサ11,12と、移相器13と、デジタル・アナログ変換器(以下、DACと略す)14,15と、発振器16と、スイッチ17と、制御部18と、アンテナ切替スイッチ19と、補正部20と、補正制御部21と、復調部22と、変調部23とを有している。
アンテナ2は、送信状態と受信状態を切り替えるアンテナ切替スイッチ19に接続されている。
アンテナ切替スイッチ19は、制御部18により制御され、LNA3と、アンプ9に接続されている。
LNA3は、アンテナ2の出力信号を低雑音で増幅する回路である。LNA3の出力信号は、信号線L1を介して、ミキサ4の入力端とミキサ5の入力端に接続される。
ミキサ4と5には、移相器6が接続されている。ミキサ4、5と移相器6を含む回路が直交復調部を構成する。
移相器6は、ローカル発振器である発振器16に接続されている。移相器6には、発振器16からのローカル信号が入力され、移相器6は、互いに90度位相がずれた信号をミキサ4と5に出力する。
ミキサ4と5の出力は、それぞれADC7と8の入力端に接続されている。
ミキサ4は、LNA3の出力信号にローカル信号を乗算して、同相成分のアナログ信号(以下、アナログI信号Aiという)を生成してADC7に出力し、ADC7は、同相成分のデジタル信号(以下、デジタルI信号Diという)を出力する。
ミキサ5は、LNA3の出力信号にローカル信号を乗算して、直交成分のアナログ信号(以下、アナログQ信号Aqという)を生成して、ADC8に出力し、ADC8は、直交成分のデジタル信号(以下、デジタルQ信号Dqという)を出力する。
すなわち、ミキサ4、5と移相器6を含む直交復調部は、低雑音増幅器3の出力信号を復調し、同相成分のアナログI信号及び直交成分のアナログQ信号を生成する。そして、ADC7は、アナログI信号を同相成分のデジタルI信号に変換し、ADC8は、アナログQ信号を直交成分のデジタルQ信号に変換する。
デジタルI信号DiとデジタルQ信号Dqは、補正部20と補正制御部21に入力される。補正制御部21は、例えば、特許第5361927号公報に開示のような演算式によりIQ振幅ミスマッチ量とIQ位相ミスマッチ量を算出して、IQ振幅ミスマッチ量とIQ位相ミスマッチ量を含む補正パラメータCpを補正部20に出力する。補正制御部21の動作は、制御部18からの補正制御信号CNTにより制御される。すなわち、補正制御部21は、特許第5361927号公報に開示のように、デジタルI信号とデジタルQ信号に基づいて、補正パラメータを算出して生成する補正パラメータ生成部を構成する。
補正部20は、補正パラメータCpを用いてIQミスマッチ補正演算を行って、デジタルI信号Di及びデジタルQ信号DqのIQミスマッチを補正して、補正した補正I信号Dia及び補正Q信号Dqaを復調部22に出力する。
すなわち、補正部20は、特許第5361927号公報に開示のように、補正パラメータCpを用いて一次変換演算を行い、デジタルI信号及びデジタルQ信号のIQミスマッチを補正し、補正I信号Dia及び補正Q信号Dqaを生成する。
復調部22は、入力された補正I信号Dia及び補正Q信号Dqaに基づいて、復調信号を生成する。
変調部23は、入力された送信データ列に基づいて、同相成分のデジタルI信号Diと直交成分のデジタルQ信号Dqを生成し、それぞれDAC14と15の入力端へ供給する。
以上のように、受信モード時、アンテナ2で受信された無線信号は、LNA3で増幅され、ミキサ4、5でアナログI信号AiとアナログQ信号Aqが生成される。アナログI信号AiとアナログQ信号Aqは、それぞれADC7と8でデジタルI信号DiとデジタルQ信号Dqに変換される。ADC7と8から出力されるデジタルI信号DiとデジタルQ信号Dqは、補正制御部21に入力されて、補正パラメータCpが算出される。補正部20が補正パラメータCpに基づいて、デジタルI信号DiとデジタルQ信号Dq に対するIQミスマッチ補正を行って、復調部22に出力することによって、復調信号が生成される。
また、送信信号である、同相成分のデジタルI信号Diと直交成分のデジタルQ信号は、変調部23で生成され、それぞれDAC14と15の入力端に入力される。
DAC14と15の出力は、それぞれミキサ11の入力端とミキサ12の入力端に接続される。DAC14と15は、それぞれアナログI信号AiとアナログQ信号Aqを生成して、ミキサ11の入力端とミキサ12の入力端に出力する。
ミキサ11と12には、移相器13が接続されている。ミキサ11、12と移相器13を含む回路が直交変調器を構成する。
移相器13は、発振器16に接続されている。移相器13には、発振器16からのローカル信号が入力され、移相器13は、互いに90度位相がずれた信号をミキサ11と12に出力する。
ミキサ11と12の出力は、VGA10の入力端に接続されている。ミキサ11は、ADC14からの送信信号にローカル信号を乗算した信号をVGA10に出力する。ミキサ12は、ADC15からの送信信号にローカル信号を乗算した信号をVGA10に出力する。
VGA10の利得は、制御部18により制御可能となっており、VGA10の出力は、アンプ9に接続されている。アンプ9の出力は、信号線L2を介してアンテナ切替スイッチ19に接続されている。
以上のように、アンプ9とVGA10は、直交変調器を構成するミキサ11,12に接続されて、ミキサ11,12の出力を増幅する増幅器である。
送信モード時、送信信号は、変調部23において生成され、DAC14と15においてアナログI信号AiとアナログQ信号Aqに変換される。アナログI信号AiとアナログQ信号Aqは、ミキサ11と12で直交変調され、VGA10などで増幅されて、アンテナ2から送信される。
スイッチ17は、LNA3とミキサ4、5との間の信号線L1と、アンプ9とアンテナ切替スイッチ19との間の信号線L2と、を繋ぐ信号線L3に設けられている。スイッチ17は、通常はオフ状態であり、IQミスマッチの検出が行われるとき、制御部18からの制御信号CS1によりオン状態すなわち導通状態となる。
スイッチ17の開閉は、制御部18からの制御信号CS1により制御される。すなわち、スイッチ17は、アンプ9の出力を、直交復調部を構成するミキサ4,5へ入力するためのスイッチである。
また、LNA3は、制御部18からの制御信号CS2により、パワーオフ可能となっている。例えば、制御部18は、制御信号CS2を出力して、LNA3の回路への電源の供給を制御するスイッチをオフにすることによって、LNA3を、パワーオフ、すなわち動作を停止させることができる。また、制御部18が制御信号CS2を出力しないと、LNA3の回路への電源の供給を制御するスイッチはオンとなり、LNA3は動作状態となる。
同様に、ミキサ11、12及び移相器13も、制御部18からの制御信号CS3により、パワーオフ可能となっている。例えば、制御部18は、制御信号CS3を出力して、ミキサ11、12と移相器13の回路への電源の供給を制御するスイッチをオフにすることによって、ミキサ11、12及び移相器13を、パワーオフ、すなわち動作を停止させることができる。また、制御部18が制御信号CS3を出力しないと、ミキサ11、12及び移相器13への電源の供給を制御するスイッチはオンとなり、ミキサ11、12及び移相器13は動作状態となる。
ミキサ11、12及び移相器13がパワーオフすると、VGA10は、熱雑音を増幅し、熱雑音信号をアンプ9へ出力する。すなわち、熱雑音信号は、ミキサ11,12と移相器13により構成される直交変調器が変調動作をしていないときにおける、アンプ9から出力される出力信号に含まれる。
制御部18は、直交変復調器1を含む無線通信機100の全体を制御する。
よって、直交変復調器1は、制御部18の制御の下、アンテナ切替スイッチ19を制御して、無線信号による送受信を行うように動作すると共に、IQミスマッチを検出するとき、制御部18の制御の下、上述した制御信号CS1,CS2,CS3を、それぞれスイッチ17,LNA3,及びミキサ11、12及び移相器13に出力すると共に、補正制御部21の動作を制御する補正制御信号CNTを生成して出力する。
(作用)
次に、直交変復調器1における、熱雑音信号に基づくIQミスマッチの検出動作について説明する。
制御部18は、IQミスマッチ検出処理を所定のタイミングで実行する。
所定のタイミングは、例えば、無線通信機100が送受信を行っていないと判断された時、あるいはテストモード時、等々のタイミングである。
無線通信機100がこのような所定のタイミングにあるとき、制御部18は、制御信号CS1,CS2,CS3を、それぞれスイッチ17,LNA3,及びミキサ11、12及び移相器13を含む直交変調部に出力する。
その結果、スイッチ17は、制御信号CS1によりオン状態となり、LNA3は、制御信号CS2によりパワーオフ状態となり、ミキサ11、12及び移相器13を含む直交変調部も制御信号CS3によりパワーオフ状態となる。
すなわち、制御部18は、IQミスマッチを検出するときに、LNA3が増幅動作をしないようにさせるための制御信号CS2を出力すると共に、制御信号CS3を出力することにより、ミキサ11,12及び移相器13を含む直交変調器が変調動作をしないようにさせる。さらに、制御部18は、同相成分のアナログI信号と直交成分のアナログQ信号のIQミスマッチを検出するときに、アンプ9の出力を直交復調部を構成するミキサ4,5へ入力するようにスイッチ17の切り替え制御を行って、低雑音増幅器3の出力信号に代えて、熱雑音信号がミキサ4,5へ与えられるように制御する。
LNA3がパワーオフ状態となり、妨害波信号である受信信号がミキサ4、5に入力されない。よって、IQミスマッチ検出時は、妨害波がミキサ4,5に入力されない。
さらに、ミキサ11、12及び移相器13がパワーオフ状態となり、送信動作のための直交変調器が動作しないので、発振器16の負荷は、受信状態における負荷と一致する。すなわち、ミキサ11、12及び移相器13がパワーオフ状態になり、送信動作のための変調回路の影響を受けないで、受信動作のための復調回路だけで動作させているときの負荷と同じ負荷で、受信時のIQミスマッチの検出及び補正を行うことができる。
ミキサ11、12及び移相器13がパワーオフ状態であるので、VGA10及びアンプ9から出力される信号は、熱雑音信号である。制御部18は、熱雑音信号を所定の大きさにするために、VGA10の利得を制御する。
熱雑音信号は、アンプ9からスイッチ17を介してミキサ4、5へ供給される。ミキサ4と5から出力されたアナログI信号AiとアナログQ信号Aqは、それぞれADC7と8でデジタルI信号DiとデジタルQ信号Dqに変換されて、補正制御部21に入力されて、補正パラメータCpが算出される。補正部20が補正パラメータCpに基づいて、デジタルI信号DiとデジタルQ信号Dq に対するIQミスマッチ補正を行って、IQミスマッチが補正された補正I信号Dia及び補正Q信号Dqaが復調部22に出力される。
以上のように、本実施形態によれば、妨害波信号の発生に関わりなく、熱雑音信号に基づくIQミスマッチを検出することができる直交復調器及び無線受信機を提供することができる。
(第2の実施形態)
第1の実施形態では、直交復調器のIQミスマッチの検出のために、直交変調器の出力を熱雑音源として使用しているが、第2の実施形態では、直交変調器とは独立した熱雑音源が利用される。
なお、第2の実施形態において、第1の実施形態の直交変復調器1と同じ構成要素については、同じ符号を付して説明は省略し、異なる構成について説明する。
図2は、第2の実施形態に係わる直交変復調器の構成を示す模式的ブロック図である。図2に示すように、無線通信機100に含まれる直交変復調器1Aは、熱雑音源31を有する。
熱雑音源31は、ダイオード、抵抗器などを含む回路であり、所定の電流をダイオードなどに流すことにより、熱雑音信号を出力する。
スイッチ32が、信号線L1に設けられており、熱雑音源31とスイッチ32は、アンプ33を介して接続されている。よって、熱雑音源31が出力する熱雑音信号は、アンプ33によって所定の大きさに増幅される。なお、熱雑音源31から出力される熱雑音信号の出力レベルが十分大きい場合は、アンプ33はなくてもよい。
スイッチ32は、直交復調部を構成するミキサ4,5への入力を、LNA3の出力と、アンプ33の出力のいずれかに選択的に切り替えるスイッチである。
スイッチ32の開閉は、制御部18Aからの制御信号CS11により制御される。スイッチ32は、制御信号CS11を受けていないときは、LNA3の出力をミキサ4,5に供給する第1の状態となり、制御信号CS11を受けているとき、アンプ33の出力をミキサ4,5に供給する第2の状態となる。
すなわち、制御部18Aは、制御信号CS11により、IQミスマッチを検出するときに、熱雑音源31あるいはアンプ33の出力をミキサ4,5へ入力するようにスイッチ32を切り替える。
次に、直交変復調器1Aにおける、熱雑音信号に基づくIQミスマッチの検出動作について説明する。
制御部18Aは、第1の実施形態で説明したIQミスマッチ検出処理のタイミングと、同様の所定のタイミングで実行する。すなわち、所定のタイミングは、例えば、無線通信機100が送受信を行っていないと判断された時、あるいはテストモード時、等々のタイミングである。
制御部18は、所定のタイミングで、制御信号CS11を、スイッチ32に出力する。
スイッチ32は、制御信号CS11により、増幅された熱雑音信号すなわちアンプ33の出力をミキサ4,5に供給する第2の状態となる。よって、IQミスマッチ検出時は、LNA3からの出力がミキサ4,5に供給されず、妨害波信号である受信信号がミキサ4、5に入力されない。
熱雑音信号は、スイッチ32からミキサ4、5へ供給される。ミキサ4と5から出力されたアナログI信号AiとアナログQ信号Aqは、それぞれADC7と8でデジタルI信号DiとデジタルQ信号Dqに変換されて、補正制御部21に入力されて、補正パラメータCpが算出される。補正部20が補正パラメータCpに基づいて、デジタルI信号DiとデジタルQ信号Dq に対するIQミスマッチ補正を行って、IQミスマッチが補正された補正I信号Dia及び補正Q信号Dqaが復調部22に出力される。
以上のように、本実施形態によれば、妨害波信号の発生に関わりなく、熱雑音信号に基づくIQミスマッチを検出することができる直交復調器及び無線受信機を提供することができる。
なお、上述した2つの実施形態では、IQミスマッチの検出処理を実行する所定のタイミングは、無線通信機が送受信を行っていない時あるいはテストモード時であるが、複数のアンテナに対応するMIMO(multiple-input and multiple-output)技術を利用した送受信機の場合は、複数のアンテナの中、受信用のあるアンテナが不使用状態になった時に、その不使用状態の受信アンテナについて対して、上述したIQミスマッチの検出処理を行うようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1A 直交変復調器、2 アンテナ、3 低雑音増幅器、4,5 ミキサ、6 移相器、9 アンプ、11,12 ミキサ、13 移相器、16 発振器、17 スイッチ、18、18A 制御部、19 アンテナ切替スイッチ、20 補正部、21 補正制御部、22 復調部、23 変調部、31 熱雑音源、32 スイッチ、33 アンプ、100 無線通信機。

Claims (10)

  1. 低雑音増幅器の出力信号を復調し、同相成分のアナログI信号及び直交成分のアナログQ信号を生成する直交復調部と、
    前記同相成分のアナログI信号と前記直交成分のアナログQ信号のIQミスマッチを検出するときに、前記低雑音増幅器の出力信号に代えて、熱雑音信号が前記直交復調部へ与えられるように制御する制御部と、
    を有する直交復調器。
  2. 直交変調器に接続されて前記直交変調器の出力を増幅する増幅器を有し、
    前記熱雑音信号は、前記直交変調器が変調動作をしていないときにおける前記増幅器の出力信号に含まれる請求項1に記載の直交復調器。
  3. 前記増幅器の出力を、前記直交復調部へ入力するためのスイッチを有し、
    前記制御部は、前記IQミスマッチを検出するときに、前記増幅器の出力を前記直交復調部へ入力するように前記スイッチの切り替え制御を行う請求項2に記載の直交復調器。
  4. 前記制御部は、前記IQミスマッチを検出するときに、前記直交変調器が前記変調動作をしないようにさせるための第1の制御信号を出力する請求項2又は3に記載の直交復調器。
  5. 前記制御部は、前記IQミスマッチを検出するときに、前記低雑音増幅器が増幅動作をしないようにさせるための第1の制御信号を出力する請求項4に記載の直交復調器。
  6. 前記熱雑音信号を出力する熱雑音源を有する請求項1に記載の直交復調器。
  7. 前記熱雑音源が出力する前記熱雑音信号を増幅する増幅器を含み、
    前記熱雑音信号は、前記増幅器により増幅された前記熱雑音信号である請求項6に記載の直交復調器。
  8. 前記直交復調部への入力を、前記低雑音増幅器の出力と、前記熱雑音源あるいは前記増幅器の出力のいずれかに切り替えるスイッチと、
    を有し、
    前記制御部は、前記IQミスマッチを検出するときに、前記熱雑音源あるいは前記増幅器の出力を前記直交復調部へ入力するように前記スイッチを切り替える請求項7に記載の直交復調器。
  9. 請求項1から8のいずれか1つに記載の直交復調器を有する無線受信機。
  10. 前記アナログI信号を前記同相成分のデジタルI信号に変換し、前記アナログQ信号を前記直交成分のデジタルQ信号に変換するアナログデジタル変換器と、
    前記デジタルI信号と前記デジタルQ信号に基づいて、補正パラメータを算出して生成する補正パラメータ生成部と、
    前記補正パラメータを用いて一次変換演算を行い、前記デジタルI信号及び前記デジタルQ信号のIQミスマッチを補正し、補正I信号及び補正Q信号を生成する補正部と、
    前記補正I信号及び前記補正Q信号を復調し、復調信号を生成する復調部と、
    を有する請求項9に記載の無線受信機。
JP2015177761A 2015-09-09 2015-09-09 直交復調器及び無線受信機 Pending JP2017055261A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015177761A JP2017055261A (ja) 2015-09-09 2015-09-09 直交復調器及び無線受信機
US15/212,706 US9954627B2 (en) 2015-09-09 2016-07-18 Quadrature demodulator and wireless receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015177761A JP2017055261A (ja) 2015-09-09 2015-09-09 直交復調器及び無線受信機

Publications (1)

Publication Number Publication Date
JP2017055261A true JP2017055261A (ja) 2017-03-16

Family

ID=58190539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177761A Pending JP2017055261A (ja) 2015-09-09 2015-09-09 直交復調器及び無線受信機

Country Status (2)

Country Link
US (1) US9954627B2 (ja)
JP (1) JP2017055261A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181870B2 (en) * 2015-08-27 2019-01-15 Telefonaktiebolaget Lm Ericsson (Publ) Method and dual band radio receiver for handling analog dual band radio signal
IT201700031167A1 (it) * 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione
IT201700031177A1 (it) 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore compensato per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636722B1 (en) * 2000-09-12 2003-10-21 Tektronix, Inc. Broadband receiver amplitude/phase normalization using a broadband temperature compensated noise source and a pseudo random sequence generator
JP2003008674A (ja) 2001-06-26 2003-01-10 Toshiba Corp デジタル放送受信回路および受信機
US6670900B1 (en) 2002-10-25 2003-12-30 Koninklijke Philips Electronics N.V. Quadrature mismatch compensation
US7123896B2 (en) * 2003-07-28 2006-10-17 Mediatek Inc. Method and apparatus for I/Q mismatch calibration in a receiver
US7453934B2 (en) * 2005-06-27 2008-11-18 Nokia Corporation Automatic receiver calibration with noise and fast fourier transform
JP5361927B2 (ja) * 2011-03-14 2013-12-04 株式会社東芝 無線受信装置
KR101764225B1 (ko) * 2011-12-14 2017-08-07 한국전자통신연구원 디지털 rf 수신기
JP6003418B2 (ja) 2012-09-05 2016-10-05 日本電気株式会社 無線通信装置、無線通信装置iqインバランス補正制御方法およびそのプログラム

Also Published As

Publication number Publication date
US20170070299A1 (en) 2017-03-09
US9954627B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
US9413294B2 (en) Apparatus and method for correcting IQ imbalance
US20200099559A1 (en) Systems and methods for combining signals from multiple active wireless receivers
US7653147B2 (en) Transmitter control
US8369798B2 (en) Linearized transmitter including a power amplifier
US9391578B2 (en) Low intermediate frequency receiver
KR101625965B1 (ko) 통신 정정을 위한 장치 및 방법
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
KR20120071116A (ko) 다중입출력 증폭기 및 다중입출력 증폭방법
JP2017055261A (ja) 直交復調器及び無線受信機
KR100801871B1 (ko) 송신 반송파 누설 보상 방법 및 이를 이용하는 송수신 회로
US8548379B2 (en) Calibration-less transmit beamforming
JP2019057878A (ja) 直交変調器におけるキャリアリーク補正方法
US7840202B2 (en) Method and system for compensation of DC offset in an RF receiver
US7564921B2 (en) DC offset correction apparatus and method
JP2010045596A (ja) Dcオフセット補正装置及び方法
US10742245B1 (en) Receiver, transmitter and correction circuit thereof
JP5263081B2 (ja) 送信回路
JP2009246655A (ja) 非線形歪補償装置及びその周波数特性偏差補償方法
JP2009060178A (ja) ダイバーシティ装置
JP2008172568A (ja) 受信装置
JP5163657B2 (ja) ノイズ抑制装置
JP2005130203A (ja) 受信装置
JP2013120957A (ja) 半導体集積回路、および、受信機
WO2017022122A1 (ja) 受信機
US9042482B2 (en) FBR DC vector offset removal using LO phase switching