JP2017053835A - センサ、センサシステム及び電動装置 - Google Patents

Abstract

【課題】感度を向上できるセンサ、センサシステム及び電動装置を提供する。【解決手段】実施形態によれば、センサは、支持部と、膜部と、第１検知素子と、第２検知素子と、処理部と、を含む。前記膜部は、前記支持部に支持され、変形する。前記第１検知素子は、前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む。前記第２検知素子は、前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む。前記処理部は、前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する。前記第１信号が前記第１状態とは異なる第２状態のときの前記処理部の出力は、前記出力信号とは異なる。【選択図】図１

Description

本発明の実施形態は、センサ、センサシステム及び電動装置に関する。

例えば、磁性体を用いたセンサがある。センサにより例えば音波が検知される。対象物から発生する音波を検知することで、対象物の状況を把握することができる。センサにおいて、高い感度の検知が望まれる。

特開２０１５−５９９３０号公報

本発明の実施形態は、感度を向上できるセンサ、センサシステム及び電動装置を提供する。

本発明の実施形態によれば、センサは、支持部と、膜部と、第１検知素子と、第２検知素子と、処理部と、を含む。前記膜部は、前記支持部に支持され、変形する。前記第１検知素子は、前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む。前記第２検知素子は、前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む。前記処理部は、前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する。前記第１信号が前記第１状態とは異なる第２状態のときの前記処理部の出力は、前記出力信号とは異なる。

図１（ａ）〜図１（ｃ）は、第１の実施形態に係るセンサを例示する模式図である。 第１の実施形態に係るセンサを例示する模式図である。 図３（ａ）〜図３（ｃ）は、第１の実施形態に係るセンサの動作を例示する模式図である。 第１の実施形態に係る別のセンサを例示する模式図である。 第１の実施形態に係る別のセンサを例示する模式図である。 第１の実施形態に係る別のセンサを例示する模式図である。 図７（ａ）〜図７（ｇ）は、第１の実施形態に係る別のセンサを例示する模式図である。 第１の実施形態に係る別のセンサを例示する模式図である。 図９（ａ）及び図９（ｂ）は、第１の実施形態に係るセンサの一部を例示する回路図である。 第２の実施形態に係るセンサシステムを例示する模式図である。 第３の実施形態に係る電導装置を例示する模式図である。 第４の実施形態に係る検知機器を例示する模式的断面図である。 第４の実施形態に係る検知機器を例示する模式的平面図である。 第５の実施形態に係るセンサを例示する模式的断面図である。 実施形態に係るセンサを例示する模式図である。 実施形態に係るセンサを例示する模式図である。 実施形態に係るセンサを例示する模式図である。 実施形態に係るセンサを例示する模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１の実施形態に係るセンサを例示する模式図である。
図１（ａ）は、斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。

図１（ａ）に示すように、実施形態にかかるセンサ１１０は、保持部７０ｓ（支持部）と、膜部７０ｄと、第１検知素子５１と、第２検知素子５２と、を含む。

膜部７０ｄは、保持部７０ｓに保持（支持）される。膜部７０ｄは、変形する。膜部７０ｄは、変形可能である。例えば、膜部７０ｄ及び保持部７０ｓとなる基板が設けられる。基板は、例えば、シリコン基板である。基板の一部が除去され、基板に空洞７０ｈが設けられる（図１（ｃ）参照）。例えば、基板のうちの薄い部分が膜部７０ｄとなる。基板のうちの厚い部分が保持部７０ｓとなる。

第１検知素子５１は、保持部７０ｓに固定されている。例えば、第１検知素子５１は、保持部７０ｓの一部の上に設けられている。

第２検知素子５２は、膜部７０ｄに固定されている。例えば、第２検知素子５２は、膜部７０ｄの一部の上に設けられている。

膜部７０ｄから第１検知素子５１に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向およびＸ軸方向に対して垂直な方向をＹ軸方向とする。

この例では、複数の第１検知素子５１、及び、複数の第２検知素子５２が設けられる。この例では、複数の第１検知素子５１は、Ｘ軸方向に沿って並ぶ。この例では、複数の第２検知素子５２は、Ｘ軸方向に沿って並ぶ。例えば、第２検知素子５２は、第１検知素子と、Ｙ軸方向において並ぶ。例えば、複数の第１検知素子５１は、互いに直列に接続される。例えば、複数の第２検知素子５２は、互いに直列に接続される。実施形態において、第１検知素子５１の数は、１でも良い。第２検知素子５２の数は、１でも良い。第１検知素子５１の数は、任意である。第２検知素子５２の数は、任意である。

図１（ｂ）に示すように、第１検知素子５１は、第１磁性層１１と、第２磁性層１２、第１中間層１１Ｍと、を含む。第１中間層１１Ｍは、第１磁性層１１と第２磁性層１２との間に設けられる。第２磁性層１２は、実質的にＺ軸方向に沿って、第１磁性層１１と離間する。この例では、第１磁性層１１と膜部７０ｄとの間に第２磁性層１２が設けられる。実施形態において、第２磁性層１２と膜部７０ｄとの間に第１磁性層１１が配置されても良い。

この例では、第１電極５８ａ及び第２電極５８ｂが設けられる。例えば、第１電極５８ａと第２電極５８ｂとの間に、第１磁性層１１、第２磁性層１２及び第１中間層１１Ｍが配置される。第１電極５８ａと第２電極５８ｂとの間に電圧を印加することで、第１検知素子５１の抵抗が検知される。第１電極５８ａと保持部７０ｓとの間に第１絶縁層５８ｉが設けられている。

図１（ｃ）に示すように、第２検知素子５２は、第３磁性層１３と、第４磁性層１４と、第２中間層１２Ｍと、を含む。第２中間層１２Ｍは、第３磁性層１３と第４磁性層１４との間に設けられる。第４磁性層１４は、実質的にＺ軸方向に沿って、第３磁性層１３と離間する。この例では、第３磁性層１３と膜部７０ｄとの間に第４磁性層１４が設けられる。実施形態において、第４磁性層１４と膜部７０ｄとの間に第３磁性層１３が配置されても良い。

この例では、第３電極５８ｃ及び第４電極５８ｄが設けられる。例えば、第３電極５８ｃと第４電極５８ｄとの間に、第３磁性層１３、第４磁性層１４及び第２中間層１２Ｍが配置される。第３電極５８ｃと第４電極５８ｄとの間に電圧を印加することで、第２検知素子５２の抵抗が検知される。第３電極５８ｃと膜部７０ｄとの間に第２絶縁層５８ｊが設けられている。

例えば、第１磁性層１１の磁化は、第１検知素子５１に加わる磁界に応じて変化する。例えば、第２磁性層１２の磁化は、第１磁性層１１の磁化に比べて変化し難い。第１磁性層１１は、例えば、磁化自由層である。第２磁性層１２は、例えば、磁化固定層である。第２磁性層１２は、例えば、参照層である。

第１検知素子５１に加わる磁界に応じて、第１磁性層１１の磁化と、第２磁性層１２の磁化と、の間の角度が変化する。角度の変化に対応して、第１磁性層１１と第２磁性層１２との間の電気抵抗が変化する。この変化は、例えば、磁気抵抗効果に基づく。

実施形態において、第２磁性層１２の磁化が変化しても良い。この場合も、第１検知素子５１に加わる磁界に応じて、第１磁性層１１の磁化と、第２磁性層１２の磁化と、の間の角度が変化する。

一方、第２検知素子５１において、第３磁性層１３の磁化は、変化する。例えば、第４磁性層１４の磁化は、第３磁性層１３の磁化に比べて変化し難い。第３磁性層１３は、例えば、磁化自由層である。第４磁性層１４は、例えば、磁化固定層である。第４磁性層１４は、例えば、参照層である。

第２検知素子５２は、変形する膜部７０ｄに固定されている。例えば、膜部７０ｄに音波（超音波を含む）などの圧力が加わる。圧力により、膜部７０ｄが変形する。これにより、第２検知素子５２の磁性層に歪が生じる。歪は例えば、異方性の歪である。この歪により、第３磁性層１３の磁化が変化する。この変化は、例えば、逆磁歪効果に基づく。このように、第３磁性層１３の磁化は、膜部７０ｄの変形に応じて変化する。これにより、第３磁性層１３の磁化と、第４磁性層１４の磁化と、の間の角度が変化する。すなわち、第３磁性層１３の磁化と第４磁性層１４の磁化との間の角度は、膜部７０ｄの変形に対応して変化する。これにより、第３磁性層１３と第４磁性層１４との間の電気抵抗が、変化する。この抵抗の変化は、例えば、磁気抵抗効果に基づく。

実施形態において、第４磁性層１４の磁化が変化しても良い。この場合も、第２検知素子５２に生じる歪に応じて、第３磁性層１３の磁化と、第４磁性層１４の磁化と、の間の角度が変化する。

第２検知素子５２は、第１検知素子５１に近接して配置されている。第１検知素子５１に、外部から磁界が加わるときには、第２検知素子５２にも実質的に同じ磁界が加わる。

このため、第２検知素子５２においては、第３磁性層１３の磁化は、膜部７０ｄの変形と、外部から加わる磁化と、の両方の影響を受ける。

例えば、センサ１１０の検知対象は、電動機である。電動機においては、例えば、磁石（電磁石を含む）が回転することにより、軸が回転する。軸の回転が利用される。軸から音波（超音波を含む）が発生する。この音波は、例えば、軸と、他の部材と、の接触などにより生じる。電動機が異常なときの音波は、電動機が正常なときの音波とは、異なる。電動機が故障に近づくと、音波が変化する場合がある。このような音波を検知することで、検知対象（電動機など）の故障を予測することができる。

このような用途においては、検知対象から音波と同時に磁界が発生する。磁界は、周期的に変化する。検知対象の近くにセンサを配置して高精度の検知を行う場合には、検知の目的とする音波の他に、強い磁界がセンサに加わる。磁性層を用いたセンサは、高感度であるため、磁界の影響が大きい。このような磁界は、ノイズとなる。

このような用途において、２つの検知素子を用いることで、ノイズの影響を低減できる。処理部６１は、このような検知素子から得られる信号を処理する。

例えば、処理部６１は、第１検知素子５１から得られる第１信号が所定の状態（第１状態）のときに第２検知素子５２から得られる第２信号に基づく出力信号を出力する。第１状態は、例えば、外部から加わる磁界が小さい状態である。処理部６１は、第１信号が第２状態のときには、この出力信号を出力しない。この第２状態は、第１状態とは異なる状態であり、例えば、外部から加わる磁界が大きいときである。このような処理により、磁界の影響を抑制した高感度な検知が可能になる。実施形態によれば、感度を向上できるセンサが提供できる。

以下、処理部６１の例について説明する。
図２は、第１の実施形態に係るセンサを例示する模式図である。
図２に示すように例えば、処理部６１は、比較回路６１ａと、スイッチ回路６１ｂと、を含む。比較回路６１ａは、第１検知素子５１の第１信号Ｓｇ１と基準値Ｖｂとを比較する。スイッチ回路６１ｂは、この比較の出力に基づいて、第２検知素子５１に供給される電流を開閉する。すなわち、スイッチ回路６１ｂは、導通状態と非導通状態とを切り替える。

この例では、全波整流回路６１ｄと、出力部６１ｃと、が設けられている。この例では、第２検知素子５２の一端が、出力部６１ｃの入力に接続される。

例えば、第１検知素子５１に、第１電流源６１ｐから電流が供給される。第１検知素子５１から得られる第１信号Ｓｇ１が、全波整流回路６１ｄに入力される。全波整流回路６１ｄの出力が、比較回路６１ａに入力される。比較回路６１ａには、基準値Ｖｂの電圧が入力される。比較回路６１ａにおいて、第１信号Ｓｇ１の絶対値（例えば実効値でも良い）と、基準値Ｖｂと、が比較される。比較の結果が、比較回路６１ａから出力される。

例えば、第１信号Ｓｇ１の絶対値（例えば実効値でも良い）が、基準値Ｖｂよりも小さい状態が、第１状態である。第１信号Ｓｇ１の絶対値（例えば実効値でも良い）が、基準値Ｖｂ以上の状態が、第２状態である。すなわち、第１状態における第１信号Ｓｇ１の振幅は、しきい値（基準値Ｖｂに対応）よりも小さい。第２状態における第１信号Ｓｇ１の振幅は、しきい値以上である。

比較の結果の信号が、スイッチ回路６１ｂに供給される。第１状態のときは、スイッチ回路６１ｂは、例えば、導通状態となる。第２状態のときに、スイッチ回路６１ｂは、非導通状態（遮断状態）となる。

第１状態において、第２検知素子５２に第２電流源６１ｑから電流が供給される。第２検知素子５２から、第２検知素子５２で検知された信号（第２信号Ｓｇ２）が得られる。これにより、第１状態における第２検知素子５２の第２信号Ｓｇ２が、出力部６１ｃを介して、出力信号６１ｏとして、出力される。一方、第２状態においては、第２検知素子５２には、電流が供給されない。第２信号Ｓｇ２が発生しない。すなわち、第２状態においては、第２信号Ｓｇ２は、出力されない。

以下、これらの検知素子の信号の例について説明する。

図３（ａ）〜図３（ｃ）は、第１の実施形態に係るセンサの動作を例示する模式図である。
これらの図において、横軸は、時間ｔである。図３（ａ）は、第１検知素子５１の第１信号Ｓｇ１に対応する。図３（ａ）の縦軸は、電圧Ｖｏｐである。第３（ｂ）は、第２検知素子５２の第２信号Ｓｇ２に対応する。この図では、分かりやすいように、第２信号Ｓｇ２の２つの成分を分離して示している。図３（ｂ）の縦軸は、電圧Ｖｏｐである。図３（ｃ）は、スイッチ回路６１ｂの状態を例示している。図３（ｃ）において、導通状態ＣＴのとき、スイッチ回路６１ｂにおいて電流が流れる。信号が伝達される。図３（ｃ）において、非導通状態ＮＣのときに、スイッチ回路６１ｂにおいて電流が流れない。信号が伝達されない。

図３（ａ）に示すように、第１信号Ｓｇ１は、第１周波数の成分ＣＭ１を含む。第１周波数は、低い。第１周波数の成分ＣＭ１は、例えば、電動機から加わる磁界の変化に対応する。

図３（ｂ）に示すように、第２信号Ｓｇ２は、第２周波数の成分ＣＭ２を含む。第２周波数は、第１周波数よりも高い。第２周波数の成分ＣＭ２は、例えば、検知対象の音波である。第２信号Ｓｇ２は、この第２周波数の成分ＣＭ２に加えて、第１周波数の成分ＣＭ１（磁界の成分）をさらに含む。第２信号Ｓｇ２は、第１周波数の成分ＣＭ１と第２周波数の成分ＣＭ２との合成信号を含む。

例えば、第１周波数は、１００Ｈｚ以上８００Ｈｚ以下である。例えば、第２周波数は、２０ｋＨｚ以上２００ＫＨｚ以下である。例えば、第２周波数は、第１周波数の２０倍以上２０００倍以下である。例えば、第２周波数は、２０ｋＨｚ以上８０ＫＨｚ以下でも良い。例えば、第２周波数は、第１周波数の２０倍以上８００倍以下でも良い。

第１信号Ｓｇ１は、第１磁性層１１と第２磁性層１２との間の第１抵抗の変化に対応する。第２信号Ｓｇ２は、第３磁性層１３と第４磁性層１４との間の第２抵抗の変化に対応する。第１信号Ｓｇ１は、第１磁性層１１の磁化と、第２磁性層１２の磁化と、の間の角度の変化に対応する。第２信号Ｓｇ２は、第３磁性層１３の磁化と、第４磁性層１４の磁化と、の間の角度の変化に対応する。

このように、第１信号Ｓｇ１は、第１検知素子５１が受ける磁界の変化に対応する第１成分（第１周波数の成分ＣＭ１）を含む。第２信号Ｓｇ２は、膜部７０ｄの変形に対応する第２成分（第２周波数の成分ＣＭ２）を含む。第２信号Ｓｇ２は、この第１成分も含む。

このように、第１成分を含む第１信号Ｓｇ１の状態（第１状態ＳＴ１または第２状態ＳＴ２）に基づいて、第１成分及び第２成分を含む第２信号Ｓｇ２が、抽出される。

図３（ａ）に示すように、第１状態ＳＴ１における第１信号Ｓｇ１の振幅は、第２状態ＳＴ２における第１信号Ｓｇ１の振幅よりも小さい。このような第１状態ＳＴ１と第２状態ＳＴ２の設定のために、例えば、基準値Ｖｂ（しきい値）が用いられる。

図３（ａ）に示すように、第１周波数の成分ＣＭ１の振幅が、基準値（＋Ｖｂ及び−Ｖｂ）よりも小さいときが、第１状態ＳＴ１に対応する。第１周波数の成分ＣＭ１の振幅が、基準値（＋Ｖｂ及び−Ｖｂ）以上のときが、第２状態ＳＴ２に対応する。

図３（ｃ）に示すように、第１状態ＳＴ１のとき、スイッチ回路６１ｂは、導通状態ＣＴとなる。第２状態ＳＴ２のときに、スイッチ回路６１ｂは、非導通状態ＮＣとなる。

このように、例えば、スイッチ回路６１ｂは、比較の出力に基づいて、第２検知素子５２に供給される電流を開閉する。これにより、処理部６１は、第１検知素子５１から得られる第１信号Ｓｇ１が第１状態ＳＴ１のときに、第２検知素子５２から得られる第２信号Ｓｇ２に基づく出力信号６１ｏを出力する。そして、処理部６１は、第１信号Ｓｇ１が第１状態ＳＴ１とは異なる第２状態ＳＴ２のときに、出力信号６１ｏを出力しない。

センサ１１０においては、ノイズとなる磁界に対応する第１信号Ｓｇ１が小さいときに、検知対象の音波に対応する第２信号Ｓｇ２を抽出する。これにより、磁界の影響を抑制できる。これにより高感度の検知が可能になる。

一方、第１検知素子５１の出力と、第２検知素子５２の出力と、の差を得る参考例の方法もある。この場合には、例えば、ノイズとなる磁界の影響がキャンセルされ、検知対象の音波に対応する信号だけを抽出することができる。しかし、電動機などからの音の検知を行う場合、磁界が強い場合には、検知素子における抵抗変化が飽和状態となる。検知素子の磁化自由層の磁化の方向は、磁界に応じて変化するが、磁界が一定以上の強さになると、磁化の方向の変化が飽和し、磁化の方向は、変化しなくなる。このような状態のときに、音波に基づく膜部７０ｄの変形によって磁性層に歪が生じても磁化の変化が生じない。このため、２つの検知素子の差を検知する参考例においては、強い磁界がある場合に、検知の感度を十分に高めることが困難である。

これに対して、本実施形態においては、磁界の影響に基づく第１検知素子５１の第１信号Ｓｇ１が小さいときに、第２信号Ｓｇ２を抽出する。これにより、強い磁界の影響が抑制できる。強い磁界によって磁化の方向の変化が飽和する状態を除去できる。これにより高感度の検知が可能になる。実施形態によれば、感度を向上できるセンサが提供できる。

実施形態において、第１状態ＳＴ１において抽出される第２信号Ｓｇ２は、磁界の変化に基づく第１周波数の成分ＣＭ１（第１成分）と、音波に基づく第２周波数の成分ＣＭ２（第２成分）と、の合成の信号である。すなわち、第２信号Ｓｇ２においては、検知の目的とする第２成分に、第１成分が加わる。第１成分の周波数は、第２成分の周波数よりも十分に低いため、第１成分による検知への影響は小さい。第１成分が存在しても、高い検知感度を維持できる。

図４は、第１の実施形態に係る別のセンサを例示する模式図である。
図４に示すように、実施形態に係る別のセンサ１１１においては、処理部６１は、比較回路６１ａと、スイッチ回路６１ｂと、出力部６１ｃと、を含む。比較回路６１ａは、第１検知素子５１の第１信号Ｓｇ１と基準値Ｖｂとを比較する。スイッチ回路６１ｂは、この比較の出力に基づいて、第２検知素子５２と出力部６１ｃとの間の経路を開閉する。これ以外は、センサ１１０と同様なので説明を省略する。

この場合も、処理部６１は、第１検知素子５１から得られる第１信号Ｓｇ１が第１状態ＳＴ１のときに、第２検知素子５２から得られる第２信号Ｓｇ２に基づく出力信号６１ｏを出力する。そして、処理部６１は、第１信号Ｓｇ１が第１状態ＳＴ１とは異なる第２状態ＳＴ２のときに、出力信号６１ｏを出力しない。これにより、例えば、磁界の影響を抑制できる。これにより高感度の検知が可能になる。

図５は、第１の実施形態に係る別のセンサを例示する模式図である。
図５に示すように、実施形態に係る別のセンサ１１２においては、処理部６１に、第１検知素子５１から得られる第１信号Ｓｇ１、及び、第２検知素子５２から得られる第２信号Ｓｇ２が入力される。これ以外は、センサ１１０と同様なので説明を省略する。

処理部６１は、第１検知素子５１から得られる第１信号Ｓｇ１が第１状態ＳＴ１のときに、第２検知素子５２から得られる第２信号Ｓｇ２に基づいて検知を行う。処理部６１は、第１信号Ｓｇ１が第１状態ＳＴ１とは異なる第２状態ＳＴ２のときに、検知を行わない。検知の結果が、出力信号６１ｏ（情報）として出力される。

例えば、第１信号Ｓｇ１及び第２信号Ｓｇ２がＡ／Ｄ変換される。変換されたデジタル信号が、処理部６１において、処理される。第１信号Ｓｇ１に対応するデジタル信号から、第１信号Ｓｇ１の振幅が小さい時間領域が認識される。この時間領域に対応する第２信号Ｓｇ２（デジタル信号）が抽出される。抽出された信号が、出力信号６１ｏ（情報）として出力される。

これにより、例えば、磁界の影響を抑制できる。センサ１１２においても、高感度の検知が可能になる。

図６は、第１の実施形態に係る別のセンサを例示する模式図である。
図６に示すように、センサ１１３においても、処理部６１は、比較回路６１ａと、スイッチ回路６１ｂと、を含む。この例においては、第１定電圧源６１ｐＶと、第２定電圧源６２ｐＶと、が設けられる。

例えば、第１検知素子５１と第１固定抵抗Ｒｂ１とが直列に接続される。第１定電圧源６１ｐＶは、第１検知素子５１及び第１固定抵抗Ｒｂ１に電圧を印加する。第２検知素子５２と第２固定抵抗Ｒｂ２とが直列に接続される。第２定電圧源６２ｐＶは、第２検知素子５２及び第２固定抵抗Ｒｂ２に電圧を印加する。

第１検知素子５１と第１固定抵抗Ｒｂ１との間の接続点が、比較回路６１ａの入力に接続される。第２検知素子５２と第２固定抵抗Ｒｂ２との間の接続点が、スイッチ回路６１ｂの入力に接続される。

比較回路６１ａは、第１検知素子５１と第１固定抵抗Ｒｂ１との間の接続点の第１信号Ｓｇ１と基準値Ｖｂとを比較する。スイッチ回路６１ｂは、この比較の出力に基づいて、導通状態と非導通状態とを切り替える。スイッチ回路６１ｂが導通状態のときに、第２検知素子５２と第２固定抵抗Ｒｂ２との間の接続点の信号が、出力部６１ｃの入力に接続される。スイッチ回路６１ｂが非導通状態のときに、第２検知素子５２と第２固定抵抗Ｒｂ２との間の接続点の信号が、出力部６１ｃの入力に接続されない。

この例においては、例えば、ホイーストンブリッジのhalf brideg構成が用いられる。例えば、第１検知素子５１と第１固定抵抗Ｒｂ１との間の接続点と、比較回路６１ａの入力と、の間に、全波整流回路６１ｄが設けられる。

図７（ａ）〜図７（ｇ）は、第１の実施形態に係る別のセンサを例示する模式図である。
図７（ａ）は、斜視図である。図７（ｂ）〜図７（ｇ）は、断面図である。

図７（ａ）に示すように、センサ１２０は、保持部７０ｓ、膜部７０ｄ、第１検知素子５１及び第２検知素子５２に加えて、第３〜第８検知素子５３〜５８を含む。保持部７０ｓ、膜部７０ｄ、第１検知素子５１及び第２検知素子５２については、センサ１１０と同様なので、説明を省略する。以下、第３〜第８検知素子５３〜５８の例について説明する。

第３検知素子５３は、保持部７０ｓに固定される。この例では、第３検知素子５３が配置されるＹ軸方向の位置と、第１検知素子５１が配置されるＹ軸方向の位置と、の間に、膜部７０ｄが配置される。図７（ｂ）に示すように、第３検知素子５３は、第５磁性層１５と、第６磁性層１６と、第５磁性層１５と第６磁性層１６との間に設けられた第３中間層１３Ｍと、を含む。例えば、第５磁性層１５には、第１磁性層１１に用いられる材料が用いられる。第６磁性層１６には、例えば、第２磁性層１２に用いられる材料が用いられる。第６磁性層１６（例えば参照層）の磁化の方向は、第２磁性層１２の磁化の方向と逆である。第３中間層１３Ｍには、第１中間層１１Ｍに用いられる材料が用いられる。

第４検知素子５４は、膜部７０ｄに固定される。この例では、第３検知素子５３が配置されるＹ軸方向の位置と、第２検知素子５２が配置されるＹ軸方向の位置と、の間に、第４検知素子５４が配置されるＹ軸方向の位置がある。図７（ｃ）に示すように、第４検知素子５４は、第７磁性層１７と、第８磁性層１８と、第７磁性層１７と第８磁性層１７との間に設けられた第４中間層１４Ｍと、を含む。例えば、第７磁性層１７の材料は、第３磁性層１３の材料とは異なる。第７磁性層１７の磁歪定数の極性は、第３磁性層１３の磁歪定数の極性と逆である。第３磁性層１３の磁歪定数は正及び負の一方である。第７磁性層１７の磁歪定数は正及び負の他方である。第８磁性層１８には、例えば、第４磁性層１４に用いられる材料が用いられる。第４中間層１４Ｍには、第２中間層１２Ｍに用いられる材料が用いられる。

第５検知素子５５は、保持部７０ｓに固定される。この例では、第５検知素子５５は、Ｘ軸方向において、第１検知素子５１と並ぶ。図７（ｄ）に示すように、第５検知素子５５は、第９磁性層１９と、第１０磁性層２０と、第９磁性層１９と第１０磁性層２０との間に設けられた第５中間層１５Ｍと、を含む。例えば、第９磁性層１９には、第１磁性層１１に用いられる材料が用いられる。第１０磁性層２０には、例えば、第２磁性層１２に用いられる材料が用いられる。第１０磁性層２０（例えば参照層）の磁化の方向は、第２磁性層１２の磁化の方向と同じである。第５中間層１５Ｍには、第１中間層１１Ｍに用いられる材料が用いられる。

第６検知素子５６は、膜部７０ｄに固定される。この例では、第６検知素子５６は、Ｘ軸方向において、第２検知素子５２と並ぶ。図７（ｅ）に示すように、第６検知素子５６は、第１１磁性層２１と、第１２磁性層２２と、第１１磁性層２１と第１２磁性層２２との間に設けられた第６中間層１６Ｍと、を含む。例えば、第１１磁性層２１の材料は、第３磁性層１３の材料と同じである。第１２磁性層２２には、例えば、第４磁性層１４に用いられる材料が用いられる。第６中間層１６Ｍには、第２中間層１２Ｍに用いられる材料が用いられる。

第７検知素子５７は、保持部７０ｓに固定される。この例では、第７検知素子５７は、Ｘ軸方向において、第３検知素子５３と並ぶ。図７（ｆ）に示すように、第７検知素子５７は、第１３磁性層２３と、第１４磁性層２４と、第１３磁性層２３と第１４磁性層２４との間に設けられた第７中間層１７Ｍと、を含む。例えば、第１３磁性層１５には、第５磁性層１５に用いられる材料が用いられる。第１４磁性層２４には、例えば、第６磁性層１６に用いられる材料が用いられる。第１４磁性層２４（例えば参照層）の磁化の方向は、第２磁性層１２の磁化の方向と逆である。第７中間層１７Ｍには、第３中間層１３Ｍに用いられる材料が用いられる。

第８検知素子５８は、膜部７０ｄに固定される。この例では、第８検知素子５３は、Ｘ軸方向において、第４検知素子５４と並ぶ。図７（ｇ）に示すように、第８検知素子５８は、第１５磁性層２５と、第１６磁性層２６と、第１５磁性層２５と第１６磁性層２６との間に設けられた第８中間層１８Ｍと、を含む。例えば、第１５磁性層２５の材料は、第３磁性層１３の材料とは異なる。第１５磁性層２５の磁歪定数の極性は、第３磁性層１３の磁歪定数の極性と逆である。第３磁性層１３の磁歪定数は正及び負の一方である。第１５磁性層２５の磁歪定数は正及び負の他方である。第１６磁性層２６には、例えば、第４磁性層１４に用いられる材料が用いられる。第８中間層１８Ｍには、第４中間層１４Ｍに用いられる材料が用いられる。

第１磁性層１１、第３磁性層１３、第５磁性層１５、第７磁性層１７、第９磁性層１９、第１１磁性層２１、第１３磁性層２３及び第１５磁性層２５は、例えば、磁化自由層である。

第２磁性層１２、第４磁性層１４、第６磁性層１６、第８磁性層１８、第１０磁性層２０、第１２磁性層２２、第１４磁性層２４及び第１６磁性層２６は、例えば、磁化固定層（例えば参照層）である。

例えば、磁化自由層と保持部７０ｓとの間に磁化固定層が配置されても良い。例えば、磁化固定層と保持部７０ｓとの間に磁化自由層が配置されても良い。例えば、磁化自由層と膜部７０ｄとの間に磁化固定層が配置されても良い。例えば、磁化固定層と膜部７０ｄとの間に磁化自由層が配置されても良い。

上記のように、この例では、第１検知素子５１の参照層（第２磁性層１２）の磁化ベクトルと同じ向きの磁化ベクトルと有する検知素子（第５検知素子５５）が、保持部７０ｓの上に、設けられる。さらに、第１検知素子５１の参照層（第２磁性層１２）の磁化ベクトルと逆向きの磁化ベクトルを有する検知素子（第３検知素子５３及び第７検知素子５７）が、保持部７０ｓに設けられる。

磁化の方向が互いに逆向きの磁性層（参照層）を有する２つの検知素子においては、磁場の変化に対して、逆極性の電気抵抗の変化が生じる。第３検知素子５３及び第７検知素子５７における磁場に対する電気抵抗の変化の極性は、第１検知素子５１及び第５検知素子５５における磁場に対する電気抵抗の変化の極性とは異なる。

さらに、第２検知素子５２の磁化自由層（第３磁性層１３）の磁歪定数の極性と同じ極性の磁歪定数と有する検知素子（第６検知素子５６）が、膜部７０ｄの上に、設けられる。さらに、第２検知素子５２の磁化自由層（第３磁性層１３）の磁歪定数の極性とは異なる極性の磁歪定数を有する検知素子（第４検知素子５４及び第８検知素子５８）が、膜部７０ｄの上に設けられる。

例えば、正の磁歪定数を有する材料においては、磁化は、引っ張り歪みが印加された方向に沿うように、変化する。負の磁歪定数を有する材料において、磁化は、圧縮歪みが印加された方向に沿うように、変化する。磁歪定数が互いに異なる磁性層（磁化自由層）を有する２つの検知素子においては、同じの歪が印可されたときに、逆極性の電気抵抗の変化が生じる。第４検知素子５４及び第８検知素子５８における歪に対する電気抵抗の変化の極性は、第２検知素子５２及び第６検知素子５６における歪に対する電気抵抗の変化の極性とは異なる。

このような検知素子により、例えば、ブリッジ回路が形成できる。

図８は、第１の実施形態に係る別のセンサを例示する模式図である。
図８に示すように、センサ１２０においても、処理部６１は、比較回路６１ａと、スイッチ回路６１ｂと、を含む。この例においては、第１定電圧源６１ｐＶと、第２定電圧源６２ｐＶと、第１差動回路６１Ａｐと、第２差動回路６２Ａｐと、が設けられる。

例えば、第１検知素子５１と第３検知素子５３とが直列に接続される。第５検知素子５５と第７検知素子５７とが直列に接続される。第１定電圧源６１ｐＶは、第１検知素子５１及び第３検知素子５３に電圧を印加する。第１定電圧源６１ｐＶは、第５検知素子５５及び第７検知素子５７に電圧を印加する。第１検知素子５１と第３検知素子５３との間の接続点が、第１差動回路６１Ａｐの第１入力に入力される。第５検知素子５５と第７検知素子５７との間の接続点が、第１差動回路６１Ａｐの第２入力に入力される。第１差動回路６１Ａｐの出力が、比較回路６１ａの入力に接続される。

例えば、第２検知素子５２と第４検知素子５４とが直列に接続される。第６検知素子５６と第８検知素子５８とが直列に接続される。第２定電圧源６２ｐＶは、第２検知素子５２及び第４検知素子５４に電圧を印加する。第２定電圧源６２ｐＶは、第６検知素子５６及び第８検知素子５８に電圧を印加する。第２検知素子５２と第４検知素子５４との間の接続点が、第２差動回路６２Ａｐの第１入力に入力される。第６検知素子５５と第８検知素子５８との間の接続点が、第２差動回路６２Ａｐの第２入力に入力される。第２差動回路６２Ａｐの出力が、スイッチ回路６１ｂの入力に接続される。

この例においては、例えば、ホイーストンブリッジのfull bridge構成が用いられる。例えば、第１差動回路６１Ａｐと、比較回路６１ａの入力と、の間に、全波整流回路６１ｄが設けられる。

このような回路により、感度を向上できるセンサが提供できる。

以下、全波整流回路６１ｄの例について説明する。
図９（ａ）及び図９（ｂ）は、第１の実施形態に係るセンサの一部を例示する回路図である。
図９（ａ）に示すように、例えば、全波整流回路６１ｄは、絶対値変換回路７１１と、２乗除算回路７１２と、積分回路７１３と、電圧フォロワ回路７１４と、を含む。入力電圧Ｖｉｎ（入力信号）が、絶対値変換回路７１１に入力される。絶対値変換回路７１１は、入力電圧Ｖｉｎを絶対値｜Ｖｉｎ｜に変換する。絶対値変換回路７１１の出力が、２乗除算回路７１２に入力される。２乗除算回路７１２は、絶対値｜Ｖｉｎ｜を２乗して実効値で除算した値を出力する。２乗除算回路７１２の出力が積分回路７１３に入力される。積分回路７１３は、２乗除算回路７１２の出力を所定期間において積分した積分値を出力する。積分回路７１３の出力が電圧フォロワ回路７１４に入力される。電圧フォロワ回路７１４の出力が、積分回路７１３にフォードバックされる。電圧フォロワ回路７１４の出力が、全波整流回路６１ｄの出力電圧Ｖ_ＲＭＳ（出力信号）となる。

図９（ｂ）に示すように、例えば、全波整流回路６１ｄは、電圧フォロワ回路７１５と、絶対値変換回路７１１と、２乗除算回路７１２と、積分回路７１３と、電圧フォロワ回路７１４と、を含む。入力電圧Ｖｉｎが、電圧フォロワ回路７１５に入力される。電圧フォロワ回路７１５の出力が絶対値変換回路７１１に入力される。絶対値変換回路７１１の出力が、２乗除算回路７１２に入力される。２乗除算回路７１２の出力が積分回路７１３に入力される。この例では、積分回路は、抵抗と容量とを含む。積分回路７１３の出力が電圧フォロワ回路７１４に入力される。電圧フォロワ回路７１４の出力が、全波整流回路６１ｄの出力電圧Ｖ_ＲＭＳとなる。

図９（ａ）及び図９（ｂ）に例示した回路は、例えば、ＲＭＳ／ＤＣコンバータである。ＲＭＳ／ＤＣコンバータにおいては、入力された信号の実効値に対応する直流電圧（ＤＣ）を出力する。入力信号が交流信号である場合は、その交流信号を、その交流信号の実効値を有する直流信号に変換する。

例えば、センサ１１０の検知対象は、軸受を含む。軸受は、例えば、ベアリング及び潤滑材を介して、内外輪と接続されている。例えば、軸受の取付誤差などによって異常な過剰が加わった場合に、内外輪の軌道面が損傷する。損傷した軌道面と、ベアリングと、の衝突が生じる。これにより、異常な音波が生じる場合がある。軸受の故障音を検知することによって、故障の予測ができる。軸受の周辺には電動機が配置される。このため、このような用途においても、磁場の影響が大きい。このような用途に、実施形態を適用できる。

（第２の実施形態）
図１０は、第２の実施形態に係るセンサシステムを例示する模式図である。
図１０に示すように、本実施形態に係るセンサシステム１５０は、上記の実施形態に係るいずれかのセンサと、通信部６５と、を含む。この例では、センサ１１０が用いられている。

通信部６５は、例えば、センサ１１０の出力を送信する。送信（通信）は、有線または無線の任意の方法により行われる。無線の方法は、電波及び光（赤外線を含む）の少なくともいずれかを用いる方法を含む。センサシステム１５０によれば、例えば、検出対象（例えば電動機など）の故障の予測に使われる信号を便利に入手できる。高感度の検知ができる。実施形態によれば、感度を向上できるセンサシステムが提供できる。

（第３の実施形態）
図１１は、第３の実施形態に係る電導装置を例示する模式図である。
図１１に示すように、本実施形態に係る電導装置１８０は、上記の実施形態に係るいずれかのセンサと、電動機１８１と、を含む。電動機１８１は、磁石１８１ａと、部材１８１ｂと、を含む。部材１８１ｂは、磁石１８１ａの変位に基づいて、変位及び回転のいずれかの運動を行う。磁石１８１ａは、電磁石を含む。例えば、磁石１８１ａの変位に基づいて、部材１８１ｂは、変位する。例えば、部材１８１ｂは、振動する。例えば、磁石１８１ａの変位に基づいて、部材１８１ｂは、回転する。部材１８１ｂは、回転する軸である。

電動機１８１から、磁界１８１ｐ及び音波１８１ｑが生じる。磁界１８１ｐ及び音波１８１ｑが、センサ１１０に加わる。第１検知素子５１において、磁界１８１ｐに対応する第１信号Ｓｇ１が得られる。第２検知素子５２において、磁界１８１ｐ及び音波１８１ｑに対応する第２信号Ｓｇ２が得られる。これらの信号が、処理部６１により処理される。

電導装置１８０によれば、高感度で音波が検知され、例えば、故障の予測を高い感度で実施できる。

以下、検知素子の例について説明する。
磁化自由層（第１磁性層１１及び第３磁性層１３）には、強磁性体材料が用いられる。磁化自由層には、例えば、Ｆｅ、Ｃｏ、Ｎｉを含む強磁性体材料が用いられる。磁化自由層は、例えばＦｅＣｏ合金及びＮｉＦｅ合金の少なくともいずれかを含む。磁化自由層は、Ｃｏ−Ｆｅ−Ｂ合金、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ（磁歪定数）が大きいＦｅ−Ｇａ合金、Ｆｅ−Ｃｏ−Ｇａ合金、Ｔｂ−Ｍ−Ｆｅ合金、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金、Ｎｉ、Ｆｅ−Ａｌ、または、フェライト等を含む。これらの材料においては、例えば、λｓ（磁歪定数）が大きい。上記のＴｂ−Ｍ−Ｆｅ合金において、Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。上記のＴｂ−Ｍ１−Ｆｅ−Ｍ２合金において、Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。Ｍ２は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。上記のＦｅ−Ｍ３−Ｍ４−Ｂ合金において、Ｍ３は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。Ｍ４は、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｔｂ、Ｄｙ及びＥｒよりなる群から選択された少なくとも１つである。上記のフェライトは、Ｆｅ_３Ｏ_４、及び、（ＦｅＣｏ）_３Ｏ_４などを含む。磁化自由層の厚さは、例えば２ｎｍ以上である。

磁化自由層は、ホウ素を含んでも良い。磁化自由層は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）とを含む合金を含んでも良い。磁化自由層は、例えば、Ｃｏ−Ｆｅ−Ｂ合金、または、Ｆｅ−Ｂ合金を含む。磁化自由層は、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０合金を含む。磁化自由層が、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）とを含む合金を含む場合、磁化自由層は、Ｇａ、Ａｌ、Ｓｉ、または、Ｗなどをさらに含んでも良い。磁化自由層におけるホウ素濃度は、例えば、５ａｔ．％以上３５ａｔ．％以下であり、１０ａｔ．％以上３０ａｔ．％以下が好ましい。

磁化自由層は、Ｆｅ_１−ｙＢ_ｙ（０＜ｙ≦０．３）、または（Ｆｅ_ｚＸ_１−ａ）_１−ｙＢ_ｙ（Ｘは、ＣｏまたはＮｉ、０．８≦ｚ＜１、０＜ｙ≦０．３）を含んでも良い。磁化自由層は、例えば、Ｆｅ_８０Ｂ_２０（４ｎｍ）を含む。磁化自由層は、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（０．５ｎｍ）／Ｆｅ_８０Ｂ_２０（４ｎｍ）を含む。

磁化固定層（例えば、第２磁性層１２及び第４磁性層１４）は、例えば、Ｃｏ−Ｆｅ−Ｂ合金を含む。磁化固定層は、例えば、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下であり、ｙは、０ａｔ．％以上３０ａｔ．％以下）を含む。磁化固定層は、例えば、Ｆｅ−Ｃｏ合金を含んでも良い。

磁化固定層は、例えば、ｆｃｃ構造のＣｏ_９０Ｆｅ_１０合金、または、ｈｃｐ構造のＣｏ、または、ｈｃｐ構造のＣｏ合金を含んでも良い。磁化固定層は、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つを含んでも良い。磁化固定層は、例えば、これらの材料から選択された少なくとも１つの材料を含む合金を含んでも良い。磁化固定層は、例えば、ｂｃｃ構造のＦｅＣｏ合金材料、５０％以上のコバルト組成を含むＣｏ合金、または、５０％以上のＮｉ組成の材料（Ｎｉ合金）を含んでも良い。

磁化固定層は、例えば、Ｃｏ_２ＭｎＧｅ、Ｃｏ_２ＦｅＧｅ、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＭｎＡｌ、Ｃｏ_２ＦｅＡｌ、Ｃｏ_２ＭｎＧａ_０．５Ｇｅ_０．５、及び、Ｃｏ_２ＦｅＧａ_０．５Ｇｅ_０．５などのホイスラー磁性合金層を含んでも良い。磁化固定層は、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層を含んでも良い。

中間層（例えば、第１中間層１１Ｍ及び第２中間層１２Ｍ）は、例えば、金属、絶縁体または半導体を含む。この金属は、例えば、Ｃｕ、ＡｕまたはＡｇ等を含む。中間層が金属を含む場合、中間層の厚さは、例えば、１ｎｍ以上７ｎｍ以下程度である。中間層の絶縁体または半導体は、例えば、マグネシウム酸化物（ＭｇＯ等）、アルミニウム酸化物（Ａｌ_２Ｏ_３等）、チタン酸化物（ＴｉＯ等）、亜鉛酸化物（ＺｎＯ等）、または、ガリウム酸化物（Ｇａ−Ｏ）などを含む。中間層が絶縁体または半導体を含む場合は、中間層の厚さは、例えば０．６ｎｍ以上２．５ｎｍ以下程度である。中間層は、例えば、ＣＣＰ（Current-Confined-Path）スペーサ層を含んでも良い。ＣＣＰスペーサ層は、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）の絶縁層中に銅（Ｃｕ）メタルパスが形成された構造を有する。例えば、中間層は、１．６ｎｍの厚さのＭｇＯ層を含む。

（第４の実施形態）
図１２は、第４の実施形態に係るセンサを例示する模式的断面図である。
図１３は、第４の実施形態に係るセンサを例示する模式的平面図である。
これらの図は、本実施形態に係るセンサに含まれる要素を例示している。
図１２及び図１３に示すように、センサ１６０は、膜部７０ｄ、第１検知素子５１及び第２検知素子５２に加え、筐体３３０をさらに含む。筐体３３０は、第１検知素子５１及び第２検知素子５２の周りに設けられる。この例では、処理部６１及び複数の端子３４０が、筐体３３０の中に設けられている。処理部６１は、例えばＡＳＩＣ（application specific integrated circuit）である。

この例では、筐体３３０は、基板３３１及びカバー３３２を含む。基板３３１に複数の端子３４０が設けられている。カバー３３２には、アコースティックホール３３３がある。例えば、音波１８１ｑは、アコースティックホール３３３を通って、カバー３３２の内部に進入する。例えば、膜部７０ｄが基板３３１上に設けられる。第１検知素子５１及び第２検知素子５２と、処理部６１と、が、配線３３１ａにより電気的に接続される。複数の端子３４０として、第１端子３４１、第２端子３４２、第３端子３４３、第４端子３４４及び第５端子３４５が設けられている。複数の端子３４０の少なくとも一部と、処理部６１と、が、配線３３１ｂにより電気的に接続される。

例えば、第１端子３４１はしきい値設定のために用いられる。例えば、第２端子３４２は電源と電気的に接続される。例えば、第３端子３４３及び第４端子３４４は、それぞれアウトプット端子（Ｏｕｔｐｕｔ＋／Ｏｕｔｐｕｔ−）となる。例えば、第５端子３４５は接地される。

例えば、膜部７０ｄ、第１検知素子５１及び第２検知素子５２と、筐体３３０と、の間に空間が設けられる。例えば、膜部７０ｄ、第１検知素子５１及び第２検知素子５２と、基板３３１と、の間に空間が形成される。例えば、膜部７０ｄ、第１検知素子５１及び第２検知素子５２と、カバー３３２と、の間に空間が形成される。例えば、膜部７０ｄなどが保護される。安定して膜部７０ｄが変形できる。膜部７０ｄ、第１検知素子５１及び第２検知素子５２は、基板３３１とカバー３３２との間に配置される。

（第５の実施形態）
図１４は、第５の実施形態に係るセンサを例示する模式的断面図である。
図１４に示すように、本実施形態に係るセンサ１６１においても、膜部７０ｄ、第１検知素子５１及び第２検知素子５２に加え、筐体３３０（例えば基板３３１及びカバー３３２）が設けられている。この例では、基板３３１にアコースティックホール３３３ａが設けられている。

図１５は、実施形態に係るセンサを例示する模式図である。
図１５は、処理部６１の例を示している。この例では、処理部６１は、増幅回路３５１と、増幅機能付き状態判定回路３５２と、ＡＤコンバータ３５３と、を含む。第１検知素子５１の出力が増幅回路３５１に入力される。増幅回路３５１の出力は、増幅機能付き状態判定回路３５２に入力される。第２検知素子５２の出力が増幅機能付き状態判定回路３５２に入力されている。さらに、増幅機能付き状態判定回路３５２の出力が、ＡＤコンバータ３５３に入力される。ＡＤコンバータ３５３の出力が、出力信号６１ｏとなる。

図１６は、実施形態に係るセンサを例示する模式図である。
図１６において、処理部６１は、増幅回路３５１と、増幅機能付き状態判定回路３５２と、を含む。このセンサは、例えばアナログセンサとして用いられる。

図１７は、実施形態に係るセンサを例示する模式図である。
図１７は、処理部６１の例を示している。処理部６１は、全波整流回路６１ｄと、比較回路６１ａと、出力部６１ｃと、を含む。第１検知素子５１の出力が、全波整流回路６１ｄに入力される。全波整流回路６１は、例えば、ＲＭＳ／ＤＣコンバータである。全波整流回路６１の出力が、比較回路６１ａに入力される。比較回路６１ａの出力が、出力部６１ｃに入力される。第２検知素子５２の出力が、出力部６１ｃに入力される。比較回路６１ａの出力により、出力部６１ｃにおける増幅率が変化する。例えば、出力部６１ｃとして、オペレーショナル・アンプリファイア（ＯＰアンプ）などが用いられる場合、例えば、ＯＰアンプの反転入力端子に接続される抵抗の抵抗値が、比較回路６１ａの出力により変化する。これにより、比較回路６１ａの出力により、増幅率が変化する。

比較回路６１ａへの入力がしきい値よりも低い場合に、出力部６１ｃの増幅率が高い。このとき、出力部６１ｃから、第２検知素子５２から得られる第２信号Ｓｇ２（高い増幅率）が、出力信号６１ｏとして、出力される。一方、比較回路６１ａへの入力がしきい値以上の場合は、出力部６１ｃの増幅率が低い。このとき、出力部６１ｃの出力は、比較回路６１ａへの入力がしきい値よりも低い場合の出力信号よりも小さい。すなわち、出力部６１ｃの出力は、上記の記の出力信号とは異なる。

図１８は、実施形態に係るセンサを例示する模式図である。
図１８に示すように、上記の比較回路６１ａの動作は、例えば、情報処理によって行っても良い。例えば、第１検知素子５１の出力をモニタし、出力をしきい値と比較する。出力がしきい値よりも低い場合は、第２検知素子５２から得られる第２信号Ｓｇ２の増幅率が高く設定される。出力がしきい値以上の場合は、第２検知素子５２から得られる第２信号Ｓｇ２の増幅率が低く設定される。

実施形態は、例えば、以下の構成（例えば特徴）を含む。
（構成１）
支持部と、
前記支持部に支持され変形する膜部と、
前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む第１検知素子と、
前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する、処理部と、
を備え、
前記第１信号が前記第１状態とは異なる第２状態のときの前記処理部の出力は、前記出力信号とは異なる、センサ。
（構成２）
支持部と、
前記支持部に支持され変形する膜部と、
前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に第１中間層と、を含む第１検知素子と、
前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
前記第１検知素子から得られる第１信号が第１状態のときに、前記第２検知素子から得られる第２信号に基づいて検知を行う、処理部と、
を備えたセンサ。
（構成３）
支持部と、
前記支持部に支持され変形する膜部と、
前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む第１検知素子と、
前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する処理部と、
を備えたセンサ。
（構成４）
前記第１状態における前記第１信号の振幅は、前記第２状態における前記第１信号の振幅よりも小さい、構成１〜３のいずれか１つに記載のセンサ。
（構成５）
前記第１状態における前記第１信号の振幅は、しきい値よりも小さく、
前記第２状態における前記第１信号の振幅は、前記しきい値以上である、構成１〜４のいずれか１つに記載のセンサ。
（構成６）
前記処理部は、比較回路と、スイッチ回路と、を含み、
前記比較回路は、前記第１信号と基準値とを比較し、
前記スイッチ回路は、前記比較の出力に基づいて、前記第２検知素子に供給される電流を開閉する、構成１〜５のいずれか１つに記載のセンサ。
（構成７）
前記処理部は、比較回路と、スイッチ回路と、出力部と、を含み、
前記比較回路は、前記第１信号と基準値とを比較し、
前記スイッチ回路は、前記比較の出力に基づいて、前記第２検知素子と前記出力部との間の経路を開閉する、構成１〜５のいずれか１つに記載のセンサ。
（構成８）
前記第１信号は、第１周波数の成分を含み、
前記第２信号は、前記第１周波数よりも高い第２周波数の成分を含む、構成１〜７のいずれか１つに記載のセンサ。
（構成９）
前記第１信号は、前記第１周波数の成分をさらに含む、構成８記載のセンサ。
（構成１０）
前記第２周波数は、前記第１周波数の２０倍以上２０００倍以下である、構成８または９記載のセンサ。
（構成１１）
前記第１周波数は、１００Ｈｚ以上８００Ｈｚ以下であり、
前記第２周波数は、２０ｋＨｚ以上２００ＫＨｚ以下である、構成８〜１０のいずれか１つに記載のセンサ。
（構成１２）
前記第１信号は、前記第１磁性層と前記第２磁性層との間の第１抵抗に対応し、
前記第２信号は、前記第３磁性層と前記第４磁性層との間の第２抵抗に対応する、構成する１〜１１のいずれか１つに記載のセンサ。
（構成１３）
前記第１信号は、前記第１検知素子が受ける磁界の変化に対応する第１成分を含み、
前記第２信号は、前記膜部の変形に対応する第２成分を含む、構成１〜１２のいずれか１つに記載のセンサ。
（構成１４）
前記第２信号は、前記第１成分をさらに含む、構成１３記載のセンサ。
（構成１５）
前記第１磁性層の磁化と前記第２磁性層の磁化との間の角度は、前記磁界の変化に対応して変化し、
前記第３磁性層の磁化と前記第４磁性層の磁化との間の角度は、前記変形に対応して変化する、構成１３または１４に記載のセンサ。
（構成１６）
基板と、
カバーと、
をさらに備え、
前記膜部、前記第１検知素子及び前記第２検知素子は、前記基板と前記カバーとの間に配置された、構成１〜１５のいずれか１つに記載のセンサ。
（構成１７）
前記膜部、前記第１検知素子及び前記第２検知素子の周りに設けられた筐体をさらに備えた構成１〜１５のいずれか１つに記載のセンサ。
（構成１８）
構成１〜１７のいずれか１つに記載のセンサと、
前記センサの出力を送信する通信部と、
を備えたセンサシステム。
（構成１９）
構成１〜１７のいずれか１つに記載のセンサと、
電動機と、
を備え、
前記電動機は、磁石と、部材と、を含み、
前記部材は、前記磁石の変位に基づいて、変位及び回転のいずれかの運動を行い、
前記電動機から生じる磁界と音波とが前記センサに加わる、電導装置。

実施形態によれば、感度を向上できるセンサ、センサシステム及び電動装置が提供される。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、センサに含まれる保持部（支持部）、膜部、検知素子、磁性層、中間層、電極、及び処理部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述したセンサ、センサシステム及び電動装置を基にして、当業者が適宜設計変更して実施し得る全てのセンサ、センサシステム及び電動装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１〜２６…第１〜第１６磁性層、 １１Ｍ〜１８Ｍ…第１〜第８中間層、 ５１〜５８…第１〜第８検知素子、 ５８ａ〜５８ｄ…第１〜第４電極、 ５８ｉ、５８ｊ…第１、第２絶縁層、 ６１…処理部、 ６１Ａｐ…第１差動回路、 ６１ａ…比較回路、 ６１ｂ…スイッチ回路、 ６１ｃ…出力部、 ６１ｄ…全波整流回路、 ６１ｏ…出力信号、 ６１ｐ…第１電流源、 ６１ｐＶ…第１定電圧源、 ６１ｑ…第２電流源、 ６２Ａｐ…第２差動回路、 ６２ｐＶ…第２定電圧源、 ６５…通信部、 ７０ｄ…膜部、 ７０ｈ…空洞、 ７０ｓ…保持部（支持部）、 １１０、１１１、１１２、１１３、１２０、３２０、３２０ａ…センサ、 １５０…センサシステム、 １８０…電導装置、 １８１…電動機、 １８１ａ…磁石、 １８１ｂ…部材、 １８１ｐ…磁界、 １８１ｑ…音波、３３０…筐体、 ３３１…基板、 ３３１ａ、３３１ｂ…配線、 ３３２…カバー、 ３３３、３３３ａ…アコースティックホール、 ３４０…端子、 ３４１〜３４５…第１〜第５端子 ３５１…増幅回路、 ３５２…増幅機能付き状態判定回路、 ３５３…ＡＤコンバータ、 ７１１…絶対値変換回路、 ７１２…２乗除算回路、 ７１３…積分回路、 ７１４…電圧フォロワ回路、 ７１５…電圧フォロワ回路、 ＣＭ１、ＣＭ２…成分、 ＣＴ…導通状態、 ＮＣ…非導通状態、 Ｒｂ１、Ｒｂ２…第１、第２固定抵抗、 ＳＴ１、ＳＴ２…第１、第２状態、 Ｓｇ１、Ｓｇ２…第１、第２信号、 Ｖ_ＲＭＳ…出力電圧、 Ｖｂ…基準値、 Ｖｉｎ…入力電圧、 Ｖｏｐ…電圧、 ｔ…時間

Claims (11)

1. 支持部と、
   前記支持部に支持され変形する膜部と、
   前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む第１検知素子と、
   前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
   前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する、処理部と、
   を備え、
   前記第１信号が前記第１状態とは異なる第２状態のときの前記処理部の出力は、前記出力信号とは異なる、センサ。
2. 支持部と、
   前記支持部に支持され変形する膜部と、
   前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に第１中間層と、を含む第１検知素子と、
   前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
   前記第１検知素子から得られる第１信号が第１状態のときに、前記第２検知素子から得られる第２信号に基づいて検知を行う、処理部と、
   を備えたセンサ。
3. 支持部と、
   前記支持部に支持され変形する膜部と、
   前記支持部に固定され、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１中間層と、を含む第１検知素子と、
   前記膜部に固定され、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２中間層と、を含む第２検知素子と、
   前記第１検知素子から得られる第１信号が第１状態のときに前記第２検知素子から得られる第２信号に基づく出力信号を出力する処理部と、
   を備えたセンサ。
4. 前記第１状態における前記第１信号の振幅は、前記第２状態における前記第１信号の振幅よりも小さい、請求項１〜３のいずれか１つに記載のセンサ。
5. 前記第１状態における前記第１信号の振幅は、しきい値よりも小さく、
   前記第２状態における前記第１信号の振幅は、前記しきい値以上である、請求項１〜４のいずれか１つに記載のセンサ。
6. 前記第１信号は、第１周波数の成分を含み、
   前記第２信号は、前記第１周波数よりも高い第２周波数の成分を含む、請求項１〜５のいずれか１つに記載のセンサ。
7. 前記第１信号は、前記第１磁性層と前記第２磁性層との間の第１抵抗に対応し、
   前記第２信号は、前記第３磁性層と前記第４磁性層との間の第２抵抗に対応する、請求項１〜６のいずれか１つに記載のセンサ。
8. 基板と、
   カバーと、
   をさらに備え、
   前記膜部、前記第１検知素子及び前記第２検知素子は、前記基板と前記カバーとの間に配置された、請求項１〜７のいずれか１つに記載のセンサ。
9. 前記膜部、前記第１検知素子及び前記第２検知素子の周りに設けられた筐体をさらに備えた請求項１〜７のいずれか１つに記載のセンサ。
10. 請求項１〜９のいずれか１つに記載のセンサと、
    前記センサの出力を送信する通信部と、
    を備えたセンサシステム。
11. 請求項１〜９のいずれか１つに記載のセンサと、
    電動機と、
    を備え、
    前記電動機は、磁石と、部材と、を含み、
    前記部材は、前記磁石の変位に基づいて、変位及び回転のいずれかの運動を行い、
    前記電動機から生じる磁界と音波とが前記センサに加わる、電導装置。

Images