JP2017050361A - 導体接続構造及び実装基板 - Google Patents

導体接続構造及び実装基板 Download PDF

Info

Publication number
JP2017050361A
JP2017050361A JP2015171444A JP2015171444A JP2017050361A JP 2017050361 A JP2017050361 A JP 2017050361A JP 2015171444 A JP2015171444 A JP 2015171444A JP 2015171444 A JP2015171444 A JP 2015171444A JP 2017050361 A JP2017050361 A JP 2017050361A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
conductor
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015171444A
Other languages
English (en)
Inventor
大津 茂実
Shigemi Otsu
茂実 大津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2015171444A priority Critical patent/JP2017050361A/ja
Priority to US15/207,676 priority patent/US20170064828A1/en
Publication of JP2017050361A publication Critical patent/JP2017050361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • H05K2201/058Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Abstract

【課題】実装基板の導体と被実装基板の導体を接続する工程と接続部を保護する工程とを同一の工程で行うことができる導体接続構造及び実装基板を提供する。
【解決手段】導体接続構造は、基材21の第1の主面21aに形成されたグランド層23、及び基材21の第2の主面21bに形成された信号線24及び第1のダミーパターン26を有する両面FPC20と、配線パターン12及び第2のダミーパターン14が形成されたPWB基板10と、加熱されることにより、高分子材料31中に分散していたハンダ32が凝集してグランド層23又は信号線24の端部と配線パターン12とを接続するとともに第1のダミーパターン26と第2のダミーパターン14とを接続する異方導電性ペースト30とを備える。
【選択図】図1

Description

本発明は、導体接続構造及び実装基板に関する。
従来、フレキシブルプリント基板(FPC:Flexible Printed Circuits)を液晶パネル等の被実装基板に実装する方法として、異方導電性フィルムを用いた導体接続構造が提案されている(例えば、特許文献1参照)。
この導体接続構造は、被実装基板の配線パターンとFPCの配線パターンとの間に異方導電性フィルムを配置し、熱圧着ヘッドによってFPCを被実装基板側に加圧して異方導電性フィルムに熱圧力を印加することにより、被実装基板側の配線とFPC側の配線とを接続し、接続部の補強のために樹脂をFPCの端部に塗布して構成されている。異方導電性フィルムは、膜の広がり方向には導電性を示さないため、隣り合う配線間の絶縁性は確保される。
一方、高速信号に対応したFPCには、両面にCu箔を張り合わせた両面FPCが用いられ、両面のCu箔のうち片側のCu箔はシールド層として用い、他方のCu箔は信号層として用いられることが多い。シールド層と他方の信号層との間は、スルーホールにメッキを施して結線される(例えば、特許文献2参照)。また、シールド層又は信号線は、一般には、プリント配線板(以下「PWB(Printed Wiring Board)基板」という。)上の導体層とハンダを用いて接続される。
一方、加熱されることにより、高分子材料中に分散していたハンダが凝集して導体間を接続する異方導電性ペーストが提案されている(例えば、特許文献3、4参照)。
特開平6−203642号公報 特開2002−315095号公報 特開2014−056816号公報 特開2014−096362号公報
本発明の目的は、実装基板の導体と被実装基板の導体を接続する工程と接続部を保護する工程とを同一の工程で行うことができる導体接続構造及び実装基板を提供することにある。
[1]第1の主面及び第2の主面を有する絶縁材料から形成された基材、前記第1又は第2の主面に形成された導体層、及び前記第2の主面の角部に形成された第1のダミーの導電層を有する実装基板と、
前記実装基板が実装される面に導体層及び第2のダミーの導電層が形成された被実装基板と、
加熱されることにより、高分子材料中に分散していた導電粒子が凝集して前記実装基板側の導体層の端部と前記被実装側の導体層とを接続するとともに、前記第1のダミーの導電層と前記第2のダミーの導電層とを接続する異方導電性材料と、を備えた導体接続構造。
[2]第1の主面及び第2の主面を有する絶縁材料から形成された基材、前記第1の主面に形成された第1の導体層、前記第2の主面に形成された第2の導体層、及び前記第2の主面の角部に形成された第1のダミーの導電層を有する実装基板と、
前記実装基板が実装される面に第3の導体層及び第2のダミーの導電層が形成された被実装基板と、
加熱されることにより、高分子材料中に分散していた導電粒子が凝集して前記第1又は第2の導体層の端部と前記第3の導体層とを接続するとともに、前記第1のダミーの導電層と前記第2のダミーの導電層とを接続する異方導電性材料とを備え、
前記実装基板は、前記第1の導体層及び第2の導体層の端部のうち前記異方導電性材料による接続を回避する端部については、前記第3の導体層と接続する前記端部よりも前記基材の端面から離れて形成された導体接続構造。
[3]前記実装基板は、前記第3の導体層と接続する端部が前記第3の導体層との間の距離が80μm以下となるように形成され、前記第3の導体層との接続を回避する端部が前記第3の導体層との間の距離が100μm以上となるように形成された前記[2]に記載の導体接続構造。
[4]前記実装基板は、前記基材の厚さが50μm以下の両面フレキシブルプリント基板である前記[1]から[3]のいずれかに記載の導体接続構造。
[5]前記実装基板は、前記第2の主面が前記被実装基板に対向して前記被実装基板に実装されるとき、前記第1の導電層がグランド層であり、前記第2の導電層が複数の配線を含む前記[2]から[4]のいずれかに記載の導体接続構造。
[6]実装される面に第3の導体層が形成された被実装基板に実装される基板であって、
第1の主面及び第2の主面を有する絶縁材料から形成された基材と、
前記第1の主面に形成された第1の導体層と、
前記第2の主面に形成された第2の導体層及び前記第2の主面の角部に形成されたダミーの導体層とを備え、
前記第1の導体層及び第2の導体層の端部のうち前記第3の導電層との接続を回避する端部については、前記第3の導電層と接続する前記端部よりも前記基材の端面から離れて形成された実装基板。
[7]前記第3の導体層と接続する端部は、前記第3の導体層との間の距離が80μm以下となるように形成され、
前記第3の導体層との接続を回避する端部は、前記第3の導体層との間の距離が100μm以上となるように形成された前記[6]に記載の実装基板。
[8]前記第1の導体層及び第2の導電層のうち、一方はグランド層であり、他方は複数の配線を含む前記[6]又は[7]に記載の実装基板。
請求項1に係る発明によれば、実装基板の導体と被実装基板の導体を接続する工程と接続部を保護する工程とを同一の工程で行うことができる。
請求項2、6に係る発明によれば、請求項1に係る発明の効果に加えて、両面に導体が形成された実装基板を被実装基板に実装する際に、実装基板の両導体間をスルーホールを用いて接続する構成と比較して簡素な構造で導体間を接続することができる。
請求項3、7に係る発明によれば、異方導電性材料の量や温度で制御する場合と比較して第3の導電層との接続を回避する端部と第3の導電層と接続する端部の管理が容易になる。
請求項4に係る発明によれば、実装基板として可撓性を有する基板を用いることができる。
請求項5、8に係る発明によれば、高速信号を伝送した際に発生するノイズをグランド層でシールドすることができる。
図1は、本発明の実施の形態に係る導体接続構造の要部を示す平面図である。 図2(a)は、加熱後の状態の図1のA−A線断面図、図2(b)は、加熱前の状態の図1のA−A線断面図である。 図3(a)は、加熱後の状態の図1のB−B線断面図、図3(b)は、加熱前の状態の図1のB−B線断面図である。 図4(a)は、加熱後の状態の図1のB−B線断面図、図4(b)は、加熱前の状態の図1のB−B線断面図である。 図5は、両面FPCの外観を示し、(a)はその平面図、(b)はその背面図である。 図6は、PWB基板の平面図である。 図7は、異方導電性ペーストを加熱する前の導体接続構造の要部を示す平面図である。 図8は、変形例の両面FPCの背面図である。 図9は、変形例のPWB基板の平面図である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調している部分を含んでおり、必ずしも実際の部材のスケールや形状と同一ではない。
図1は、本発明の実施の形態に係る導体接続構造の要部を示す平面図である。図2(a)は、加熱後の状態の図1のA−A線断面図、図2(b)は、加熱前の状態の図1のA−A線断面図である。図3(a)は、加熱後の状態の図1のB−B線断面図、図3(b)は、加熱前の状態の図1のB−B線断面図である。図4(a)は、加熱後の状態の図1のB−B線断面図、図4(b)は、加熱前の状態の図1のB−B線断面図である。図5は、両面FPCの外観を示し、(a)はその平面図、(b)はその背面図である。図6は、PWB基板の平面図である。
本実施の形態に係る導体接続構造は、図1に示すように、PWB基板10と、PWB基板10に実装された両面FPC20と、PWB基板10の後述する導体層と両面FPC20の後述する導体層とを加熱のみでハンダ接続する異方導電性ペースト30とを備える。ここで、PWB基板10は、被実装基板の一例である。両面FPC20は、実装基板の一例である。異方導電性ペースト30は、異方導電性材料の一例である。
(PWB基板の構成)
PWB基板10は、図2〜図4、図6に示すように、ガラスエポキシ樹脂等の絶縁材料から形成された基材11と、基材11の実装される面11aに形成された複数の配線パターン12と、第2のダミーパターン14とを備えたリジッド基板である。ここで、配線パターン12は、第3の導体層の一例である。なお、PWB基板10の代わりにフレキシブルプリント基板を用いてもよい。ここで、第2のダミーパターン14は、第2のダミーの導体層の一例である。
各配線パターン12の端部には、両面FPC2と電気的に接続するためのパッド13a、13bが形成されている。複数のパッド13a、13bうち、図1において下側の端のパッド13bは、他のパッド13aよりも短く形成されている。ここで、パッド13aは、第2の導体層と接続する第3の導体層の端部の一例である。パッド13bは、第2の導体層との接続を回避する第3の導体層の端部の一例である。
(両面FPCの構成)
両面FPC20は、図2〜図5に示すように、第1の主面21a及び第2の主面21bを有するポリイミド等の絶縁材料から形成された基材21と、基材21の第1の主面21a側に接着層22を介して形成されたグランド層23と、基材21の第2の主面21b側に接着層22を介して形成された複数の信号線24と、基材21の第2の主面21bの角部21cに形成された第1のダミーパターン26と、グランド層23及び複数の信号線24を保護する保護層25とを備える。ここで、グランド層23は、第1の導体層の一例である。信号線24は、第2の導体層の一例である。また、第1のダミーパターン26は、第1のダミーの導体層の一例である。また、「第2の主面21aの角部21c」とは、図5(b)に示すように、角を含む20×20mmの矩形領域をいう。ただし、第2の主面21aにダミー以外の導体層が形成されている場合には、その領域を除く。
基材21の厚さは、フレキシブル性を確保するとともに、後述するように導体間の距離を制御することで選択的にハンダ成長部33を形成できるようにするため、50μm以下又は30μm以下が好ましい。
グランド層23は、図1及び図4(a)に示すように、例えば、銅箔等の金属箔から形成され、2つの端部23a、23bを有する。一方の端部23aは、両面FPC20の端面20aまで延在しており、端面20aとの間にギャップを設けていない。他方の端部23bは、両面FPC20の端面20aとの間にギャップg(例えば0.1mm以上)を設けている。ここで、端部23aは、第3の導体層と接続する第1の導体層の端部の一例である。端部23bは、第3の導体層との接続を回避する第1の導体層の端部の一例である。
複数の信号線24及び第1のダミーパターン26は、銅箔等の金属箔から形成されており、複数の信号線24のうち、図1及び図4(b)に示すように、図1において下側の端、図4(b)において上側の端の信号線24の端部24bは、両面FPC20の端面20aとの間にギャップg(例えば0.1mm以上)を設けている。他の信号線24の端部24aは、両面FPC20の端面20aまで延在しており、端面20aとの間にギャップを設けていない。信号線24の幅は、50〜150μmが好ましい。信号線24の端部24aは、第3の導体層と接続する第2の導体層の端部の一例である。信号線24の端部24bは、第3の導体層との接続を回避する第2の導体層の端部の一例である。
また、両面FPC20は、グランド層23と信号線24とを接続するスルーホールを有していないものである。信号線24は、例えば100MHz〜10GHzの高速信号を伝送する。保護層25は、例えばポリイミドフィルム等の絶縁フィルムを用いることができる。
両面FPC20は、例えば、次のように作製される。両面にCu箔が貼り付けられたFLCC基板を準備する。片面のCu箔に対してフォトリソグラフィーでパターニングを行い、複数の信号線24を含む回路及び第1のダミーパターン26を形成するとともに、信号線24の端部24bのハンダ接続を回避させたい領域をエッチングして端面20aとの間にギャップgを設ける。次に、もう一方のCu箔に対してフォトリソグラフィーでパターニングを行い、グランド層23を形成するとともに、端部23bのハンダ接続を回避させたい領域をエッチングして端面20aとの間にギャップgを設ける。最後に熱圧着フイルムで保護層25となるポリイミドフイルムを張り合わせて両面FPC20を作製する。
(異方導電性ペーストの構成)
異方導電性ペースト30は、高分子材料31に融点が例えば185℃以下の低温ハンダ(以下単に「ハンダ」という。)32を分散させたものである。異方導電性ペースト30は、加熱されることにより、高分子材料31中に分散したハンダ32が移動し成長(凝集ともいう。)して近くに導体があると、導体にハンダ成長部33を形成するが、ハンダ32が導体から一定以上の距離にあると、導体にハンダ32が成長しない。したがって、導体間の距離を制御することで、選択的にハンダ成長部33を形成することができる。ここで、ハンダ32は、導電粒子の一例である。
すなわち、異方導電性ペースト30は、PWB基板10上の第3の導体層の端部と両面FPC20上の第1又は第2の導体層の端部との間の距離が第1の値(例えば、80μm又は50μm)以下では、ハンダ32が成長してハンダ成長部33を形成することでハンダ接続することができ、第3の導体層の端部と第1又は第2の導体層の端部との間の距離が第2の値(例えば、100μm又は120μm)以上になると、ハンダ32が成長できずに絶縁される。
具体的には、図2から図4に示すように、異方導電性ペースト30は、PWB基板10側の配線パターン(第3の導体層)12のパッド13aと両面FPC20側のグランド層(第1の導体層)23の端部23a又は信号線(第2の導体層)24の端部24aとを電気的に接続するとともに、第1のダミーの導電層25と第2のダミーの導電層14とを電気的に接続する。
ここで、導体間の「距離」とは、空間距離と沿面距離の和をいう。「空間距離」は、導体間に基板が存在していない場合の直線距離である。「沿面距離」は、導体間に基板が存在している場合の基板の表面に沿った距離である。図2(a)において、両面FPC20のグランド層23の端部23bと両面FPC20の信号線24の端部24aの場合、導体間の距離は、端部23bの端面から両面FPC20の端面20aまでの距離Lと両面FPC20の端面20aの厚さLと信号線24の端部24aから両面FPC20の端面20aまでの距離(図2(a)の場合はゼロ)との合計の長さになる。また、図2(a)において、両面FPC20の信号線24の端部24aとPWB基板10の配線パターン12のパッド13aの場合、導体間の距離は、信号線24の端部24aとパッド13aとの隙間になる。
(PWB基板10への両面FPC20の実装方法)
次に、PWB基板10への両面FPC20の実装方法の一例について図1〜図7を参照して説明する。図7は、異方導電性ペースト30を加熱する前の導体接続構造の要部を示す平面図である。
(加熱前)
PWB基板10上の所望の位置に両面FPC20を配置し、図7に示すように、両面FPC20の端面20aの幅全体に渡って異方導電性ペースト30を塗布する。異方導電性ペースト30を加熱する前は、図1のA−A線断面の箇所は、図2(b)に示すように、ハンダ32が分散した状態であるので、配線パターン12のパッド13aと信号線24の端部24aとは、ハンダ接合されていない。図1のB−B線断面の箇所は、図3(b)に示すように、ハンダ32が分散した状態であるので、配線パターン12のパッド13bとグランド層23の端部23aとは、ハンダ接合されていない。図1のC−C線断面の箇所は、図4(b)に示すように、ハンダ32が分散した状態であるので、第1のダミーパターン26と第2のダミーパターン14とは、ハンダ接合されていない。
(加熱後)
異方導電性ペースト30を加熱すると、図1のA−A線断面の箇所は、図2(a)に示すように、配線パターン12のパッド13aと信号線24の端部24aと間の距離が第1の値以下であるので、ハンダ32が成長してハンダ成長部33が形成されてパッド13aと信号線24の端部24aとがハンダ接合される。図1のB−B線断面の箇所は、図3(a)に示すように、配線パターン12のパッド13bとグランド層23の端部23aとの間の距離が第1の値以下であるので、ハンダ32が成長してハンダ成長部33が形成されてパッド13bと端部23aとがハンダ接合される。図1のC−C線断面の箇所は、図4(a)に示すように、第1のダミーパターン26と第2のダミーパターン14との間の距離が第1の値以下であるので、ハンダ32が成長してハンダ成長部33が形成されて第1のダミーパターン26と第2のダミーパターン14とがハンダ接合される。
一方、図2(a)に示すように、配線パターン12のパッド13aとグランド層23の端部23bとの間の距離は、第2の値以上であるので、ハンダ32は成長せずにパッド13aと端部23bとはハンダ接続されない。また、図3(a)に示すように、配線パターンのパッド13bと信号線24の端部24bとの間の距離は、第2の値以上であるので、ハンダ32は成長せずにパッド13bと信号線24の端部24bとはハンダ接続されない。
[変形例]
図8は、変形例の両面FPCの背面図、変形例のPWB基板の平面図である。本実施の形態では、両面FPC20の第1のダミーパターン26を第2の主面21bの両角部20cに形成したが、この変形例は、それに加えて、第2の主面21bの両側面の近傍に第1のダミーパターン27を形成したものである。
この変形例のPWB基板10にも両面FPC20の両面FPC20に形成された第1のダミーパターン26、27に対応して第2のダミーパターン14、15が形成されている。
PWB基板10上に両面FPC20を実装する場合は、PWB基板10上の所望の位置に両面FPC20を配置し、両面FPC20の端面20aの幅全体及び第2のダミーパターン15に渡って異方導電性ペースト30を連続して塗布する。後は、本実施の形態と同様に異方導電性ペースト30を加熱することにより、パッド13aと信号線24の端部24aとがハンダ接合され、パッド13bと端部23aとがハンダ接合され、第1のダミーパターン26と第2のダミーパターン14とがハンダ接合され、第1のダミーパターン27と第2のダミーパターン15とがハンダ接合される。
以下に、本発明を実施例により具体的に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
本発明の実施例の両面FPC20は、メッキ形成されたシリコンナノハイブリッド基板(荒川化学工業社製)を用いた。この両面FPC20は、厚さ25μmのポミラン(ポリイミドフィルム)からなる基材21の両面21a、21bに厚さ5μmの銅箔を形成したもので、銅箔にはエッチングなどの加工を施し、グランド層23及び信号線24を含む回路を形成した。次に、銅箔の上に厚さ25μmの粘着テープ(デクセリアルズ社製:T4103)を介して厚さ25μmのポリイミドフイルムの保護層25を形成する。基材21の厚さは35μm、両面FPC20の総厚は135μmである。差動インピーダンスを100Ωに制御した回路の信号線24の線幅を55μmに設計したところ、高速伝送性とフレキシブル性を十分に満足するFPCを形成できた。
次に、PWB基板10と両面FPC20を積水化学工業株式会社製の異方導電性ペースト30を接続させたい部分に塗布する。このとき信号線24を形成している領域だけではなく、両面FPC20の両面に塗布する。その後、異方導電性ペースト30を150℃で60秒間加熱することでハンダ接続する。PWB基板10のパッド13a、13bと両面FPC20のグランド層23の端部23a、23b及び信号線24の端部24a、24bとの間の距離が80μm以下ではハンダ32が成長することでハンダ接続でき、距離が100μm以上離れると、ハンダ32が成長できずに絶縁される。その結果、両面FPC20がスルーホールの無いFPCにもかかわらず、その両面をPBW基板10とハンダ接続することができることが分かった。
なお、本発明の実施の形態は、上記各実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲内で種々に変形、実施が可能である。なお、両面FPCはスルーホールを有していてもよい。
また、本発明の要旨を変更しない範囲内で、上記実施の形態の構成要素の一部を省くことが可能であり、上記実施の形態のフローにおいて、ステップの追加、削除、変更、入替え等が可能である。
10…PWB基板、11…基材、11a…実装される面、12…配線パターン、
13a、13b…パッド、14、15…第2のダミーパターン、20…両面FPC、
20a…端面、21…基材、21a…第1の主面、21b…第2の主面、
21c…角部、22…接着層、23…グランド層、23a、23b…端部、
24…信号線、24a、24b…端部、25…保護層、
26、27…第1のダミーパターン、30…異方導電性ペースト、31…高分子材料、
32…ハンダ、33…ハンダ成長部、g…ギャップ、L、L…距離

Claims (8)

  1. 第1の主面及び第2の主面を有する絶縁材料から形成された基材、前記第1又は第2の主面に形成された導体層、及び前記第2の主面の角部に形成された第1のダミーの導電層を有する実装基板と、
    前記実装基板が実装される面に導体層及び第2のダミーの導電層が形成された被実装基板と、
    加熱されることにより、高分子材料中に分散していた導電粒子が凝集して前記実装基板側の導体層の端部と前記被実装側の導体層とを接続するとともに、前記第1のダミーの導電層と前記第2のダミーの導電層とを接続する異方導電性材料と、
    を備えた導体接続構造。
  2. 第1の主面及び第2の主面を有する絶縁材料から形成された基材、前記第1の主面に形成された第1の導体層、前記第2の主面に形成された第2の導体層、及び前記第2の主面の角部に形成された第1のダミーの導電層を有する実装基板と、
    前記実装基板が実装される面に第3の導体層及び第2のダミーの導電層が形成された被実装基板と、
    加熱されることにより、高分子材料中に分散していた導電粒子が凝集して前記第1又は第2の導体層の端部と前記第3の導体層とを接続するとともに、前記第1のダミーの導電層と前記第2のダミーの導電層とを接続する異方導電性材料とを備え、
    前記実装基板は、前記第1の導体層及び第2の導体層の端部のうち前記異方導電性材料による接続を回避する端部については、前記第3の導体層と接続する前記端部よりも前記基材の端面から離れて形成された導体接続構造。
  3. 前記実装基板は、前記第3の導体層と接続する端部が前記第3の導体層との間の距離が80μm以下となるように形成され、前記第3の導体層との接続を回避する端部が前記第3の導体層との間の距離が100μm以上となるように形成された請求項2に記載の導体接続構造。
  4. 前記実装基板は、前記基材の厚さが50μm以下の両面フレキシブルプリント基板である請求項1から3のいずれか1項に記載の導体接続構造。
  5. 前記実装基板は、前記第2の主面が前記被実装基板に対向して前記被実装基板に実装されるとき、前記第1の導電層がグランド層であり、前記第2の導電層が複数の配線を含む請求項2から4のいずれか1項に記載の導体接続構造。
  6. 実装される面に第3の導体層が形成された被実装基板に実装される基板であって、
    第1の主面及び第2の主面を有する絶縁材料から形成された基材と、
    前記第1の主面に形成された第1の導体層と、
    前記第2の主面に形成された第2の導体層及び前記第2の主面の角部に形成されたダミーの導体層とを備え、
    前記第1の導体層及び第2の導体層の端部のうち前記第3の導電層との接続を回避する端部については、前記第3の導電層と接続する前記端部よりも前記基材の端面から離れて形成された実装基板。
  7. 前記第3の導体層と接続する端部は、前記第3の導体層との間の距離が80μm以下となるように形成され、
    前記第3の導体層との接続を回避する端部は、前記第3の導体層との間の距離が100μm以上となるように形成された請求項6に記載の実装基板。
  8. 前記第1の導体層及び第2の導電層のうち、一方はグランド層であり、他方は複数の配線を含む請求項6又は7に記載の実装基板。

JP2015171444A 2015-08-31 2015-08-31 導体接続構造及び実装基板 Pending JP2017050361A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015171444A JP2017050361A (ja) 2015-08-31 2015-08-31 導体接続構造及び実装基板
US15/207,676 US20170064828A1 (en) 2015-08-31 2016-07-12 Conductor connecting structure and mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015171444A JP2017050361A (ja) 2015-08-31 2015-08-31 導体接続構造及び実装基板

Publications (1)

Publication Number Publication Date
JP2017050361A true JP2017050361A (ja) 2017-03-09

Family

ID=58096399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015171444A Pending JP2017050361A (ja) 2015-08-31 2015-08-31 導体接続構造及び実装基板

Country Status (2)

Country Link
US (1) US20170064828A1 (ja)
JP (1) JP2017050361A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050360A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 導体接続構造及び実装基板
JP6513134B2 (ja) * 2017-05-26 2019-05-15 レノボ・シンガポール・プライベート・リミテッド ケーブル接続構造及びケーブル接続方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326426A (ja) * 1993-05-13 1994-11-25 Sony Corp フレキシブル配線基板
JP2002252437A (ja) * 2001-02-26 2002-09-06 Casio Comput Co Ltd フレキシブル配線基板の接合構造
JP2010045330A (ja) * 2008-07-14 2010-02-25 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP2012242432A (ja) * 2011-05-16 2012-12-10 Nlt Technologies Ltd 接続構造及び当該接続構造を備える表示装置
JP2014123640A (ja) * 2012-12-21 2014-07-03 Mitsubishi Electric Corp 電子機器及びフレキシブルプリント回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
JP4251129B2 (ja) * 2004-10-25 2009-04-08 セイコーエプソン株式会社 実装構造体、電気光学装置及び電子機器
KR101415567B1 (ko) * 2007-12-11 2014-07-04 삼성디스플레이 주식회사 가요성 인쇄 회로막 및 이를 포함하는 표시 장치
CN108391366B (zh) * 2012-08-15 2022-12-30 南安市威速电子科技有限公司 一种成像装置
KR20150065946A (ko) * 2013-03-13 2015-06-15 디아이씨 가부시끼가이샤 적층체, 도전성 패턴 및 적층체의 제조 방법
JP2017050360A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 導体接続構造及び実装基板
JP2017212388A (ja) * 2016-05-27 2017-11-30 富士ゼロックス株式会社 配線基板及び接続構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326426A (ja) * 1993-05-13 1994-11-25 Sony Corp フレキシブル配線基板
JP2002252437A (ja) * 2001-02-26 2002-09-06 Casio Comput Co Ltd フレキシブル配線基板の接合構造
JP2010045330A (ja) * 2008-07-14 2010-02-25 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP2012242432A (ja) * 2011-05-16 2012-12-10 Nlt Technologies Ltd 接続構造及び当該接続構造を備える表示装置
JP2014123640A (ja) * 2012-12-21 2014-07-03 Mitsubishi Electric Corp 電子機器及びフレキシブルプリント回路基板

Also Published As

Publication number Publication date
US20170064828A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
TWI615065B (zh) 柔性線路板及其製作方法
US10219367B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
TW200814865A (en) Printed wiring board and connection configuration of the same
TWI778189B (zh) 高頻傳輸用印刷線路板
TW201820617A (zh) 高頻信號傳輸結構及其製作方法
JP2017050360A (ja) 導体接続構造及び実装基板
JP6513134B2 (ja) ケーブル接続構造及びケーブル接続方法
JP2012047823A5 (ja)
US9301386B2 (en) Printed circuit board and method of manufacturing the same
JP4683381B2 (ja) 回路基板
JP5544102B2 (ja) 基板の接続方式および基板の接続方法
CN103338590B (zh) 软性电路板及其制造方法
JP2017050361A (ja) 導体接続構造及び実装基板
JPWO2019146252A1 (ja) 基板接合構造、および基板の接合方法
JP2011054919A (ja) 回路基板
JPWO2019131647A1 (ja) 基板接合構造
JP2011023547A (ja) 回路基板
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
JP6563129B2 (ja) フレキシブルプリント基板
JP6889090B2 (ja) 配線基板
TWI693005B (zh) 複合電路板及其製造方法
JP2008288516A (ja) フレキシブル基板
JP2009010004A (ja) 積層プリント基板とその製造方法
JP2014229865A (ja) プリント配線基板、および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191119