JP2017042001A

JP2017042001A - 電源装置

Info

Publication number: JP2017042001A
Application number: JP2015163465A
Authority: JP
Inventors: 博志大友; Hiroshi Otomo
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2015-08-21
Filing date: 2015-08-21
Publication date: 2017-02-23
Anticipated expiration: 2035-08-21
Also published as: JP6576738B2

Abstract

【課題】負荷電流全域にわたり、回路全体の効率を改善することができる電源装置を提供する。【解決手段】スイッチング回路１３と、トランスＴと、整流回路１７と、平滑回路１９とを備えた電源装置１であって、アノード側がトランスＴの二次側巻線Ｔ２に接続され、逆回復時間によりサージ電圧を吸収するスナバダイオードＤ１＿１，Ｄ１＿２と、スナバダイオードＤ１＿１，Ｄ１＿２のカソード側と、接地電位部との間に設けられたスナバコンデンサＣ１と、スナバコンデンサＣ１と直列に接続され、抵抗成分を含む第１の回路と、第１の回路と並列に接続され、降圧チョッパを行う第２の回路と、第１の回路及び第２の回路を制御する制御部３５とを備え、制御部３５は、トランスＴの二次側を流れる負荷電流と、スナバコンデンサＣ１にかかる電圧とに基づいて、第１の回路及び第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御する。【選択図】図１

Description

本発明は、電源装置に関する。

従来、絶縁型ＤＣＤＣコンバータは、負荷電流が大きくなるとＦＥＴ等のようなスイッチング素子に転流する電流が大きくなることにより、逆回復電流が大きくなり、この逆回復電流に起因してサージ電圧が上昇するため、スナバ回路が設けられているものがある。

絶縁型ＤＣＤＣコンバータのうち、例えば、アクティブスナバ回路を設けたものが提案されている（例えば、特許文献１参照）。ただし、特許文献１に記載の技術は、負荷電流範囲により、最適なＦＥＴのオフタイミングが変動するものである。

また、絶縁型ＤＣＤＣコンバータのうち、例えば、ＲＣＤスナバ回路を設けたものが提案されている（例えば、特許文献２参照）。特許文献２に記載の技術は、抵抗成分により、サージ電圧が吸収されるものである。

このような絶縁型ＤＣＤＣコンバータは車載電源としても使用されている。しかし、車載電源は、負荷電流が従来と比べて非常に大きくなる場合がある。この場合、負荷電流に起因した逆回復電流で発生したサージ電圧を全て効率よく回生するものとして、サージ電圧をコンデンサに蓄えた後、降圧チョッパを使用することにより出力電圧を回生する技術が提案されている。

特許第４９１４５１９号公報特開平８−１９６０８３号公報

しかし、特許文献１に記載の技術は、最適なオフタイミング以外で回路が駆動した場合、ノイズが発生するため、回路全体の効率が低下する恐れがある。

また、特許文献２に記載の技術は、負荷電流が大きくなることによりサージ電圧が上昇し、大きなサージ量を抵抗成分に吸収させた場合、抵抗損失が大きくなる。よって、特許文献２に記載の技術では、負荷電流が大きくなる場合に回路全体の効率が低下する恐れがある。

また、従来の降圧チョッパによる出力電圧を回生する技術は、降圧チョッパを動かす駆動電力が必要である。このため、負荷電流が小さい場合に降圧チョッパを使用することにより出力電圧を回生したとしても、回路全体の効率は低下する恐れがある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、負荷電流全域にわたり、回路全体の効率を改善することができる電源装置を提供することである。

本発明に係る電源装置は、直流を交流に変換するスイッチング回路と、前記スイッチング回路に接続されたトランスと、前記トランスの二次側に設けられ、前記トランスの二次側巻線に生じる電流を整流する整流回路と、前記整流回路により整流された電流を平滑化する平滑回路とを備えた電源装置であって、アノード側が前記トランスの二次側巻線に接続され、逆回復時間によりサージ電圧を吸収するスナバダイオードと、前記スナバダイオードのカソード側と、接地電位部との間に設けられたスナバコンデンサと、前記スナバコンデンサと直列に接続され、抵抗成分を含む第１の回路と、前記第１の回路と並列に接続され、降圧チョッパを行う第２の回路と、前記第１の回路及び前記第２の回路を制御する制御部とを備え、前記制御部は、前記トランスの二次側を流れる負荷電流と、前記スナバコンデンサにかかる電圧とに基づいて、前記第１の回路及び前記第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御することを特徴とする。

本発明に係る電源装置によれば、負荷電流全域にわたり、回路全体の効率を改善することができる。

また、本発明に係る電源装置において、前記平滑回路は、前記トランスのセンタータップ側に接続された平滑用インダクタと、前記平滑用インダクタと、前記整流回路との間に接続された出力コンデンサとを備え、前記第１の回路は、スナバ抵抗と、一方が前記スナバ抵抗と直列に接続され、他方が前記平滑用インダクタと前記出力コンデンサとの間に接続された第１の回生用スイッチング素子とを備え、前記第２の回路は、降圧チョッパインダクタと、一方が前記降圧チョッパインダクタと接続され、他方が前記スナバコンデンサと接続された第２の回生用スイッチング素子と、カソード側が前記降圧チョッパインダクタと前記第２の回生用スイッチング素子との間に接続され、アノード側が前記接地電位部に接続された降圧チョッパダイオードとを備え、前記制御部は、前記負荷電流が第１の閾値電流より低く、前記スナバコンデンサにかかる電圧が第１の閾値電圧より低い場合、前記第１の回生用スイッチング素子及び前記第２の回生用スイッチング素子のそれぞれを非導通状態に制御し、前記負荷電流が前記第１の閾値電流以上であり、前記スナバコンデンサにかかる電圧が前記第１の閾値電圧以上である場合、前記第１の回生用スイッチング素子を導通状態に制御すると共に、前記第２の回生用スイッチング素子を非導通状態に制御し、前記負荷電流が前記第１の閾値電流より大きい第２の閾値電流以上であり、前記スナバコンデンサにかかる電圧が前記第１の閾値電圧より大きい第２の閾値電圧以上である場合、前記第１の回生用スイッチング素子を非導通状態に制御すると共に、前記第２の回生用スイッチング素子を導通状態に制御することが好ましい。

この電源装置によれば、サージ電圧を回生しつつ、回路全体の効率を改善することができる。

また、本発明に係る電源装置において、前記スナバダイオード及び前記スナバコンデンサは、アクティブスナバ回路として機能するものであり、前記スナバダイオード、前記スナバコンデンサ、及び前記スナバ抵抗は、ＲＣＤスナバ回路として機能するものであり、前記降圧チョッパダイオード、前記降圧チョッパインダクタ、及び前記スナバコンデンサは、降圧チョッパスナバ回路として機能するものであることが好ましい。

この電源装置によれば、回路全体における効率を顕著に改善することができる。

本発明によれば、負荷電流に応じて異なるスナバ回路が機能することにより、サージ電圧の発生量に応じたスナバ回路によりサージ電圧を回生させるため、負荷電流全域にわたり、回路全体の効率を改善することができる電源装置を提供することができる。

本実施形態に係る電源装置１の構成例を示す図である。制御部３５の制御例を説明するフローチャートである。第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８を使用しないアクティブスナバによる電流経路の一例を示す図である。ＲＣＤスナバによる電流経路の一例を示す図である。降圧チョッパスナバによる電流経路の一例を示す図である。スナバ回路を含まない従来の回路構成におけるトランスＴの二次側に生じた逆回復電流の電流経路の一例を示す図である。スナバ回路を含まない従来の回路構成におけるトランスＴの二次側に生じたサージ電圧波形の一例を示す図である。

図１は、本実施形態に係る電源装置１の構成例を示す図である。図１に示すように、電源装置１は、直流電源１１、スイッチング回路１３、スイッチング回路１３に接続されたトランスＴ、トランスＴの二次側に設けられた整流回路１７、及び平滑回路１９を備える。また、電源装置１は、スナバダイオードＤ１＿１、スナバダイオードＤ１＿２、スナバコンデンサＣ１、第１の回路、及び第２の回路を備える。また、電源装置１は、トランスＴの二次側を流れる負荷電流を検出する電流検出部３１、スナバコンデンサＣ１にかかる電圧を検出する電圧検出部３３、及び制御部３５を備える。なお、平滑回路１９の出力側には、抵抗Ｒ２が接続されている。

次に、電源装置１について具体的に説明する。直流電源１１は、高電圧の電源であり、例えば、複数のセルが接続された組電池からなり、車両に搭載される。なお、直流電源１１は、一次電池又は二次電池のような安定した直流電圧を供給するものであればよい。

スイッチング回路１３は、直流を交流に変換するものであり、具体的には、複数のスイッチング素子Ｑ１〜Ｑ４からなる。複数のスイッチング素子Ｑ１〜Ｑ４のそれぞれは、例えば、光ＭＯＳＦＥＴからなるフルブリッジ構成のインバータとして機能するものである。スイッチング回路１３は、スイッチング素子Ｑ１，Ｑ４と、スイッチング素子Ｑ２，Ｑ３とが交互にターンオンすることにより、直流電源１１から供給される直流電圧を交流電圧に変換し、トランスＴに供給する。

なお、スイッチング素子Ｑ１と、スイッチング素子Ｑ２とは直列に接続され、スイッチング素子Ｑ３と、スイッチング素子Ｑ４とは直列に接続されているが、直列に接続されたもの同士が同時にターンオンすることがないように、ターンオンのタイミングは調整されている。

なお、複数のスイッチング素子Ｑ１〜Ｑ４のそれぞれには、寄生ダイオード及び寄生容量が含まれる。

トランスＴは、一次側には一次側巻線Ｔ１が巻回され、二次側には二次側巻線Ｔ２が巻回されたものであり、漏れインダクタＬを含むものである。整流回路１７は、トランスＴの二次側巻線Ｔ２に生じる電流を整流するものである。整流回路１７は、例えば、スイッチング素子Ｑ５と、スイッチング素子Ｑ６とからなる。スイッチング素子Ｑ５，Ｑ６のそれぞれは、例えば、光ＭＯＳＦＥＴからなる。スイッチング素子Ｑ５，Ｑ６のそれぞれには、寄生ダイオード及び寄生容量が含まれる。

平滑回路１９は、整流回路１７により整流された電流を平滑化するものであり、平滑用インダクタＬ１及び出力コンデンサＣ２を備える。平滑用インダクタＬ１は、トランスＴのセンタータップ側と接続されたものである。出力コンデンサＣ２は、平滑用インダクタＬ１と、整流回路１７との間に接続されたものであり、平滑回路１９の出力電圧を抵抗Ｒ２に供給するものである。

スナバダイオードＤ１＿１，Ｄ１＿２のそれぞれは、アノード側がトランスＴの二次側巻線Ｔ２に接続され、逆回復時間によりサージ電圧を吸収する。スナバコンデンサＣ１は、スナバダイオードＤ１＿１，Ｄ１＿２のそれぞれのカソード側と、接地電位部との間に設けられ、サージ電圧を蓄積する。

第１の回路は、スナバコンデンサＣ１と直列に接続され、抵抗成分を含むものである。第１の回路は、スナバ抵抗Ｒ１と、第１の回生用スイッチング素子Ｑ７とを備える。第１の回生用スイッチング素子Ｑ７は、一方がスナバ抵抗Ｒ１と直列に接続され、他方が平滑用インダクタＬ１と出力コンデンサＣ２との間に接続されたものである。第１の回生用スイッチング素子Ｑ７は、例えば、光ＭＯＳＦＥＴからなり、寄生ダイオード及び寄生容量が含まれる。

第２の回路は、第１の回路と並列に接続され、降圧チョッパを行うものである。第２の回路は、降圧チョッパインダクタＬ２と、第２の回生用スイッチング素子Ｑ８と、降圧チョッパダイオードＤ２とを備える。第２の回生用スイッチング素子Ｑ８は、一方が降圧チョッパインダクタＬ２と接続され、他方がスナバコンデンサＣ１と接続されたものである。第２の回生用スイッチング素子Ｑ８は、例えば、光ＭＯＳＦＥＴからなり、寄生ダイオード及び寄生容量が含まれる。降圧チョッパダイオードＤ２は、カソード側が降圧チョッパインダクタＬ２と第２の回生用スイッチング素子Ｑ８との間に接続され、アノード側が接地電位部に接続されたものである。

なお、スナバダイオードＤ１＿１及びスナバダイオードＤ１＿２の何れかを特に区別しない場合、スナバダイオードＤ１と称する。また、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８を総称する場合、回生用スイッチング素子Ｑと称する。

制御部３５は、第１の回路及び第２の回路を制御するものであり、例えば、マイコンを主体に構成されるものである。具体的には、制御部３５は、トランスＴの二次側を流れる負荷電流と、スナバコンデンサＣ１にかかる電圧とに基づいて、第１の回路及び第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御するものである。

より具体的には、制御部３５は、負荷電流が第１の閾値電流より低く、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８のそれぞれを非導通状態に制御するものである。

制御部３５は、負荷電流が第１の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を非導通状態に制御するものである。

制御部３５は、負荷電流が第１の閾値電流より大きい第２の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より大きい第２の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を非導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を導通状態に制御するものである。

次に、負荷電流に応じて最適なスナバ回路を動かす制御について図２〜５を用いて具体的に説明する。図２は、制御部３５の制御例を説明するフローチャートである。

（ステップＳ１１）
制御部３５は、負荷電流が第１の閾値電流より低いか否かを判定する。負荷電流が第１の閾値電流より低い場合、ステップＳ１２に進む。一方、負荷電流が第１の閾値電流以上である場合、ステップＳ１４に進む。

（ステップＳ１２）
制御部３５は、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低いか否かを判定する。スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、ステップＳ１３に進む。一方、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、処理を終了する。

（ステップＳ１３）
制御部３５は、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８のそれぞれを非導通状態に制御し、処理を終了する。

ここで、上記で説明したように、負荷電流が第１の閾値電流より低く、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８の両方を非導通状態に制御したときのサージ電圧の回生経路について図３を用いて説明する。

図３は、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８を使用しないアクティブスナバによる電流経路の一例を示す図である。図３に示すように、サージ電圧はスナバダイオードＤ１を経由し、スナバコンデンサＣ１に蓄積される。負荷電流が低い場合、サージ電流を吸収するスナバダイオードＤ１の逆回復時間を使用することにより、スナバコンデンサＣ１に蓄積されたエネルギーを戻すことができる。

つまり、負荷電流が低い場合、サージ電圧を吸収するスナバダイオードＤ１の逆回復時間を使用することにより、サージ電圧をスナバコンデンサＣ１に蓄積してからスナバダイオードＤ１経由で元の電力ラインに戻す。このようにして、サージ電圧は回生される。この場合、スナバとして動かす回路はないため、ドライブ損失等は発生しない。

ただし、スナバダイオードＤ１は、逆回復時間が十分長いものであることが好ましい。このようなものとして、商用周波数を整流する一般整流ダイオードであることが好ましい。一般整流ダイオードは、例えば、５００〜６０００Ｖ及び８００〜５０００Ａの範囲で動作するものである。

（ステップＳ１４）
制御部３５は、負荷電流が第２の閾値電流以上であるか否かを判定する。負荷電流が第２の閾値電流以上である場合、ステップＳ１８に進む。一方、負荷電流が第２の閾値電流より低い場合、ステップＳ１５に進む。

（ステップＳ１５）
制御部３５は、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上であるか否かを判定する。スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、ステップＳ１６に進む。一方、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、処理を終了する。

（ステップＳ１６）
制御部３５は、第１の回生用スイッチング素子Ｑ７を導通状態に制御する。

（ステップＳ１７）
制御部３５は、第２の回生用スイッチング素子Ｑ８を非導通状態に制御し、処理を終了する。

なお、ステップＳ１６の処理及びステップＳ１７の処理のそれぞれは、逐次的に処理されるものであってもよく、並列的に処理されるものであってもよく、処理の順番は特に限定されるものではない。

ここで、上記で説明したように、負荷電流が第２の閾値電流より低く、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を導通状態に制御し、第２の回生用スイッチング素子Ｑ８非導通状態に制御したときのサージ電圧の回生経路について図４を用いて説明する。

図４は、ＲＣＤスナバによる電流経路の一例を示す図である。負荷電流が大きくなると、サージ電圧のエネルギーが大きくなり、スナバダイオードＤ１の逆回復時間中に全てのエネルギーが戻せなくなり、スナバコンデンサＣ１の電圧が上昇し始める。この場合、図４に示すように、第１の回生用スイッチング素子Ｑ７を導通状態に制御する。これにより、スナバコンデンサＣ１に蓄積されたエネルギーは、スナバ抵抗Ｒ１を経由して出力コンデンサＣ２に戻される。このようにして、スナバコンデンサＣ１に蓄積されたエネルギーは、出力コンデンサＣ２に回生される。

つまり、負荷電流が中程度の場合、スナバダイオードＤ１の逆回復時間だけでは、スナバコンデンサＣ１に蓄積されたエネルギーは、戻りきれないため、第１の回生用スイッチング素子Ｑ７を導通状態に制御し、スナバ抵抗Ｒ１経由で出力コンデンサＣ２に回生させる。

（ステップＳ１８）
制御部３５は、スナバコンデンサＣ１にかかる電圧が第２の閾値電圧以上であるか否かを判定する。スナバコンデンサＣ１にかかる電圧が第２の閾値電圧以上である場合、ステップＳ１９に進む。一方、スナバコンデンサＣ１にかかる電圧が第２の閾値電圧より低い場合、処理を終了する。

（ステップＳ１９）
制御部３５は、第１の回生用スイッチング素子Ｑ７を非導通状態に制御する。

（ステップＳ２０）
制御部３５は、第２の回生用スイッチング素子Ｑ８を導通状態に制御し、処理を終了する。

なお、ステップＳ１９の処理及びステップＳ２０の処理のそれぞれは、逐次的に処理されるものであってもよく、並列的に処理されるものであってもよく、処理の順番は特に限定されるものではない。

ここで、上記で説明したように、負荷電流が第２の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第２の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を非導通状態に制御し、第２の回生用スイッチング素子Ｑ８を導通状態に制御したときのサージ電圧の回生経路について図５を用いて説明する。

図５は、降圧チョッパスナバによる電流経路の一例を示す図である。負荷電流がさらに大きくなってくると、サージ電圧もさらに大きくなり、スナバダイオードＤ１の逆回復時間を使用しても、スナバ抵抗Ｒ１を経由した回生動作を行ったとしても、スナバコンデンサＣ１に溜まるエネルギーの方が大きくなり、スナバコンデンサＣ１にかかる電圧は上昇していく。また、この場合、スナバ抵抗Ｒ１を経由した回生動作では、スナバ抵抗Ｒ１による電流損等の損失が大きくなってくる。そこで、第１の回生用スイッチング素子Ｑ７を非導通状態に制御し、第２の回生用スイッチング素子Ｑ８を導通状態に制御することにより、図５に示すように、降圧チョッパを行う第２の回路を経由し、出力コンデンサＣ２にエネルギーを回生させる。

つまり、負荷電流が大きい場合、ＲＣＤスナバで回生すると、スナバ抵抗Ｒ１による損失が無視できなくなるだけでなく、サージ電圧を逃がしきれないと、スナバコンデンサＣ１にかかる電圧が上昇することにより整流回路１７のスイッチング素子Ｑ５，Ｑ６が破壊される。そこで、降圧チョッパを動かすことにより、サージ電圧に起因する電力を回生させる。

ただし、降圧チョッパスナバ回路では、第２の回生用スイッチング素子Ｑ８を駆動させる損失があるだけでなく、降圧チョッパスナバの動作にも効率、すなわち、損失があるため、負荷電流が小さい場合に動かすと、逆に効率が悪化する要因となる。

具体的には、降圧チョッパを動かす場合、第２の回生用スイッチング素子Ｑ８を駆動させるエネルギーが必要になる。そのエネルギーは、一般的には、周波数ｆ、トータルゲートチャージ量Ｑ_ｇ、及びゲート−ソース駆動電圧Ｖ_ｇｓに応じたものとなり、ｆ×Ｑ_ｇ×Ｖ_ｇｓが必要となる。また、上記で説明したように、降圧チョッパ自体にも効率があるため、負荷電流が十分高い場合に降圧チョッパスナバ回路を動かす必要がある。

次に、サージ電圧について従来の回路構成と比較して具体的に説明する。図６は、スナバ回路を含まない従来の回路構成におけるトランスＴの二次側に生じた逆回復電流の電流経路の一例を示す図である。図７は、スナバ回路を含まない従来の回路構成におけるトランスＴの二次側に生じたサージ電圧波形の一例を示す図である。

図６の実線に示すように、トランスＴの一次側に電流が流れ始めたときには、トランスＴの二次側にも電流が流れる。しかし、図６の破線に示すように、逆回復電流が流れる。逆回復電流は急峻変化するため、図７に示すように、電流が流れなくなる。このとき、トランスＴの一次側の漏れインダクタＬは電流を流し続けようとして、電圧を上昇させる。上昇した電圧は、トランスＴの二次側に伝搬するため、トランスＴの二次側ではサージ電圧が生じる。サージ電圧が上がれば、光ＭＯＳＦＥＴ等の回生用スイッチング素子Ｑの耐圧要求は上がる。この結果、耐圧が高い回生用スイッチング素子Ｑが使用される場合、耐圧が高い回生用スイッチング素子Ｑのオン抵抗は高いため、回路全体の効率は悪化する。また、サージ電圧を吸収するためのスナバ回路を設ける場合、スナバ回路の部品定数を大きくする必要があるため、回路全体の効率は悪化する。

一方、本実施形態においては、電源装置１は、負荷電流に応じて異なるスナバ回路が機能することにより、サージ電圧の発生量に応じたスナバ回路によりサージ電圧を回生させるため、負荷電流全域にわたり、回路全体の効率を改善することができる。

具体的には、電源装置１は、負荷電流と、スナバコンデンサＣ１にかかる電圧とに基づいて、第１の回路及び第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御することにより、スナバダイオードＤ１を含む経路、スナバ抵抗Ｒ１を含む経路、及び降圧チョッパインダクタＬ２を含む経路の何れかにサージ電圧の回生経路を変更させている。これにより、電源装置１は、サージ電圧の発生量に応じたスナバ回路によりサージ電圧を回生させている。

より具体的には、電源装置１は、負荷電流が第１の閾値電流より低く、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８のそれぞれを非導通状態に制御することにより、サージ電圧の回生経路をスナバダイオードＤ１にさせている。これにより、電源装置１は、スナバダイオードＤ１の逆回復時間を使用することができるため、スナバコンデンサＣ１に蓄積されたエネルギーを戻すことができる。

また、電源装置１は、負荷電流が第１の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を非導通状態に制御することにより、サージ電圧の回生経路を第１の回路にさせている。これにより、電源装置１は、スナバ抵抗Ｒ１を経由して、スナバコンデンサＣ１に蓄積されたエネルギーを出力コンデンサＣ２に回生させることができる。

また、電源装置１は、負荷電流が第２の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第２の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を非導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を導通状態に制御することにより、サージ電圧の回生経路を第２の回路にさせている。これにより、電源装置１は、第２の回路により降圧チョッパを行わせ、スナバコンデンサＣ１に蓄積されたエネルギーを出力コンデンサＣ２に回生させることができる。

したがって、電源装置１は、負荷電流が上昇するにつれ、サージ電圧も上昇するものの、サージ電圧の発生量に応じて、スナバコンデンサＣ１に蓄積されたエネルギーの回生経路を選択しているため、サージ電圧を回生しつつ、回路全体の効率を改善することができる。

換言すれば、スナバダイオードＤ１及びスナバコンデンサＣ１は、アクティブスナバ回路として機能するものであるため、負荷電流が低い場合、逆回復時間を使用してスナバコンデンサＣ１に蓄積されたエネルギーを戻すことができる。

また、スナバダイオードＤ１、スナバコンデンサＣ１、及びスナバ抵抗Ｒ１は、ＲＣＤスナバ回路として機能するものであるため、負荷電流が増加し、スナバコンデンサＣ１の電圧が上昇した場合、スナバ抵抗Ｒ１を経由して、スナバコンデンサＣ１に蓄積されたエネルギーを出力コンデンサＣ２に回生させることができる。

また、降圧チョッパダイオードＤ２、降圧チョッパインダクタＬ２、及びスナバコンデンサＣ１は、降圧チョッパスナバ回路として機能するものであるため、負荷電流がさらに増加した場合、第２の回路により降圧チョッパを行わせ、スナバコンデンサＣ１に蓄積されたエネルギーを出力コンデンサＣ２に回生させることができる。

したがって、電源装置１は、負荷電流の大きさに応じて、最適なスナバ回路を動かすことができる。アクティブスナバ回路、ＲＣＤスナバ回路、及び降圧チョッパスナバ回路のそれぞれは、負荷電流範囲によって、効率よく動く範囲が異なる。電源装置１は、負荷電流と、スナバコンデンサＣ１にかかる電圧とに基づいて、第１の回路及び第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御することにより、アクティブスナバ回路、ＲＣＤスナバ回路、及び降圧チョッパスナバ回路の何れかを動かすことができる。

以上のことから、電源装置１は、全ての負荷電流範囲において、最適なスナバ回路を動かすことができるため、回路全体における効率を顕著に改善することができる。

以上、本実施形態に係る電源装置１は、直流を交流に変換するスイッチング回路１３と、スイッチング回路１３に接続されたトランスＴと、トランスＴの二次側に設けられ、トランスＴの二次側巻線Ｔ２に生じる電流を整流する整流回路１７と、整流回路１７により整流された電流を平滑化する平滑回路１９とを備えた電源装置１であって、アノード側がトランスＴの二次側巻線Ｔ２に接続され、逆回復時間によりサージ電圧を吸収するスナバダイオードＤ１と、スナバダイオードＤ１のカソード側と、接地電位部との間に設けられたスナバコンデンサＣ１と、スナバコンデンサＣ１と直列に接続され、抵抗成分を含む第１の回路と、第１の回路と並列に接続され、降圧チョッパを行う第２の回路と、第１の回路及び第２の回路を制御する制御部３５とを備え、制御部３５は、トランスＴの二次側を流れる負荷電流と、スナバコンデンサＣ１にかかる電圧とに基づいて、第１の回路及び第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御するものである。

このような構成により、電源装置１は、負荷電流全域にわたり、回路全体の効率を改善することができる。

また、本実施形態に係る電源装置１において、平滑回路１９は、トランスＴのセンタータップ側と接続された平滑用インダクタＬ１と、平滑用インダクタＬ１と、整流回路１７との間に接続された出力コンデンサＣ２とを備え、第１の回路は、スナバ抵抗Ｒ１と、一方がスナバ抵抗Ｒ１と直列に接続され、他方が平滑用インダクタＬ１と出力コンデンサＣ２との間に接続された第１の回生用スイッチング素子Ｑ７とを備え、第２の回路は、降圧チョッパインダクタＬ２と、一方が降圧チョッパインダクタＬ２と接続され、他方がスナバコンデンサＣ１と接続された第２の回生用スイッチング素子Ｑ８と、カソード側が降圧チョッパインダクタＬ２と第２の回生用スイッチング素子Ｑ８との間に接続され、アノード側が接地電位部に接続された降圧チョッパダイオードＤ２とを備え、制御部３５は、負荷電流が第１の閾値電流より低く、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より低い場合、第１の回生用スイッチング素子Ｑ７及び第２の回生用スイッチング素子Ｑ８のそれぞれを非導通状態に制御し、負荷電流が第１の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を非導通状態に制御し、負荷電流が第１の閾値電流より大きい第２の閾値電流以上であり、スナバコンデンサＣ１にかかる電圧が第１の閾値電圧より大きい第２の閾値電圧以上である場合、第１の回生用スイッチング素子Ｑ７を非導通状態に制御すると共に、第２の回生用スイッチング素子Ｑ８を導通状態に制御するものである。

このような構成により、電源装置１は、サージ電圧を回生しつつ、回路全体の効率を改善することができる。

また、本実施形態に係る電源装置１において、スナバダイオードＤ１及びスナバコンデンサＣ１は、アクティブスナバ回路として機能するものであり、スナバダイオードＤ１、スナバコンデンサＣ１、及びスナバ抵抗Ｒ１は、ＲＣＤスナバ回路として機能するものであり、降圧チョッパダイオードＤ２、降圧チョッパインダクタＬ２、及びスナバコンデンサＣ１は、降圧チョッパスナバ回路として機能するものである。

このような構成により、電源装置１は、回路全体における効率を顕著に改善することができる。

以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよい。

例えば、本実施形態においてスイッチング回路１３は、４つのスイッチング素子Ｑ１〜Ｑ４からなるフルブリッジインバータであったが、これに限らず、インバータの機能を実現する回路構成であればよい。

また、本実施形態において回生用スイッチング素子Ｑは、光ＭＯＳＦＥＴからなる一例について説明したが、これに限らず、ＩＧＢＴ等のように導通状態と、非導通状態とを実現する回路構成であればよい。

１：電源装置
１１：直流電源
１３：スイッチング回路
１７：整流回路
１９：平滑回路
３１：電流検出部
３３：電圧検出部
３５：制御部

Claims

直流を交流に変換するスイッチング回路と、
前記スイッチング回路に接続されたトランスと、
前記トランスの二次側に設けられ、前記トランスの二次側巻線に生じる電流を整流する整流回路と、
前記整流回路により整流された電流を平滑化する平滑回路と
を備えた電源装置であって、
アノード側が前記トランスの二次側巻線に接続され、逆回復時間によりサージ電圧を吸収するスナバダイオードと、
前記スナバダイオードのカソード側と、接地電位部との間に設けられたスナバコンデンサと、
前記スナバコンデンサと直列に接続され、抵抗成分を含む第１の回路と、
前記第１の回路と並列に接続され、降圧チョッパを行う第２の回路と、
前記第１の回路及び前記第２の回路を制御する制御部と
を備え、
前記制御部は、
前記トランスの二次側を流れる負荷電流と、前記スナバコンデンサにかかる電圧とに基づいて、前記第１の回路及び前記第２の回路のそれぞれを導通状態及び非導通状態の何れかに制御する
ことを特徴とする電源装置。
前記平滑回路は、
前記トランスのセンタータップ側と接続された平滑用インダクタと、
前記平滑用インダクタと、前記整流回路との間に接続された出力コンデンサと
を備え、
前記第１の回路は、
スナバ抵抗と、
一方が前記スナバ抵抗と直列に接続され、他方が前記平滑用インダクタと前記出力コンデンサとの間に接続された第１の回生用スイッチング素子と
を備え、
前記第２の回路は、
降圧チョッパインダクタと、
一方が前記降圧チョッパインダクタと接続され、他方が前記スナバコンデンサと接続された第２の回生用スイッチング素子と、
カソード側が前記降圧チョッパインダクタと前記第２の回生用スイッチング素子との間に接続され、アノード側が前記接地電位部に接続された降圧チョッパダイオードと
を備え、
前記制御部は、
前記負荷電流が第１の閾値電流より低く、前記スナバコンデンサにかかる電圧が第１の閾値電圧より低い場合、前記第１の回生用スイッチング素子及び前記第２の回生用スイッチング素子のそれぞれを非導通状態に制御し、
前記負荷電流が前記第１の閾値電流以上であり、前記スナバコンデンサにかかる電圧が前記第１の閾値電圧以上である場合、前記第１の回生用スイッチング素子を導通状態に制御すると共に、前記第２の回生用スイッチング素子を非導通状態に制御し、
前記負荷電流が前記第１の閾値電流より大きい第２の閾値電流以上であり、前記スナバコンデンサにかかる電圧が前記第１の閾値電圧より大きい第２の閾値電圧以上である場合、前記第１の回生用スイッチング素子を非導通状態に制御すると共に、前記第２の回生用スイッチング素子を導通状態に制御する
ことを特徴とする請求項１に記載の電源装置。
前記スナバダイオード及び前記スナバコンデンサは、アクティブスナバ回路として機能するものであり、
前記スナバダイオード、前記スナバコンデンサ、及び前記スナバ抵抗は、ＲＣＤスナバ回路として機能するものであり、
前記降圧チョッパダイオード、前記降圧チョッパインダクタ、及び前記スナバコンデンサは、降圧チョッパスナバ回路として機能するものである
ことを特徴とする請求項２に記載の電源装置。