JP2017037920A - セルライブラリ及び設計用データ - Google Patents

Abstract

【課題】高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にもセルデータのデータ量を大幅に増大させることなく電源補強処理の効率化する。
【解決手段】コンピュータ装置に読み込み可能なセルライブラリは、高電位電源幹線（２ｍ）に接続し相互に離間し且つ平行に配置される複数の高電位電源配線（２ｓ）と、低電位電源幹線（１ｍ）に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線（１ｓ）と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路（５）とを有する半導体装置の設計に用いる複数個のセルのデータに、１本の低電位電源配線を挟んでその両隣の高電位電源配線、又は１本の高電位電源配線を挟んでその両隣の低電位電源配線を接続する導電経路を規定するための電源補強セル（３Ａ，３Ｂ）のセルデータを含む。
【選択図】図１

Description

本発明は、半導体装置の設計に用いる複数個のセルデータが用意された、コンピュータ装置に読み込み可能なセルライブラリ、及び半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データに関し、例えば電源補強のための設計容易化に適用して有効な技術に関する。

半導体集積回路の設計容易化技術として、予め設計され且つ検証された複数の機能セルのライブラリを用いて所望の論理機能を満足する半導体集積回路を実現する設計手法があり、例えばスタンダードセル方式と称される手法がある。セルは通常、単純な論理ゲートやフリップフロップなどの論理機能を有し、幾何学的には高さ一定、幅が可変の形状を持っていることが多い。セルの配置に先立ってフロアプランに従って電源幹線が配置され、その後に、セルが配置される。それによって、例えば高電位電源配線と低電位電源配線との間の領域に種々の機能回路が配置される。各高電位電源配線と低電位電源配線には予め配置された電源幹線に接続される。機能回路には高電位電源配線及び低電位電源配線を用いて動作電源が供給され、機能回路は列間又は行間で所要の論理機能を実現するための信号配線によって所望に接続される。このような自動配置配線結果に対して必要な論理シミュレーションや回路シミュレーションが行われてそのシステムとしての機能や特性に対する評価が行われる。必要な機能や特性が満足されていない場合には、部分的に修正し、それで不十分な場合には配置配線が最初からやり直しされる。

電源幹線から各高電位電源配線と低電位電源配線への動作電源の供給に関しては、機能回路の消費電力などに応じて電源幹線をどの位置で各高電位電源配線と低電位電源配線に接続するかが予め決定されていることもある。電源検証において不所望な電源ドロップなどを生ずる場合には、再度自動配置配線を行って対処することも可能であるが、レイアウトを変更することなく、手作業又は別のツールを用いた電源補強処理を追加して対処することができる。

特許文献１にはクロックバッファに対する電源補強処理について記載がある。例えば、設計者が利用可能なクロックバッファのような機能回路として補強電源配線及び補強接地配線を有する機能回路を予め用意しておき、シミュレーション結果から消費電力の多い回路部分に使われる機能回路を選んで、上記補強電源配線及び補強接地配線を有する機能回路に置き換える、という技術が記載される。上記補強電源配線は隣の列の高電位電源配線から電流を引き込み、補強接地配線は隣の列の低電位電源配線に電流を流すようになる。これによって追加の作業工数を減らすことができる。

特開平９−１９９６００号公報

本発明者は自動配置配線後にレイアウトを変更せずに電源補強処理を効率的に行うことについて検討した。

これによれば、特許文献１のようにクロックバッファ等の機能回路に、その機能回路の一種として補強電源配線及び補強接地配線を有する機能回路を追加する場合には、機能回路の種類毎に電源系を補強可能な機能回路を追加しなければならず、スタンダードセルのような機能回路の種類が増大し、セルライブラリのような設計用データのデータ量が多くなり過ぎるという問題がある。また、特許文献１に記載の電源系を補強可能な機能回路は前後の機能回路列の電源配線や接地配線に接続可能にされるものであり、補強電源配線は隣の列の高電位電源配線から電流を引き込み、補強接地配線は隣の列の低電位電源配線に電流を流すようになる。これは、機能回路列毎に当該列の上辺に沿って高電位電源配線が配置され、下辺に沿って接地配線のような低電位電源配線が配置される、電源経路を採用するレイアウトを前提とするものである。したがって、高電位電源配線と低電位電源配線が交互に平行に配置され、隣接する機能回路列間で高電位電源側と低電位電源側が入れ替わるレイアウトには特許文献１の技術を適用することができない。隣の機能回路列を跨いでその隣の回路列の高電位電源配線や低電位電源配線に接続しなければならないので、特許文献１に記載されるような補強電源配線及び補強接地配線を有する機能回路を予め用意しても、必要に応じて機能回路を電源補強用の機能回路に入れ替えるだけでは電源補強の処理が完了せず、新たに補強電源配線及び補強接地配線を拡張する処理を付加しなければならなくなる。

本発明の目的は、高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にも電源補強処理の効率化に資することができると共に、セルデータのデータ量を大幅に増大させずに済む、電源補強のためのセルライブラリ若しくは設計用データを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。尚、本項において括弧内に記載した図面内参照符号などは理解を容易化するための一例である。

〔１〕＜電源補強セルを有するセルライブラリ＞
コンピュータ装置に読み込み可能なセルライブラリ（５０）は、高電位電源幹線（２ｍ）に接続し相互に離間し且つ平行に配置される複数の高電位電源配線（２ｓ）と、低電位電源幹線（１ｍ）に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線（１ｓ）と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路（５）とを、半導体基板に有する半導体装置の設計に用いる複数個のセル（４，３Ａ，３Ｂ，…）のセルデータが用意されている。このセルライブラリは、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル（３Ａ，３Ｂ，３Ａ＿１，３Ｂ＿１，３Ａ＿２，３Ｂ＿２，３Ａ＿３，３Ｂ＿３）のセルデータ（５６，５７）を含む。

これによれば、電源補強セルは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによってセルライブラリのデータ容量が著しく増大することはない。更に、電源補強セルは、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するから、高電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対する電源補強に適用することができる。機能回路の消費電力を予め見積もることにより最初から自動配置配線で電源補強セルを適位置に配置しても良いし、自動配置配線結果に対する電圧ドロップなどの評価に基づいて所要位置に電源補強セルを追加配置するようにしてもよい。

〔２〕＜２倍の高さを有する電源補強セル＞
項１において、前記電源補強セル（３Ａ，３Ｂ，３Ａ＿１，３Ｂ＿１）は、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の２倍に相当する高さと所要の幅を有する。

これによれば、電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対して、電源補強セルを挿入すれば、隣の機能回路列を跨いで高電位電源又は低電位電源を取り込むことができる。

〔３〕＜ウェルへの給電用領域に至る電源補強セル＞
項２において、前記電源補強セル（３Ａ（３Ｂ））は、第１導電型の第１ウェル（１０（１１））に設けられる第１給電用領域（２０（２１））と、前記第１給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線（１ｓ（２ｓ））に接続してその上層配線層に至る第１ビア（３０ａ，３０ｂ（３１ａ，３１ｂ））と、前記第１ウェルの隣の第２導電型のウェルを挟んで形成された第１導電型の第２ウェル（１０（１１））に設けられる第２給電用領域（２０（２１））と、前記第２給電用領域から別の前記一方の極性の電源配線（１ｓ（２ｓ））に接続してその上層配線層に至る第２ビア（３０ａ，３０ｂ（３１ａ，３１ｂ））と、前記第１ビアと前記第２ビアを接続する前記一方の極性の電源補強配線（１ｆ（２ｆ））と、を規定する。

これによれば、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。

〔４〕＜高電位電源用の電源補強セル＞
項３において、前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、前記一方の極性の電源配線は高電位電源配線である（図９、図１０）。

これによれば、高電位電源の補強に好適である。

〔５〕＜低電位電源用の電源補強セル＞
項３において、前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、前記一方の極性の電源配線は低電位電源配線である（図７、図８）。

これによれば、低電位電源の補強に好適である。

〔６〕＜ウェルへの給電用領域を持たない電源補強セル＞
項２において、前記電源補強セル（３Ａ＿１（３Ｂ＿１））は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線（１ｓ（２ｓ））に接続してその上層配線層に至る第１ビア（３０ｂ（３１ｂ））と、前記第１ビアが接続する電源配線と同じ極性の隣の電源配線に接続してその上層配線層に至る第２ビア（３０ｂ（３１ｂ））と、前記第１ビアと前記第２ビアを接続する前記一方の極性の電源補強配線（１ｆ（２ｆ））と、を規定する。

これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。

〔７〕＜高電位電源用の電源補強セル＞
項６において、前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、前記一方の極性の電源配線は高電位電源配線である（図１３）。

これによれば、高電位電源の補強に好適である。

〔８〕＜低電位電源用の電源補強セル＞
項６において、前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、前記一方の極性の電源配線は低電位電源配線である（図１２）。

これによれば、低電位電源の補強に好適である。

〔９〕＜１倍の高さを有する電源補強セル＞
項１において、前記電源補強セル（３Ａ＿２，３Ｂ＿２，３Ａ＿３，３Ｂ＿３）は、平面視で、隣接する前記高電位電源配線（２ｓ）と前記低電位電源配線（１ｓ）との間の距離に相当する高さと所要の幅を有し、２個を１組として線対象に配置することによって、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定する（図１４、図１６）。

これによれば、セルライブラリが持つ電源補強セルのセルデータ量を項２に比べて半減して、項２と同様の作用効果を得ることができる。

〔１０〕＜ウェルへの給電用領域に至る電源補強セル＞
項９において、前記電源補強セル（３Ａ＿２（３Ｂ＿２））は、第１導電型の第１ウェル（１０（１１））に設けられる第１給電用領域（２０（２１））と、前記第１給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線（１ｓ（２ｓ））に接続してその上層配線層に至る第１ビア（３０ａ，３０ｂ（３１ａ，３１ｂ））と、前記第１ビアに接続する前記一方の極性の電源補強配線（１ｆｈ（２ｆｈ））と、を規定する。

これによれば、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。

〔１１〕＜高電位電源用の電源補強セル＞
項１０において、前記第１導電型はＮ型であり、前記一方の極性の電源配線は高電位電源配線である（図１６、図１７）。

これによれば、高電位電源の補強に好適である。

〔１２〕＜低電位電源用の電源補強セル＞
項１０において、前記第１導電型はＰ型であり、前記一方の極性の電源配線は低電位電源配線である（図１４、図１５）。

これによれば、低電位電源の補強に好適である。

〔１３〕＜ウェルへの給電用領域を持たない電源補強セル＞
項９において、前記電源補強セル（３Ａ＿３（３Ｂ＿３））は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線（１ｓ（２ｓ））に接続してその上層配線層に至る第１ビア（３０ｂ（３１ｂ））と、前記第１ビアに接続する前記一方の極性の電源補強配線（１ｆｈ（２ｆｈ））と、を規定する。

これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。

〔１４〕＜高電位電源用の電源補強セル＞
項１３において、前記第１導電型はＮ型であり、前記一方の極性の電源配線は高電位電源配線である（図１９）。

これによれば、高電位電源の補強に好適である。

〔１５〕＜低電位電源用の電源補強セル＞
項１３において、前記第１導電型はＰ型であり、前記一方の極性の電源配線は低電位電源配線である（図１８）。

これによれば、低電位電源の補強に好適である。

〔１６〕＜高さが２倍の電源補強セルのセルデータを含む設計用データ＞
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線（２ｍ）に接続し相互に離間し且つ平行に配置される複数の高電位電源配線（２ｓ）と、低電位電源幹線（１ｍ）に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線（１ｓ）と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路（５）とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線（２ｓ）と前記低電位電源配線（１ｓ）との間の距離の２倍に相当する高さと所要の幅を有し、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル（３Ａ，３Ｂ，３Ａ＿１，３Ｂ＿１）のセルデータ（５６，５７）を含む。

これによれば、電源補強セルは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによって設計用データのデータ容量が著しく増大することはない。更に、電源補強セルは、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するから、高電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対する電源補強に適用することができる。更に、電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対して、電源補強セルを挿入すれば、隣の機能回路列を跨いで高電位電源又は低電位電源を取り込むことができる。

〔１７〕＜高さが１倍の電源補強セルのセルデータを含む設計用データ＞
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線（２ｍ）に接続し相互に離間し且つ平行に配置される複数の高電位電源配線（２ｓ）と、低電位電源幹線（１ｍ）に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線（１ｓ）と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路（５）とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、２個を１組として線対象に配置することによって、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル（３Ａ＿２，３Ｂ＿２，３Ａ＿３，３Ｂ＿３）のセルデータ（５６，５７）を含む。

これによれば、設計用データが持つ電源補強セルのセルデータ量を項１６に比べて半減して、項１６と同様の作用効果を得ることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にも、セルデータのデータ量を大幅に増大させることなく、電源補強処理の効率化に資することができる。

図１は本発明に係る設計用データで提供される電源補強セルの意義を概略的に例示した説明図である。 図２はセルライブラリの一例を示す説明図である。 図３はセルデータのデータ構造を例示する説明図である。 図４は工程Ｐ１，Ｐ２，Ｐ３を用いる場合の電源強化方法を例示するフローチャートである。 図５は電源補強セルを用いない比較例に係る電源補強方法を例示するフローチャートである。 図６は電源補強セルを用いない更に別の比較例に係る電源補強方法を例示するフローチャートである。 図７は高さ２Ｌを備えたグランド電圧ＧＮＤ用の電源補強セルの平面構成を例示する平面図である。 図８は図７の電源補強セルに沿った縦断面構造を例示する断面図である。 図９は高さ２Ｌを備えた電源電圧ＶＤＤ用の電源補強セルの平面構成を例示する平面図である。 図１０は図９の電源補強セルに沿った縦断面構造を例示する断面図である。 図１１は図７及び図９に示した電源補強セルの配置例を示す平面図である。 図１２は高さ２Ｌでウェル給電の無いグランド電圧ＧＮＤ用の電源補強セルの縦断面構成を例示する断面図である。 図１３は高さ２Ｌでウェル給電の無い電源電圧ＶＤＤ用の電源補強セルの縦断面構成を例示する断面図である。 図１４はウェル給電付きで高さがＬに規定されたグランド電圧ＧＮＤ用の電源補強セルの縦断面構造を例示する断面図である。 図１５は図１４の電源補強セルを背中合わせで２個配置して図８の電源補強セルと同一にした縦断面構造を例示する断面図である。 図１６はウェル給電付きで高さがＬに規定された電源電圧ＶＤＤ用の電源補強セルの縦断面構造を例示する断面図である。 図１７は図１６の電源補強セルを背中合わせで２個配置して図１０の電源補強セルと同一にした縦断面構造を例示する断面図である。 図１８はウェル給電無しで高さがＬにされたグランド電圧ＧＮＤ用の電源補強セルの縦断面構成を例示する断面図である。 図１９はウェル給電無しで高さがＬにされた電源電圧ＶＤＤ用の電源補強セルの縦断面構成を例示する断面図である。 図２０は自動配置配線によって機能セルを配置した状態を例示する平面図である。 図２１は図２０の自動配置配線の結果に従って部分的に消費電力の大きな回路部分に電源補強を行おうとする場合の電源補強セルの配置例を示す平面図である。

＜自動配置配線に用いる電源補強セル＞
図１には本発明に係る設計用データで提供される電源補強セルの意義が概略的に例示される。ここでは平面的なパターンによって半導体集積回路の設計工程Ｐ１乃至Ｐ５を示している。

Ｐ１は設計対象とされる半導体集積回路のフロアプランとそれに従った電源幹線の設計工程を模式的に表している。１ｍはグランド電圧（ＧＮＤ）のような低電位電源の供給に用いる低電位電源幹線（単にグランド幹線とも称する）、２ｍは電源電圧（ＶＤＤ）のような高電位電源の供給に用いる高電位電源幹線（単に電源幹線とも称する）を示す。平面視でそれらに交差する方向には、電源幹線２ｍに接続し相互に離間し且つ平行に配置される複数の高電位電源配線（単に電源配線とも称する）２ｓと、グランド幹線１ｍに接続し電源配線２ｓと交互に且つ平行に配置される複数の低電位電源配線（単にグランド配線とも称する）１ｓが配置されることになる。特に制限されないが、電源幹線２ｍ及びグランド幹線１ｍは第２層目アルミニウム配線層に配置され、電源配線２ｓ及びグランド配線１ｓは第１層目アルミニウム配線層に配置される。

Ｐ２は自動配置配線工程を模式的に示している。５は電源配線２ｓとグランド配線１ｓとの間の領域に形成される機能回路である。自動配置配線に用いるセルライブラリには、予め設計され且つ検証された複数のセルとして、単純な論理ゲートやフリップフロップなどの論理機能を有し、幾何学的には高さ一定、幅が可変の形状を持った設計用データとしてのセルデータが登録されている。自動配置配線では、フロアプランに従って、セルライブラリを自動配置配線ツールに読み込んで所望の論理機能を満足するようにセルの配置と配線が行われる。自動配置配線ツールとは自動配置配線プログラムを実行するコンピュータ装置である。４は機能セルをそのセル枠によって示している。自動配置配線によって、例えば電源配線２ｓとグランド配線１ｓとの間の領域に種々の機能回路５が配置されることになる。夫々の電源配線２ｓには電源幹線１ｍが接続され、夫々のグランド配線１ｓにはグランド幹線１ｍが接続される。機能回路５には電源配線２ｓ及びグランド配線１ｓを用いて動作電源が供給され、多数敷き詰められた機能回路５は列間又は行間で所要の論理機能を実現するための信号配線（図示を省略）によって所望に接続される。機能回路が敷き詰められた領域は例えば論理回路領域とされ、機能回路５などが配置されずに空いている領域にはウェルなど形成する埋め込み領域６とされる。

Ｐ４はＰ２の自動配置配線の後に埋め込み領域６を形成するセル埋め込み工程を意味する。セル埋め込み工程は自動配置配線の一環として行われる。一環として行うとは、その自動配置配線ツールと同じ自動配置配線ツールを用いて行うという意味である。

自動配置配線結果に対して必要な論理シミュレーションや回路シミュレーションが行われてシステム全体としての機能や特性に対する評価が行われる。電源電圧ドロップ及びグランド電圧の浮きなどを生じて電源系の要求仕様が満足されない場合には電源補強処理が行われる。

Ｐ５では手作業又は別の設計ツールを使って電源補強のための配線として補強電源配線２ｆや補強グランド配線１ｆを適所に配置して電源補強処理を行う。特に制限されないが、補強電源配線２ｆ及び補強グランド配線１ｆは第２層目アルミニウム配線層に配置される。補強グランド配線１ｓは電源配線２ｓを挟んで両側に位置するグランド配線１ｓを接続して、一方のグランド配線１ｓから補強グランド配線１ｆを介して他方のグランド配線１ｓへ電流を引き抜くことにより、当該一方のグランド配線１ｓの電流引き抜き能力を向上させる。これによって当該一方のグランド配線１ｓにおけるグランド電圧の不所望な浮きを解消する。また、一方の電源配線２ｓから補強電源配線２ｆを介して他方の電源配線２ｓへ電流を供給することにより、当該他方の電源配線２ｓから機能回路５への電流供給能力を向上させる。これによって当該他方のグランド配線１ｓにおける電源電圧の不所望なドロップを解消する。Ｐ５で行われる電源補強処理はセルライブラリのセルデータを用いた自動配置配線の処理とは完全に分離された追加的処理となる。

これに対して、工程Ｐ２に続くＰ３は、セルライブラリのセルデータを用いた自動配置配線処理の一貫として行われる電源補強処理を模式的に示している。この工程Ｐ３では、工程Ｐ４とＰ５の代わりに、セルの埋め込みと、必要な電源補強セルの埋め込みが行われる。

工程Ｐ３を実現するにはセルライブラリに、種々の機能セルのセルデータの他に電源補強セルのセルデータを用意しておく。図には一例として電源補強セル３Ａ，３Ｂを配置した例が示される。電源補強セル３Ｂは、平面視で、隣接する電源配線２ｓとグランド配線１ｓとの間の距離Ｌの２倍に相当する高さ２Ｌと所要の幅を有し、１本のグランド配線１ｓを挟んでその両隣の電源配線２ｓを接続する導電経路を規定する。電源補強セル３Ａは、同じく高さ２Ｌと所要の幅を有し、１本の電源配線２ｓを挟んでその両隣のグランド配線１ｓを接続する導電経路を規定する。

電源補強セル３Ａ，３Ｂの配置も機能セル４の配置と同じように自動配置配線ツールを用いて行えばよく、どこに配置するかは自動配置配線結果、又はその結果に対するシミュレーション結果に基づいて行えばよい。或いは、機能セルによって実現される回路の消費電力を見積もることによって最初から所要位置に電源補強セルを配置してもよい。そうすれば、自動配置配線結果に対するシミュレーション後における電源補強セル３Ａ，３Ｂの追加量を減らすことができ、処理の効率を一層向上させることができる。

図２にはセルライブラリ５０の一例が示される。セルライブラリ５０はコンピュータ装置としての自動配置配線ツールに読み込み可能なデータ形式を持つ設計用データであり、種々の機能セルに応ずる機能セルデータ５１〜５５及び電源補強セル３Ａ，３Ｂなどに応ずる電源補強セルデータ５６，５７を有する。それらデータは、例えば所定のインデックスデータによって分類整理され、データベース形式で容易に検索可能に、光ディスク、磁気記憶装置、又は半導体不揮発性メモリなどの記憶媒体に格納されて提供される。機能セルデータ５１〜５５は、インバータセルデータ、ＮＡＮＤセルデータ、ＮＯＲセルデータ、バッファセルデータ、ＦＦセルデータなどとされる。電源補強セルデータ５６は例えば電源補強セル３Ａのセルデータ、電源補強セルデータ５７は例えば電源補強セル３Ｂのデータとされる。

図３にはセルデータのデータ構造が例示される。夫々のセルデータ５１〜５７は、レイアウトパターンデータＤ２と機能記述データを有し、機能記述データとして、論理記述データＤ１、ＲＣネットリストＤ３、容量・消費電流データＤ４、入出力端子座標Ｄ５、及びその他パラメータＤ６を有する。レイアウトパターンデータは例えば活性領域から配線層に至る構造を特定するための平面パターン座標などのデータなどで構成される。論理記述データＤ１の論理記述言語としてｖｅｒｉｌｏｇ、レイアウトパターンＤ２の記述言語としてｇｄｓ、ＲＣネットリストＤ３の記述言語としてｓｐｉｃｅ、容量・消費電流データＤ４の記述言語としてａｐｌを用いることができる。

図４には工程Ｐ１，Ｐ２，Ｐ３を用いる場合の電源強化方法のフローチャートが例示される。フロアプランを生成し（Ｓ１）、電源幹線を形成し（Ｓ２）、次に自動配置配線と共に電源補強セルによる電源補強を行う。この電源補強は当然自動配置配線で実行される。その自動配置配線の結果に対して電源検証、即ち、不所望な電源ドロップ又はグランドの浮きがないかを検証し（Ｓ４）、問題があれば、電源補強セルによる補強を再度行う。最終的に問題がなければ、自動配置配線結果が出力される（Ｓ５）。

図５には電源補強セルを用いない比較例に係る電源補強方法が例示される。ここでは自動配置配線結果に対する電源検証結果に問題があれば、フロアプラン（Ｓ１）に戻って電源幹線の野形成をやり直して（Ｓ２）、再度自動配置配線をやり直す（Ｓ３ａ）。自動配置配線を最初からやり直すから図５の電源強化方法は図４に比べて著しく非効率である。

図６には電源補強セルを用いない更に別の比較例に係る電源補強方法が例示される。ここでは自動配置配線後に手作業にて電源補強を行い（Ｓ３ｂ）、或いは、別の電源補強ツールを用いて電源補強を行う（Ｓ３ｃ）。ステップＳ３ｂ，Ｓ３ｃの処理は図１の工程Ｐ５の処理に相当する。この後、自動配置配線並びに電源補強結果に対する電源検証を行い（Ｓ４）、その結果に問題があれば、再度自動配置配線（Ｓ３ａ）、手作業による電源補強（Ｓ３ｂ）、更には別の電源補強ツールを用いた電源補強（Ｓ３ｃ）を繰り返すから、図６の電源強化方法は図４に比べて著しく非効率である。

＜高さが２Ｌのウェル給電付きの電源補強セル＞
図７には高さ２Ｌを備えたグランド電圧ＧＮＤ用の電源補強セルの平面構成が例示され、図８には電源補強セルに沿った縦断面構造が例示される。図７以降に示す電源補強セルの平面図及び縦断面図の縦方向（横方向）は図１の横方向（縦方向）に対応する。

図に例示される電源補強セル３Ａは破線で囲まれた構造とされる。平面視でグランド配線１ｓ及び電源配線２ｓの方向の幅寸法は例えば１ピッチとされる。１ピッチとは最小の金属配線幅と金属配線間スペースとの合計幅寸法を意味する。グランド配線１ｓ及び電源配線２ｓに直行する方向の高さ寸法は通常セルの２倍の高さ２Ｌとされる。

平面視でグランド配線１ｓと電源配線２ｓの間に位置する活性領域は、グランド配線１ｓ側がＰ型ウェル（ＰＷ）１０、電源配線２ｓ側がＮ型ウェル（ＮＷ）１１とされる。ここでは隣り合う夫々のウェル１０，１１，１０に給電するためのＰ型給電領域（Ｐ＋）２０、Ｎ型給電領域（Ｎ＋）２１、Ｐ型給電領域２０が配置される。Ｐ型ウェル１０はシリコン基板にホウ素などのＰ型不純物がインプラされて形成されることになる領域であり、Ｐ型給電領域２０はＰ型ウェル１０よりの高濃度でＰ型不純物がインプラされて形成されることになる領域である。Ｐ型給電領域２０はビア３０ａを介して直上のグランド配線１ｓに接続され、Ｎ型給電領域２１はビア３１ａを介して直上の電源配線２ｓに接続される。グランド配線１ｓの上にはビア３０ａに連通するビア３０ｂが形成され、ビア３０ｂとビア３０ｂの間を補強グランド配線１ｆで接続する。ウェル１０，１１の表面は酸化膜４０で覆われることになる。

図９には高さ２Ｌを備えた電源電圧ＶＤＤ用の電源補強セルの平面構成が例示され、図１０には電源補強セルに沿った縦断面構造が例示される。

平面視でグランド配線１ｓと電源配線２ｓの間に位置する活性領域は、グランド配線１ｓ側がＰ型ウェル（ＰＷ）１０、電源配線２ｓ側がＮ型ウェル（ＮＷ）１１とされる。ここでは隣り合う夫々のウェル１１，１０，１１に給電するためのＮ型給電領域（Ｎ＋）２１、Ｐ型給電領域２０、Ｎ型給電領域（Ｎ＋）２１が配置される。Ｎ型給電領域２１はビア３１ａを介して直上の電源配線２ｓに接続され、Ｐ型給電領域２０はビア３０ａを介して直上のグランド配線１ｓに接続される。電源配線２ｓの上にはビア３１ａに連通するビア３１ｂが形成され、隣り合うビア３１ｂとビア３１ｂの間を補強電源配線２ｆで接続する。その他の構成は図７及び図８と同じであるからその詳細な説明は省略する。

図１１には電源補強セル３Ａ，３Ｂの配置例が示される。図１１において電源補強セル３Ａ，３Ｂが配置された領域以外の部分には適宜の機能セル４が配置されている。電源補強セル３Ａは、電源配線２ｓを挟んで隣り合うグランド配線１ｓを補強グランド配線１ｆによって接続する。電源補強セル３Ｂは、グランド配線１ｓを挟んで隣り合う電源配線２ｓを補強電源配線２ｆによって接続する。例えばセル列ＡＲｉで形成される機能回路の消費電力が多い場合に、隣のセル列ＡＲｈの電源配線２ｓからも電源を取り込み、隣のセル列ＡＲｊのグランド配線１ｓにも電流を流し込みさせることができ、部分的に消費電力の大きな回路部分に対する電源補強を行うことができる。

このように、電源補強セル３Ａ，３Ｂは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによって設計用データのデータ容量が著しく増大することはない。更に、電源補強セル３Ａ，３Ｂは、１本の前記グランド配線１ｓを挟んでその両隣の電源配線２ｓ、又は１本の電源配線２ｓを挟んでその両隣のグランド配線１ｓを接続する導電経路を規定するから、電源配線２ｓとグランド配線１ｓが交互に平行配置される電源配線の配列に対する電源補強に適用することができる。更に、図１１からも明らかなように、電源配線２ｓとグランド配線１ｓが交互に平行配置される電源配線の配列に対して、高さ２Ｌを有する電源補強セル３Ａ，３Ｂを挿入すれば、隣の機能回路列を跨いで電源電圧ＶＤＤ又はグランド電圧ＧＮＤを取り込むことができる。更に、電源補強セル３Ａ，３Ｂはウェルへの給電領域２０，２１を備えているから、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。

＜高さ２Ｌのウェル給電無しの電源補強セル＞
図１２及び図１３には高さ２Ｌでウェル給電の無い電源補強セル３Ａ＿１，３Ｂ＿１が例示される。図１２には高さ２Ｌを備えたグランド電圧ＧＮＤ用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル３Ａ＿１は図８に対してウェル給電領域２０，２１とビア３０ａ，３１ａが定義されていない点が相違される。図１３には高さ２Ｌを備えた電源電圧ＶＤＤ用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル３Ｂ＿１は図１０に対してウェル給電領域２０，２１とビア３０ａ，３１ａが定義されていない点が相違される。その他の構成は図８、図１０と同一であるからそれらと同じ参照符号を付してその詳細な説明を省略する。

これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。図１２はグランド電圧ＧＮＤの電源補強に適し、図１３は電源電圧ＶＤＤの電源補強に適する。

＜高さＬのウェル給電付きの電源補強セル＞
上述の電源補強セル３Ａ，３Ｂ，３Ａ＿１，３Ｂ＿１は単体で並べて電源補強化可能なサイズとした。電源補強セルはこれに限定されず、背中合わせで２個並べることを前提とするものであってもよい。

図１４にはウェル給電付きで高さがＬに規定されたグランド電圧ＧＮＤ用の電源補強セルの縦断面構造が例示される。図１５は図１４の電源補強セル３Ａ＿２を背中合わせで２個配置して図８の電源補強セル３Ａと同一にした縦断面構造を例示する。

図１４の電源補強セル３Ａ＿２は、隣接する電源配線２ｓとグランド鈍配線１ｓとの間の距離に相当する高さをＬとし、上記同様に１ピッチの幅を有し、２個を１組として線対象に配置することによって、図１５のように、１本の電源配線２ｓを挟んでその両隣のグランド配線１ｓを接続する導電経路を規定する。ここでは、電源補強セル３Ａ＿２は、Ｐ型ウェル１０に設けられる給電用領域２０、この給電用領域２０に接続してグランド配線１ｓに至るビア３０ａ、ビア３０ａに連通してグランド配線１ｓに起立するビア３０ｂ、ビア３０ｂに接続する補強グランド配線１ｆｈ、Ｎ型ウェル１１ｈに設けられる給電用領域２１、及びこの給電用領域２１に接続して電源配線２ｓに至るビア３１ａを有する。Ｎ型ウェル１１ｈはＮ型ウェル１１の半分の長さを有し、４０ｈは長さがほぼＬの酸化膜を意味する。その他は図８と同様であるから同じ参照符号を付してその詳細な説明を省略する。

図１６にはウェル給電付きで高さがＬに規定された電源電圧ＶＤＤ用の電源補強セルの縦断面構造が例示される。図１７は図１５の電源補強セル３Ｂ＿２を背中合わせで２個配置して図１０の電源補強セル３Ｂと同一にした縦断面構造を例示する。

図１６の電源補強セル３Ｂ＿２は、隣接する電源配線２ｓとグランド鈍配線１ｓとの間の距離に相当する高さをＬとし、上記同様に１ピッチの幅を有し、２個を１組として線対象に配置することによって、図１７のように、１本のグランド配線１ｓを挟んでその両隣の電源配線２ｓを接続する導電経路を規定する。ここでは、電源補強セル３Ｂ＿２は、Ｎ型ウェル１１に設けられる給電用領域２１、この給電用領域２１に接続して電源配線２ｓに至るビア３１ａ、ビア３１ａに連通して電源配線２ｓに起立するビア３１ｂ、ビア３１ｂに接続する補強電源配線２ｆｈ、Ｐ型ウェル１０ｈに設けられる給電用領域２０、及びこの給電用領域２０に接続してグランド配線１ｓに至るビア３０ａを有する。Ｐ型ウェル１０ｈはＰ型ウェル１０の半分の長さを有する。その他は図１０と同様であるから同じ参照符号を付してその詳細な説明を省略する。

高さＬのウェル給電付きの電源補強セル３Ａ＿２，３Ｂ＿２これによれば、セルライブラリが持つ電源補強セルのセルデータ量を図８及び図１０に比べて半減して、それらと同様の作用効果を得ることができる。ウェル給電付きであるから、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。図１４の電源補強セル３Ａ＿２はグランド電圧ＧＮＤの電源補強に好適であり、図１６の電源補強セル３Ｂ＿２は電源電圧ＶＤＤの電源補強に好適である。

＜高さＬのウェル給電無しの電源補強セル＞
図１８及び図１９には高さＬでウェル給電の無い電源補強セル３Ａ＿３，３Ｂ＿３が例示される。図１８にはウェル給電無しで高さがＬにされたグランド電圧ＧＮＤ用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル３Ａ＿３は図１４に対してウェル給電領域２０，２１とビア３０ａ，３１ａが定義されていない点が相違される。図１９にはウェル給電無しで高さがＬにされた電源電圧ＶＤＤ用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル３Ｂ＿３は図１６に対してウェル給電領域２０，２１とビア３０ａ，３１ａが定義されていない点が相違される。その他の構成は図１４、図１６と同一であるから同じ参照符号を付してその詳細な説明を省略する。

高さＬのウェル給電無しの電源補強セル３Ａ＿３，３Ｂ＿３によっても上記同様に、セルライブラリが持つ電源補強セルのセルデータ量を図８及び図１０に比べて半減して、それらと同様の作用効果を得ることができる。ウェル給電無しであるから、機能セルが配置されて機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。図１８はグランド電圧ＧＮＤの電源補強に適し、図１９は電源電圧ＶＤＤの電源補強に適する。

＜電源補強セルの使用例＞
ウェル給電無しの電源補強セルとウェル給電付きの電源補強セルを混在させて使用する例を説明する。図２０は自動配置配線によって機能セルを配置した状態を示す。破線で囲まれた領域は機能セル４が配置された領域である。７で示されるものは機能セル４内の信号配線であり、特に制限されないが、電源補強配線と同様の第２層目アルミニウム配線層に形成されるものである。

図２０の自動配置配線の結果、例えばセル列ＡＲｉで形成される機能回路の消費電力が多い場合に、隣のセル列ＡＲｈの電源配線２ｓからも電源を取り込み、隣のセル列ＡＲｊのグランド配線１ｓにも電流を引き込みさせることによって、部分的に消費電力の大きな回路部分に対する電源補強を行おうとする場合の、電源補強セルの配置例が図２１に示される。

図２１ではセル列ＡＲｈの電源配線２ｓとセル列ＡＲｉの電源配線２ｓとを電源補強セル３Ｂ，３Ｂ＿１で接続し、セル列ＡＲｉのグランド配線１ｓとセル列ＡＲｊのグランド配線１ｓとを電源補強セル３Ａで接続する。電源補強セル３Ｂ，３Ａの下には機能セルが配置されていないが、電源補強セル３Ｂ＿１の下には機能セルが配置されているので、当該電源補強セル３Ｂ＿１はウェル給電機能を持たない。電源補強セル３Ｂ，３Ｂ＿１，３Ａを配置する場合には、隣接する信号配線７などのその他の非接続配線とは最小間隔寸法８を確保できることを配置条件としなければならない。自動配置配線ツールは電源補強すべき場所や最小間隔寸法などの条件を考慮して、最適な電源補強セルの種類と配置を決定する。

以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、電源補強セルの配線総数、電源補強配線の配線層は上記実施の形態に限定されず適宜変更可能である。電源補強配線の配線幅は最小配線幅に限定されず、その複数倍であってもよい。電源補強セルはマイクロコンピュータ、ドライバ、通信処理や画像処理用の半導体集積回路など、種々の半導体集積回路のセルライブラリに適用可能である。図１では電源補強セル３Ａ，３Ｂを用いる場合について説明したが、その他の電源補強セル３Ａ＿１，３Ａ＿２，３Ａ＿＃，３Ｂ＿１，３Ｂ＿２，３Ｂ＿３についても同じように適用できることは言うまでもない。

Ｐ１〜Ｐ５ 半導体集積回路の設計工程
ＧＮＤ グランド電圧
ＶＤＤ 電源電圧
１ｆ、１ｆｈ 補強グランド配線
１ｍ 低電位電源幹線（グランド幹線）
１ｓ 低電位電源配線（グランド配線）
２ｆ、２ｆｈ 補強電源配線
２ｍ 高電位電源幹線（電源幹線）
２ｓ 高電位電源配線（電源配線
３Ａ，３Ａ＿１，３Ａ＿２，３Ａ＿３ 電源補強セル
３Ｂ，３Ｂ＿１，３Ｂ＿２，３Ｂ＿３ 電源補強セル
４ 機能セル
５ 機能回路
６ 埋め込み領域
７ 信号配線
１０，１０ｈ Ｐ型ウェル（ＰＷ）
１１，１１ｈ Ｎ型ウェル（ＮＷ）
２０ Ｐ型給電領域（Ｐ＋）
２１ Ｎ型給電領域（Ｎ＋）
３０ａ、３０ｂ ビア
３１ａ，３１ｂ ビア
４０，４０ｈ 酸化膜
５０ セルライブラリ
５１〜５５ 機能セルデータ
５６，５７ 電源補強セルデータ
Ｄ１ 論理記述データ
Ｄ２ レイアウトパターンデータ
Ｄ３ ＲＣネットリスト
Ｄ４ 容量・消費電流データ
Ｄ５ 入出力端子座標
Ｄ６ その他パラメータ
ＡＲｈ，ＡＲｉ，ＡＲｊ セル列

Claims (17)

1. 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
   低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
   前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる複数個のセルデータが用意された、コンピュータ装置に読み込み可能なセルライブラリであって、
   １本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、セルライブラリ。
2. 請求項１において、前記電源補強セルは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の２倍に相当する高さと所要の幅を有する、セルライブラリ。
3. 請求項２において、前記電源補強セルは、第１導電型の第１ウェルに設けられる第１給電用領域と、
   前記第１給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第１ビアと、
   前記第１ウェルの隣の第２導電型のウェルを挟んで形成された第１導電型の第２ウェルに設けられる第２給電用領域と、
   前記第２給電用領域から別の前記一方の極性の電源配線に接続してその上層配線層に至る第２ビアと、
   前記第１ビアと前記第２ビアを接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。
4. 請求項３において、前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
5. 請求項３において、前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
6. 請求項２において、前記電源補強セルは、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第１ビアと、
   前記第１ビアが接続する電源配線と同じ極性の隣の電源配線に接続してその上層配線層に至る第２ビアと、
   前記第１ビアと前記第２ビアを接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。
7. 請求項６において、前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
8. 請求項６において、前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
9. 請求項１において、前記電源補強セルは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、２個を１組として線対象に配置することによって、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定する、セルライブラリ。
10. 請求項９において、前記電源補強部品セルは、第１導電型の第１ウェルに設けられる第１給電用領域と、
    前記第１給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第１ビアと、
    前記第１ビアに接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。
11. 請求項１０において、前記第１導電型はＮ型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
12. 請求項１０において、前記第１導電型はＰ型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
13. 請求項９において、前記電源補強部品セルは、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第１ビアと、
    前記第１ビアに接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。
14. 請求項１３において、前記第１導電型はＮ型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
15. 請求項１３において、前記第１導電型はＰ型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
16. 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
    低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
    前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データであって、
    平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の２倍に相当する高さと所要の幅を有し、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、設計用データ。
17. 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
    低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
    前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データであって、
    平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、２個を１組として線対象に配置することによって、１本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は１本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、設計用データ。

Images