JP2017034593A - 光電変換装置、その制御方法、プログラム、および、記憶媒体 - Google Patents

Abstract

【課題】 リニアリティを保ちつつ、必要な転送効率を確保した光電変換装置を提供すること。【解決手段】 ラインセンサ１０２−１〜１０２−６はそれぞれ、被写体からの光を受光して光電変換し電荷を生成するフォトダイオードＰＤと、前記電荷を転送するトランジスタＭＴＸとを有している。フォトダイオードＰＤで電荷を生成しながら、蓄積期間中にトランジスタＭＴＸを介して、生成された電荷を蓄積部に蓄積する場合において、制御部１０３は、被写体の輝度に応じてトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを設定する。【選択図】 図６

Description

本発明は、光電変換装置およびその制御方法に関する。特に光電変換装置の電荷制御に関する。

従来、光電変換装置として、画素部の光電変換部（フォトダイオード、以下ＰＤとも記載する）で電荷を生成しながら、転送トランジスタを介して蓄積部に転送する焦点検出用センサなどが一般に知られている。

特許文献１は、電荷蓄積期間中に、フォトダイオードから転送トランジスタを介して蓄積部に電荷を転送し、蓄積部で電荷を蓄積する焦点検出用センサを開示している。

特開２０１３−５４３３３号公報

特許文献１の電荷転送方法では、電荷蓄積期間中に、転送トランジスタをオンすることになる。そのため、フォトダイオードＰＤから転送されてくる電荷は、転送トランジスタを介して蓄積部が有するＦＤ（フローティングディフュージョン）領域に蓄積されていく。図１５は本発明が解決しようとする課題を説明する図である。図１５（ａ）に示すように、ＦＤ領域の電位（電荷が蓄積されることによるＦＤ領域の電位）が転送トランジスタの転送チャネル領域のポテンシャル障壁（図中のＭＴＸ）の高さよりも高くなってしまうと、見かけのＦＤ領域の容量が大きくなる。これは、ＦＤ領域に蓄積された電荷が転送トランジスタのゲート下領域に入り込むからである。見かけのＦＤ領域の容量が大きくなることにより、図１５（ｂ）に示すように、蓄積された電荷によるＦＤ領域の電位の上昇の仕方が一定でなくなり、これによって、ＦＤ領域の電位の時間変化のリニアリティを保つことができなくなる。

ここで、ＦＤ領域の電位の時間変化のリニアリティが保たれないと、画素部によっては、本来ＦＤ領域において蓄積されるはずの量の電荷を、同じ蓄積時間をかけても蓄積できないものが出てくる。ある画素部では予定通りの量の電荷を得ることができるのに対し、ある画素部では予定通りの量の電荷を得られないことになると、たとえば相関演算に用いるための本来の像信号を得ることができない。この場合には、すべての画素部で予定通りの量の電荷を得られた場合と比較して、焦点検出の精度が低下してしまう。このことから、ＦＤ領域の電位の時間変化のリニアリティは保たれていることが好ましい。

また、例えば被写体が高輝度である場合のように、フォトダイオードＰＤで取得する電荷が多くＦＤ領域の電位が上昇し易い場合には、リニアリティを保つことができるように、転送トランジスタの転送チャネル領域のポテンシャル障壁はより高い方が好ましい。

しかし、転送トランジスタの転送チャネル領域のポテンシャル障壁を高くすると、そうでないときと比較して、フォトダイオードＰＤのポテンシャルの高さと、転送トランジスタの転送チャネル領域のポテンシャル障壁の高さとの段差が小さくなる。このため、ＦＤ領域への電荷の転送効率が低下してしまう。ここでいう転送効率の低下とは、フォトダイオードＰＤにおいて光電変換された電荷が、フォトダイオードＰＤに一部残留してしまうことを意味する。被写体が低輝度である場合のように、もともと取得する電荷量が少ない場合に転送効率が低いと、ＦＤ領域に蓄積することができる電荷がより少なくなってしまう。

そこで、本発明の目的は、光電変換部で電荷を生成しながら、電荷蓄積期間中に転送トランジスタを介して、生成された電荷を蓄積部に蓄積する場合において、リニアリティを保ちつつ、必要な転送効率を確保した光電変換装置を提供することである。また、光電変換装置の制御方法、プログラム及び記憶媒体を提供することである。

本発明は、被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとを有する画素部と、前記転送トランジスタの転送チャネル領域のポテンシャル障壁の高さを設定可能な設定手段と、被写体の輝度を判定する輝度判定手段と、を有し、前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して、生成された前記電荷を前記蓄積部に蓄積する場合において、前記設定手段が、前記輝度判定手段の判定結果に応じて前記転送チャネル領域のポテンシャル障壁の高さを設定するよう構成したことを特徴とする。

本発明によれば、光電変換部で電荷を生成しながら、電荷の蓄積期間中に転送トランジスタを介して、生成された電荷を蓄積部に蓄積する場合において、リニアリティを保ちつつ、必要な転送効率を確保することができる。

焦点検出用センサを示すブロック図。 カメラ本体の構成を示すブロック図。 カメラの光学系にかかる構成を示す図。 図３に示す光学系のうち、焦点検出光学系の詳細な構成を示す図。 ラインセンサの配置とファインダ上のＡＦ枠との関係を示す図。 焦点検出用センサの詳細な回路図。 蓄積時間とＰｅａｋ信号レベル及び蓄積停止判定を示す図。 第１の実施形態にかかる焦点検出動作のフローチャート。 焦点検出用センサの信号蓄積開始時の動作を示すタイミングチャート。 ＶＴＸＬ判定のフローチャート。 高輝度被写体（高輝度低コントラスト被写体）に対するＦＤ領域の電位の蓄積時間に応じた変化と画素部のポテンシャルを示す図。 高輝度高コントラスト被写体に対するＦＤ領域の電位の蓄積時間に応じた変化と画素部のポテンシャルを示す図。 低輝度被写体に対するＦＤ領域の電位の蓄積時間に応じた変化と画素部のポテンシャルを示す図。 第２の実施形態にかかる焦点検出動作のフローチャート。 本発明が解決しようとする課題を説明する図（トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を低く設定した場合の画素部のポテンシャルとＦＤ領域の電位の蓄積時間に応じた変化を示す図）。 本発明が解決しようとする課題を説明する図（トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高く設定した場合の画素部のポテンシャルとＦＤ領域の電位の蓄積時間に応じた変化を示す図）。

［第１の実施形態］
以下、添付図面を参照して本発明を実施するための形態を説明する。第１の実施形態は、本発明をカメラの焦点検出用センサに適用したものである。なお、本実施形態において、トランジスタＭＴＸはＰＭＯＳであり、電荷は正孔であるとして説明する。

図２は、本発明の第１の実施形態にかかる焦点検出用センサ１０１を備えたカメラ本体の構成を示すブロック図である。

ＣＰＵ１００はカメラ用マイクロコンピュータである。ＣＰＵ１００には、カメラの各種操作用のスイッチ群２１４の動作を検知するための信号入力回路２０４、ＣＭＯＳセンサやＣＣＤ等を用いて構成される撮像センサ（撮像素子）２０６、ＡＥセンサ２０７が接続されている。また、シャッタマグネット２１８ａ、２１８ｂを制御するためのシャッタ制御回路２０８、焦点検出用センサ１０１も接続されている。

また、後述する図３に示す撮影レンズ３００とカメラ本体との間では、レンズ通信回路２０５を介してＣＰＵ１００からレンズＣＰＵ（不図示）へ信号２１５の伝送がなされ、信号２１５に基づいてモーター（不図示）が焦点位置や絞りの駆動を行う。

カメラの動作は、スイッチ群２１４を撮影者が操作することで決定される。スイッチ群２１４には、レリーズボタン（不図示）や、焦点検出領域を選択するためのダイヤル（不図示）などが含まれる。

焦点検出用センサ１０１はラインセンサ１０２を備えている。ラインセンサ１０２はライン状に配置された複数の画素部を有する。ＣＰＵ１００により焦点検出用センサ１０１を制御することで、ラインセンサから互いに視差を有する対の像信号を得ることができる。そして、ＣＰＵ１００は、得られた対の像信号の位相差から焦点状態を検出し（焦点検出動作）、撮影レンズ３００の焦点位置を制御する（焦点調節動作）。

また、ＣＰＵ１００はＡＥセンサ２０７を制御することで被写体の輝度を検出し、撮影レンズ３００の絞り値やシャッタスピードを決定する。そして、ＣＰＵ１００はレンズ通信回路２０５を介して撮影レンズ３００の絞り値を制御し、シャッタ制御回路２０８を介してシャッタマグネット２１８ａ、２１８ｂの通電時間を調節することでシャッタスピードを制御する。さらに、ＣＰＵ１００が撮像センサ２０６を制御することで撮影動作を行う。

ＣＰＵ１００内には、タイマー及びカメラ動作を制御するためのプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、種々のパラメータを記憶するためのＥＥＰＲＯＭなどの記憶回路１０９が内蔵されている。ＥＥＰＲＯＭは、電気的に消去、書き込みを行うことができるメモリである。

［カメラの光学系］
次に、図３を参照して、カメラの光学系の構成について説明する。撮影レンズ３００を介して入射した被写体からの光束の大部分はクイックリターンミラー３０５で上方に反射され、ファインダスクリーン３０３上に被写体像として結像される。撮影者はこの像をペンタプリズム３０１、接眼レンズ３０２を介して観察することができる。

また、ペンタプリズム３０１に入射した光束の一部は、光学フィルタ３１２と結像レンズ３１３を介してＡＥセンサ２０７上に結像される。この像を光電変換して得られる像信号を処理することで、ＡＥセンサ２０７は被写体輝度を測定することができる。

また、被写体からの光束の一部はクイックリターンミラー３０５を透過し、後方のサブミラー３０６で下方へ導かれて、視野マスク３０７、フィールドレンズ３１１、絞り３０８及び二次結像レンズ３０９を経て焦点検出用センサ１０１上に結像される。この像を光電変換して得られる像信号を処理することで、ＣＰＵ１００は撮影レンズ３００の焦点状態を検出することができる。また、撮影に際しては、クイックリターンミラー３０５及びサブミラー３０６が跳ね上がって光路から退避することで、入射した全光束は撮像センサ２０６上に結像され、被写体像の露光が行われる。

図３において、視野マスク３０７から二次結像レンズ３０９までの光学系及び焦点検出用センサ１０１は異なる複数の領域の焦点状態を検出することができる。

［焦点検出光学系］
焦点検出に関わる光学系の構成を図４に示す。撮影レンズ３００（図４では便宜上１枚のレンズにより表しているが、通常複数枚のレンズを備える）を通過した被写体からの光束は、図３を参照して説明したようにサブミラー３０６が反射する。サブミラー３０６が反射した光束は、撮像面と共役な面上にある視野マスク３０７の近傍に一旦結像する。図４では、サブミラー３０６で反射され、折り返された光路を、展開して示している。視野マスク３０７は撮影画面内の焦点検出領域に対応する光束以外の余分な光束を遮光するための部材である。

なお、本実施形態における撮影画面とは、撮像センサ２０６が取得する画像に対応する、撮影の対象である被写体の領域を表示する画面である。

また、本実施形態における焦点検出領域は、焦点検出用センサ１０１が備えるラインセンサに対応する撮影画面内の領域である。すなわち、ラインセンサは撮影画面内の焦点検出領域に対応する光束を受光する。

フィールドレンズ３１１は、絞り３０８の開口部を撮影レンズ３００の射出瞳付近に結像する作用を有している。絞り３０８の後方には二次結像レンズ３０９が配置されている。二次結像レンズ３０９は一対２つのレンズで構成され、２つのレンズは絞り３０８の２つの開口部にそれぞれ対応している。視野マスク３０７、フィールドレンズ３１１、絞り３０８、および、二次結像レンズ３０９を通過した各光束は、焦点検出用センサ１０１上のラインセンサに結像する。図４では、焦点検出用センサ１０１上にラインセンサを一対のみ示しているが、後述するように、本実施形態では、焦点検出用センサ１０１上には複数対のラインセンサ１０２−１〜１０２−８が配置されている。ただし、ラインセンサは一対であっても良い。

［ラインセンサと焦点検出領域］
次に、焦点検出用センサ１０１上のラインセンサ１０２−１〜１０２−８と、撮影画面内の焦点検出領域との関係について、図５を参照しながら説明する。

図５（ａ）は、焦点検出用センサ１０１が備えるラインセンサ１０２−１〜１０２−８の配置の一例を示す図である。ラインセンサ１０２−１〜１０２−８は、それぞれ一対２本のラインセンサによって構成されている。本実施形態の焦点検出用センサはこのように一対２本のラインセンサを複数対備えているが、前述したように、一対のみでも良い。ラインセンサ１０２−１〜１０２−８から得られた一対の像信号の位相差により、ＣＰＵ１００は焦点検出を行う。

なお、本実施形態における焦点検出は、焦点状態を検出することであり、言い換えると、ピントがどの程度あっているかを検出することである。

図５（ｂ）は、ファインダ画面内に表示されるＡＦ枠１〜３の配置と、焦点検出用センサ１０１上のラインセンサ１０２−１〜１０２−８によるＡＦ視野を示す図である。本実施形態においては、計３個のＡＦ枠１〜３を有しており、ＡＦ視野１〜８とラインセンサ１０２−１〜１０２−８とがそれぞれ対応している。

なお、本実施形態のＡＦ枠１〜３は、焦点検出用センサ１０１のラインセンサ１０２−１〜１０２−８によって焦点検出を行うことができる領域に対応するファインダ画面内の領域を示すための枠である。

また、本実施形態におけるＡＦ視野とは、実際にラインセンサが焦点検出を行うことができるファインダ画面内の領域である。

［焦点検出用センサ１０１の回路構成］
次に、焦点検出用センサ１０１の回路構成を、図１のブロック図を参照して説明する。制御部１０３はＣＰＵ１００と接続されており、ＣＰＵ１００からの制御命令に基づき、焦点検出用センサ１０１の各ブロックを制御する。また、制御部１０３は蓄積時間情報などを記憶するための記憶回路１０９を有している。また、制御部１０３は各種制御のためのフラグ用レジスタ、設定用レジスタ及びタイマーを複数有している（不図示）。さらに、制御部１０３は焦点検出用センサ１０１の蓄積停止情報、蓄積時間情報などをＣＰＵ１００へと送信する。

二次結像レンズ３０９により結像された被写体像は、ラインセンサ１０２−１〜１０２−８から構成されたラインセンサ群１０２で光電変換され、電荷が生成される。画素部のフォトダイオードＰＤで生成された電荷は、蓄積部で蓄積され、電圧として出力される。なお、本実施形態のおける蓄積部とは電荷を蓄積することができる領域であり、蓄積部はフローティングディフュージョンＦＤ（以下、ＦＤ領域）や後述の積分容量ＣＬ等を備える。ラインセンサ選択回路１０４は、ラインセンサ群１０２の複数のラインセンサのうち１つのラインセンサを選択する。そして、選択されたラインセンサの画素信号を、ラインセンサの信号の蓄積状態をモニタする特徴量検出回路１０５（後述）及び信号を出力する出力回路１０８へと出力する機能を有する。

なお、焦点検出用センサ１０１は、電荷蓄積期間にトランジスタＭＴＸをオンして、フォトダイオードＰＤで生成された電荷を蓄積部に転送し、蓄積部で電荷を蓄積する第１の蓄積モードを有している。また、焦点検出用センサ１０１は、電荷蓄積期間はトランジスタＭＴＸをオフし、電荷蓄積期間が終わると生成された電荷を蓄積部に転送して電荷を蓄積する第２の蓄積モードを有している。なお、第２の蓄積モードでの電荷蓄積期間中は、特徴量検出回路１０５による後述のモニタ動作はできない。第１の蓄積モードと第２の蓄積モードの切り替えは、ＣＰＵ１００が焦点検出用センサ１０１に制御命令を送信して制御することで行う。

［ラインセンサを構成する画素部の回路部］
以下、ラインセンサを構成している画素部の回路部の回路図を説明する。

図６において、ラインセンサ１０２−１は、センサ画素回路部、転送トランジスタ制御部１１０（トランジスタ制御手段）、ノイズ記憶回路部及びノイズ除去回路部で構成されている。センサ画素回路部、ノイズ記憶回路部、および、ノイズ除去回路部は、ラインセンサを構成する画素部が有する複数のフォトダイオードＰＤ（光電変換部）１つ１つに対し、それぞれ一つずつ配置されている。転送トランジスタ制御部１１０は、１つのラインセンサにつき、それぞれ一つずつ配置されている。

センサ画素回路部はフォトダイオードＰＤ、積分容量ＣＬ（蓄積部に含まれる）、メモリ容量ＣＳ、電流源１、電流源２、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、スイッチＳＷＲＥＳ及びＳＷＣＨで構成されている。電圧ＶＲＥＳはリセット電圧である。出力ＶＯＵＴはラインセンサ選択回路１０４に接続されている。スイッチＳＷＲＥＳ、ＳＷＣＨ及びＳＷＰＨｎは、それぞれ信号ＰＲＥＳ、ＰＣＨ及びＰＰＨｎによってそれぞれオン／オフ制御される。

フォトダイオードＰＤとＭＯＳトランジスタＭ１の間には、トランジスタＭＴＸ（転送トランジスタ）が配置されている。

転送トランジスタ制御部１１０は、スイッチＳＷＶＴＸＬ１、ＳＷＶＴＸＬ２及びＳＷＶＴＸＬ３とレベルシフトインバータで構成されている。

トランジスタＭＴＸ（転送トランジスタ）は、信号ＰＴＸにより制御され、電荷の転送を行う。

トランジスタＭＴＸのゲート電極には、信号ＰＴＸを論理的に反転し、レベルシフトした信号が接続されている。信号ＰＴＸがローレベルの時、レベルシフトインバータからは電圧ＶＴＸＨが出力され、トランジスタＭＴＸはオフとなる。一方、信号ＰＴＸがハイレベルの時、レベルシフトインバータからは電圧ＶＴＸＬが出力され、トランジスタＭＴＸはオンとなる。

転送トランジスタ制御部１１０がスイッチＳＷＶＴＸＬ１、ＳＷＶＴＸＬ２及びＳＷＶＴＸＬ３をそれぞれオン／オフ制御することにより、電圧ＶＴＸＬとして、電圧ＶＴＸＬ１、ＶＴＸＬ２及びＶＴＸＬ３のいずれかを選択することができる。電圧ＶＴＸＬは、電圧ＶＴＸＬ１＜ＶＴＸＬ２＜ＶＴＸＬ３の関係にある。スイッチＳＷＶＴＸＬ１、ＳＷＶＴＸＬ２及びＳＷＶＴＸＬ３は、それぞれ信号ＰＶＴＸＬ１、ＰＶＴＸＬ２及びＰＶＴＸＬ３で制御される。信号ＰＶＴＸＬ１、ＰＶＴＸＬ２及びＰＶＴＸＬ３は、ＣＰＵ１００からの指令に基づき制御部１０３が出力する。

なお、ここでは電圧ＶＴＸＬは３種類として説明しているが、電圧ＶＴＸＬは２種類以上であれば何種類あっても良い。

本実施形態では、転送トランジスタ制御部１１０（トランジスタ制御手段）がラインセンサ１０２毎に設けられている。これによって、転送トランジスタ制御部１１０はＣＰＵ１００からの指示に基づいて、電圧ＶＴＸＬを、ラインセンサ毎に設定することができる。すなわち、ラインセンサ１０２の有する複数の画素部の転送トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を同じ高さに設定することができる。なお、転送トランジスタ制御部１１０は電圧ＶＴＸＬを焦点検出用センサが有する複数のラインセンサについて同じ電圧に設定しても良い。すなわち、焦点検出用センサ１０１が有するすべてのラインセンサ１０２の画素部の転送トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を同じ高さに設定することができる。

［トランジスタＭＴＸのポテンシャルと電荷転送との関係］
ここで、第１の蓄積モードにおけるトランジスタＭＴＸ（転送トランジスタ）の転送チャネル領域のポテンシャルと電荷転送の関係について、図１５、図１６を用いて説明する。

図１５（ａ）、図１６（ａ）は、本発明が解決しようとする課題を説明する図である。図１５（ａ）、図１６（ａ）は、電荷を蓄積する期間中に転送トランジスタＭＴＸをオンし、フォトダイオードＰＤで生成した電荷をＦＤ領域へ転送している状態（第１の蓄積モード）における各領域のポテンシャルと電荷の模式図である。なお、第１の蓄積モードとは前述の通り、電荷蓄積期間中にトランジスタＭＴＸをオンし、蓄積部で電荷を蓄積するモードである。

転送トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さは、オン電圧であるＶＴＸＬで制御できる。ＶＴＸＬがゲート電極に印加された時（トランジスタＭＴＸがオンである時）のトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さは、フォトダイオードＰＤのポテンシャルよりも低く、ＦＤ領域のポテンシャルよりも高い。

［トランジスタＭＴＸのポテンシャルが低い場合］
図１５（ａ）と図１６（ａ）に示した状態では、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さが異なる。図１５（ａ）に示した状態では、図１６（ａ）に示した状態に対して、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さが低い。

図１５（ｂ）は、図１５（ａ）において、フォトダイオードＰＤに一定の光を照射した場合に、蓄積時間を変化させた際の、ＦＤ領域に蓄積された電荷によるＦＤ領域の電位の変化を示した図である。蓄積時間の経過とともにＦＤ領域に電荷が蓄積されていくと、蓄積された電荷によってＦＤ領域の電位は上昇していく。

しかし、時刻Ｔ１以降ではリニアリティを保つことができなくなっている。これは、ＦＤ領域に電荷が蓄積されていき、時刻Ｔ１を超えたときにＦＤ領域の電位がトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さ以上になったためである。すなわち、ＦＤ領域の電荷がトランジスタＭＴＸのゲート下の領域に入り込み、見かけのＦＤ領域の容量が大きくなったということである。なお、本実施形態においてリニアリティは、ＦＤ領域の電位の時間変化のリニアリティを意味する。ＦＤ領域の電位の時間変化のリニアリティが保たれていないと、電荷が電圧に変換されたときに、出力された電圧のリニアリティも保たれない。

このように、電荷の蓄積によるＦＤ領域の電位がトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁以上になってしまうと、被写体が高輝度であり単位時間あたりに取得する電荷が多いようなときに、リニアリティが下がってしまう。

一方、被写体が低輝度である場合のように、単位時間あたりに取得する電荷の数が少ないと、電荷の蓄積によるＦＤ領域の電位がトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を超えにくいため、リニアリティも下がりにくい。

また、図１５（ａ）のようにトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が低い場合は、フォトダイオードＰＤと転送チャネル領域とのポテンシャルの差が大きくなる。よって、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が低い場合には、高い場合と比較して、電荷がフォトダイオードＰＤに残留しにくくなる（転送効率が良くなる）。また、電荷がＦＤ領域に移動するスピードもより速くなる。

以上の理由から、本実施形態では被写体が低輝度である場合には、被写体が高輝度である場合と比較して、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を低くする。詳しくは後述する。

［トランジスタＭＴＸのポテンシャルが高い場合］
図１５（ａ）の場合とは対照的に、図１６（ａ）に示すようにトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高くし、よりフォトダイオードＰＤのポテンシャルに近づけることが考えられる。

図１６（ａ）はトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が高い場合に、フォトダイオードＰＤで蓄積した電荷をＦＤ領域へ転送している状態の各領域のポテンシャルと電荷の模式図である。図１５（ａ）に示した状態と比較して、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が高い。

図１６（ｂ）は、図１６（ａ）において、フォトダイオードＰＤに一定の光を照射した場合に、蓄積時間を変化させた際の電荷の蓄積によるＦＤ領域の電位の変化を示した図である。輝度条件は図１５（ａ）と同じである。図１６（ｂ）の時刻Ｔ２の前後ではＦＤ領域の電位の時間変化のリニアリティが低下している。その理由は、フォトダイオードＰＤと、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁との高さの差が、図１５（ａ）の場合と比較して小さすぎるからである。フォトダイオードＰＤと、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁との高さの差が小さすぎると、チャネル抵抗が高くなり、図１６（ｂ）の時刻Ｔ２以前のように単位時間あたりの電荷の転送効率が悪くなる。このため、本実施形態では、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高くする場合には、当該ポテンシャルが高すぎることでＦＤ領域の電位の時間変化のリニアリティが低下しないように留意する。以上を踏まえ、フォトダイオードＰＤとトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁との高低差を確保できる範囲内でトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを高くする。

また、図１６（ａ）では図１５（ａ）と比較してフォトダイオードＰＤとトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁との高さの差が小さいことから、フォトダイオードＰＤで発生した電荷がフォトダイオードＰＤに一部留まり易い。

被写体が低輝度であるときのように取得する電荷が少ないと、もともと少ない電荷がフォトダイオードＰＤに残留することで、ＦＤ領域に蓄積する電荷の数が減ってしまうことが考えられる。一方、被写体が高輝度であれば被写体が低輝度である場合と比較し、フォトダイオードＰＤで光電変換される電荷の数が相対的に多い。これにより、フォトダイオードＰＤに残留する電荷があったとしても、被写体が低輝度である場合と比較して、影響が小さい。

また、図１６（ａ）に示すようにトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁とＦＤ領域のポテンシャルに大きく差がある場合には、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を超えることなく蓄積することができる電荷の数が、ポテンシャルが低い場合と比較して多い。焦点検出を行う際には、電荷の数がより多いほうが、焦点検出精度は高くなる。よって図１６（ａ）のようにトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁とＦＤ領域のポテンシャルに大きく差がある場合には、差が小さい場合よりも精度良く焦点検出を行うことができる。

以上の理由から、本実施形態では被写体が高輝度である場合には、被写体が低輝度である場合と比較して、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁のポテンシャルを高くする。詳しくは後述する。

［蓄積モードとトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁］
第１の蓄積モード時は、被写体特徴量（被写体の輝度及びコントラスト）に応じてトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が設定される。

なお、第２の蓄積モード時におけるトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁は、転送モードにおける転送効率を確保できるポテンシャルであれば良い。本実施形態においては、設定できるポテンシャルのうち、最も低いポテンシャルを設定するものとする。これは、転送効率を確保するためである。このように第２の蓄積モードに最適化した電圧を用い、第１の蓄積モードと異なる電圧を設定してもよい。

［本実施形態におけるトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁と電圧ＶＴＸＬ］
本実施形態においては、トランジスタＭＴＸのポテンシャルを異ならせるために、レベルシフトインバータが複数種類の電圧を出力することができる。ＣＰＵ１００が電圧ＶＴＸＬを電圧ＶＴＸＬ１、ＶＴＸＬ２及び電圧ＶＴＸＬ３に設定すると、レベルシフトインバータが設定された電圧を出力する。トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁は、電圧ＶＴＸＬ１のときにポテンシャルφ１、電圧ＶＴＸＬ２のときにポテンシャルφ２、電圧ＶＴＸＬ３のときにポテンシャルφ３に設定される。ポテンシャルφ１、φ２及びφ３は、φ１＜φ２＜φ３の関係にある。詳しくは後述する。

［Ｐｅａｋ信号の信号量、蓄積時間及び蓄積停止判定の関係］
特徴量検出回路１０５は、第１の蓄積モードで動作している場合、ラインセンサ選択回路１０４により選択されたモニタ中のラインセンサの画素信号の中から最も大きな信号である最大値信号（Ｐｅａｋ信号）を蓄積停止判定回路１０６へ出力する。この時、制御部１０３がＳＷＰＨｎをオンすることにより、ラインセンサは信号を特徴量検出回路１０５に出力している。

図７は、特徴量検出回路１０５からの出力信号であるＰｅａｋ信号の信号量、蓄積時間及び蓄積停止判定の関係を示した図である。蓄積時間０が蓄積開始タイミングであり、時間が経過するほどＰｅａｋ信号は増加していく。蓄積停止判定回路１０６は、Ｐｅａｋ信号と蓄積停止レベルＶｃｏｍｐとを比較判定する。

Ｖｃｏｍｐはレベルを切り替えることができ、電圧ＶＴＸＬに設定された電圧に応じて決定される。電圧ＶＴＸＬ＝ＶＴＸＬ１のときＶｃｏｍｐ＝Ｖｃｏｍｐ１、電圧ＶＴＸＬ＝ＶＴＸＬ２のときＶｃｏｍｐ＝Ｖｃｏｍｐ２、電圧ＶＴＸＬ＝ＶＴＸＬ３のときＶｃｏｍｐ＝Ｖｃｏｍｐ３と設定される。これらの電圧レベルは、電圧ＶＴＸＬのそれぞれの設定においてＦＤ領域の電位の時間変化のリニアリティを保つことができなくなる前に蓄積が止まるように設定されている。

Ｖｃｏｍｐ１、Ｖｃｏｍｐ２及びＶｃｏｍｐ３の電圧レベルは、Ｖｃｏｍｐ１＜Ｖｃｏｍｐ２＜Ｖｃｏｍｐ３である。

Ｐｅａｋ信号が蓄積停止レベルＶｃｏｍｐよりも大きくなった時点で、蓄積停止判定回路１０６は制御部１０３へ蓄積停止判定信号を出力する。そして、制御部１０３は、ラインセンサ選択回路１０４により選択されたモニタ中のラインセンサの蓄積を停止するために、ラインセンサ群１０２のうち該当するラインセンサのスイッチＳＷＣＨをオフする。これにより、制御部１０３は、信号蓄積を停止する。なお、前述の蓄積停止判定はＰｅａｋ信号を用いて行っているが、ＰＢコントラスト信号（Ｐｅａｋ信号とＢｏｔｔｏｍ信号の差分信号）を用いて行っても良い。ＰＢコントラスト信号を蓄積停止判定に用いる場合は、蓄積停止判定回路１０６は、ＰＢコントラスト信号が閾値よりも大きくなった時点で制御部１０３へ蓄積停止判定信号を出力する。また、Ｐｅａｋ信号とＰＢコントラスト信号の両方を用いて蓄積停止判定を行っても良い。この場合、いずれかの信号が閾値よりも大きくなった時点で蓄積停止判定回路１０６は制御部１０３へ蓄積停止判定信号を出力する。

さらに、制御部１０３はＣＰＵ１００へ蓄積終了信号と蓄積終了したラインセンサ情報を出力する。

特徴量検出回路１０５は、この他に、ラインセンサの画素信号の中の最小値信号（Ｂｏｔｔｏｍ信号）、Ｐｅａｋ信号とＢｏｔｔｏｍ信号の差分信号（ＰＢコントラスト信号）を出力することができる。

ラインセンサ群１０２で蓄積された画素信号は、ラインセンサ選択回路１０４を介して出力回路１０８へ出力される。ＣＰＵ１００から画素読み出しのための制御命令が送信され、シフトレジスタ１０７を駆動し、図６のスイッチＳＷＰＨｎを順次オンしていき、出力回路１０８から１画素部ずつの画素信号としてＣＰＵ１００のＡ／Ｄ変換器（不図示）へ出力する。

この時、出力回路１０８では、画素信号とＢｏｔｔｏｍ信号との差分信号を生成し（コントラスト成分を取り出し）、増幅するなどの処理を行っている。

また、出力回路１０８は、ＣＰＵ１００からの制御命令に従い、ＰＢコントラスト値検出回路１０５から得られるＰｅａｋ信号、Ｂｏｔｔｏｍ信号、ＰＢ信号を出力することができる。

［焦点検出動作のフローチャート］
以下に、本発明の第１の実施形態による光電変換装置及びカメラの動作について説明する。図８は、本実施形態にかかる焦点検出動作を示すフローチャートである。

Ｓ１０００では、ＣＰＵ１００は、焦点検出動作にかかわる各種設定を行う。例えば、ＣＰＵ１００がレンズ通信回路２０５を介して撮影レンズ３００と通信し、撮影レンズ３００の焦点距離情報などを得る。また、撮影者の操作に応じて、焦点検出用センサ１０１の最大蓄積時間の設定等をする。

本実施形態においては、焦点検出用センサ１０１は第１の蓄積モードで駆動されるものとする。第１の蓄積モードと第２の蓄積モードの切り替えは、例えば特許文献１に記載のように被写体の輝度から設定されるが、ここでは説明を省略する。

次のステップＳ１００１では、ＣＰＵ１００は蓄積開始命令を焦点検出用センサ１０１へ送信する。焦点検出用センサ１０１内の制御部１０３は、蓄積開始命令を受信すると各回路部を制御し、回路リセット動作、ノイズ記憶動作を行う。

ステップＳ１００１における回路動作について、図９に示すタイミングチャートを用いて説明する。

制御部１０３は信号ＰＲＥＳ、ＰＴＸ及びＰＣＨをハイレベルにして、フォトダイオードＰＤ、容量ＣＬ、ＣＳをリセットする。また、ＰＶＴＸＬ１をハイレベル、ＰＶＴＸＬ２及びＰＶＴＸＬ３はローレベルとし、電圧ＶＴＸＬをＶＴＸＬ１に設定する。その後、制御部１０３はＰＲＥＳをローレベルとする。

制御部１０３は、ノイズ記憶動作期間中にノイズ記憶回路部を制御し、ノイズ記憶回路部にノイズ電圧を記憶させる。ノイズ電圧とは、リセットノイズ及びセンサ画素回路部のオフセット電圧である。リセット動作期間に電圧ＶＴＸＬのオン電圧をＶＴＸＬ１にすることにより、転送効率が低下することを防ぎ、フォトダイオードＰＤ、トランジスタＭＴＸの転送チャネル領域、ＦＤ領域の確実なリセットを行う。また、被写体輝度が低いほどノイズが焦点検出精度に与える影響が大きいため、電圧ＶＴＸＬを低輝度時に設定される電圧ＶＴＸＬ１としてノイズ記憶動作を行う。

次に制御部１０３はＰＰＨｎ、ＰＶＴＸＬ３をハイレベルとし、ＰＶＴＸＬ１をローレベルとして電荷蓄積期間を開始する。

電圧ＶＴＸＬを電圧ＶＴＸＬ３に設定するのは、被写体輝度が高輝度であった場合に、図１５（ｂ）に示すＦＤ領域の電位の時間変化のリニアリティがなくなった状態で、後述するステップＳ１００７におけるＶＴＸＬ判定が行われないようにするためである。

次のステップＳ１００２では、ＣＰＵ１００は、内蔵されたタイマーをリセットしてからカウントを開始し、電荷蓄積開始からの経過時間（蓄積時間）の計測を開始する。

ステップＳ１００３では、焦点検出用センサ１０１の蓄積時間が最大蓄積時間Ｔｍａｘに達しているか否かをＣＰＵ１０００が判定する。蓄積時間がＴｍａｘに達していなければステップＳ１００４へ処理を進め、Ｔｍａｘに達していればステップＳ１００９へ処理を進める。

ステップＳ１００９では、ＣＰＵ１００は焦点検出用センサ１０１に対して蓄積停止通信を行う。この通信は、予め許容できる最大蓄積時間Ｔｍａｘを設定しておき、暗時の撮影などで時間Ｔｍａｘまでに焦点検出用センサ１０１の蓄積動作が終わらない場合に、ＣＰＵ１００から強制的に蓄積動作を終了させるものである。

ステップＳ１００４では、ＣＰＵ１００は焦点検出用センサ１０１の全てのラインセンサ（１０２−１〜１０２−８）の蓄積が停止しているか否かを判定する。焦点検出用センサ１０１は蓄積終了したラインセンサ１０２の情報をＣＰＵ１００へ送信しており、ＣＰＵ１００はその情報から蓄積停止判定を行う。全てのラインセンサ１０２の蓄積が停止している場合はステップＳ１０１０の画素信号読み出し動作に移行する。一方、蓄積中のラインセンサが残っている場合は、ステップＳ１００５へと戻る。ステップ１００４で全てのラインセンサ１０２の蓄積が停止していると判定されるまで、ステップＳ１００５〜ステップＳ１００７を繰り返す。

ステップＳ１０１０では、ＣＰＵ１００は、ＡＦセンサ１０１で蓄積された電荷から得られる画素信号を読み出す。信号を読み出す際は、制御部１０３はノイズ除去回路部を制御し、得られた信号からノイズ記憶回路部に記憶されたノイズ電圧を除去する。

ステップＳ１０１１において、ＣＰＵ１００は、得られた画素信号を用いて、撮影レンズ３００の焦点状態（デフォーカス量）を検出するための焦点検出演算を行い、デフォーカス量を算出する。

ステップＳ１０１２において、ＣＰＵ１００は、ステップＳ１０１１で得られたデフォーカス量に応じてレンズを駆動するよう制御する。

［ＶＴＸＬ判定（被写体の輝度を判定する場合）］
ステップＳ１００７のＶＴＸＬ判定では、ＣＰＵ１００が、被写体の輝度と輝度の閾値Ｌｔｈと比較し、比較した結果に応じてトランジスタＭＴＸ（転送トランジスタ）のチャネルのゲートに印加する電圧ＶＴＸＬを決定する。電圧ＶＴＸＬを決定することで、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを決める。また、停止判定電圧Ｖｃｏｍｐを、電圧ＶＴＸＬに応じて決める。

ＶＴＸＬ判定では、被写体の輝度を輝度閾値Ｌｔｈと比較する。輝度が閾値Ｌｔｈより高い場合は、ＣＰＵ１００は被写体の輝度を高いと判定する。この場合、ＣＰＵ１００は電圧ＶＴＸＬを電圧ＶＴＸＬ３とするよう制御する。また、停止判定電圧Ｖｃｏｍｐを停止判定電圧Ｖｃｏｍｐ３とするように制御する。

輝度が閾値Ｌｔｈ以下であれば、ＣＰＵ１００は被写体の輝度を低いと判定する。この場合、ＣＰＵ１００は電圧ＶＴＸＬを電圧ＶＴＸＬ１とするよう制御する。また、停止判定電圧Ｖｃｏｍｐを停止判定電圧Ｖｃｏｍｐ１とするように制御する。

前述のように、本実施形態における電圧ＶＴＸＬ３と電圧ＶＴＸＬ１は、電圧ＶＴＸＬ３＜電圧ＶＴＸＬ１の関係にある。トランジスタＭＴＸのチャネルのゲートに電圧ＶＴＸＬ３印加されたときの転送チャネル領域のポテンシャルφ３は、電圧ＶＴＸＬ１印加されたときの転送チャネル領域のポテンシャルφ１とよりもポテンシャルが高い。

すなわち、ＣＰＵ１００は、被写体の輝度が高いと判定された場合には被写体の輝度が低いと判定された場合よりもトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が高くなるよう制御する。これにより、被写体輝度が高いことで電荷の量が多い場合であっても、ＦＤ領域の電位の時間変化のリニアリティを保つことができる。また、そもそも得られる電荷の量が多いことから、フォトダイオードＰＤに電荷が一部残留してしまったとしても大きな影響はない。

また、被写体の輝度が低いと判定された場合には、被写体の輝度が高いと判定された場合よりも、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が低くなるよう制御する。これにより、ＦＤ領域の電位の時間変化のリニアリティを保ちつつ、フォトダイオードＰＤに電荷が残留し難くすることができる（転送効率の向上）。

［ＶＴＸＬ判定（被写体の輝度及びコントラストを判定する場合）］
なお、前述したＶＴＸＬ判定では輝度に応じて電圧ＶＴＸＬを可変とし、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を異ならせたが、輝度だけでなくコントラストを考慮しても良い。図１０は、ステップＳ１００７のＶＴＸＬ判定で輝度とコントラストの両方を考慮した場合において、焦点検出用センサ１０１にて行われる処理を示すフローチャートである。

被写体の輝度が高い場合には、被写体の輝度が低い場合よりもトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高くするという点は前述した通りである。更に、被写体の輝度が高い場合において、被写体のコントラストが低いときは被写体のコントラストが高いときよりもポテンシャルを低くする。以下フローチャートに基づいて詳しく説明する。

ステップＳ１２００では、ＣＰＵ１００（コントラスト判定手段）が、被写体のコントラストを所定のコントラスト閾値Ｃｔｈと比較判定する。コントラストが閾値Ｃｔｈ以下であれば、ＣＰＵ１００は被写体のコントラストが低いと判定する。この場合、ＣＰＵ１００はステップＳ１２０１へ処理を進める。コントラストが閾値Ｃｔｈより高ければ、ＣＰＵ１００は被写体のコントラストが高いと判定する。この場合、ＣＰＵ１００はステップＳ１２０２へ処理を進める。被写体のコントラストは、特徴量検出回路１０５で生成されるＰｅａｋ信号、Ｂｏｔｔｏｍ信号から得られる。

ステップＳ１２０１では、ＣＰＵ１００（輝度判定手段）はコントラストが低いと判定された被写体の最大輝度Ｌを所定の輝度閾値Ｌｔｈ１と比較判定する。最大輝度Ｌが閾値Ｌｔｈ１より高ければ、ＣＰＵ１００は被写体の輝度が高いと判定する。この場合、ＣＰＵ１００はステップＳ１２０３へ処理を進め、最大輝度Ｌが閾値Ｌｔｈ１以下であれば、ＣＰＵ１００は被写体の輝度が低いと判定する。この場合、ＣＰＵ１００はステップＳ１２０４へ処理を進める。最大輝度Ｌは、ＶＴＸＬ判定処理時の経過蓄積時間と特徴量検出回路１０５で生成されるＰｅａｋ信号から得られる。

ステップＳ１２０２では、ＣＰＵ１００（輝度判定手段）はコントラストの高いと判定された被写体の最大輝度Ｌを所定の輝度閾値Ｌｔｈ２と比較判定する。最大輝度Ｌが閾値Ｌｔｈ２より高ければ、ＣＰＵ１００は被写体の輝度が高いと判定する。この場合、ＣＰＵ１００はステップＳ１２０５へ処理を進める。最大輝度Ｌが閾値Ｌｔｈ２以下であれば、ＣＰＵ１００は被写体の輝度が低いと判定する。この場合、ＣＰＵ１００はステップＳ１２０６へ処理を進める。なお、輝度閾値Ｌｔｈ１と輝度閾値Ｌｔｈ２はＬｔｈ１＜Ｌｔｈ２の関係となるようにしても良い。Ｓ１２００においてＣＰＵ１００が被写体のコントラストが低いと判定した場合は、より多くの電荷を蓄積するために蓄積時間を長くすることが考えられるためである。

ステップＳ１２０３〜Ｓ１２０６では、被写体輝度及びコントラストのそれぞれに応じた電圧ＶＴＸＬを決めている。ステップＳ１２０３〜Ｓ１２０６については後述する。

ステップＳ１２０３〜Ｓ１２０６のいずれかにおいて電圧ＶＴＸＬを決めると、ＣＰＵ１００は処理をそれぞれステップＳ１２０７〜Ｓ１２１０へと進める。ステップＳ１２０７〜Ｓ１２１０についても、ステップＳ１２０３〜Ｓ１２０６とともに後述する。ステップＳ１２０７〜Ｓ１２１０のいずれかにおいてＶｃｏｍｐを設定すると、制御部１０３はサブルーチンＶＴＸＬ判定を終了し、ＶＴＸＬ判定が終了したことをＣＰＵ１００に通知する。ここでは明示してはいないが、蓄積が終了していない全てのラインセンサ１０２について、ＶＴＸＬ判定を行う。

ステップＳ１２０３〜Ｓ１２０６及びステップＳ１２０７〜Ｓ１２１０について説明する。被写体の輝度が低い場合は、被写体のコントラストに関わらず、ＦＤ領域の電位の時間変化のリニアリティを保つことを優先する。図１０を用いて説明すると、被写体のコントラストが低い場合は、ステップＳ１２０４でＣＰＵ１００（設定手段）は、信号ＰＶＴＸＬ３をローレベル、信号ＰＶＴＸＬ１をハイレベルとする。これにより、レベルシフトインバータ（出力手段）が電圧ＶＴＸＬ１を出力する。電圧ＶＴＸＬ１（第１の電圧）によってトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁はポテンシャルφ１（第１のポテンシャル）になる。ステップＳ１２０８では、ＣＰＵ１００が停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ１に設定する。

被写体が低輝度であり、被写体のコントラストが高い場合は、ステップＳ１２０６では、ＣＰＵ１００（設定手段）は、信号ＰＶＴＸＬ３をローレベル、信号ＰＶＴＸＬ１をハイレベルとする。これにより、レベルシフトインバータ（出力手段）が電圧ＶＴＸＬ１を出力する。電圧ＶＴＸＬ１（第１の電圧）によってトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁はポテンシャルφ１（第１のポテンシャル）になる。ステップＳ１２１０では、ＣＰＵ１００が停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ１に設定する。

ここで、被写体のコントラストが低い場合は、被写体のコントラストが高い場合と比較して、同じ蓄積時間をかけて電荷を蓄積した場合に、デフォーカス演算の精度が低下することが知られている。よって、被写体のコントラストが低い場合は、デフォーカス演算の精度を向上させるため、最大蓄積時間内で可能な限りの電荷を蓄積する必要がある。従って、被写体が低コントラストでありかつ被写体が高輝度であるステップＳ１２０３では、制御部１０３（設定手段）はレベルシフトインバータ（出力手段）が電圧ＶＴＸＬ３を出力するよう制御する。前述の通り、ステップＳ１００１の初期状態として電圧ＶＴＸＬは電圧ＶＴＸＬ３（第３の電圧）に設定されているため、図６の回路に対する制御信号状態は変わらない。これにより、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁としてポテンシャルφ３（第３のポテンシャル）が維持される。

ステップＳ１２０７では、制御部１０３は停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ３に設定する。

初期状態として電圧Ｖｃｏｍｐは電圧Ｖｃｏｍｐ３に設定されているため、図６に示す回路に対する制御信号状態は変わらない。

被写体の輝度が高い場合は、被写体のコントラストに応じてポテンシャルを異ならせる。被写体のコントラストが高い場合は、ある程度の信号量が得られれば、デフォーカス演算の精度が得られる。従って、被写体のコントラストが高いステップＳ１２０５では、制御部１０３（設定手段）が、信号ＰＶＴＸＬ３をローレベル、信号ＰＶＴＸＬ２をハイレベルとする。これにより、レベルシフトインバータ（出力手段）が電圧ＶＴＸＬ２を出力する。電圧ＶＴＸＬ２（第２の電圧）によってトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁がポテンシャルφ２（第２のポテンシャル）に設定する。

ステップＳ１２０９では、制御部１０３が停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ２に設定する。すなわち、コントラストが低い場合よりも早い段階で蓄積を終了させる。

なお、上述したコントラスト閾値と輝度閾値は、設定されるトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁により、Ｐｅａｋ信号とＢｏｔｔｏｍ信号がそれぞれリニアリティ、あるいは転送効率の低下が起きないような値に設定されている。

また、図１０に示すフローチャートでは、被写体のコントラストに関する判定を、被写体の輝度に関する判定よりも先に行っているが、被写体の輝度に関する判定を先に行っても良い。これにより図１０のフローチャートをより簡略化することができる。

更に、本実施形態のＶＴＸ判定においてＣＰＵ１００が行っている処理は、制御部１０３が行っても良い。

［ポテンシャルを変更することの効果］
図１１、図１２、図１３を用いて、被写体特徴量（被写体の輝度及びコントラスト）に基づいてトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を変更することの効果を説明する。

図１１（ａ）は、ステップＳ１００７のＶＴＸＬ判定により被写体のコントラストが低く、輝度が高いと判定された場合である。この場合、制御部１０３はトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁をポテンシャルφ３にするよう制御する。また、制御部１０３は、停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ３にするよう制御する。この結果、図１１（ｃ）のように、最大輝度信号であるＰｅａｋ信号画素に対しても、最小輝度信号であるＢｏｔｔｏｍ信号画素に対しても、リニアリティを保ちつつ、必要な転送効率を確保することができる。

図１２（ａ）は、ステップＳ１００７のＶＴＸＬ判定により被写体のコントラストが高く、輝度も高いと判定された場合である。この場合、制御部１０３はトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁をφ２にするよう制御する。また、制御部１０３は、停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ２にするよう制御する。この結果、図１２（ｃ）に示すように、最大輝度信号であるＰｅａｋ信号画素に対しても、最小輝度信号であるＢｏｔｔｏｍ信号画素に対しても、ＦＤ領域の電位の時間変化のリニアリティを保つことができる。更に、図１１に示す場合と比較してより高い転送効率を確保することができる。さらに、電圧Ｖｃｏｍｐが図１１よりも低く設定されているため、図１２（ｂ）に示すように、図１１（ｂ）に対して蓄積時間が短い。蓄積時間が同じであれば、コントラストの高い被写体に対しては、コントラストの低い被写体と比較して一般的にデフォーカス量の算出の精度が良いことが知られている。このため、蓄積時間が短くても、デフォーカス量の算出を精度が良く行うことができる。被写体のコントラストが高く、輝度も高い場合は、輝度やコントラストが低い場合と比較してピントを合わせやすい状況であることから、ユーザーの視点からも早くピントを合わせることができるという期待を抱きやすいと考えられる。図１２（ｂ）に示すように蓄積時間を短くすることで、このようなユーザーの期待に沿うことができる。

図１３（ａ）は、ステップＳ１００７のＶＴＸＬ判定により被写体が低輝度であると判定された場合である。この場合、制御部１０３はトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁をφ１にするよう制御する。また、制御部１０３は、停止判定電圧Ｖｃｏｍｐを電圧Ｖｃｏｍｐ１にするよう制御する。この結果、図１１（ｃ）に示すように、最大輝度信号であるＰｅａｋ信号画素に対しても、最小輝度信号であるＢｏｔｔｏｍ信号画素に対しても、ＦＤ領域の電位の時間変化のリニアリティを保つことができる。更に、図１１及び図１２の場合と比較してより高い転送効率を確保することができる。

［第１の実施形態による効果］
上記の通り本発明の第１の実施形態では、被写体の輝度に応じてトランジスタＭＴＸ（転送トランジスタ）のオン電圧を切り替えることにより、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を可変設定している。これによりリニアリティを保ちつつ、必要な転送効率を確保することができる。この結果、幅広い輝度範囲において、精度の高い焦点検出動作が可能となる。

［第２の実施形態］
以下に、本発明の第２の実施形態による光電変換装置及びカメラの動作について説明する。なお、第１の実施形態と同様の構成については説明を省略し、相違点を中心に説明する。

図１４は、本発明の第２の実施形態にかかる焦点検出動作を示すフローチャートである。

ステップＳ１６００では、ＣＰＵ１００が被写体特徴量を取得する。被写体特徴量は、被写体のコントラスト及び被写体の輝度である。被写体特徴量はＡＥセンサ２０７による検出結果や、連続して行われる焦点検出動作における過去の焦点検出動作（１回前の焦点検出動作が望ましい）で焦点検出用センサ１０１から取得した信号から算出される。

焦点検出用センサ１０１からの信号を用いて被写体特徴量を算出する場合、被写体のコントラストは画素信号から算出し、被写体の輝度は画素信号及び蓄積時間から算出される。

なお、被写体特徴量を取得するために、ＡＥセンサ２０７及び焦点検出用センサ１０１の両方を用いても良い。例えば、ＡＥセンサ２０７を用いて被写体の輝度を取得し、焦点検出用センサ１０１を用いて被写体のコントラストを取得しても良い。

ステップＳ１６０１では、ＣＰＵ１００はトランジスタＭＴＸのオン電圧であるＶＴＸＬを選択し設定するためのＶＴＸＬ判定を行う。ステップＳ１６０１のＶＴＸＬ判定は、ステップＳ１００７におけるＶＴＸＬ判定と同様である。詳しい説明は省略する。

ステップＳ１６０２において、ＣＰＵ１００は焦点検出動作にかかわる各種設定を行う。第１の実施形態で説明した通り、ＣＰＵ１００がレンズ通信回路２０５を介して撮影レンズ３００と通信し、撮影レンズ３００の焦点距離情報などを得る。また、ＣＰＵ１００は撮影者の操作に応じて、焦点検出用センサ１０１の最大蓄積時間の設定などもしている。更に、本実施形態においては、ステップＳ１６０１で判定された電圧ＶＴＸＬの設定及び停止判定電圧Ｖｃｏｍｐの設定を行う。

なお、本実施形態においても、焦点検出用センサ１０１は第１の蓄積モードで駆動されるものとする。

ステップＳ１６０３以降の動作については、一部を除いて第１の実施形態と同様である。同様の部分についての説明は省略し、相違点を中心に説明をする。

本実施形態においては、第１の実施形態におけるステップＳ１００５及びステップＳ１００６を有しない。

また、前述の通り、ステップＳ１００７に対応するステップは、ステップＳ１６０１であり、ＶＴＸＬ判定を行うタイミングが異なる。

更に、本実施形態においては、図９のリセット期間及びノイズ記憶動作期間に対応する期間では、信号ＰＶＴＸＬ１、ＰＶＴＸＬ２、ＰＶＴＸＬ３を、ステップＳ１６０２で設定された状態から変化させない。この相違点は、第１の実施形態ではＶＴＸＬ判定を蓄積開始通信より後に行っており、本実施形態ではＶＴＸＬ判定を蓄積開始通信より前に行っているという違いから生じている。

［第２の実施形態による効果］
以上述べたように、本実施形態では、第１の実施形態と同様のＶＴＸＬ判定を行い、ＶＴＸＬ判定の判定結果に応じてトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を可変設定している。本実施形態においても第１の実施形態と同様に、リニアリティを保ちつつ、必要な転送効率を確保することができる。

更に、本発明の第２の実施形態によれば、第１の実施形態に対し、焦点検出用センサ１０１の制御部を簡素化することができる。焦点検出用センサ１０１を駆動する前にＶＴＸＬ判定を行い、トランジスタＭＴＸ（転送トランジスタ）のオン電圧を設定するためである。

また、本実施形態では、第１の実施形態と比較して、電荷のノイズが発生しにくい。この理由は、焦点検出フローの初期に行うＶＴＸＬ判定の結果に応じたトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を、フローが終了するまで維持するためである。

なお、前述の通り第１の実施形態では、蓄積期間中に、焦点検出用センサ１０１が備えるラインセンサ１０２の画素で取得した信号を用いてＶＴＸＬ判定を行っている。第２の実施形態において焦点検出用センサ１０２により取得した信号を用いてＶＴＸＬ判定を行う場合には、過去の焦点検出結果を用いて蓄積期間前にＶＴＸＬ判定を行っている。このため、第１の実施形態では被写体の輝度変化に対し、リアルタイムにＶＴＸＬ判定を行うことができる。

［変形例］
また、前述の実施形態においては、焦点検出用センサ１０１の画素部の感度（電荷の蓄積を行う容量の大きさ）が単一である場合を想定して説明したが、感度を変更することができる公知の画素回路構成を有することも考えられる。この場合、感度又は被写体特徴量（輝度若しくはコントラスト又は輝度及びコントラスト）のいずれかを優先してトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を決めても良いし、両方を考慮しても良い。感度及び被写体特徴量（輝度若しくはコントラスト又は輝度及びコントラスト）の両方を考慮する場合は、以下のようにポテンシャルを決めても良い。

例えば、被写体が低輝度である場合には、画素部の感度を高くする（電荷の蓄積を行う容量を小さくする）。一方、被写体が高輝度である場合には、画素部の感度は高くても低くても良く、例えば被写体のコントラストに応じて画素部の感度を決定してもよい。画素部の感度が高い場合には、ポテンシャル障壁を高くする。画素部の感度が低い場合には、ポテンシャル障壁を低くする。

［その他］
以上、本発明を適用した実施形態を例に、本発明によればリニアリティを保ちつつ、必要な転送効率を確保することができることを説明した。

なお、前述の実施形態ではトランジスタＭＴＸをＰＭＯＳ（ｐチャネルＭＯＳ電界効果トランジスタ）として説明したが、ＮＭＯＳ（ｎチャネルＭＯＳ電界効果トランジスタ）としてもよい。この場合、電圧関係を逆にすることで同じ効果が得られるため、説明を省略する。

また、本発明は上述の実施形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み取り実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

１００ ＣＰＵ
１１０ 転送トランジスタ制御部
１１１ レベルシフトインバータ
ＭＴＸ トランジスタ（転送トランジスタ）
ＣＬ 積分容量
ＦＤ フローティングディフュージョン（ＦＤ領域）
ＰＤ フォトダイオード（光電変換部）

Claims (18)

1. 被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとを有する画素部と、
   前記転送トランジスタの転送チャネル領域のポテンシャル障壁の高さを設定する設定手段と、
   被写体の輝度を判定する輝度判定手段と、を有し、
   前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して、生成された前記電荷を前記蓄積部に蓄積する場合において、
   前記設定手段が、前記輝度判定手段の判定結果に応じて前記転送チャネル領域のポテンシャル障壁の高さを設定することを特徴とする光電変換装置。
2. 前記輝度判定手段によって前記被写体の輝度が所定の閾値よりも高いと判定された場合には、前記設定手段は前記ポテンシャル障壁の高さを、前記被写体の輝度が前記所定の閾値以下である場合よりも高くすることを特徴とする請求項１に記載の光電変換装置。
3. ラインセンサを備えた光電変換装置であり、
   前記ラインセンサはライン状に配置された複数の前記画素部を有することを特徴とする請求項１または請求項２に記載の光電変換装置。
4. 前記設定手段は、１つの前記ラインセンサに含まれる前記画素部の前記転送チャネルのポテンシャル障壁の高さを同じ高さに設定することが可能であることを特徴とする請求項３に記載の光電変換装置。
5. 前記設定手段は、複数の前記ラインセンサに含まれる前記画素部のポテンシャル障壁の高さを同じ高さに設定することが可能であることを特徴とする請求項３または請求項４に記載の光電変換装置。
6. 前記輝度判定手段は、被写体の輝度の判定を前記蓄積期間中に行うことを特徴とする請求項１乃至請求項５のいずれか１項に記載の光電変換装置。
7. 前記輝度判定手段は、被写体の輝度の判定を前記蓄積期間の前に行うことを特徴とする請求項１乃至請求項５のいずれか１項に記載の光電変換装置。
8. 前記輝度判定手段は、前記ラインから得られた過去の焦点検出動作において取得した信号又は別に設けたＡＥセンサによる検出した信号の少なくとも一方を用いて輝度を判定することを特徴とする請求項７に記載の光電変換装置。
9. 被写体のコントラストを判定するコントラスト判定手段を有し、
   前記輝度判定手段が被写体の輝度を所定の閾値より高いと判定した場合には、前記コントラスト判定手段による判定結果に応じて、前記設定手段がポテンシャル障壁の高さを設定することを特徴とする請求項１乃至請求項８のいずれか１項に記載の光電変換装置。
10. 前記輝度判定手段が被写体の輝度が所定の閾値より高いと判定した場合において、
    更に前記コントラスト判定手段が被写体のコントラストが高いと判定した場合に、前記設定手段が設定する前記転送チャネル領域のポテンシャル障壁の高さは、前記コントラスト判定手段が被写体のコントラストが低いと判定した場合よりも低いことを特徴とする請求項９に記載の光電変換装置。
11. 前記コントラスト判定手段は、被写体のコントラストの判定を前記蓄積期間中に行うことを特徴とする請求項９又は請求項１０に記載の光電変換装置。
12. 前記コントラスト判定手段は、被写体のコントラストの判定を前記蓄積期間の前に行うことを特徴とする請求項９又は請求項１０に記載の光電変換装置。
13. 設定手段の設定に応じた電圧を出力する出力手段を有し、
    前記転送トランジスタがｐチャネルＭＯＳ電界効果トランジスタである場合において、前記転送チャネル領域のポテンシャル障壁が高い場合に前記出力手段が転送トランジスタのチャネル領域に印加する電圧は、前記ポテンシャル障壁が低い場合よりも小さいことを特徴とする請求項１乃至請求項１２のいずれか１項に記載の光電変換装置。
14. 前記蓄積期間の前に、前記光電変換部、前記転送トランジスタの転送チャネル領域及び蓄積部をリセットすることを特徴とする請求項１乃至請求項１３のいずれか１項に記載の光電変換装置。
15. 前記リセットの期間中は、前記転送チャネル領域のポテンシャル障壁は、前記輝度判定手段が被写体の輝度が所定の閾値より高いと判定した場合に設定手段が設定するポテンシャル障壁の高さよりも低くすることを特徴とする請求項１４に記載の光電変換装置。
16. 被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとをそれぞれ有する画素部をライン状に配置した光電変換装置の制御方法において、
    前記転送トランジスタの駆動を行うためのトランジスタ制御ステップと、
    被写体の輝度を判定する輝度判定ステップと、を有するとともに、
    前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して、生成された前記電荷を前記蓄積部に蓄積する場合において、
    前記輝度判定ステップで判定された輝度に応じて前記転送トランジスタの転送チャネル領域のポテンシャル障壁の高さを設定する設定ステップと、を有することを特徴とする光電変換装置の制御方法。
17. 請求項１６に記載の前記光電変換装置の制御方法における各ステップをコンピュータによって実行させるためのプログラム。
18. 請求項１７に記載のプログラムをコンピュータで読み取ることができるように記憶する記憶媒体。

Images