JP2017034173A - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2017034173A JP2017034173A JP2015154728A JP2015154728A JP2017034173A JP 2017034173 A JP2017034173 A JP 2017034173A JP 2015154728 A JP2015154728 A JP 2015154728A JP 2015154728 A JP2015154728 A JP 2015154728A JP 2017034173 A JP2017034173 A JP 2017034173A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- epitaxial layer
- epitaxial
- oxide film
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法であって、エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が1×1017atoms/cm3以上のシリコン基板を用い、シリコン基板にエピタキシャル層を成長させる前に、シリコン基板に対して、SC−1洗浄と、SC−1洗浄で形成されたシリコン酸化膜を除去するHF処理からなる前処理を複数回行い、シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして5nm以上除去した後、シリコン基板上にエピタキシャル層を成長させる。
【選択図】図1
Description
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が1×1017atoms/cm3以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、SC−1洗浄と、該SC−1洗浄で形成されたシリコン酸化膜を除去するHF処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして5nm以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法を提供する。
さらに、シリコン基板上に、エピタキシャル層を成長する(工程E)。
試料として、ヒ素をドープしたN型で直径200mmのシリコンウェーハを用いた。ドーパント濃度は、1×1018atoms/cm3(抵抗率0.022Ω・cm)である。このシリコンウェーハを1%HF溶液でエッチングした後に、SC−1洗浄と1%HF溶液を用いたHF処理からなる前処理を合計5回行ったウェーハと6回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理5回で5.2nm、前処理6回で6.1nmであった。そして、1150℃でヒ素をドーパントとして、膜厚10μmで抵抗率10Ω・cmのシリコンエピタキシャル層を成長させた。その後、SP1にてエピタキシャル層表面の欠陥(>0.16μm)の数を測定した。その結果、前処理回数が5回では欠陥数が3個/ウェーハ、6回では欠陥数が5個/ウェーハであり、欠陥数は著しく低減されていた。
試料として、ボロンをドープしたP型で直径200mmのシリコンウェーハを用いた。ドーパント濃度は、1×1018atoms/cm3(抵抗率0.045Ω・cm)である。このシリコンウェーハを1%HF溶液でエッチングした後に、SC−1洗浄と1%HF溶液を用いたHF処理からなる前処理を合計3〜5回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理3回で6.1nm、4回で7.5nm、5回で9.1nmであった。そして、1150℃でボロンをドーパントとして、膜厚10μmで抵抗率10Ω・cmのシリコンエピタキシャル層を成長させた。その後、SP1にてエピタキシャル層表面の欠陥(>0.16μm)の数を測定した。その結果、前処理回数が3回では欠陥数が2個/ウェーハ、4回では6個/ウェーハ、5回では3個/ウェーハであり、欠陥数は著しく低減されていた。
試料として、ヒ素をドープしたN型で直径200mmのシリコンウェーハを用いた。ドーパント濃度は、1×1018atoms/cm3(抵抗率0.022Ω・cm)である。このシリコンウェーハを1%HF溶液でエッチングした後に、1150℃でヒ素をドーパントとして、膜厚10μmで抵抗率10Ω・cmのエピタキシャル層を成長させた。その後、SP1にてエピタキシャル層表面の欠陥(>0.16μm)の数を測定した。その結果、エピタキシャル層の欠陥数は512個/ウェーハであり、多数の欠陥が観察された。
試料として、ボロンをドープしたP型で直径200mmのシリコンウェーハを用いた。ドーパント濃度は、1×1018atoms/cm3(抵抗率0.045Ω・cm)である。このシリコンウェーハを1%HF溶液でエッチングした後に、1150℃でボロンをドーパントとして、膜厚10μmで抵抗率10Ω・cmのエピタキシャル層を成長させた。その後、SP1にてエピタキシャル層表面の欠陥(>0.16μm)の数を測定した。その結果、エピタキシャル層の欠陥数は208個/ウェーハであり、多数の欠陥が観察された。
試料として、ヒ素をドープしたN型で直径200mmのシリコンウェーハを用いた。ドーパント濃度は、1×1018atoms/cm3(抵抗率0.022Ω・cm)である。このシリコンウェーハに、900℃、N2雰囲気下で30分の熱処理を行った。シリコンウェーハの表面には、熱処理の際に大気を巻き込んだことによる酸化膜が膜厚7nmで形成された。この酸化膜を1%HF溶液でエッチングした後に、1150℃でヒ素をドーパントとして、膜厚10μmで抵抗率10Ω・cmのエピタキシャル層を成長させた。その後、SP1にてエピタキシャル層表面の欠陥(>0.16μm)の数を測定した。その結果、エピタキシャル層表面の欠陥数は10個/ウェーハと改善されていたが、エピタキシャル層/シリコン基板界面の抵抗率にダレが見られた。
Claims (3)
- シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法であって、
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が1×1017atoms/cm3以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、SC−1洗浄と、該SC−1洗浄で形成されたシリコン酸化膜を除去するHF処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして5nm以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。 - 前記シリコン基板の導電型をN型とする場合はドーパントをAs又はPとし、該N型のシリコン基板に対して、前記前処理を5回以上行うことを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
- 前記シリコン基板の導電型をP型とする場合はドーパントをBとし、該P型のシリコン基板に対して、前記前処理を3回以上行うことを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154728A JP6376072B2 (ja) | 2015-08-05 | 2015-08-05 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154728A JP6376072B2 (ja) | 2015-08-05 | 2015-08-05 | エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034173A true JP2017034173A (ja) | 2017-02-09 |
JP6376072B2 JP6376072B2 (ja) | 2018-08-22 |
Family
ID=57986352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015154728A Active JP6376072B2 (ja) | 2015-08-05 | 2015-08-05 | エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6376072B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021746A (ja) * | 2017-07-14 | 2019-02-07 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
US10613515B2 (en) | 2017-03-31 | 2020-04-07 | Align Technology, Inc. | Orthodontic appliances including at least partially un-erupted teeth and method of forming them |
CN114871186A (zh) * | 2022-01-19 | 2022-08-09 | 上海晶盟硅材料有限公司 | 外延片阻值测量前处理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030005944A1 (en) * | 2001-03-26 | 2003-01-09 | Pagliaro Robert H. | Stable, oxide-free silicon surface preparation |
US20050048742A1 (en) * | 2003-08-26 | 2005-03-03 | Tokyo Electron Limited | Multiple grow-etch cyclic surface treatment for substrate preparation |
JP2007073594A (ja) * | 2005-09-05 | 2007-03-22 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
-
2015
- 2015-08-05 JP JP2015154728A patent/JP6376072B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030005944A1 (en) * | 2001-03-26 | 2003-01-09 | Pagliaro Robert H. | Stable, oxide-free silicon surface preparation |
US20050048742A1 (en) * | 2003-08-26 | 2005-03-03 | Tokyo Electron Limited | Multiple grow-etch cyclic surface treatment for substrate preparation |
JP2007073594A (ja) * | 2005-09-05 | 2007-03-22 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10613515B2 (en) | 2017-03-31 | 2020-04-07 | Align Technology, Inc. | Orthodontic appliances including at least partially un-erupted teeth and method of forming them |
JP2019021746A (ja) * | 2017-07-14 | 2019-02-07 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
CN114871186A (zh) * | 2022-01-19 | 2022-08-09 | 上海晶盟硅材料有限公司 | 外延片阻值测量前处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6376072B2 (ja) | 2018-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101968381B1 (ko) | 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 | |
JP5315596B2 (ja) | 貼合せsoiウェーハの製造方法 | |
US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
JP2006073580A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
US6514886B1 (en) | Method for elimination of contaminants prior to epitaxy | |
JP6376072B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2019195020A (ja) | 半導体シリコンウェーハの金属不純物除去方法 | |
JP2002100634A (ja) | アニールウェーハの製造方法およびアニールウェーハ | |
US10995422B2 (en) | GaAs substrate and method for manufacturing the same | |
JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
JP2018510492A (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP5609025B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5742742B2 (ja) | 金属汚染評価方法 | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
JP2019079834A (ja) | シリコンエピタキシャルウエーハの製造方法及びシリコンエピタキシャルウエーハ | |
JP5630527B2 (ja) | 貼合せsoiウェーハの製造方法 | |
JP2008227060A (ja) | アニールウエハの製造方法 | |
JP2008160123A (ja) | 選択エピタキシャル成長プロセスの改良方法 | |
JP2013187285A (ja) | エピタキシャルウェハの製造方法 | |
JP2013232499A (ja) | 複合基板 | |
JP2019149471A (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6376072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |