JP2017015855A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2017015855A JP2017015855A JP2015130847A JP2015130847A JP2017015855A JP 2017015855 A JP2017015855 A JP 2017015855A JP 2015130847 A JP2015130847 A JP 2015130847A JP 2015130847 A JP2015130847 A JP 2015130847A JP 2017015855 A JP2017015855 A JP 2017015855A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- potential
- line
- switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】この実施形態では、各画素内のデジタルメモリの動作を安定なものとすることができる、表示装置及び表示装置の駆動方法を提供すること。
【解決手段】表示エリアにおいて、複数のゲート線と前記複数のソース線とが交差する各近傍にそれぞれ画素が配列されている。各画素PXは、次のように構成されている。第1と第2のスイッチが直列接続されている。前記第1と第2のスイッチは、対応する共通のゲート線が一方の電位のときオンとオフの関係、他方の電位のときオフとオンの関係となる。メモリ回路は、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、第1電位線の第1電位又は第2電位線の第2電位のいずれかをデータとして保持する。ここで、第1の画素の第1のメモリ回路と隣の第2の画素の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持する。
【選択図】図2
【解決手段】表示エリアにおいて、複数のゲート線と前記複数のソース線とが交差する各近傍にそれぞれ画素が配列されている。各画素PXは、次のように構成されている。第1と第2のスイッチが直列接続されている。前記第1と第2のスイッチは、対応する共通のゲート線が一方の電位のときオンとオフの関係、他方の電位のときオフとオンの関係となる。メモリ回路は、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、第1電位線の第1電位又は第2電位線の第2電位のいずれかをデータとして保持する。ここで、第1の画素の第1のメモリ回路と隣の第2の画素の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持する。
【選択図】図2
Description
この実施形態は、表示装置に関する。
液晶表示装置においては、複数の画素が行方向(X方向)と列方向(Y方向)とに配列されている。行方向(X方向)は、列方向(Y方向)と交差する方向である。例えばX方向に平行な複数本のゲート線が、Y方向に一定間隔をおいて配置される。また、Y方向に平行な複数のソース線が、X方向に一定間隔をおいて配置される。上記の各画素は、複数のゲート線と複数のソース線との各交差部付近に配置される。
ところで、液晶表示装置には、各画素にデジタルメモリを持つものがある。各画素がデジタルメモリを持つ液晶表示装置は、例えば装置の表示領域の全体に静止した画像を長期間表示する場合、全てのソース線に対して頻繁に電圧を供給する(画素信号の書き換えを行う)必要がない。このため、装置の低消費電力化が得られる。また、表示領域の一部に静止した画像が表示され、残りの一部の領域に動画が表示される場合も、全てのソース線に対して頻繁に電圧を供給する必要がない。この場合は、前記一部の領域のソース線に電圧(動画用の画素信号)を供給すればよいために、装置の低消費電力化が得られる。
ところで、液晶表示装置には、各画素にデジタルメモリを持つものがある。各画素がデジタルメモリを持つ液晶表示装置は、例えば装置の表示領域の全体に静止した画像を長期間表示する場合、全てのソース線に対して頻繁に電圧を供給する(画素信号の書き換えを行う)必要がない。このため、装置の低消費電力化が得られる。また、表示領域の一部に静止した画像が表示され、残りの一部の領域に動画が表示される場合も、全てのソース線に対して頻繁に電圧を供給する必要がない。この場合は、前記一部の領域のソース線に電圧(動画用の画素信号)を供給すればよいために、装置の低消費電力化が得られる。
しかしながら上記の液晶表示装置において、行単位で複数のデジタルメモリの内容が同時に書き換えられる場合がある。このような場合、例えば同じ行のすべてのメモリがハイレベルからローレベルに同時に書き換えられる場合があったり、逆に同じ行のすべてのメモリがローレベルからハイレベルに同時に書き換えられる場合があったりする。
このような動作においては、書き込み用のデジタル映像信号を出力する多数のソース線が同時に同じ極性となったとき、デジタル映像信号を出力する出力回路内で大きな電圧降下が発生する。この結果、データエラーが発生することがある。
そこで、この実施形態では、各画素内のデジタルメモリの動作を安定なものとすることができる、表示装置及び表示装置の駆動方法を提供することを目的とする。
そこで、この実施形態では、各画素内のデジタルメモリの動作を安定なものとすることができる、表示装置及び表示装置の駆動方法を提供することを目的とする。
実施形態によれば、平行な複数のゲート線と、前記複数のゲート線と交差して配列される平行な複数のソース線と、前記各ゲート線に対して、平行に配列されてデータを出力するための第1電位線及び第2電位線と、前記複数のゲート線と前記複数のソース線とが交差する各近傍に配列される複数の画素と、を有する表示装置であって、
前記画素は、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、
前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、
前記第1のスイッチがオンしかつ前記対応するソース線からハイレベル又はローレベルのいずれかの入力信号が入力したとき、前記第1電位線の第1の論理データ又は前記第2電位線の第2の論理データのいずれかをデータとして保持するメモリ回路とを有し、
ここで、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路第1のスイッチがオンした状態で、各ソース線に異なるレベルの入力信号が与えられた場合に同じ論理データを保持するように、前記第1電位線と前記第2電位線に接続されている。
前記画素は、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、
前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、
前記第1のスイッチがオンしかつ前記対応するソース線からハイレベル又はローレベルのいずれかの入力信号が入力したとき、前記第1電位線の第1の論理データ又は前記第2電位線の第2の論理データのいずれかをデータとして保持するメモリ回路とを有し、
ここで、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路第1のスイッチがオンした状態で、各ソース線に異なるレベルの入力信号が与えられた場合に同じ論理データを保持するように、前記第1電位線と前記第2電位線に接続されている。
以下、実施の形態について図面を参照して説明する。図1は、本実施形態に係る表示装置100の概略構成を示している。表示装置100は、アレイ基板(第1基板と称してもよい)SUB1と、対向基板(第2基板と称してもよい)SUB2と、マトリクス状に配置された複数の画素PX(PX11、PX12,・・・・、PX21、PX22,・・・・、PX31、PX32、・・・) からなる表示エリアDAと、を備えている。図1は、多数の画素の中の一部の画素PX11−PX34を示している。アレイ基板SB1及び対向基板SB2は、互いに対向するように配置された一対の透明な絶縁基板である。アレイ基板SB1と対向基板SB2との間には液晶層LQが挟持されている。
第1基板SUB1は、表示エリアDAにおいて、第1方向Xに沿って延出した複数のゲート線G(G1〜Gn)、第1方向Xに交差する第2方向Yに沿って延出した複数のソース線S(S1〜Sm)を備えている。図1では、ゲート線G1、G2、G3と、ソース線S1、S2、S3、S4が示されている。
また各画素PX(PX11−PX34)は、後で説明するように、具体的には図2に示すように構成されている。
各ゲート配線G(G1〜Gn)は、表示エリアDAの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線S(S1〜Sm)は、表示エリアDAの外側に引き出され、第2駆動回路SDに接続されている。第1駆動回路GD及び第2駆動回路SDは、例えばその少なくとも一部が第1基板SUB1上に形成され、デバイス駆動集積回路(液晶ドライバと称される場合もある)DD_ICと接続されている。
各ゲート配線G(G1〜Gn)は、表示エリアDAの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線S(S1〜Sm)は、表示エリアDAの外側に引き出され、第2駆動回路SDに接続されている。第1駆動回路GD及び第2駆動回路SDは、例えばその少なくとも一部が第1基板SUB1上に形成され、デバイス駆動集積回路(液晶ドライバと称される場合もある)DD_ICと接続されている。
デバイス駆動集積回路(デバイス駆動IC)DD_ICは、接続端子500を介してフレキシブル配線基板の一端に接続されている。フレキシブル配線基板の他端は、ホストデバイス(図示せず)に接続されている。ホストデバイス(コントローラと称してもよい)は、デバイス駆動ICDD_ICと相互通信を行い、画像データや同期パルスなどを出力することができる。
図2を参照して、各画素PXの構成例を説明する。図2は、画素PX11,PX12を代表して示している。まず、画素PX11の構成に着目する。スイッチSW1、SW2は、例えば薄膜トランジスタ(Thin Film Transistor: TFT)で構成され、直列接続されている。スイッチSW1は、Pチャンネルトランジスタであり、スイッチSW2はNチャンネルトランジスタである。スイッチSW1、SW2のゲート電極は、ゲート線G1に接続されている、スイッチSW1のソース電極(入力電極)は、ソース線S1に接続され、ドレイン電極(出力電極)は、スイッチSW2のソース電極(入力電極)に接続されるとともに、メモリ回路Mを構成するインバータIN1の入力電極に接続されている。スイッチSW2のドレイン電極(出力電極)は、スイッチSW31とSW41のゲート電極に接続されている。
一方、前記インバータIN1の出力電極は、インバータIN2の入力電極に接続されるとともに、スイッチSW32とスイッチSW42のゲート電極に接続されている。そして前記インバータIN2の出力電極は、前記スイッチSW2のドレイン電極(出力電極)に接続されている。スイッチSW31は負論理動作し、スイッチSW32は正論理動作する。一方、SW42は負論理動作し、スイッチSW41は正論理動作する。
スイッチSW31とスイッチSW32の共通接続された入力側電極(論理データ入力部と称してもよい)は、例えば電源ライン(データ“0”と称してもよい)としての第2電位線POLBに接続され、共通接続された出力側電極は、画素電極Pに接続されている。またスイッチSW41とスイッチSW42の共通接続された入力側電極(論理データ入力部と称してもよい)は、例えば電源ライン(データ“1”と称してもよい)としての第1電位線POLAに接続され、共通接続された出力側電極は、画素電極Pに接続されている。画素電極Pと共通電極CEとの間に液晶層LQが存在する。例えば、画素電極Pは、画素の位置に対応するように第1基板SUB1に形成され、共通電極CEは、第2基板SUB2に形成されている。
上記した画素PX11の隣の画素PX12の基本的構成は、画素PX11と同じ構成である。しかし、画素PX12のメモリ回路Mと第2電位線POLB及び第1電位線POLAとの接続フォームと、画素PX11のメモリ回路Mと第2電位線POLB及び第1電位線POLAとの接続フォームとが異なる。即ち、画素PX11のメモリ回路MのスイッチSW31とSW32の入力側電極(論理データ入力部)は、第2電位線POLBに接続され、スイッチSW41とSW42の入力側電極(論理データ入力部)は、第1電位線POLAに接続されているが、画素PX12のメモリ回路MのスイッチSW31とSW32の入力側電極(論理データ入力部)は、第1電位線POLAに接続され、スイッチSW41とSW42の入力側電極(論理データ入力部)は、第1電位線POLAに接続されている。
図3と図4は、上記した画素PX11,PX12の動作例を説明するために示した図である。図3には第1電位線POLAの電位変化と、第2電位線POLBの電位変化を示している。共通電極CEの電位Vcomは一定電位である。この一定電位Vcomを基準にして、第1電位線POLAの電位は、ハイレベルH1とローレベルL1の範囲で周期的に変化する。一方、第2電位線POLBの電位は、一定電位Vcomを基準にして、ハイレベルH2とローレベルL2の範囲で変化する。この場合、第2電位線POLBの電位の振幅は、第1電位線POLAの電位の振幅よりも小さい。また第1電位線POLAと第2電位線POLBの電位変化方向は、逆極性方向へ同期して変化する。ハイレベルH2は、メモリ回路内のインバータの高電位電源レベルと同じであり、ローレベルL2は、前記メモリ回路内のインバータの低電位電源レベルと同じである。
今、ゲート線G1にハイレベルのゲートパルスが与えられ、メモリ書き換え期間になったとする。そして、ソース線S1にハイレベルの信号、ソース線S2にローレベルの信号が入力されるものとする。このときは、画素PX11では、スイッチSW1がオン、スイッチSW2がオフする。このために、インバータIN1の出力は、ローレベルとなり、インバータIN2の出力はハイレベルとなる。このために、スイッチSW31、SW32はオフ、スイッチSW41,SW42はオンとなり、第1電位線POLAの電圧が1ビットデータとして保持され、このデータがスイッチSW41,SW42の共通電極から画素電極Pに与えられる。
スイッチSW31とスイッチSW32の共通接続された入力側電極(論理データ入力部と称してもよい)は、例えば電源ライン(データ“0”と称してもよい)としての第2電位線POLBに接続され、共通接続された出力側電極は、画素電極Pに接続されている。またスイッチSW41とスイッチSW42の共通接続された入力側電極(論理データ入力部と称してもよい)は、例えば電源ライン(データ“1”と称してもよい)としての第1電位線POLAに接続され、共通接続された出力側電極は、画素電極Pに接続されている。画素電極Pと共通電極CEとの間に液晶層LQが存在する。例えば、画素電極Pは、画素の位置に対応するように第1基板SUB1に形成され、共通電極CEは、第2基板SUB2に形成されている。
上記した画素PX11の隣の画素PX12の基本的構成は、画素PX11と同じ構成である。しかし、画素PX12のメモリ回路Mと第2電位線POLB及び第1電位線POLAとの接続フォームと、画素PX11のメモリ回路Mと第2電位線POLB及び第1電位線POLAとの接続フォームとが異なる。即ち、画素PX11のメモリ回路MのスイッチSW31とSW32の入力側電極(論理データ入力部)は、第2電位線POLBに接続され、スイッチSW41とSW42の入力側電極(論理データ入力部)は、第1電位線POLAに接続されているが、画素PX12のメモリ回路MのスイッチSW31とSW32の入力側電極(論理データ入力部)は、第1電位線POLAに接続され、スイッチSW41とSW42の入力側電極(論理データ入力部)は、第1電位線POLAに接続されている。
図3と図4は、上記した画素PX11,PX12の動作例を説明するために示した図である。図3には第1電位線POLAの電位変化と、第2電位線POLBの電位変化を示している。共通電極CEの電位Vcomは一定電位である。この一定電位Vcomを基準にして、第1電位線POLAの電位は、ハイレベルH1とローレベルL1の範囲で周期的に変化する。一方、第2電位線POLBの電位は、一定電位Vcomを基準にして、ハイレベルH2とローレベルL2の範囲で変化する。この場合、第2電位線POLBの電位の振幅は、第1電位線POLAの電位の振幅よりも小さい。また第1電位線POLAと第2電位線POLBの電位変化方向は、逆極性方向へ同期して変化する。ハイレベルH2は、メモリ回路内のインバータの高電位電源レベルと同じであり、ローレベルL2は、前記メモリ回路内のインバータの低電位電源レベルと同じである。
今、ゲート線G1にハイレベルのゲートパルスが与えられ、メモリ書き換え期間になったとする。そして、ソース線S1にハイレベルの信号、ソース線S2にローレベルの信号が入力されるものとする。このときは、画素PX11では、スイッチSW1がオン、スイッチSW2がオフする。このために、インバータIN1の出力は、ローレベルとなり、インバータIN2の出力はハイレベルとなる。このために、スイッチSW31、SW32はオフ、スイッチSW41,SW42はオンとなり、第1電位線POLAの電圧が1ビットデータとして保持され、このデータがスイッチSW41,SW42の共通電極から画素電極Pに与えられる。
一方、画素PX12では、ゲートパルスに応答してスイッチSW1がオン、スイッチSW2がオフである。しかしソース線S2にローレベルの信号が入力されているので、スイッチSW1の出力は、ローレベルである。このために、インバータIN1の出力は、ハイレベルとなり、インバータIN2の出力はローレベルとなる。このために、スイッチSW31、SW32はオン、スイッチSW41,SW42はオフとなり、第2電位線POLBの電圧が1ビットデータとして保持され、このデータがスイッチSW31,SW32の共通電極から画素電極Pに与えられる。
つまり、上記した回路によると、画素PX11のメモリ回路と画素PX12のメモリ回路は、同じ1ビットの論理データを保持するために、画素PX11のソース線にはハイレベルの信号、画素PX12のソース線にはローレベルの信号を与える必要がある。このように本実施形態においては、画素PX11と画素PX12とに例えば白のデータが書き込まれる場合、画素PX11のソース線S1にはハイレベル,画素PX12のソース線S2にはローレベルの信号が与えられる。これは、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持するように、第1のメモリ回路と第2のメモリ回路とは、前記第1電位線POLAと前記第2電位線POLBに接続した接続パターンが異なるからである。
図3では、第1電位線POLAの電位振幅は第2電位線POLBの電位振幅よりも大きい。しかしこの変化振幅の関係は、第1電位線POLAの電位振幅が第2電位線POLBの電位振幅より小さくてもよい。また両電位の変化位相は逆相の関係にある。さらに変化周波数は、画素電極をプラス、マイナス、プラス、マイナス、・・・・と切り替える速度に対応するものであり、液晶駆動効率を向上するために、設定されている。
図5は、図4で説明したように第1のメモリ回路Mと第2のメモリ回路Mにそれぞれデータ“1”が書き込まれたあと、このデータ“1”がデータ“0”に書きかえられるときの動作を説明するために示している。今、ゲート線G1にハイレベルのパルスが与えられ、メモリ書き換え期間になったとする。この場合は、ソース線S1にローレベルの信号、ソース線S2にハイレベルの信号が入力される。
このときは、画素PX11では、スイッチSW1がオフ、スイッチSW2がオンである。このために、インバータIN1の出力は、ハイレベルとなり、インバータIN2の出力はローレベルとなる。このために、スイッチSW31、SW32はオン、スイッチSW41,SW42はオフとなり、第2電位線POLBの電圧がデータ“0”として保持され、このデータがスイッチSW31,SW32の共通電極から画素電極Pに与えられる。
図3では、第1電位線POLAの電位振幅は第2電位線POLBの電位振幅よりも大きい。しかしこの変化振幅の関係は、第1電位線POLAの電位振幅が第2電位線POLBの電位振幅より小さくてもよい。また両電位の変化位相は逆相の関係にある。さらに変化周波数は、画素電極をプラス、マイナス、プラス、マイナス、・・・・と切り替える速度に対応するものであり、液晶駆動効率を向上するために、設定されている。
図5は、図4で説明したように第1のメモリ回路Mと第2のメモリ回路Mにそれぞれデータ“1”が書き込まれたあと、このデータ“1”がデータ“0”に書きかえられるときの動作を説明するために示している。今、ゲート線G1にハイレベルのパルスが与えられ、メモリ書き換え期間になったとする。この場合は、ソース線S1にローレベルの信号、ソース線S2にハイレベルの信号が入力される。
このときは、画素PX11では、スイッチSW1がオフ、スイッチSW2がオンである。このために、インバータIN1の出力は、ハイレベルとなり、インバータIN2の出力はローレベルとなる。このために、スイッチSW31、SW32はオン、スイッチSW41,SW42はオフとなり、第2電位線POLBの電圧がデータ“0”として保持され、このデータがスイッチSW31,SW32の共通電極から画素電極Pに与えられる。
一方、画素PX12では、ゲートパルスにより、スイッチSW1がオン、スイッチSW2がオフとなる。ソース線S2にハイレベルの信号が入力されているので、スイッチSW1の出力は、ハイレベルである。このために、インバータIN1の出力は、ローレベル(反転出力)となり、インバータIN2の出力はハイレベルとなる。このために、スイッチSW31、SW32はオフ、スイッチSW41,SW42はオンとなり、第2電位線POLBの電圧がデータ“0”として保持され、このデータがスイッチSW41,SW42の共通出力電極から画素電極Pに与えられる。
図2、図4及び図5は、画素PX11と画素PX12の構成を代表して示した。本実施形態では、画素PX11と画素PX12組と第1電位線POLA及び第2電位線POLAとの接続パターンと同じ接続パターンが、他の画素PX13,PX14の組、画素PX15,PX16の組、画素PX17,PX18の組、・・・・において繰り替えされている。他の行においても同様な接続パターンである。
すなわち、実施形態は、基本的には、平行な複数のゲート線と、前記複数のゲート線と交差して配列される平行な複数のソース線と、前記各ゲート線に対して、平行に配列された第1電位線及び第2電位線と、前記複数のゲート線と前記複数のソース線とが交差する各近傍に配列される複数の画素と、を有する表示装置である。
そして前記画素は、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、前記第1電位線の第1電位又は前記第2電位線の第2電位のいずれかをデータとして保持するメモリ回路とを有する。
ここで、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持するように、前記第1電位線と前記第2電位線に接続した接続パターンが異なる。
そして、駆動方法は、隣り合うソース線に対しては、同じ信号が書き込まれる場合、異なる極性(電位)の書き込み信号が供給される方法である。また上記の装置によると、同一ソース線に接続された画素は、同一ロジックである。このために同時にデータ書き換えが行われるメモリ回路がハイレベルからローレベル又はローレベルからハイレベルに一斉に揃うような事態は、極めてまれとなる。このために実質的な動作マージンを広げることができる。つまり多様な入力データに対応可能となる。また多発するラスター状の表示が行われた場合、隣同時のソース線が異なる極性の電位となるので、多くのソース線の充電あるいは放電を一斉に発生することがない。この結果、装置としては消費電力の軽減効果を得ることができる。
そして前記画素は、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、前記第1電位線の第1電位又は前記第2電位線の第2電位のいずれかをデータとして保持するメモリ回路とを有する。
ここで、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持するように、前記第1電位線と前記第2電位線に接続した接続パターンが異なる。
そして、駆動方法は、隣り合うソース線に対しては、同じ信号が書き込まれる場合、異なる極性(電位)の書き込み信号が供給される方法である。また上記の装置によると、同一ソース線に接続された画素は、同一ロジックである。このために同時にデータ書き換えが行われるメモリ回路がハイレベルからローレベル又はローレベルからハイレベルに一斉に揃うような事態は、極めてまれとなる。このために実質的な動作マージンを広げることができる。つまり多様な入力データに対応可能となる。また多発するラスター状の表示が行われた場合、隣同時のソース線が異なる極性の電位となるので、多くのソース線の充電あるいは放電を一斉に発生することがない。この結果、装置としては消費電力の軽減効果を得ることができる。
なお、液晶層の液晶分子は、共通電極CEと画素電極Pとの間に発生する電界により駆動される。第1基板SUB1と、第2基板SUB2の間の液晶層LQは、第1基板SUB1の画素電極と、第2基板SUB2に形成された共通電極との間に発生する電界により駆動される。しかしこの駆動方法に限定されるものではなく、第1基板SUB1に画素電極と、共通電極が絶縁層を介して設けられ、FFS(Fringe Field Switchig)モードで動作するタイプでもよい。
上記の実施形態は、カラーフィルタに関しては説明していない。しかし表示装置は、カラー表示が可能であり、次に、カラーフィルタが第2基板SUB2に設けられている実施形態について説明する。
図6は、3つの画素を1単位(1つの複合画素あるいは階調可変画素)とし、この複合画素あるいは諧調可変画素に対して、1つのカラーフィルタが対応している表示装置の実施形態を示している。この例では、例えば第1行において、画素PX11,PX12,PX13に対して、赤(R)フィルタ、画素PX14,PX15,PX16に緑(G)フィルタ、画素PX17,PX18,PX19に青(B)フィルタ、が対応している。そしてこのR,G、Bフィルタの配列が行に沿って繰り返し配列されている。また第2行において、画素PX21,PX22,PX23にRフィルタ、画素PX14,PX15,PX16にGフィルタ、画素PX17,PX18,PX19にBフィルタ、が対応している。そしてこのR,G、Bフィルタの配列が行に沿って繰り返し配列されている。
図6は、3つの画素を1単位(1つの複合画素あるいは階調可変画素)とし、この複合画素あるいは諧調可変画素に対して、1つのカラーフィルタが対応している表示装置の実施形態を示している。この例では、例えば第1行において、画素PX11,PX12,PX13に対して、赤(R)フィルタ、画素PX14,PX15,PX16に緑(G)フィルタ、画素PX17,PX18,PX19に青(B)フィルタ、が対応している。そしてこのR,G、Bフィルタの配列が行に沿って繰り返し配列されている。また第2行において、画素PX21,PX22,PX23にRフィルタ、画素PX14,PX15,PX16にGフィルタ、画素PX17,PX18,PX19にBフィルタ、が対応している。そしてこのR,G、Bフィルタの配列が行に沿って繰り返し配列されている。
上記したようにカラーフィルタを備えるカラー表示装置においても、基本的には図2から図5で説明したような接続と、駆動方法が実施される。各ソース線S(S1,S2、・・・)に対しては、ソース駆動回路SDが極性を制御したソース信号を出力する。このカラー表示装置は、バックライトを有する透過型の液晶表示装置として構成することもできるし、また、カラーフィルタを有する反射型の液晶表示装置として構成することもできる。透過型の液晶表示装置の場合、第1の基板SUB1の外側にバックライト装置を有し、バックライト装置からの光が、第1の基板SUB1,液晶層、第2の基板SUB2を透過することができる。
図7A、図7Bは、1つのカラーフィルタに対応する1つの複合画素あるいは諧調可変画素が諧調を変化できることの原理を説明する図である。
例えば3つの画素を第1の画素PA、第2の画素PB、第3の画素PCとし、第1の画素APの画素電極面積に対して第2の画素PBの画素電極面積は3倍であり、第3の画素PCの画素電極面積は5倍であるとする。また、第1の画素PAの画素電極形状を正方形とし、第2の画素PBの形状、第3の画素PCの画素電極形状をそれぞれL字形状とする。L字は対称であるとする。
すると、第1の画素PAの2つの辺(第1と第2の辺a1,a2)を第2の画素PBにより囲むことができる。そして、第1の画素PAの残りの2つの辺(第3と第3の辺a3,a4)と第2の画素PBの2つの辺b1,b2とを第3の画素CPにより囲むことができる。この諧調可変画素によると、図7Bに示すように、第1の画素PA、第2の画素PB、第3の画素PCのオン、オフの組み合わせにより、8種類の諧調を表現することができる。即ち、画素電極から反射される光量を、各画素のオンオフ(液晶層の透過、非透過状態)を組み合わせことにより、8諧調に制御することができる。
例えば3つの画素を第1の画素PA、第2の画素PB、第3の画素PCとし、第1の画素APの画素電極面積に対して第2の画素PBの画素電極面積は3倍であり、第3の画素PCの画素電極面積は5倍であるとする。また、第1の画素PAの画素電極形状を正方形とし、第2の画素PBの形状、第3の画素PCの画素電極形状をそれぞれL字形状とする。L字は対称であるとする。
すると、第1の画素PAの2つの辺(第1と第2の辺a1,a2)を第2の画素PBにより囲むことができる。そして、第1の画素PAの残りの2つの辺(第3と第3の辺a3,a4)と第2の画素PBの2つの辺b1,b2とを第3の画素CPにより囲むことができる。この諧調可変画素によると、図7Bに示すように、第1の画素PA、第2の画素PB、第3の画素PCのオン、オフの組み合わせにより、8種類の諧調を表現することができる。即ち、画素電極から反射される光量を、各画素のオンオフ(液晶層の透過、非透過状態)を組み合わせことにより、8諧調に制御することができる。
図8は、図7Bに示したカラー諧調可変画素が、表示領域に2次元に配列された状態を示している。
ゲート線G1は、画素PX11,PX14,PX17・・・の各スイッチの制御電極に接続されている。これらの画素PX11,PX14,PX17・・・は、図7Aで示した第2の画素PBに対応する。ゲート線G2は、画素PX12,PX15,PX18・・・の各スイッチの制御電極に接続されている。これらの画素PX12,PX15,PX18・・・は、図7Aで示した第1の画素PAに対応する。ゲート線G3は、画素PX13,PX16,PX19・・・の各スイッチの制御電極に接続されている。これらの画素PX12,PX15,PX18・・・は、図7Aで示した第3の画素PCに対応する。
ゲート線G1は、画素PX11,PX14,PX17・・・の各スイッチの制御電極に接続されている。これらの画素PX11,PX14,PX17・・・は、図7Aで示した第2の画素PBに対応する。ゲート線G2は、画素PX12,PX15,PX18・・・の各スイッチの制御電極に接続されている。これらの画素PX12,PX15,PX18・・・は、図7Aで示した第1の画素PAに対応する。ゲート線G3は、画素PX13,PX16,PX19・・・の各スイッチの制御電極に接続されている。これらの画素PX12,PX15,PX18・・・は、図7Aで示した第3の画素PCに対応する。
上記の画素PX11,画素PX12,画素PX13は、赤(R)のカラーフィルタに対応している。上記の画素PX14,画素PX15,画素PX16は、緑(G)のカラーフィルタに対応している。そして上記の画素PX17,画素PX18,画素PX19は、緑(G)のカラーフィルタに対応している。
そして、画素PX11にソース線S1,画素PX12にソース線S2,画素PX13にソース線S3,画素PX14にソース線S4,画素PX15にソース線S5,画素PX16にソース線S6,画素PX17にソース線S7,画素PX18にソース線S8,画素PX19には、ソース線S9が対応している。ソース線と画素との接続構成は、図2、図4、図5で示した通りである。
上記のように、ゲート線G1,G2,G3と、各画素PX11、PX12、・・・PX19、・・・・・の組み合わせにより、R,G,Bのカラー諧調可変画素の配列が構築されている。図8では、R,G,Bのカラー諧調可変画素の配列が1グループしか示されていないが、ゲート線の延在方向へ、同様なR,G,Bのカラー諧調可変画素の配列が繰り返されている。
また、ソース線の延在方向には、上記した行(R,G,Bのカラー諧調可変画素の行)と同じ構造の行が繰り返されている。なお図8は、諧調表現を実現する画素配列を主眼として説明したので、各画素の回路構成は概略的に示している。各画素の回路構成は、図2で説明した構成が基本的に採用されている。
上記したように本実施形態は、平行な複数のゲート線Gと、前記複数のゲート線と交差して配列される平行な複数のソース線Sと、前記各ゲート線Gに対して、平行に配列された第1電位線及び第2電位線と、前記複数のゲート線と前記複数のソース線とが交差する各近傍に配列される複数の画素PXと、を有する表示装置である。
そして前記画素PXは、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、前記第1電位線の第1電位又は前記第2電位線の第2電位のいずれかをデータとして保持するメモリ回路とを有する。ここで、第1の画素(例えばPX11又はPX12)の第1のメモリ回路とこの第1の画素(PX11)の隣の第2の画素(PC12又はPX13)の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持するように、前記第1電位線と前記第2電位線に接続した接続パターンが異なる。
そして前記画素PXは、対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、前記第1のスイッチがオンしそして前記対応するソース線から所定電位の入力信号が入力したとき、前記第1電位線の第1電位又は前記第2電位線の第2電位のいずれかをデータとして保持するメモリ回路とを有する。ここで、第1の画素(例えばPX11又はPX12)の第1のメモリ回路とこの第1の画素(PX11)の隣の第2の画素(PC12又はPX13)の第2のメモリ回路とは、それぞれの第1のスイッチがオンし、かつそれぞれのソース線に異なる電位の入力信号が与えられた場合に同じ極性のデータを保持するように、前記第1電位線と前記第2電位線に接続した接続パターンが異なる。
したがって、前記第1の画素と第2の画素の画素面積(実際には画素電極の面積)が異なる。また、第1、第2、第3の画素が同一色のカラーフィルタに対抗している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
SUB1・・・第1基板、SUB2・・・第2基板、CE・・・共通電極、S(S1,S2,S3・・・)・・・ソース線、G(G1,G2,G3・・・)・・・ゲート線、GD・・・ゲート線駆動回路、SD・・・ソース線駆動回路、DD_IC1・・・デバイス駆動集積回路、PX11,PX12,PX13,・・・・画素、LQ・・・液晶層、POLA・・・第1電位線、POLB・・・第2電位線、500・・・接続部、SW1,SW2,SW31,SW32,SW41,SW42・・・スイッチ、IN1,IN2・・・インバータ、M・・・メモリ、P・・・画素電極、R・・・赤フィルタ、G・・・緑フィルタ、B・・・青フィルタ。
Claims (5)
- 平行な複数のゲート線と、前記複数のゲート線と交差して配列される平行な複数のソース線と、前記各ゲート線に対して、平行に配列されてデータを出力するための第1電位線及び第2電位線と、前記複数のゲート線と前記複数のソース線とが交差する各近傍に配列される複数の画素と、を有する表示装置であって、
前記画素は、
対応するソース線が入力電極に接続され、対応するゲート線が一方の電位のときオンし他方の電位のときオフする第1のスイッチと、
前記第1のスイッチの出力電極に入力電極が直列接続され、前記対応するゲート線が一方の電位のときオフし他方の電位のときオンする第2のスイッチと、
前記第1のスイッチがオンしかつ前記対応するソース線からハイレベル又はローレベルのいずれかの入力信号が入力したとき、前記第1電位線の第1の論理データ又は前記第2電位線の第2の論理データのいずれかをデータとして保持するメモリ回路とを有し、
ここで、第1の画素の第1のメモリ回路とこの第1の画素の隣の第2の画素の第2のメモリ回路の各論理データ入力部は、各第1のスイッチがオンした状態で、各ソース線に異なるレベルの入力信号が与えられた場合に同じ論理データを保持するように、前記第1電位線と前記第2電位線に接続されている、ことを特徴とする表示装置。 - 前記第1の画素と第2の画素は、同一カラーのカラーフィルタに対応している請求項1記載の表示装置。
- 前記第1の画素と第2の画素は、同一カラーのカラーフィルタに対応し、それぞれの画素電極は面積が異なる請求項1記載の表示装置。
- さらに第3の画素を備え、前記第1の画素と第2の画素と第3の画素のそれぞれの画素電極の面積が異なる請求項1記載の表示装置。
- さらに第3の画素を備え、前記第1の画素と第2の画素と第3の画素のそれぞれの画素電極の面積は同じである請求項1記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015130847A JP2017015855A (ja) | 2015-06-30 | 2015-06-30 | 表示装置 |
US15/155,218 US10002579B2 (en) | 2015-06-30 | 2016-05-16 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015130847A JP2017015855A (ja) | 2015-06-30 | 2015-06-30 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017015855A true JP2017015855A (ja) | 2017-01-19 |
Family
ID=57683989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015130847A Pending JP2017015855A (ja) | 2015-06-30 | 2015-06-30 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10002579B2 (ja) |
JP (1) | JP2017015855A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018143057A1 (ja) | 2017-01-31 | 2018-08-09 | 三井化学株式会社 | ジフルオロリン酸リチウムの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8237653B2 (en) * | 2007-03-29 | 2012-08-07 | Seiko Epson Corporation | Electrophoretic display device, method of driving electrophoretic device, and electronic apparatus |
JP4614106B2 (ja) * | 2008-06-18 | 2011-01-19 | ソニー株式会社 | 自発光表示装置および電子機器 |
US9224759B2 (en) | 2010-12-20 | 2015-12-29 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
US8830436B2 (en) | 2010-12-24 | 2014-09-09 | Japan Display West Inc. | Pixel structure, display device, and electronic apparatus |
JP5865202B2 (ja) * | 2012-07-12 | 2016-02-17 | 株式会社ジャパンディスプレイ | 表示装置及び電子機器 |
-
2015
- 2015-06-30 JP JP2015130847A patent/JP2017015855A/ja active Pending
-
2016
- 2016-05-16 US US15/155,218 patent/US10002579B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018143057A1 (ja) | 2017-01-31 | 2018-08-09 | 三井化学株式会社 | ジフルオロリン酸リチウムの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10002579B2 (en) | 2018-06-19 |
US20170004786A1 (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618397B2 (ja) | 液晶表示装置 | |
US9035930B2 (en) | Display device and driving method thereof | |
KR102275693B1 (ko) | 선택회로 및 이를 구비한 표시장치 | |
JP6301055B2 (ja) | 表示装置 | |
KR101160836B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
JP4850507B2 (ja) | 液晶表示板組立体及び表示装置 | |
KR101127593B1 (ko) | 액정 표시 장치 | |
KR100674976B1 (ko) | 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법 | |
US20080284758A1 (en) | Liquid crystal display and method of driving the same | |
US10621944B2 (en) | Gate voltage generation circuit, transistor substrate and display device | |
TWI391890B (zh) | 顯示裝置 | |
KR102353736B1 (ko) | 액정표시장치 | |
KR102169032B1 (ko) | 표시장치 | |
JP2017083768A (ja) | 表示装置の駆動回路及び表示装置 | |
JP2018066801A (ja) | 表示装置及びシフトレジスタ回路 | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2005181970A (ja) | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 | |
WO2017166409A1 (zh) | 扫描驱动电路及具有该扫描驱动电路的显示装置 | |
JP2017015855A (ja) | 表示装置 | |
KR20110076086A (ko) | 실리콘 액정 디스플레이 | |
JP2006308982A (ja) | 表示装置 | |
WO2018062024A1 (ja) | 表示パネル | |
JP2007140191A (ja) | アクティブマトリクス型液晶表示装置 | |
KR20070077379A (ko) | 구동 장치 및 이를 포함하는 액정 표시 장치 | |
WO2018181445A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 |