JP2017011646A - 異常検知回路 - Google Patents
異常検知回路 Download PDFInfo
- Publication number
- JP2017011646A JP2017011646A JP2015128414A JP2015128414A JP2017011646A JP 2017011646 A JP2017011646 A JP 2017011646A JP 2015128414 A JP2015128414 A JP 2015128414A JP 2015128414 A JP2015128414 A JP 2015128414A JP 2017011646 A JP2017011646 A JP 2017011646A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- voltage
- inverting input
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】簡易な構成で短絡の検知漏れを低減させる異常検知回路を提供する。【解決手段】異常検知回路は、出力端、反転入力端子、及び非反転入力端子にそれぞれ負荷R0、R1、R2が接続される増幅器21と、非反転入力端子に接続された、正常時はほぼ同電位である負荷R2の両端に所定の電位差が生じたことを検知し、異常が生じたことを示す信号を出力する異常検知部243とを備える。非反転入力端子に接続された負荷R2は、増幅回路の入力端子に接続された、オペアンプOP1のオフセット電圧を低減するインピーダンスマッチングのための抵抗器であり、抵抗値がR1に等しい。異常検知部は、検知する電位差を規定する閾値設定部TR1、R3、R4を含む。【選択図】図5
Description
本発明は、異常検知回路に関する。
従来、オペアンプ(増幅器)とトランジスタの間の経路に対して影響を与えず、飽和を検出できる電源回路が提案されている(例えば、特許文献1)。この技術では、抵抗でトランジスタの出力電流をモニタし、オペアンプにフィードバックすることによりトランジスタの飽和を防止する。また、制限抵抗を流れる電流が過大になったとき、トランジスタをカットオフし、負荷へ過電流が流れることを防止する技術も提案されている(例えば、特許文献2)。
集積回路(IC:Integrated Circuit)等の電気回路において、端子にバッテリやグラウンドとのショートが発生した場合、電圧が所定の閾値を超えたことにより異常を検知する技術がある。例えば、オペアンプ(Operational Amplifire)のような増幅回路に基準
電圧を入力して構成する定電圧回路の端子間のショートが発生すると、オフセット電圧に応じて出力がHigh又はLowに張り付く(すなわち、固着する)ことがある。特に出力がHighに発散するような場合、出力先の部品等に過電圧がかかるおそれがあり、問題である。しかしながら、オペアンプの入力(帰還)端子にサージ電流から保護するための抵抗器を接続し、入力端子にインピーダンスを整合させる抵抗器を接続するような場合、端子間のショートが発生しても、出力端子から上述の抵抗器を介して基準電圧へと電流が流れ、オペアンプの入力端子には分圧された電圧が印加されるため、ショート検知回路が基準として用いる閾値を超えるほどオペアンプの入力端子に係る電圧は変動しないことがある。一方、製品化に際し、回路規模の増大を抑制することが望ましい。
電圧を入力して構成する定電圧回路の端子間のショートが発生すると、オフセット電圧に応じて出力がHigh又はLowに張り付く(すなわち、固着する)ことがある。特に出力がHighに発散するような場合、出力先の部品等に過電圧がかかるおそれがあり、問題である。しかしながら、オペアンプの入力(帰還)端子にサージ電流から保護するための抵抗器を接続し、入力端子にインピーダンスを整合させる抵抗器を接続するような場合、端子間のショートが発生しても、出力端子から上述の抵抗器を介して基準電圧へと電流が流れ、オペアンプの入力端子には分圧された電圧が印加されるため、ショート検知回路が基準として用いる閾値を超えるほどオペアンプの入力端子に係る電圧は変動しないことがある。一方、製品化に際し、回路規模の増大を抑制することが望ましい。
本発明は、このような問題に鑑みてなされたものであり、簡易な構成で短絡の検知漏れを低減させることを目的とする。
本発明に係る異常検知回路は、出力端、反転入力端子、及び非反転入力端子にそれぞれ負荷が接続される増幅器と、非反転入力端子に接続された、正常時はほぼ同電位である負荷の両端に所定の電位差が生じたことを検知し、異常が生じたことを示す信号を出力する異常検知部とを備える。
このようにすれば、例えば増幅回路の入力端子間にショートが発生した場合等、入力端子に接続された抵抗器のように正常時はほぼ同電位である負荷に所定の電位差が生じたことを検知できるようになる。したがって、簡易な構成で短絡の検知漏れを低減させることができるようになる。
また、非反転入力端子に接続された負荷は、インピーダンスマッチングのための抵抗器であってもよい。このような抵抗器によれば、通常時においては、増幅回路の入力端子に
インピーダンスをそろえることができると共に、異常時においては両端の電位差に基づいて異常の発生を検知できるようになる。
インピーダンスをそろえることができると共に、異常時においては両端の電位差に基づいて異常の発生を検知できるようになる。
また、異常検知部は、検知する電位差を規定する閾値設定部を含むようにしてもよい。具体的には、閾値設定部は2つの抵抗器を含み、当該2つの抵抗器の抵抗値の比によって検知する電位差を規定する。このようにすれば、異常検知回路を設ける対象の回路に応じて、適切な閾値を設定することができるようになる。
また、具体的には、異常検知部は、非反転入力端子に接続された負荷の両端に所定の電位差が生じた場合にオンになる第1のトランジスタと、当該第1のトランジスタの出力端とグラウンドとに電位差が生じた場合にオンになる第2のトランジスタとを含む構成であってもよい。このような構成であれば、回路規模をさほど増大させることなく短絡の検知漏れを低減させることができる。
なお、課題を解決するための手段に記載の内容は、本発明の課題や技術的思想を逸脱しない範囲で可能な限り組み合わせることができる。また、課題を解決するための手段の内容は、回路が実行する方法として提供するようにしてもよい。
簡易な構成で短絡の検知漏れを低減させることができるようになる。
以下、添付図面を参照して、さらに詳細に説明する。図面には好ましい実施形態が示されている。しかし、多くの異なる形態で実施されることが可能であり、本明細書に記載される実施形態に限定されない。
<システム概要>
図1は、本実施形態を適用する電気回路の一例であるエンジン制御システムを示すブロック図である。図1のエンジン制御システム1は、内燃機関において燃焼する燃料と空気の混合比(「A/F(Air/Fuel)値」とも呼ぶ)を測定するA/Fセンサ10と、燃焼効率のよい理論空燃比に近づくようA/F値を制御するA/F制御部20とを含む。A/F
センサ10は2つのセルを有する(「2セル方式」とも呼ぶ)センサであり、酸素をポンピング(すなわち、吸入及び排出)するポンプセル部11と、排気ガス中の酸素濃度に基づいてA/F値を測定すると共に電圧に変換して出力する検出セル部12とを含む。また、A/Fセンサ10は、基準となる一定の電圧(「基準電圧」、又は「COM電圧」とも呼ぶ)が入力される端子であるCOM入力部13と、測定したA/F値を示す電圧を出力する端子であるVS出力部14と、ポンプセル部11が吸入すべき酸素の量を示す電流の入力を受ける端子であるIP入力部15とを有する。一方、A/F制御部20は、ECU(Engine Control Unit)等を含む装置であり、A/Fセンサ10のCOM入力部13に
基準電圧を生成する定電圧制御部21と、VS出力部14の出力電圧を受け取るとともに理想的な電圧との差分を求めるA/F検知部22と、電圧−電流変換アンプによってポンプセルが吸入すべき酸素の量を指示するための電流を生成するVI変換部23と、バッテリとのショート(天絡とも呼ぶ)又はグラウンド(GND)とのショート(地絡とも呼ぶ)を検知するショート検知部24と、COM入力部13に接続される図示していないセンス抵抗に流れる電流量に基づいて空燃比を求める電流モニタ部25とを有する。なお、ショート検知部24は、A/F制御部20の外部と接続される信号線の各々についてショートを検知する構成としてもよいが、本実施形態では定電圧制御部21に設けられるショート検知部24について述べる。
図1は、本実施形態を適用する電気回路の一例であるエンジン制御システムを示すブロック図である。図1のエンジン制御システム1は、内燃機関において燃焼する燃料と空気の混合比(「A/F(Air/Fuel)値」とも呼ぶ)を測定するA/Fセンサ10と、燃焼効率のよい理論空燃比に近づくようA/F値を制御するA/F制御部20とを含む。A/F
センサ10は2つのセルを有する(「2セル方式」とも呼ぶ)センサであり、酸素をポンピング(すなわち、吸入及び排出)するポンプセル部11と、排気ガス中の酸素濃度に基づいてA/F値を測定すると共に電圧に変換して出力する検出セル部12とを含む。また、A/Fセンサ10は、基準となる一定の電圧(「基準電圧」、又は「COM電圧」とも呼ぶ)が入力される端子であるCOM入力部13と、測定したA/F値を示す電圧を出力する端子であるVS出力部14と、ポンプセル部11が吸入すべき酸素の量を示す電流の入力を受ける端子であるIP入力部15とを有する。一方、A/F制御部20は、ECU(Engine Control Unit)等を含む装置であり、A/Fセンサ10のCOM入力部13に
基準電圧を生成する定電圧制御部21と、VS出力部14の出力電圧を受け取るとともに理想的な電圧との差分を求めるA/F検知部22と、電圧−電流変換アンプによってポンプセルが吸入すべき酸素の量を指示するための電流を生成するVI変換部23と、バッテリとのショート(天絡とも呼ぶ)又はグラウンド(GND)とのショート(地絡とも呼ぶ)を検知するショート検知部24と、COM入力部13に接続される図示していないセンス抵抗に流れる電流量に基づいて空燃比を求める電流モニタ部25とを有する。なお、ショート検知部24は、A/F制御部20の外部と接続される信号線の各々についてショートを検知する構成としてもよいが、本実施形態では定電圧制御部21に設けられるショート検知部24について述べる。
A/Fセンサ10の検出セル部12がA/F値を測定すると、VS出力部14からは、基準電圧に加え検出セル部12においてA/F値に応じて発生した電圧が出力される。ここで、検出セル部12において発生する電圧は設計された所定範囲になっており、理論空熱比(A/F=14.7)の場合に出力される電圧(「理想電圧」とも呼ぶ)は予めわかっている。A/F検知部22は測定されたA/F値を示す電圧と理想電圧との差分を求め、VI変換部23は差分に基づいてA/F値が理論空熱比に近づくようポンプセル部11へ吸気量又は排気量を指示するための電流を生成する。一方、電流モニタ部25は、測定されたセンス抵抗器の電流量に基づいて燃料噴射量を決定する。このようなフィードバック制御により、エンジン制御システム1は、検出セル部12が出力する電圧を理想電圧に近づけていく。
<回路例>
図2は、定電圧制御部21、ショート検知部24、及び周辺回路の構成の一例を示す回路図である。定電圧制御部21は、増幅器であるオペアンプOP1を用いた定電圧回路になっている。また、例えばICの形態で提供されるA/F制御部20は、オペアンプOP1への非反転入力端子Vin+と、反転入力端子Vin-と、出力端子Voutとを有する。出力
端子Voutは、抵抗R0を介してA/Fセンサ10のCOM入力部13と接続されている
。抵抗R0は、A/Fセンサ10からの出力電流を検出するためのセンス抵抗である。なお、抵抗R0の抵抗値は概ね数十Ωから数百Ωである。また、抵抗R0とCOM入力部13との間から、抵抗R1を介して反転入力端子Vin-へ帰還する。抵抗R1は耐サージ抵
抗であり、反転入力端子Vin-を保護する。なお、抵抗R1の抵抗値は概ね数kΩから数
十kΩである。また、オペアンプOP1の非反転入力端子Vin+には、基準電圧Vrefが入力される。なお、基準電圧Vrefは、基準電圧端子VREFから抵抗R2を介して非反転
入力端子Vin+へ入力されている。抵抗R2は、オペアンプOP1の入力端子(非反転入
力端子Vin+及び反転入力端子Vin-)のインピーダンスマッチングのための抵抗であり、抵抗R2の抵抗値は、例えば抵抗R1と同じであるものとする。抵抗R2を設けることで、オペアンプOP1のオフセット電圧を低減することができる。また、本実施形態では、オペアンプOP1の非反転入力端子Vin+と反転入力端子Vin-とを隣同士に配置するものとする。このようにすれば、オペアンプOP1の各入力について配線の距離(ひいては、配線抵抗)をほぼ同じにすることができ、オペアンプOP1のオフセット電圧を低減することができる。なお、抵抗器をいわゆる負荷ともよぶ。
図2は、定電圧制御部21、ショート検知部24、及び周辺回路の構成の一例を示す回路図である。定電圧制御部21は、増幅器であるオペアンプOP1を用いた定電圧回路になっている。また、例えばICの形態で提供されるA/F制御部20は、オペアンプOP1への非反転入力端子Vin+と、反転入力端子Vin-と、出力端子Voutとを有する。出力
端子Voutは、抵抗R0を介してA/Fセンサ10のCOM入力部13と接続されている
。抵抗R0は、A/Fセンサ10からの出力電流を検出するためのセンス抵抗である。なお、抵抗R0の抵抗値は概ね数十Ωから数百Ωである。また、抵抗R0とCOM入力部13との間から、抵抗R1を介して反転入力端子Vin-へ帰還する。抵抗R1は耐サージ抵
抗であり、反転入力端子Vin-を保護する。なお、抵抗R1の抵抗値は概ね数kΩから数
十kΩである。また、オペアンプOP1の非反転入力端子Vin+には、基準電圧Vrefが入力される。なお、基準電圧Vrefは、基準電圧端子VREFから抵抗R2を介して非反転
入力端子Vin+へ入力されている。抵抗R2は、オペアンプOP1の入力端子(非反転入
力端子Vin+及び反転入力端子Vin-)のインピーダンスマッチングのための抵抗であり、抵抗R2の抵抗値は、例えば抵抗R1と同じであるものとする。抵抗R2を設けることで、オペアンプOP1のオフセット電圧を低減することができる。また、本実施形態では、オペアンプOP1の非反転入力端子Vin+と反転入力端子Vin-とを隣同士に配置するものとする。このようにすれば、オペアンプOP1の各入力について配線の距離(ひいては、配線抵抗)をほぼ同じにすることができ、オペアンプOP1のオフセット電圧を低減することができる。なお、抵抗器をいわゆる負荷ともよぶ。
また、A/F制御部20は、ショート検知部24を備える。ショート検知部24は、バッテリ電圧とのショート(天絡とも呼ぶ)を検知するためのバッテリ短絡検知回路241と、グラウンドとのショート(地絡とも呼ぶ)を検知するためのGND短絡検知回路242と、後述する端子間のショートを検知するための端子間短絡検知回路243とを備える。バッテリ短絡検知回路241、及びGND短絡検知回路242は、それぞれ例えばオペアンプOP1の入力端子にかかる電圧が所定の閾値を超えた場合に、所定のフェイル信号を出力する。例えば、バッテリ短絡検知回路241は、バッテリ電圧VBよりも所定値低い電圧値を閾値(検知レベル)として、オペアンプOP1にバッテリ電圧VB程度の電圧が印加された場合に異常を検知する。端子間短絡検知回路243は、後述するとおり所定の条件を満たす場合にフェイル信号を出力する。また、バッテリ短絡検知回路241、GND短絡検知回路242、及び端子間短絡検知回路243の出力はOR回路OR1に入力され、いずれかにおいてフェイル信号が出力された場合には、ショート検知部24の出力としてフェイル信号が出力されるようになっている。
<比較例>
図3は、非反転入力端子Vin+と反転入力端子Vin-とがショートした場合の挙動を説明するための比較例に係る回路図である。なお、図3の例に係るショート検知部24は、端子間短絡検知回路243を有していない。また、図4は、端子間ショートの発生前後における(a)COM入力部13、(b)反転入力端子Vin-、(c)非反転入力端子Vin+、及び(d)基準電圧端子VREF、並びに(e)フェイル信号の電圧を模式的に示すグラフである。非反転入力端子Vin+と反転入力端子Vin-とを隣同士に配置する場合、上述のようにオペアンプOP1のオフセット電圧の低減という効果がある一方、非反転入力端子Vin+と反転入力端子Vin-との間でショートが発生するリスクは高まるといえる。図3の例では、反転入力端子Vin-及び抵抗R1の間の1点と、非反転入力端子Vin+及び抵抗R2の間の1点とが、太い一点鎖線で示すようにショートしている。
図3は、非反転入力端子Vin+と反転入力端子Vin-とがショートした場合の挙動を説明するための比較例に係る回路図である。なお、図3の例に係るショート検知部24は、端子間短絡検知回路243を有していない。また、図4は、端子間ショートの発生前後における(a)COM入力部13、(b)反転入力端子Vin-、(c)非反転入力端子Vin+、及び(d)基準電圧端子VREF、並びに(e)フェイル信号の電圧を模式的に示すグラフである。非反転入力端子Vin+と反転入力端子Vin-とを隣同士に配置する場合、上述のようにオペアンプOP1のオフセット電圧の低減という効果がある一方、非反転入力端子Vin+と反転入力端子Vin-との間でショートが発生するリスクは高まるといえる。図3の例では、反転入力端子Vin-及び抵抗R1の間の1点と、非反転入力端子Vin+及び抵抗R2の間の1点とが、太い一点鎖線で示すようにショートしている。
オペアンプの入力端子間でショートが発生すると、オフセット電圧に応じて出力がHigh又はLowに張り付くことがある。特に出力がHighに発散するような場合(すなわち、出力端子Voutからの出力がバッテリ電圧VB程度になる場合)、A/Fセンサ1
0に過電圧がかかるおそれがある。また、本実施形態においては、オペアンプOP1の反転入力端子Vin-に耐サージ抵抗R1が接続されており、出力端子Voutから抵抗R0、抵抗R1、及び抵抗R2を介して基準電圧端子VREFへ、図3において太い破線の矢印で示す電流Ioutが流れてしまう。図4(a)に示すように、端子間ショートが発生すると
、オペアンプOP1の出力がHighに発散する場合がある。すなわち、図4に示すように、端子間ショートが発生すると、A/Fセンサ10のCOM入力部13へはバッテリ電圧VB程度の電圧が印加される。しかしながら、図4(b)、図4(c)に示すように、オペアンプOP1の反転入力端子Vin-及び非反転入力端子Vin+へは、抵抗R1及び抵抗R2によって分圧された、バッテリ電圧VBと基準電圧Vrefとの中間電位(すなわち、
(バッテリ電圧VB+基準電圧Vref)/2)程度しか印加されない。ここで、バッテリ
短絡検知回路241は、バッテリ電圧VB程度まで電圧が上昇したことを検知して異常の発生を通知し、GND短絡検知回路242は、グラウンド電圧程度まで電圧が下降したことを検知して異常の発生を通知するものであるため、図4(e)に示すように、バッテリ短絡検知回路241又はGND短絡検知回路242はショートを検知できないことになる。なお、図4(d)に示すように、基準電圧端子VREFの電圧値はVrefのまま変化し
ない。
0に過電圧がかかるおそれがある。また、本実施形態においては、オペアンプOP1の反転入力端子Vin-に耐サージ抵抗R1が接続されており、出力端子Voutから抵抗R0、抵抗R1、及び抵抗R2を介して基準電圧端子VREFへ、図3において太い破線の矢印で示す電流Ioutが流れてしまう。図4(a)に示すように、端子間ショートが発生すると
、オペアンプOP1の出力がHighに発散する場合がある。すなわち、図4に示すように、端子間ショートが発生すると、A/Fセンサ10のCOM入力部13へはバッテリ電圧VB程度の電圧が印加される。しかしながら、図4(b)、図4(c)に示すように、オペアンプOP1の反転入力端子Vin-及び非反転入力端子Vin+へは、抵抗R1及び抵抗R2によって分圧された、バッテリ電圧VBと基準電圧Vrefとの中間電位(すなわち、
(バッテリ電圧VB+基準電圧Vref)/2)程度しか印加されない。ここで、バッテリ
短絡検知回路241は、バッテリ電圧VB程度まで電圧が上昇したことを検知して異常の発生を通知し、GND短絡検知回路242は、グラウンド電圧程度まで電圧が下降したことを検知して異常の発生を通知するものであるため、図4(e)に示すように、バッテリ短絡検知回路241又はGND短絡検知回路242はショートを検知できないことになる。なお、図4(d)に示すように、基準電圧端子VREFの電圧値はVrefのまま変化し
ない。
このような問題を解決するため、反転入力端子Vin-と非反転入力端子Vin+とを例えば隣り合わないように配置するという対応も考えられる。しかしながら、オペアンプOP1のオフセット電圧を減らすという観点では反転入力端子Vin-と非反転入力端子Vin+とを近くに配置し、配線抵抗を同程度にすることが望ましい。また、例えばA/Fセンサ10
側に検知回路を追加するという対応も考えられるが、回路規模が増大するという問題がある。そこで、本実施形態では回路規模の増大を抑制しつつ上述のような端子間のショートを検知できる端子間短絡検知回路243を設ける。
側に検知回路を追加するという対応も考えられるが、回路規模が増大するという問題がある。そこで、本実施形態では回路規模の増大を抑制しつつ上述のような端子間のショートを検知できる端子間短絡検知回路243を設ける。
<端子間短絡検知回路の具体例>
図5は、端子間短絡検知回路243の具体例を示す回路図である。端子間短絡検知回路243は、PNP型のトランジスタTR1及びNPN型のトランジスタTR2、並びに抵抗R3及び抵抗R4を備える。抵抗R3は、オペアンプOP1の非反転入力端子Vin+に
一端が接続されると共に、他端がトランジスタTR1のエミッタに接続されている。トランジスタTR1は、ベースが基準電圧端子VREFに接続されると共にコレクタ(出力端)がトランジスタTR2のベース及び抵抗R4の一端に接続されている。抵抗R4の他端は、トランジスタTR2のエミッタ及びグラウンドに接続されている。また、トランジスタTR2のコレクタは、NOT回路NOT1を介してOR回路OR1の入力へ接続されている。また、トランジスタTR2のコレクタは電流源と接続され、かかる電流源には、定電圧VCが印加される。定電圧VCは、例えばバッテリ電圧VBからレギュレート生成され、例えば5Vであるものとする。
図5は、端子間短絡検知回路243の具体例を示す回路図である。端子間短絡検知回路243は、PNP型のトランジスタTR1及びNPN型のトランジスタTR2、並びに抵抗R3及び抵抗R4を備える。抵抗R3は、オペアンプOP1の非反転入力端子Vin+に
一端が接続されると共に、他端がトランジスタTR1のエミッタに接続されている。トランジスタTR1は、ベースが基準電圧端子VREFに接続されると共にコレクタ(出力端)がトランジスタTR2のベース及び抵抗R4の一端に接続されている。抵抗R4の他端は、トランジスタTR2のエミッタ及びグラウンドに接続されている。また、トランジスタTR2のコレクタは、NOT回路NOT1を介してOR回路OR1の入力へ接続されている。また、トランジスタTR2のコレクタは電流源と接続され、かかる電流源には、定電圧VCが印加される。定電圧VCは、例えばバッテリ電圧VBからレギュレート生成され、例えば5Vであるものとする。
また、図6は、端子間ショートの発生前後における(a)COM入力部13の電圧、(b)反転入力端子Vin-の電圧、(c)非反転入力端子Vin+と基準電圧端子VREFとの電位差、及び、(d)出力されるフェイル信号を模式的に示すグラフである。図5に示した端子間短絡検知回路243によれば、抵抗R2の両端に所定の電位差が生じた場合にトランジスタTR1及びトランジスタTR2がオンになり、端子間でショートが発生したことを示すフェイル信号を出力することができる。ここで、抵抗R2はいわゆる負荷であるが、オペアンプOP1の入力インピーダンスが高いため通常は抵抗R2には電流がほぼ流れない。したがって、抵抗R2の両端(換言すれば、非反転入力端子Vin+と基準電圧端
子VREFとの間、又はトランジスタTR1のベース−エミッタ間)には電位差がなく、トランジスタTR1はオフになっている。
子VREFとの間、又はトランジスタTR1のベース−エミッタ間)には電位差がなく、トランジスタTR1はオフになっている。
一方、オペアンプOP1の入力端子間がショートした場合、抵抗R2において電圧降下が発生する。かかるショートの発生により、抵抗R0及び抵抗R1を介して、図5において太い破線の矢印で示す電流Iout1が抵抗R2に通電されるからである。このとき、図6(a)、図6(b)に示すように、COM入力部13、反転入力端子Vin-の電圧は、図
4(a)、図4(b)に示した例と同様になる。また、図6(c)に示すように、非反転入力端子Vin+と基準電圧端子VREFとの間は、バッテリ電圧VBと基準電圧との差の
中間電位((バッテリ電圧VB−基準電圧Vref)/2)になる。ここで、図5に示した
端子間短絡検知回路243は、非反転入力端子Vin+に印加される電圧がVref+2VBE(ベース−エミッタ間電圧)より大きくなると、トランジスタTR3がオンとなり、エミッタ−コレクタ間に電流が通電される。さらに非反転入力端子Vin+に印加される電圧が
Vref+2VBEより大きくなると、トランジスタTR4のベースに電流が通電されてト
ランジスタTR4がオンとなり、コレクタ−エミッタ間に電流が通電され、トランジスタTR4のコレクタはLowになる。なお、端子間短絡検知回路243の出力は、NOT回路NOT1で反転され、OR回路OR1にはHighが入力される。OR回路OR1にHighが入力されることで、図6(d)に示すようにフェイル信号が出力される。
4(a)、図4(b)に示した例と同様になる。また、図6(c)に示すように、非反転入力端子Vin+と基準電圧端子VREFとの間は、バッテリ電圧VBと基準電圧との差の
中間電位((バッテリ電圧VB−基準電圧Vref)/2)になる。ここで、図5に示した
端子間短絡検知回路243は、非反転入力端子Vin+に印加される電圧がVref+2VBE(ベース−エミッタ間電圧)より大きくなると、トランジスタTR3がオンとなり、エミッタ−コレクタ間に電流が通電される。さらに非反転入力端子Vin+に印加される電圧が
Vref+2VBEより大きくなると、トランジスタTR4のベースに電流が通電されてト
ランジスタTR4がオンとなり、コレクタ−エミッタ間に電流が通電され、トランジスタTR4のコレクタはLowになる。なお、端子間短絡検知回路243の出力は、NOT回路NOT1で反転され、OR回路OR1にはHighが入力される。OR回路OR1にHighが入力されることで、図6(d)に示すようにフェイル信号が出力される。
以上のように、本実施形態に係る端子間短絡検知回路243は、正常時はほぼ同電位である抵抗R2の両端に所定の電位差が生じたことを検知してフェイル信号を出力する。ここで、抵抗R3及び抵抗R4は、抵抗値の比率により検知する電位差を規定する閾値設定部としても働く。例えば、R4の抵抗値をR3の1/2倍にすると検知レベルは3VBEになり、R4の抵抗値をR3の2倍にすると、検知レベル(閾値)は1.5VBEになる。すなわち、R3よりもR4の抵抗値を大きくすると、より小さい電位差での検知できる
ようになる。逆にR3よりもR4の抵抗値を小さくすると、より大きい電位差が生じなければ検知できなくなる。このような閾値の設定は、端子間短絡検知回路を設ける対象に応じて適宜選択することができる。
ようになる。逆にR3よりもR4の抵抗値を小さくすると、より大きい電位差が生じなければ検知できなくなる。このような閾値の設定は、端子間短絡検知回路を設ける対象に応じて適宜選択することができる。
このように、本実施形態に係る端子間短絡検知回路243は、トランジスタ2つと抵抗2つという単純な構成でオペアンプOP1の入力端子間に生じたショートを検知できるようになる。すなわち、簡易な構成で短絡の検知漏れを低減させることができるようになる。
なお、図5の例では非反転入力端子Vin+と基準電圧端子VREFとの間の電位差を検
知する構成としたが、反転入力端子Vin-と基準電圧端子VREFとの間の電位差を検知
するようにしてもよい。この場合も、インピーダンスマッチング用の抵抗R2の両端に生じる電位差を検知するものといえる。
知する構成としたが、反転入力端子Vin-と基準電圧端子VREFとの間の電位差を検知
するようにしてもよい。この場合も、インピーダンスマッチング用の抵抗R2の両端に生じる電位差を検知するものといえる。
<変形例1>
上述の通り、オペアンプのオフセット電圧によっては、出力がLowに張り付く場合もある。この場合、図3に示した回路において、オペアンプOP1の出力端子Voutの出力
はグラウンドレベルになる。また、基準電圧端子VREFから、抵抗R2、抵抗R1、及び抵抗R0を介して出力端子Voutへ電流が流れ、反転入力端子Vin-及び非反転入力端子Vin+の電圧はそれぞれVref/2程度になる。
上述の通り、オペアンプのオフセット電圧によっては、出力がLowに張り付く場合もある。この場合、図3に示した回路において、オペアンプOP1の出力端子Voutの出力
はグラウンドレベルになる。また、基準電圧端子VREFから、抵抗R2、抵抗R1、及び抵抗R0を介して出力端子Voutへ電流が流れ、反転入力端子Vin-及び非反転入力端子Vin+の電圧はそれぞれVref/2程度になる。
図7は、変形例に係る端子間短絡検知回路243aの具体例を示す回路図である。なお、上述の実施形態と対応する構成要素には同じ符号を付し、本変形例では説明を省略する。図7の端子間短絡検知回路243aは、図5の例と異なり、R3の一端が基準電圧端子VREFに接続されている。また、PNP型トランジスタTR1のベースは、非反転入力端子Vin+に接続されている。すなわち、オペアンプOP1の入力端子間がショートした
場合、抵抗R2の両端の電圧の大小関係が図5の例とは逆になるため、これに応じて端子間短絡検知回路243aは接続を入れ替えている。ショートが発生して出力がLowに張り付く場合、ショートした入力端子間に流れる電流Iout2(図7における太い破線の矢印)は、前述のIout1とは抵抗R2を通電する方向が反対となるからである。なお、端子間短絡検知回路243aの動作は、図5に示した端子間短絡検知回路243と同様である。
場合、抵抗R2の両端の電圧の大小関係が図5の例とは逆になるため、これに応じて端子間短絡検知回路243aは接続を入れ替えている。ショートが発生して出力がLowに張り付く場合、ショートした入力端子間に流れる電流Iout2(図7における太い破線の矢印)は、前述のIout1とは抵抗R2を通電する方向が反対となるからである。なお、端子間短絡検知回路243aの動作は、図5に示した端子間短絡検知回路243と同様である。
図8は、端子間ショートの発生前後における(a)COM入力部13の電圧、(b)非反転入力端子Vin+の電圧、(c)非反転入力端子Vin+と基準電圧端子VREFとの電位差、及び(d)出力されるフェイル信号を模式的に示すグラフである。オペアンプOP1の出力がLowに張り付く場合は、図8(a)に示すように、端子間ショートが発生した場合のCOM入力部13の電圧がグラウンドレベル程度まで下がる。しかしながら、図8(b)に示すように、端子間ショートが発生した場合の非反転入力端子Vin+の電圧はVref/2程度であり、GND短絡検知回路242の閾値であるGNDショート検知レベルを超えるほどは低下しない。そこで、端子間短絡検知回路243aの閾値である端子間ショート検知レベル(−2VBE)を設定することにより、図8(c)に示すように、端子間ショートの発生を検知できるようにしている。端子間短絡検知回路243aが端子間ショートを検知すると、OR回路OR1にHighが入力され、図8(d)に示すように、フェイル信号が出力される。
このような構成にすれば、オペアンプOP1の入力端子間にショートが発生した場合であって、出力がLowに張り付くときに異常を検知できるようになる。
<変形例2>
図9は、変形例2に係る定電圧制御部21、ショート検知部24a、及び周辺回路の構
成の一例を示す回路図である。本変形例では、上述した実施形態に係る端子間短絡検知回路243と、変形例に係る端子間短絡検知回路243aとを両方設ける。すなわち、端子間短絡検知回路243と、端子間短絡検知回路243aとを並列に接続することにより、オペアンプOP1の入力端子間にショートが発生した場合であれば、出力がHighに張り付くときも、出力がLowに張り付くときも検出できるようになる。
図9は、変形例2に係る定電圧制御部21、ショート検知部24a、及び周辺回路の構
成の一例を示す回路図である。本変形例では、上述した実施形態に係る端子間短絡検知回路243と、変形例に係る端子間短絡検知回路243aとを両方設ける。すなわち、端子間短絡検知回路243と、端子間短絡検知回路243aとを並列に接続することにより、オペアンプOP1の入力端子間にショートが発生した場合であれば、出力がHighに張り付くときも、出力がLowに張り付くときも検出できるようになる。
<その他の変形例>
本発明は、上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において変更することができる。例えば、上述した回路は集積回路に搭載するようにしてもよいし、そうでなくてもよい。
本発明は、上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において変更することができる。例えば、上述した回路は集積回路に搭載するようにしてもよいし、そうでなくてもよい。
1 エンジン制御システム
10 A/Fセンサ
11 ポンプセル部
12 検出セル部
13 COM入力部
14 VS出力部
15 IP入力部
20 A/F制御部
21 低電圧制御部
22 A/F検知部
23 VI変換部
24 ショート検知部
25 電流モニタ部
10 A/Fセンサ
11 ポンプセル部
12 検出セル部
13 COM入力部
14 VS出力部
15 IP入力部
20 A/F制御部
21 低電圧制御部
22 A/F検知部
23 VI変換部
24 ショート検知部
25 電流モニタ部
Claims (5)
- 出力端、反転入力端子、及び非反転入力端子にそれぞれ負荷が接続される増幅器と、
前記非反転入力端子に接続された、正常時はほぼ同電位である負荷の両端に所定の電位差が生じたことを検知し、異常が生じたことを示す信号を出力する異常検知部と、
を備える異常検知回路。 - 前記非反転入力端子に接続された前記負荷は、インピーダンスマッチングのための抵抗器である
請求項1に記載の異常検知回路。 - 前記異常検知部は、検知する電位差を規定する閾値設定部を含む
請求項1又は2に記載の異常検知回路。 - 前記閾値設定部は2つの抵抗器を含み、当該2つの抵抗器の抵抗値の比によって検知する電位差を規定する
請求項3に記載の異常検知回路。 - 前記異常検知部は、前記非反転入力端子に接続された負荷の両端に所定の電位差が生じた場合にオンになる第1のトランジスタと、当該第1のトランジスタの出力端とグラウンドとに電位差が生じた場合にオンになる第2のトランジスタとを含む
請求項1から4のいずれか一項に記載の異常検知回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015128414A JP2017011646A (ja) | 2015-06-26 | 2015-06-26 | 異常検知回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015128414A JP2017011646A (ja) | 2015-06-26 | 2015-06-26 | 異常検知回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017011646A true JP2017011646A (ja) | 2017-01-12 |
Family
ID=57764192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015128414A Pending JP2017011646A (ja) | 2015-06-26 | 2015-06-26 | 異常検知回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017011646A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113300328A (zh) * | 2020-02-21 | 2021-08-24 | 欧姆龙(上海)有限公司 | 具有输出短路保护功能的电路、编码器以及保护方法 |
-
2015
- 2015-06-26 JP JP2015128414A patent/JP2017011646A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113300328A (zh) * | 2020-02-21 | 2021-08-24 | 欧姆龙(上海)有限公司 | 具有输出短路保护功能的电路、编码器以及保护方法 |
CN113300328B (zh) * | 2020-02-21 | 2024-03-22 | 欧姆龙(上海)有限公司 | 具有输出短路保护功能的电路、编码器以及保护方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7267115B2 (en) | Ignition apparatus for an internal combustion engine | |
WO2007007765A1 (ja) | 電流電圧変換回路、それを用いた消費電力検出回路および電子機器 | |
US7100368B2 (en) | Drive device for a secondary air injection system | |
US10107850B2 (en) | Abnormality detecting circuit and abnormality detecting method | |
JP4780775B2 (ja) | 電源装置のledランプ用保護回路 | |
US7994771B2 (en) | Current measurement circuit, current detection circuit and saturation prevention and recovery circuit for operational amplifier | |
US11025038B2 (en) | Methods and apparatus for a current circuit | |
TWI440874B (zh) | 電池的檢測電路及其檢測方法 | |
EP2551666A1 (en) | Oxygen content sensor input device | |
US20070222422A1 (en) | Power supply device and electrical device equipped with the same | |
JP2017011646A (ja) | 異常検知回路 | |
JP4761080B2 (ja) | 電流センサと電子制御ユニットとの間の断線検知システム | |
JP5022377B2 (ja) | 測定回路及び試験装置 | |
JP5989171B1 (ja) | 電流検出回路、及びその回路を備えた車両用電子制御装置 | |
JP5426255B2 (ja) | 光源制御回路、光源制御方法、光源装置 | |
US20200088808A1 (en) | Electronic device | |
JP4967762B2 (ja) | ショート検出回路及びショート/オープン検出回路並びにこれらの検出方法 | |
JP6239171B1 (ja) | 電力変換装置 | |
TWI822524B (zh) | 具保護功能的電壓偵測裝置 | |
JP2007218664A (ja) | 電流検出装置 | |
JP5708457B2 (ja) | 過電流検出回路および負荷駆動装置 | |
CN111030657B (zh) | 一种高精度直流激励产生电路及方法 | |
JP2011259674A (ja) | 電源装置 | |
CN111044573B (zh) | 气体传感器的故障检测电路及方法 | |
KR20240031779A (ko) | 배터리 전압 측정 장치 및 이의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190917 |