JP2017005827A - スイッチングコンバータおよびその制御回路、それを用いた照明装置、電子機器 - Google Patents

Abstract

【課題】オフセット誤差の影響を低減する。
【解決手段】ＣＳ端子は、駆動電流Ｉ_ＬＥＤまたはインダクタ電流Ｉ_Ｌの経路上に設けられた検出抵抗Ｒ_ＣＳの電圧降下に応じた検出電圧Ｖ_ＣＳを受ける。ＡＤＩＭ端子は、駆動電流Ｉ_ＬＥＤの目標量を指示するアナログ調光電圧Ｖ_ＡＤＩＭを受ける。係数回路２２０は、検出電圧Ｖ_ＣＳ、アナログ調光電圧Ｖ_ＡＤＩＭの少なくとも一方を可変の係数倍し、電流検出信号Ｉ_Ｓおよび電流設定信号Ｉ_ＲＥＦを生成する。パルス変調器２０１は、電流検出信号Ｉ_Ｓが電流設定信号Ｉ_ＲＥＦに近づくように、デューティ比が調節される駆動パルスＳ_ＤＲＶを生成する。ドライバ２０８は、駆動パルスＳ_ＤＲＶに応じてスイッチングトランジスタＭ１を駆動する。
【選択図】図３

Description

本発明は、スイッチングコンバータに関する。

液晶のバックライトや照明器具として、ＬＥＤ（発光ダイオード）などの半導体光源の普及が進んでいる。図１は、昇圧型のスイッチングコンバータの回路図である。スイッチングコンバータ１００Ｒは、入力ライン１０４に図示しない電源から入力電圧Ｖ_ＩＮを受け、それを昇圧することにより、出力ライン１０６に接続される負荷であるＬＥＤ光源５０２に出力電圧Ｖ_ＯＵＴを供給するとともに、ＬＥＤ光源５０２に流れる電流（負荷電流あるいは駆動電流という）Ｉ_ＬＥＤを目標値Ｉ_ＲＥＦに安定化させる。たとえばＬＥＤ光源５０２は発光ダイオード（ＬＥＤ）ストリングであり、スイッチングコンバータ１００Ｒは、ＬＥＤストリングの目標輝度に応じて、負荷電流Ｉ_ＬＥＤの目標電流値Ｉ_ＲＥＦを設定する。

スイッチングコンバータ１００Ｒは、出力回路１０２および制御回路３００Ｒを備える。出力回路１０２は、平滑キャパシタＣ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗Ｒ_ＣＳ、調光トランジスタＭ２含む。インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、平滑キャパシタＣ１の配置は、一般的な昇圧（Ｂｏｏｓｔ）コンバータのトポロジーである。

ＬＥＤ光源５０２に流れる電流Ｉ_ＬＥＤは、検出抵抗Ｒ_ＣＳに流れ、検出抵抗Ｒ_ＣＳに、電流Ｉ_ＬＥＤに比例した電圧降下を発生させる。電圧降下は、検出電圧Ｖ_ＣＳとして制御回路３００Ｒの電流検出（ＣＳ）端子に入力される。制御回路３００Ｒのアナログ調光（ＡＤＩＭ）端子には、外部のホストプロセッサから、負荷電流Ｉ_ＬＥＤの目標値Ｉ_ＲＥＦを示すアナログ調光電圧Ｖ_ＡＤＩＭが入力される。制御回路３００Ｒは、検出電圧Ｖ_ＣＳがアナログ調光電圧Ｖ_ＡＤＩＭと一致するようにデューティ比が調節される駆動パルスＳ_ＤＲＶを生成し、スイッチングトランジスタＭ１を駆動する。

特開２００３−１５３５２９号公報 特開２００４−４７５３８号公報

本発明者が検討した制御回路３００Ｒは、アンプ３０２、エラーアンプ３０４、デューティコントローラ３０６、ドライバ３０８、ＰＷＭ調光コントローラ３１０を備える。なお、この制御回路３００Ｒの構成を公知技術と認定してはならない。

アンプ３０２は、アナログ調光電圧Ｖ_ＡＤＩＭを所定のゲインｇで増幅（減衰を含む）する。エラーアンプ３０４は、検出電圧Ｖ_ＣＳとアンプ３０２の出力電圧ｇ×Ｖ_ＡＤＩＭの誤差を増幅し、誤差に応じたフィードバック信号Ｖ_ＦＢを生成する。たとえばエラーアンプ３０４は、トランスコンダクタンスアンプ（ｇｍアンプ）と、その出力に接続される位相補償用の抵抗Ｒ_ＦＢおよびキャパシタＣ_ＦＢを含む。

デューティコントローラ３０６は、いわゆるパルス変調器であり、フィードバック信号Ｖ_ＦＢに応じたデューティ比を有する駆動パルスＳ_ＤＲＶを生成する。ドライバ３０８は、駆動パルスＳ_ＤＲＶに応じてスイッチングトランジスタＭ１をスイッチングする。

ＰＷＭ調光コントローラ３１０は、ＰＷＭ調光のために設けられる。ＰＷＭ調光では、ＬＥＤ光源５０２の発光時間を変化させることで、実効的な光量を変化させる。ＰＷＭ調光コントローラ３１０はＬＥＤ光源５０２の目標光量に応じたデューティ比を有する調光パルスＳ_{ＰＷＭＯＵＴ}に応じて調光トランジスタＭ２をスイッチングする。

このスイッチングコンバータ１００Ｒでは以下の関係式が成り立つようにフィードバックがかかる。
Ｉ_ＬＥＤ×Ｒ_ＣＳ＝ｇ×Ｖ_ＡＤＩＭ
したがって負荷電流Ｉ_ＬＥＤは、アナログ調光電圧Ｖ_ＡＤＩＭに比例する目標電流量Ｉ_ＲＥＦに安定化される。
Ｉ_ＬＥＤ＝Ｉ_ＲＥＦ＝ｇ×Ｖ_ＡＤＩＭ／Ｒ_ＣＳ

図２は、アナログ調光電圧Ｖ_ＡＤＩＭと駆動電流Ｉ_ＬＥＤの関係を示す図である。実際の駆動電流Ｉ_ＬＥＤ’は、さまざまな誤差の影響で目標電流Ｉ_ＲＥＦから逸脱し、以下の式で表すことができる。
Ｉ_ＬＥＤ’＝Ｉ_ＯＦＳ＋α（ｇ×Ｖ_ＤＩＭ／Ｒ_ＣＳ）
Ｉ_ＯＦＳがオフセット誤差を、αはゲイン誤差の影響を示す。
たとえばオフセット誤差Ｉ_ＯＦＳは、エラーアンプ３０４の入力オフセット電圧の影響を受け、ゲイン誤差αは、アンプ３０２のゲインや検出抵抗Ｒ_ＣＳのばらつきの影響を受けうる。図２には、オフセット誤差の影響を受けた駆動電流Ｉ_ＬＥＤ’が破線で示される。オフセット電流Ｉ_ＯＦＳの影響は、駆動電流Ｉ_ＬＥＤが大きな領域では小さいが、駆動電流Ｉ_ＬＥＤが小さな領域において顕著となる。

なおアナログ調光電圧Ｖ_ＡＤＩＭがゼロ時に、駆動電流Ｉ_ＬＥＤが非ゼロ（最低電流Ｉ_ＭＩＮ）となるような調光特性もあり得る。
Ｉ_ＬＥＤ＝Ｉ_ＲＥＦ＝Ｉ_ＭＩＮ＋ｇ×Ｖ_ＡＤＩＭ／Ｒ_ＣＳ

あるいはアナログ調光電圧Ｖ_ＡＤＩＭが増大するほど、駆動電流Ｉ_ＬＥＤを減少させる調光特性もあり得る。
Ｉ_ＬＥＤ＝Ｉ_ＲＥＦ＝Ｉ_ＭＡＸ−ｇ×Ｖ_ＡＤＩＭ／Ｒ_ＣＳ

このようにさまざまな調光特性において、駆動電流Ｉ_ＬＥＤが小さい領域でのオフセット誤差の影響が大きくなる。とりわけ駆動電流Ｉ_ＬＥＤのダイナミックレンジが広い用途において、オフセット電流Ｉ_ＯＦＳの影響が問題となるであろう。

なおこの課題を本発明の分野における共通の一般知識の範囲として捉えてはならず、さらに言えば本発明者が独自に認識したものである。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、オフセット誤差の影響を低減したスイッチングコンバータおよびその制御回路の提供にある。

本発明のある態様は、光源に駆動電流を供給するスイッチングコンバータの制御回路に関する。制御回路は、駆動電流またはインダクタ電流の経路上に設けられた検出抵抗の電圧降下に応じた検出電圧を受ける電流検出端子と、駆動電流の目標量を指示するアナログ調光電圧を受けるアナログ調光端子と、検出電圧、アナログ調光電圧の少なくとも一方を可変の係数倍し、電流検出信号および電流設定信号を生成する係数回路と、電流検出信号が電流設定信号に近づくように、デューティ比が調節される駆動パルスを生成するパルス変調器と、駆動パルスに応じてスイッチングコンバータのスイッチング素子を駆動するドライバと、を備える。

この態様によると、駆動電流の電流範囲に応じて、係数回路の係数を切りかえることにより、駆動電流が小さい範囲において、電流検出信号と電流設定信号の範囲を高い状態に維持することができ、これによりオフセット誤差の影響を低減することができる。

ある態様において係数回路は、検出電圧を、複数の値から選択可能な第１係数倍し、電流検出信号を生成する第１係数回路を含んでもよい。

ある態様において第１係数は、少なくとも、駆動電流の第１電流範囲において使用される第１値と、駆動電流の第２電流範囲において使用される第２値とで切りかえ可能であり、第１電流範囲におけるアナログ調光電圧の可変範囲と、第２電流範囲におけるアナログ調光電圧の可変範囲はオーバーラップしてもよい。
これにより、外部の回路が生成すべきアナログ調光電圧の範囲を狭めることができる。

ある態様において第１係数回路は、分圧比が可変の分圧回路を含んでもよい。
ある態様において第１係数回路は、ゲインが可変の可変ゲインアンプを含んでもよい。

ある態様において係数回路は、アナログ調光電圧を第２係数倍して電流設定信号を生成する第２係数回路をさらに含んでもよい。

ある態様において係数回路は、アナログ調光電圧を、複数の値から選択可能な第２係数倍して電流設定信号を生成する第２係数回路を含んでもよい。

ある態様において第２係数は、少なくとも、駆動電流の第１電流範囲において使用される第１値と、駆動電流の第２電流範囲において使用される第２値とで切りかえ可能であり、第１電流範囲におけるアナログ調光電圧の可変範囲と、第２電流範囲におけるアナログ調光電圧の可変範囲はオーバーラップしてもよい。
これにより、外部の回路が生成すべきアナログ調光電圧の範囲を狭めることができる。

ある態様において第２係数回路は、分圧比が可変の分圧回路を含んでもよい。第２係数回路は、ゲインが可変の可変ゲインアンプを含んでもよい。

ある態様においてスイッチングコンバータは、入力ラインと出力ラインの間に設けられた出力キャパシタと、出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、入力ラインにカソードが接続され、インダクタとスイッチングトランジスタの接続点にアノードが接続されたダイオードと、を備える降圧型であってもよい。

ある態様においてパルス変調器は、電流検出信号と電流設定信号を比較し、電流検出信号が電流設定信号を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、駆動パルスを生成するロジック回路であって、（i）駆動パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、を含んでもよい。

ある態様においてパルス変調器は、スイッチングトランジスタがターンオンしてから所定時間の経過までをマスク期間とし、マスク期間の間、リセットパルスのアサートをマスクし、マスク後のリセットパルスをロジック回路に出力するリーディングエッジブランキング回路をさらに含んでもよい。

ある態様においてスイッチングコンバータは、インダクタとスイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備えてもよい。ゼロ電流検出回路は、第１抵抗の電位が所定のしきい値電圧がクロスすると、セットパルスをアサートしてもよい。

ある態様においてスイッチングコンバータは、インダクタと結合された補助巻線をさらに備えてもよい。ゼロ電流検出回路は、補助巻線の電圧が所定のしきい値電圧とクロスすると、セットパルスをアサートしてもよい。

ある態様においてスイッチングコンバータは、入力ラインと接地ラインの間に直列に設けられたインダクタおよびスイッチングトランジスタと、一端が出力ラインと接続され、他端がインダクタとスイッチングトランジスタの接続点に接続された整流素子と、出力ラインと接続された出力キャパシタと、を備える昇圧型であってもよい。

ある態様においてパルス変調器は、電流検出信号と電流設定信号の誤差を増幅するエラーアンプと、エラーアンプの出力に応じたデューティ比を有する駆動パルスを生成するデューティコントローラと、を含んでもよい。

ある態様において制御回路は、アナログ調光電圧を生成するホストプロセッサからパルス変調調光用の調光パルスを受けるパルス調光端子をさらに備えてもよい。調光パルスの振幅にもとづいて、係数回路が制御されてもよい。
これにより追加の制御信号ラインを設けなくても、適切な係数を選択できる。

ある態様において、制御回路はひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、スイッチングコンバータに関する。スイッチングコンバータは、上述のいずれかの制御回路を含む。

本発明の別の態様は、照明装置に関する。照明装置は、直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、商用交流電圧を平滑整流する整流回路と、整流回路により平滑整流された直流電圧を入力電圧として受け、ＬＥＤ光源を負荷とするスイッチングコンバータと、を備えてもよい。スイッチングコンバータは、上述のいずれかの制御回路を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルを裏面から照射するバックライトである上述の照明装置と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、オフセット誤差の影響を低減できる。

昇圧型のスイッチングコンバータの回路図である。 アナログ調光電圧Ｖ_ＡＤＩＭと駆動電流Ｉ_ＬＥＤの関係を示す図である。 実施の形態に係るスイッチングコンバータの構成を示す回路図である。 図４（ａ）は、図３の係数回路のブロック図であり、図４（ｂ）は、比較技術を示すブロック図である。 図５（ａ）は、図４（ｂ）の比較技術のレベルダイヤグラムであり、図５（ｂ）は、図４（ａ）の係数回路と設計例１との組み合わせで得られるレベルダイヤグラムである。 図６（ａ）〜（ｄ）は、第１係数回路の構成例を示す回路図である。 スイッチングコンバータの回路図である。 第１変形例に係るスイッチングコンバータの回路図である。 第２変形例に係るスイッチングコンバータの回路図である。 第３変形例に係る係数回路のブロック図である。 スイッチングコンバータを用いた照明装置のブロック図である。 図１２（ａ）〜（ｃ）は、照明装置の具体例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係るスイッチングコンバータ１００の構成を示す回路図である。スイッチングコンバータ１００は、入力ライン１０４の入力電圧Ｖ_ＩＮを降圧し、降圧された出力電圧Ｖ_ＯＵＴを出力ライン１０６から出力する降圧コンバータ（Ｂｕｃｋコンバータ）である。ＬＥＤ光源５０２の一端（アノード）は入力ライン１０４と接続され、その他端（カソード）は出力ライン１０６と接続される。ＬＥＤ光源５０２の両端間には、駆動電圧Ｖ_ＩＮ−Ｖ_ＯＵＴが供給される。

ＬＥＤ光源５０２は、定電流駆動すべきデバイスであり、たとえば直列に接続された複数の発光素子（ＬＥＤ）を含むＬＥＤストリングであってもよい。スイッチングコンバータ１００は、ＬＥＤ光源５０２に流れる駆動電流Ｉ_ＬＥＤを、目標輝度に応じた目標電流Ｉ_ＲＥＦに安定化する。

出力回路１０２は、平滑キャパシタＣ１、入力キャパシタＣ２、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗Ｒ_ＣＳを備える。平滑キャパシタＣ１の一端は入力ライン１０４と接続され、その他端は出力ライン１０６と接続される。

インダクタＬ１の一端は出力ライン１０６と接続され、その他端はスイッチングトランジスタＭ１のドレインと接続される。検出抵抗Ｒ_ＣＳは、スイッチングトランジスタＭ１がオンの期間に、スイッチングトランジスタＭ１およびインダクタＬ１に流れる電流（インダクタ電流）Ｉ_Ｌの経路上に配置される。整流ダイオードＤ１のカソードは入力ライン１０４と接続され、そのアノードは、インダクタＬ１とスイッチングトランジスタＭ１の接続点Ｎ１（ドレイン）と接続される。

制御回路２００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、出力（ＯＵＴ）端子、電流検出（ＣＳ）端子、ゼロクロス検出（ＺＴ）端子、接地（ＧＮＤ）端子、パルス調光入力（ＰＷＭＩＮ）端子、アナログ調光（ＡＤＩＭ）端子を有する。ＧＮＤ端子は接地される。ＯＵＴ端子は、スイッチングトランジスタＭ１のゲートと接続され、ＣＳ端子には、検出抵抗Ｒ_ＣＳの電圧降下に応じた検出電圧Ｖ_ＣＳが入力される。スイッチングトランジスタＭ１は、制御回路２００に内蔵されてもよい。ＡＤＩＭ端子には、図示しないホストプロセッサ４００から、インダクタ電流Ｉ_Ｌひいては駆動電流Ｉ_ＬＥＤの目標量Ｉ_ＲＥＦを指示するアナログ調光電圧Ｖ_ＡＤＩＭが入力される。

制御回路２００は、係数回路２２０、パルス変調器２０１、ドライバ２０８を備える。係数回路２２０は、検出電圧Ｖ_ＣＳおよびアナログ調光電圧Ｖ_ＡＤＩＭの少なくとも一方を可変の係数倍し、電流検出信号Ｉ_Ｓおよび電流設定信号Ｉ_ＲＥＦを生成する。

パルス変調器２０１は、電流検出信号Ｉ_Ｓが電流設定信号Ｉ_ＲＥＦに近づくように、デューティ比が調節される駆動パルスＳ_ＤＲＶを生成する。ドライバ２０８は、駆動パルスＳ_ＤＲＶに応じてスイッチングコンバータ１００のスイッチングトランジスタＭ１を駆動する。

ＰＷＭＩＮ端子には、ＬＥＤ光源５０２の目標光量に応じたデューティ比を有する調光パルスＳ_{ＰＷＭＩＮ}が入力される。ドライバ２０８は、調光パルスＳ_{ＰＷＭＩＮ}がハイレベルの期間、スイッチングトランジスタＭ１をスイッチングし、ローレベルの期間、スイッチングを停止する。

駆動電流Ｉ_ＬＥＤは、複数の電流範囲で切りかえ可能となっている。本実施の形態では、２つの電流範囲が規定されており、たとえば駆動電流Ｉ_ＬＥＤは、第１モードφ１において、第１範囲Ｉ〜１．５Ｉ、第２モードφ２において第２範囲２Ｉ〜３Ｉをとる。Ｉはとある単位電流量である。つまり第２モードφ２では、第１モードφ１の２倍の電流が流れる。

図４（ａ）は、図３の係数回路２２０のブロック図であり、図４（ｂ）は、比較技術を示すブロック図である。

ここで説明を簡潔化し、あるいは理解を容易化する目的で、各信号の数値を具体化する。図４（ｂ）の比較技術において、検出抵抗Ｒ_ＣＳの抵抗値をＲとするとき、Ｒ×Ｉ＝０．５Ｖを満たすものとする。検出電圧Ｖ_ＣＳは、第１モードφ１で０．５〜０．７５Ｖ、第２モードφ２で１〜１．５Ｖで変化する。ｇ＝０．５とすれば、アナログ調光電圧Ｖ_ＡＤＩＭは、第１モードφ１で１〜１．５Ｖ、第２モードφ２で２〜３Ｖで変化する。図５（ａ）は、図４（ｂ）の比較技術のレベルダイヤグラムである。

パルス変調器２０１の２つの入力間にオフセット電圧Ｖ_ＯＦＳが存在したとすれば、図４（ｂ）では、入力Ｖ_ＣＳおよびＶ_ＡＤＩＭが最小となる０．５Ｖのとき、その影響は最大となる。

図４（ａ）を参照する。係数回路２２０は、第１係数回路２２２、第２係数回路２２４を含む。第１係数回路２２２は、検出電圧Ｖ_ＣＳを、複数の値から選択可能な第１係数Ｋ_１倍し、電流検出信号Ｉ_Ｓを生成する。第２係数回路２２４は、アナログ調光電圧Ｖ_ＡＤＩＭを所定の第２係数Ｋ_２倍する。第１係数回路２２２は、現在のモードφ１，φ２を示す制御信号ＣＮＴに応じて、第１係数Ｋ_１の値を切りかえる。

以下、パラメータの設計例を説明する。

（パラメータの設計例１）
第２係数Ｋ_２を、図４（ｂ）のゲインｇと等しくＫ_２＝１／２とする。検出抵抗Ｒ_ＣＳの抵抗値は、図４（ｂ）の抵抗値Ｒの２倍（＝２Ｒ）とする。第１係数Ｋ_１は、第１モードφ１において第１値（たとえば１）に、第２モードφ２において第２値（たとえば０．５）に設定される。

第１モードφ１におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲と、第２モードφ２におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲は、いずれも２〜３Ｖであり、それらはオーバーラップしている。

図５（ｂ）は、図４（ａ）の係数回路２２０と設計例１との組み合わせで得られるレベルダイヤグラムである。この設計例１では、第１モードφ１、第２モードφ２において、パルス変調器２０１の２つの入力Ｉ_ＲＥＦ，Ｉ_Ｓの最小値は１．０Ｖであり、図５（ａ）の最低値の０．５Ｖの２倍となっている。したがってオフセット電圧Ｖ_ＯＦＳの影響を低減できる。

（パラメータの設計例２）
第２係数Ｋ_２を、図４（ｂ）のゲインｇと等しくＫ_２＝１／２とする。検出抵抗Ｒ_ＣＳの抵抗値は、図４（ｂ）の抵抗値Ｒと等しい。第１係数Ｋ_１は、第１モードφ１において第１値（＝２）に、第２モードφ２において第２値（＝１）に設定される。

この設計例２によっても、図５（ｂ）と同様のレベルダイヤグラムが得られ、オフセット電圧Ｖ_ＯＦＳの影響を低減できる。

（パラメータの設計例３）
設計例１，２において、Ｋ_２＝１としてもよい。第２係数回路２２４を省略し、第１モードφ１におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲と、第２モードφ２におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲を、１〜１．５Ｖとしてもよい。この場合、第２係数回路２２４を省略できる。

以上がスイッチングコンバータ１００の構成である。
このスイッチングコンバータ１００によれば、駆動電流Ｉ_ＬＥＤの電流範囲に応じて、係数回路２２０の係数を切りかえることにより、駆動電流Ｉ_ＬＥＤが小さい範囲において、電流検出信号Ｉ_Ｓと電流設定信号Ｉ_ＲＥＦの範囲を高い状態に維持することができ、これにより、オフセット誤差の影響を低減することができる。

あるいは、あるレベルのオフセット電圧に起因するオフセット誤差の影響を低減できるため、従来と同程度の調光精度で足りるアプリケーションでは、パルス変調器２０１の入力オフセット電圧Ｖ_ＯＦＳが大きくなってもよいことを意味する。入力オフセット電圧が小さなアンプ、コンパレータは設計が難しく、あるいは回路面積が大きく、あるいはトリミングなどの合わせ込みが必要であるところ、本実施の形態によれば、パルス変調器２０１のオフセット電圧の許容レベルを緩和できる。

本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。

図６（ａ）〜（ｄ）は、第１係数回路２２２の構成例を示す回路図である。図６（ａ）〜（ｃ）の第１係数回路２２２は、分圧回路を含む。図６（ａ）の第１係数回路２２２は、抵抗Ｒ２１および抵抗Ｒ２２を含み、それらの少なくとも一方が可変抵抗で構成される。

図６（ｂ）の第１係数回路２２２は、固定の抵抗Ｒ２１、Ｒ２２を含む。スイッチＳＷ２１およびＳＷ２２は、ＣＳ端子の電圧と分圧された電圧Ｖ_ＣＳ’のうち、制御信号ＣＮＴに応じた一方を選択する。図６（ｃ）の第１係数回路２２２は、図６（ｂ）の変形であり、スイッチＳＷ２１およびＳＷ２２の配置が異なっている。

図６（ａ）〜（ｃ）は、主として、１以下の範囲で第１係数Ｋ_１を切りかえる場合に有効である。図６（ｂ）、（ｃ）において、第１係数Ｋ_１を３つ以上の値で切りかえ可能とする場合、抵抗およびスイッチの個数を増やせばよい。

図６（ｄ）の第１係数回路２２２は、可変ゲインアンプを含む。この場合、第１係数Ｋ_１は１より大きくても構わない。

続いてパルス変調器２０１の構成例を説明する。図７は、スイッチングコンバータ１００の回路図である。

パルス変調器２０１は、電流リミットコンパレータ２０２、ゼロ電流検出回路２０４、ロジック回路２０６、ＬＥＢ（Leading Edge Blanking）回路２１２、を含む。

電流リミットコンパレータ２０２は、電流検出信号Ｉ_ＣＳが電流設定信号Ｉ_ＲＥＦを超えると、言い換えればコイル電流Ｉ_Ｌが設定値Ｖ_ＡＤＩＭに応じたリミット電流Ｉ_ＬＩＭに達すると、リセットパルスＳ１１をアサート（たとえばハイレベル）する。

ゼロ電流検出回路２０４は、スイッチングトランジスタＭ１のターンオンを指示するセットパルスＳ１３を生成する。図７のスイッチングコンバータ１００は、疑似共振（ＱＲ）型のコンバータであり、コイル電流Ｉ_Ｌがゼロとなると、スイッチングトランジスタＭ１をターンオンするソフトスイッチング動作を行なう。ゼロ電流検出回路２０４は、コイル電流Ｉ_Ｌが実質的にゼロとなると、セットパルスＳ１３をアサート（たとえばハイレベル）する。

キャパシタＣ１１、抵抗Ｒ１０は、コイル電流Ｉ_Ｌを検出するために設けられる。ゼロ電流検出回路２０４は、キャパシタＣ１１と抵抗Ｒ１０の接続点Ｎ２の電圧Ｖ_Ｎ２が、ゼロ付近のしきい値とクロスすると、セットパルスＳ１３をアサートする。ＺＴ端子には、接続点Ｎ２の電圧Ｖ_Ｎ２を直接入力してもよいが、抵抗Ｒ１１、Ｒ１２により分圧した電圧Ｖ_ＺＴを入力してもよい。

ゼロ電流検出回路２０４は、コンパレータを含み、ＺＴ端子の電圧Ｖ_ＺＴが、ゼロ付近に設定されたしきい値電圧Ｖ_ＺＥＲＯとクロスすると、セットパルスＳ１３をアサート（たとえばハイレベル）する。

ＬＥＢ回路２１２は、スイッチングトランジスタＭ１がターンオンしてから所定時間（マスク時間）の経過までをマスク期間とし、マスク期間中のリセットパルスＳ１１のアサートをマスクつまり無効化し、マスク後のリセットパルスＳ１２をロジック回路２０６に出力する。つまり、ＬＥＢ回路２１２のマスク時間は、スイッチングトランジスタＭ１のオン時間の最小幅を規定する。

ＬＥＢ回路２１２の構成は特に限定されず、公知技術を用いればよい。たとえばＬＥＢ回路２１２は、タイマー回路とゲート素子で構成できる。タイマー回路は、スイッチングトランジスタＭ１がターンオンしてからマスク時間の間、所定レベルとなるマスク信号を生成する。ゲート素子は、マスク信号とリセットパルスＳ１１とを論理演算することにより、マスク後のリセットパルスＳ１２を生成する。

ロジック回路２０６は、セットパルスＳ１３およびリセットパルスＳ１２を受け、駆動パルスＳ_ＤＲＶを生成する。（i）駆動パルスＳ_ＤＲＶは、セットパルスＳ１３がアサートされると、スイッチングトランジスタＭ１のオンに対応するオンレベル（たとえばハイレベル）に遷移し、（ii）リセットパルスＳ１２がアサートされると、スイッチングトランジスタＭ１のオフに対応するオフレベル（たとえばローレベル）に遷移する。

ＰＷＭＩＮ端子には、ＬＥＤ光源５０２の目標輝度に応じてデューティ比が調節される調光パルスＳ_{ＰＷＭＩＮ}が入力される。調光パルスＳ_{ＰＷＭＩＮ}は、アナログ調光電圧Ｖ_ＡＤＩＭを生成するホストプロセッサ４００から出力されてもよい。ロジック回路２０６は、調光パルスＳ_{ＰＷＭＩＮ}が点灯レベル（ハイレベル）の間、駆動パルスＳ_ＤＲＶを出力し、調光パルスＳ_{ＰＷＭＩＮ}が消灯レベル（ローレベル）である間、駆動パルスＳ_ＤＲＶをローレベルに固定してもよい。

またロジック回路２０６は、第１モードφ１、第２モードφ２を示す制御信号ＣＮＴを生成し、係数回路２２０に出力する。

なおパルス変調器２０１の制御方式、構成は、図７のそれには限定されない。疑似共振（ＱＲ）方式のほか、別の公知のあるいは将来利用可能な方式を用いてもよく、したがってパルス変調器２０１の構成も、制御方式に適したものとすればよい。

図５（ｂ）に示すように、電流範囲が異なる第１モードφ１と第２モードφ２とで、アナログ調光電圧Ｖ_ＡＤＩＭの可変範囲がオーバーラップする場合、アナログ調光電圧Ｖ_ＡＤＩＭにもとづいて電流範囲（モード）を判別することが困難である。この場合、ホストプロセッサ４００は、モードを示す制御信号を制御回路２００に送信してもよい。

より好ましくはホストプロセッサ４００は、制御信号の送信に代えて、電流範囲に応じて、調光パルスＳ_{ＰＷＭＩＮ}の振幅レベルを切りかえてもよい。たとえば第１モードφ１では、調光パルスＳ_{ＰＷＭＩＮ}は１．５〜５Ｖの振幅（ハイレベル電圧）を有し、第２モードφ２では、調光パルスＳ_{ＰＷＭＩＮ}は７Ｖ以上の振幅（ハイレベル電圧）を有してもよい。これにより制御回路２００は、調光パルスＳ_{ＰＷＭＩＮ}の振幅にもとづいて、適切なモードを選択でき、モードを指示するための制御信号線を省略できる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。

（第１変形例）
図８は、第１変形例に係るスイッチングコンバータ１００ａの回路図である。補助巻線Ｌ２は、インダクタＬ１と結合されており、トランスＴ１が形成される。制御回路２００のＺＴ端子には、補助巻線Ｌ２の電圧Ｖ_ＺＴが入力される。制御回路２００の構成は図７のそれと同様である。

（第２変形例）
図９は、第２変形例に係るスイッチングコンバータ１００ｂの回路図である。このスイッチングコンバータ１００は、図１と同様、昇圧型である。制御回路３００は、パルス変調器３０１、ドライバ３０８、ＰＷＭ調光コントローラ３１０、係数回路３２０を備える。

係数回路３２０は、検出電圧Ｖ_ＣＳおよびアナログ調光電圧Ｖ_ＡＤＩＭの少なくとも一方を可変の係数倍し、電流検出信号Ｉ_Ｓおよび電流設定信号Ｉ_ＲＥＦを生成する。係数回路３２０は、図３の係数回路２２０と等価である。

パルス変調器３０１は、エラーアンプ３０４およびデューティコントローラ３０６を含む。エラーアンプ３０４は、電流検出信号Ｉ_Ｓと電流設定信号Ｉ_ＲＥＦの誤差を増幅する。デューティコントローラ３０６は、エラーアンプ３０４の出力Ｖ_ＦＢに応じたデューティ比を有する駆動パルスＳ_ＤＲＶを生成する。パルス変調器３０１の制御方式、構成も特に限定されず、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス（Bang-Bang）制御など公知の別の方式を用いることができる。

ＰＷＭ調光コントローラ３１０は、外部からの調光パルスＳ_{ＰＷＭＩＮ}に応じて調光トランジスタＭ２をスイッチングする。上述のように調光パルスＳ_{ＰＷＭＩＮ}の振幅により、第１モードφ１と第２モードφ２を切りかえる場合、ＰＷＭ調光コントローラ３１０は調光パルスＳ_{ＰＷＭＩＮ}の振幅検出機能を有し、検出結果に応じて係数回路３２０の係数を切りかえる。

昇圧型のスイッチングコンバータ１００ｂにおいても、降圧型と同様の効果を得ることができる。

（第３変形例）
実施の形態では、係数回路２２０（３２０）において、第１係数Ｋ_１を可変とし、第２係数Ｋ_２を固定としたが本発明はそれには限定されない。図１０は、第３変形例に係る係数回路２２０ｃのブロック図である。この変形例では、第１係数Ｋ_１は固定され、第２係数Ｋ_２が可変である。第２係数Ｋ_２は、制御信号ＣＮＴに応じて、複数の値から選択される。第２係数回路２２４は、図６（ａ）〜（ｄ）の第１係数回路２２２と同様に構成できる。

（パラメータの設計例４）
第１係数Ｋ_１を１とし、検出抵抗Ｒ_ＣＳの抵抗値を、図４（ｂ）の抵抗値Ｒの２倍（＝２Ｒ）とする。第２係数Ｋ_２は、第１モードφ１において第１値（たとえば１）に、第２モードφ２において第２値（たとえば２）に設定される。

（第４変形例）
係数回路２２０（３２０）において、第１係数Ｋ_１と第２係数Ｋ_２を両方、可変としてもよい。たとえばパラメータの設計例１において、第２係数Ｋ_２を、１／２と１の２値で切りかえれば、図５（ａ）のように、第１モードφ１におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲と、第２モードφ２におけるアナログ調光電圧Ｖ_ＡＤＩＭの可変範囲をオーバーラップさせずに、アナログ調光電圧Ｖ_ＡＤＩＭに比例した駆動電流を生成できる。

（第５変形例）
実施の形態では、第２モードφ２の電流範囲が、第１モードφ１の電流範囲の２倍である場合を説明したが、本発明はそれには限定されない。第２モードφ２の電流範囲が、第１モードφ１の電流範囲のβ倍であると一般化することができる。この場合、第１係数Ｋ_１を可変とする場合、第２モードφ２で使用される第２値は、第１モードφ１で使用される第１値の１／β倍とすればよい。第２係数Ｋ_２を可変とした場合、第２モードφ２で使用される第２値は、第１モードφ１で使用される第１値のβ倍とすればよい。

（第６変形例）
実施の形態では、ＬＥＤ光源５０２がＬＥＤストリングである場合を説明したが、負荷の種類は特に限定されず、本発明は、光源に限らず、そのほかの定電流駆動すべきさまざまな負荷に適用できる。

（第７変形例）
実施の形態では、いくつかのパラメータの設計例を示したが、例示した以外にも、アナログ調光電圧Ｖ_ＡＤＩＭの範囲、係数、検出抵抗Ｒ_ＣＳの組み合わせが存在することは当業者に理解されるところであり、本発明の範囲は、パラメータの組み合わせの観点において限定されるものではない。

（第８変形例）
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

（用途）
最後に、スイッチングコンバータ１００の用途を説明する。図１１は、スイッチングコンバータ１００を用いた照明装置５００のブロック図である。照明装置５００は、ＬＥＤ光源５０２である発光部、スイッチングコンバータ１００に加えて、整流回路５０４、平滑コンデンサ５０６、マイコン５０８を備える。整流回路５０４および平滑コンデンサ５０６は、商用交流電圧Ｖ_ＡＣを整流平滑化し、直流電圧Ｖ_ＤＣに変換する。マイコン５０８は、ＬＥＤ光源５０２の輝度を指示する制御信号Ｓ_ＤＩＭを生成する。スイッチングコンバータ１００は、直流電圧Ｖ_ＤＣを入力電圧Ｖ_ＩＮとして受け、制御信号Ｓ_ＤＩＭに応じた駆動電流Ｉ_ＬＥＤをＬＥＤ光源５０２に供給する。制御信号Ｓ_ＤＩＭは、上述のアナログ調光電圧Ｖ_ＡＤＩＭおよび調光パルスＳ_{ＰＷＭＩＮ}を含む。

図１２（ａ）〜（ｃ）は、照明装置５００の具体例を示す図である。図１２（ａ）〜（ｃ）にはすべての構成要素が示されているわけではなく、一部は省略されている。図１２（ａ）の照明装置５００ａは、直管型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤストリングを構成する複数のＬＥＤ素子は、基板５１０上にレイアウトされる。基板５１０には、整流回路５０４や制御回路２００、出力回路１０２などが実装される。

図１２（ｂ）の照明装置５００ｂは、電球型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤモジュールは、基板５１０上に実装される。制御回路２００や整流回路５０４は、照明装置５００ｂの筐体の内部に実装される。

図１２（ｃ）の照明装置５００ｃは、液晶ディスプレイ装置６００に内蔵されるバックライトである。照明装置５００ｃは、液晶パネル６０２の背面を照射する。

特に、近年２Ｄ映像に加えて、３Ｄ映像を表示可能な液晶ディスプレイ装置６００が存在する。３Ｄモードでは、左目用の画像と右目用の画像を交互に表示するため、バックライトの輝度を２Ｄモードと同一レベルとすれば映像が暗くなる。そこで３Ｄモードでは、バックライトの輝度が高められる。

このような２Ｄ／３Ｄモードが切りかえ可能な液晶ディスプレイ装置６００に、実施の形態に係るスイッチングコンバータ１００は好適であり、２Ｄモードを第１モードφ１、３Ｄモードを第２モードφ２として動作させればよい。

あるいは照明装置５００は、シーリングライトに利用することも可能である。このように、図１１の照明装置５００はさまざまな用途に利用可能である。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。

１００…スイッチングコンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、Ｃ１…平滑キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｔ１…トランス、Ｌ１…インダクタ、Ｍ２…調光トランジスタ、Ｌ２…補助巻線、Ｒ_ＣＳ…検出抵抗、２００…制御回路、２０１…パルス変調器、２０２…電流リミットコンパレータ、２０４…ゼロ電流検出回路、２０６…ロジック回路、２０８…ドライバ、２１２…ＬＥＢ回路、２２０…係数回路、２２２…第１係数回路、２２４…第２係数回路、３０１…パルス変調器、３０２…アンプ、３０４…エラーアンプ、３０６…デューティコントローラ、３０８…ドライバ、３１０…ＰＷＭ調光コントローラ、３２０…係数回路、４００…ホストプロセッサ、Ｓ１１，Ｓ１２…リセットパルス、Ｓ１３…セットパルス、５００…照明装置、５０２…ＬＥＤ光源、５０４…整流回路、５０６…平滑コンデンサ、５０８…マイコン、５１０…基板。

Claims (22)

1. 光源に駆動電流を供給するスイッチングコンバータの制御回路であって、
   前記駆動電流またはインダクタ電流の経路上に設けられた検出抵抗の電圧降下に応じた検出電圧を受ける電流検出端子と、
   前記駆動電流の目標量を指示するアナログ調光電圧を受けるアナログ調光端子と、
   前記検出電圧、前記アナログ調光電圧の少なくとも一方を可変の係数倍し、電流検出信号および電流設定信号を生成する係数回路と、
   前記電流検出信号が前記電流設定信号に近づくように、デューティ比が調節される駆動パルスを生成するパルス変調器と、
   前記駆動パルスに応じて前記スイッチングコンバータのスイッチング素子を駆動するドライバと、
   を備えることを特徴とする制御回路。
2. 前記係数回路は、前記検出電圧を、複数の値から選択可能な第１係数倍し、前記電流検出信号を生成する第１係数回路を含むことを特徴とする請求項１に記載の制御回路。
3. 前記第１係数は、少なくとも、前記駆動電流の第１電流範囲において使用される第１値と、前記駆動電流の第２電流範囲において使用される第２値とで切りかえ可能であり、
   前記第１電流範囲における前記アナログ調光電圧の可変範囲と、前記第２電流範囲における前記アナログ調光電圧の可変範囲はオーバーラップすることを特徴とする請求項２に記載の制御回路。
4. 前記第１係数回路は、分圧比が可変の分圧回路を含むことを特徴とする請求項２または３に記載の制御回路。
5. 前記第１係数回路は、ゲインが可変の可変ゲインアンプを含むことを特徴とする請求項２または３に記載の制御回路。
6. 前記係数回路は、前記アナログ調光電圧を第２係数倍して前記電流設定信号を生成する第２係数回路をさらに含むことを特徴とする請求項２から５のいずれかに記載の制御回路。
7. 前記係数回路は、前記アナログ調光電圧を、複数の値から選択可能な第２係数倍して前記電流設定信号を生成する第２係数回路を含むことを特徴とする請求項１に記載の制御回路。
8. 前記第２係数は、少なくとも、前記駆動電流の第１電流範囲において使用される第１値と、前記駆動電流の第２電流範囲において使用される第２値とで切りかえ可能であり、
   前記第１電流範囲における前記アナログ調光電圧の可変範囲と、前記第２電流範囲における前記アナログ調光電圧の可変範囲はオーバーラップすることを特徴とする請求項７に記載の制御回路。
9. 前記第２係数回路は、分圧比が可変の分圧回路を含むことを特徴とする請求項７または８に記載の制御回路。
10. 前記第２係数回路は、ゲインが可変の可変ゲインアンプを含むことを特徴とする請求項７または８に記載の制御回路。
11. 前記スイッチングコンバータは、
    入力ラインと出力ラインの間に設けられた出力キャパシタと、
    前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび前記検出抵抗と、
    前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
    を備える降圧型であることを特徴とする請求項１から１０のいずれかに記載の制御回路。
12. 前記パルス変調器は、
    前記電流検出信号と前記電流設定信号を比較し、前記電流検出信号が前記電流設定信号を超えると、リセットパルスをアサートする電流リミットコンパレータと、
    前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
    前記セットパルスおよび前記リセットパルスを受け、前記駆動パルスを生成するロジック回路であって、（i）前記駆動パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
    を含むことを特徴とする請求項１１に記載の制御回路。
13. 前記パルス変調器は、前記スイッチングトランジスタがターンオンしてから所定時間の経過までをマスク期間とし、前記マスク期間の間、前記リセットパルスのアサートをマスクし、マスク後のリセットパルスを前記ロジック回路に出力するリーディングエッジブランキング回路をさらに含むことを特徴とする請求項１２に記載の制御回路。
14. 前記スイッチングコンバータは、前記インダクタと前記スイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備え、
    前記ゼロ電流検出回路は、前記第１抵抗の電位が所定のしきい値電圧がクロスすると、前記セットパルスをアサートすることを特徴とする請求項１２または１３に記載の制御回路。
15. 前記スイッチングコンバータは、前記インダクタと結合された補助巻線をさらに備え、
    前記ゼロ電流検出回路は、前記補助巻線の電圧が所定のしきい値電圧とクロスすると、前記セットパルスをアサートすることを特徴とする請求項１２または１３に記載の制御回路。
16. 前記スイッチングコンバータは、
    入力ラインと接地ラインの間に直列に設けられたインダクタおよびスイッチングトランジスタと、
    一端が出力ラインと接続され、他端が前記インダクタと前記スイッチングトランジスタの接続点に接続された整流素子と、
    前記出力ラインと接続された出力キャパシタと、
    を備える昇圧型であることを特徴とする請求項１から１０のいずれかに記載の制御回路。
17. 前記パルス変調器は、
    前記電流検出信号と前記電流設定信号の誤差を増幅するエラーアンプと、
    前記エラーアンプの出力に応じたデューティ比を有する前記駆動パルスを生成するデューティコントローラと、
    を含むことを特徴とする請求項１６に記載の制御回路。
18. 前記アナログ調光電圧を生成するホストプロセッサからパルス変調調光用の調光パルスを受けるパルス調光端子をさらに備え、
    前記調光パルスの振幅にもとづいて、前記係数回路が制御されることを特徴とする請求項１から１７のいずれかに記載の制御回路。
19. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１８のいずれかに記載の制御回路。
20. 請求項１から１８のいずれかに記載の制御回路を備えることを特徴とするスイッチングコンバータ。
21. 直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、
    商用交流電圧を平滑整流する整流回路と、
    前記整流回路により平滑整流された直流電圧を入力電圧として受け、前記ＬＥＤ光源を負荷とするスイッチングコンバータと、
    を備え、
    前記スイッチングコンバータは、請求項１から１８のいずれかに記載の制御回路を備えることを特徴とする照明装置。
22. 液晶パネルと、
    前記液晶パネルを裏面から照射するバックライトである請求項２０に記載の照明装置と、
    を備えることを特徴とする電子機器。

Images