JP2016539537A5 - - Google Patents

Download PDF

Info

Publication number
JP2016539537A5
JP2016539537A5 JP2016521693A JP2016521693A JP2016539537A5 JP 2016539537 A5 JP2016539537 A5 JP 2016539537A5 JP 2016521693 A JP2016521693 A JP 2016521693A JP 2016521693 A JP2016521693 A JP 2016521693A JP 2016539537 A5 JP2016539537 A5 JP 2016539537A5
Authority
JP
Japan
Prior art keywords
sub
sublayer
output layer
dpb
sublayers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016521693A
Other languages
English (en)
Other versions
JP6400691B2 (ja
JP2016539537A (ja
Filing date
Publication date
Priority claimed from US14/509,797 external-priority patent/US9819941B2/en
Application filed filed Critical
Publication of JP2016539537A publication Critical patent/JP2016539537A/ja
Publication of JP2016539537A5 publication Critical patent/JP2016539537A5/ja
Application granted granted Critical
Publication of JP6400691B2 publication Critical patent/JP6400691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (38)

  1. デオデータを復号する方法であって、前記方法が、
    符号化ビデオビットストリームから、複数の出力レイヤセットを受信することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤである
    前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを復号することと
    それぞれの復号された複数のサブレイヤを1つまたは複数のサブ復号ピクチャバッファ(DPBに記憶することと、
    前記符号化ビデオビットストリームから、前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を受信することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を受信することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと
    を備える、方法。
  2. 各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータの各それぞれのセットは、
    前記1つまたは複数のサブDPBのために許容される並べ替えピクチャの最大数を示すそれぞれの第3のシンタックス要素、または
    前記1つまたは複数のサブDPBのために許容される最大レイテンシを示すそれぞれの第4のシンタックス要素
    のうちの少なくとも1つを含む、請求項1に記載の方法。
  3. サブDPBパラメータの前記それぞれのセットを受信することが、ビデオパラメータセット(VPS)中でサブDPBパラメータの前記それぞれのセットを受信することを備える、請求項1に記載の方法。
  4. 前記複数の出力レイヤセットの第2の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第1のそれぞれのシンタックス要素に基づいて、前記第2の特定の出力レイヤセットのサブDPBパラメータの前記それぞれのセットを前記第2の特定の出力レイヤセットのすべてのサブレイヤに適用すること
    をさらに備える、請求項1に記載の方法。
  5. 前記第1の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされることを前記第1のそれぞれのシンタックス要素が示すとき、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの各サブレイヤについて各第2のそれぞれのシンタックス要素を受信すること
    をさらに備える、請求項1に記載の方法。
  6. 前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの特定のサブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第2のそれぞれシンタックス要素に基づいて、前記特定のサブレイヤのためのサブDPBパラメータの最後の受信されたそれぞれのセットを適用すること、または、
    前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの前記特定のサブレイヤについてサブDPBパラメータがシグナリングされることを前記第2のそれぞれのシンタックス要素が示すとき、前記特定のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信すること
    をさらに備える、請求項1に記載の方法。
  7. サブレイヤID Xをもつ特定のサブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第2のそれぞれのシンタックス要素に基づいて、Xよりも大きいそれぞれのサブレイヤIDを有する前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちのサブレイヤのためのサブDPBパラメータの最後の受信されたそれぞれのセットを適用すること
    をさらに備え、前記サブレイヤID Xをもつ前記特定のサブレイヤは、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの1つである、請求項1に記載の方法。
  8. 前記サブDPB管理プロセスが、ピクチャを参照のために使用されないとマークすること、出力のためのピクチャをマークすること、または前記サブDPBからピクチャを削除することのうちの少なくとも1つを含み、ここにおいて、前記サブDPB管理プロセスを前記実行することが、サブDPBパラメータの前記受信されたそれぞれのセットを使用してアクセスユニットレベルで前記サブDPB管理プロセスを実行することを備える、請求項1に記載の方法。
  9. 前記アクセスユニットレベルで前記サブDPB管理プロセスを実行することが、
    出力のために必要とされるとマークされた少なくとも1つのピクチャを含んでいる前記1つまたは複数のサブDPBのうちの第1のサブDPB中のアクセスユニットの数に基づいてピクチャを出力することと、
    レイヤレベル単位でピクチャを参照のために使用されないとマークすることと、
    レイヤレベル単位で前記第1のサブDPBからピクチャを削除することと
    を備える、請求項に記載の方法。
  10. デオデータを復号するように構成された装置であって、前記装置が、
    ビデオデータを記憶するように構成された1つまたは複数のサブ復号ピクチャバッファ(DPBを備える1つまたは複数のメモリデバイスと、
    符号化ビデオビットストリームから、複数の出力レイヤセットを受信することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤである
    前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを復号することと、
    各それぞれの復号された複数のサブレイヤを前記1つまたは複数のサブDPBに記憶することと、
    前記符号化ビデオビットストリームから、前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を受信することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を受信することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと
    を行うように構成されたビデオデコーダと
    を備える、装置。
  11. 各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータの各それぞれのセットは、
    前記1つまたは複数のサブDPBのために許容される並べ替えピクチャの最大数を示すそれぞれの第3のシンタックス要素、または
    前記1つまたは複数のサブDPBのために許容される最大レイテンシを示すそれぞれの第4のシンタックス要素
    のうちの少なくとも1つを含む、請求項10に記載の装置。
  12. 前記ビデオデコーダが、ビデオパラメータセット(VPS)中でサブDPBパラメータの前記それぞれのセットを受信するように構成された、請求項10に記載の装置。
  13. 前記ビデオデコーダは、
    前記複数の出力レイヤセットのうちの第2の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第1のそれぞれのシンタックス要素に基づいて、前記第2の特定の出力レイヤセットのサブDPBパラメータの前記それぞれのセットを前記第2の特定の出力レイヤセットのすべてのサブレイヤに適用すること
    を行うようにさらに構成された、請求項10に記載の装置。
  14. 前記ビデオデコーダは、
    前記第1の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされることを前記第1のそれぞれのシンタックス要素が示すとき、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの各サブレイヤについて各第2のそれぞれのシンタックス要素を受信すること
    を行うようにさらに構成された、請求項10に記載の装置。
  15. 前記ビデオデコーダは、
    前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの特定のサブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第2のそれぞれシンタックス要素に基づいて、前記特定のサブレイヤのためのサブDPBパラメータの最後の受信されたそれぞれのセットを適用すること、または、
    前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの前記特定のサブレイヤについてサブDPBパラメータがシグナリングされることを前記第2のそれぞれのシンタックス要素が示すとき、前記特定のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信すること
    を行うようにさらに構成された、請求項10に記載の装置。
  16. 前記ビデオデコーダは、
    サブレイヤID Xをもつ特定のサブレイヤについてサブDPBパラメータがシグナリングされないことを示す前記第2のそれぞれのシンタックス要素に基づいて、Xよりも大きいそれぞれのサブレイヤIDを有する前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちのサブレイヤのためのサブDPBパラメータの最後の受信されたそれぞれのセットを適用すること
    を行うようにさらに構成され、前記サブレイヤID Xをもつ前記特定のサブレイヤは、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの1つである、請求項10に記載の装置。
  17. 前記サブDPB管理プロセスが、ピクチャを参照のために使用されないとマークすること、出力のためのピクチャをマークすること、または前記サブDPBからピクチャを削除することのうちの少なくとも1つを含み、ここにおいて、前記サブDPB管理プロセスを前記実行することが、サブDPBパラメータの前記受信されたそれぞれのセットを使用してアクセスユニットレベルで前記サブDPB管理プロセスを実行することを備える、請求項10に記載の装置。
  18. 前記ビデオデコーダが、
    出力のために必要とされるとマークされた少なくとも1つのピクチャを含んでいる前記1つまたは複数のサブDPBのうちの第1のサブDPB中のアクセスユニットの数に基づいてピクチャを出力することと、
    レイヤレベル単位でピクチャを参照のために使用されないとマークすることと、
    レイヤレベル単位で前記第1のサブDPBからピクチャを削除することと
    を行うようにさらに構成された、請求項17に記載の装置。
  19. ビデオデータを復号するように構成された装置であって、前記装置が、
    符号化ビデオビットストリームから、複数の出力レイヤセットを受信するための手段と、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤである、
    前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを復号するための手段と、
    各それぞれの復号された複数のサブレイヤを1つまたは複数のサブ復号ピクチャバッファ(DPB)に記憶するための手段と、
    前記符号化ビデオビットストリームから、前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を受信するための手段と、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を受信するための手段と、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信するための手段と、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行するための手段と
    を備える、装置。
  20. 実行されたとき、ビデオデータを復号するように構成されたデバイスの1つまたは複数のプロセッサに、
    符号化ビデオビットストリームから、複数の出力レイヤセットを受信することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤである、
    前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを復号することと、
    各それぞれの復号された複数のサブレイヤを1つまたは複数のサブDPBに記憶することと、
    前記符号化ビデオビットストリームから、前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を受信することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を受信することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    前記符号化ビデオビットストリームから、各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを受信することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと
    を行わせる命令を記憶する、非一時的コンピュータ可読記憶媒体。
  21. ビデオデータを符号化する方法であって、前記方法が、
    符号化ビデオビットストリームの複数の出力レイヤセットを再構成することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤであり、前記複数の出力レイヤセットを再構成することは、前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを再構成することを含む、
    各それぞれの再構成された複数のサブレイヤを1つまたは複数のサブ復号ピクチャバッファ(DPB)に記憶することと、
    前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を生成することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を生成することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと、
    前記符号化ビデオビットストリーム中でサブDPBパラメータの各それぞれのセットを生成することと
    を備える、方法。
  22. 各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータの各それぞれのセットは、
    前記1つまたは複数のサブDPBのために許容される並べ替えピクチャの最大数を示すそれぞれの第3のシンタックス要素、または、
    前記1つまたは複数のサブDPBのために許容される最大レイテンシを示すそれぞれの第4のシンタックス要素
    のうちの少なくとも1つを含む、請求項21に記載の方法。
  23. サブDPBパラメータの前記それぞれのセットを生成することが、ビデオパラメータセット(VPS)中でサブDPBパラメータの前記それぞれのセットを生成することを備える、請求項21に記載の方法。
  24. 前記符号化ビデオビットストリーム中で、前記複数の出力レイヤセットの各出力レイヤセットについて各第1のそれぞれのシンタックス要素を生成することと、
    前記符号化ビデオビットストリーム中で、前記複数の出力レイヤセットのうちの第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて各第2のそれぞれのシンタックス要素を生成することと
    をさらに備える、請求項21に記載の方法。
  25. 前記第1の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされることを示す前記第1のそれぞれのシンタックス要素に基づいて、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの各サブレイヤについて各第2のそれぞれのシンタックス要素を生成すること
    をさらに備える、請求項21に記載の方法。
  26. 前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの特定のサブレイヤについてサブDPBパラメータがシグナリングされることを示す前記第2のそれぞれシンタックス要素に基づいて、前記特定のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成すること
    をさらに備える、請求項21に記載の方法。
  27. 前記サブDPB管理プロセスが、ピクチャを参照のために使用されないとマークすること、出力のためのピクチャをマークすること、または前記サブDPBからピクチャを削除することのうちの少なくとも1つを含み、ここにおいて、前記サブDPB管理プロセスを前記実行することが、サブDPBパラメータの前記受信されたそれぞれのセットを使用してアクセスユニットレベルで前記サブDPB管理プロセスを実行することを備える、請求項21に記載の方法。
  28. 前記アクセスユニットレベルで前記サブDPB管理プロセスを実行することが、
    出力のために必要とされるとマークされた少なくとも1つのピクチャを含んでいる前記1つまたは複数のサブDPBのうちの第1のサブDPB中のアクセスユニットの数に基づいてピクチャを出力することと、
    レイヤレベル単位でピクチャを参照のために使用されないとマークすることと、
    レイヤレベル単位で前記第1のサブDPBからピクチャを削除することと
    を備える、請求項27に記載の方法。
  29. デオデータを符号化するように構成された装置であって、前記装置が、
    ビデオデータを記憶するように構成された1つまたは複数のサブ復号ピクチャバッファ(DPBを備える1つまたは複数のメモリデバイスと、
    符号化ビデオビットストリームの複数の出力レイヤセットを再構成することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤであり、前記複数の出力レイヤセットを再構成することは、前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを再構成することを含む、
    各それぞれの再構成された複数のサブレイヤを前記1つまたは複数のサブDPBに記憶することと、
    前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を生成することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を生成することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと、
    前記符号化ビデオビットストリーム中でサブDPBパラメータの各それぞれのセットを生成することと
    を行うように構成されたビデオエンコーダと
    を備える、装置。
  30. 各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータの各それぞれのセットは、
    前記1つまたは複数のサブDPBのために許容される並べ替えピクチャの最大数を示すそれぞれの第3のシンタックス要素、または、
    前記1つまたは複数のサブDPBのために許容される最大レイテンシを示すそれぞれの第4のシンタックス要素
    のうちの少なくとも1つを含む、請求項29に記載の装置。
  31. 前記ビデオエンコーダは、ビデオパラメータセット(VPS)中でサブDPBパラメータの前記それぞれのセットを生成するように構成された、請求項29に記載の装置。
  32. 前記ビデオエンコーダは、
    前記符号化ビデオビットストリーム中で、前記複数の出力レイヤセットの各出力レイヤセットについて各第1のそれぞれのシンタックス要素を生成することと、
    前記符号化ビデオビットストリーム中で、前記複数の出力レイヤセットのうちの第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて各第2のそれぞれのシンタックス要素を生成することと
    を行うようにさらに構成された、請求項29に記載の装置。
  33. 前記ビデオエンコーダは、
    前記第1の特定の出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされることを示す前記第1のそれぞれのシンタックス要素に基づいて、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの各サブレイヤについて各第2のそれぞれのシンタックス要素を生成すること
    を行うようにさらに構成された、請求項29に記載の装置。
  34. 前記ビデオエンコーダは、
    前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤのうちの特定のサブレイヤについてサブDPBパラメータがシグナリングされることを示す前記第2のそれぞれシンタックス要素に基づいて、前記特定のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成すること
    を行うようにさらに構成された、請求項29に記載の装置。
  35. 前記サブDPB管理プロセスが、ピクチャを参照のために使用されないとマークすること、出力のためのピクチャをマークすること、または前記サブDPBからピクチャを削除することのうちの少なくとも1つを含み、ここにおいて、前記サブDPB管理プロセスを前記実行することが、サブDPBパラメータの前記受信されたそれぞれのセットを使用してアクセスユニットレベルで前記サブDPB管理プロセスを実行することを備える、請求項29に記載の装置。
  36. 前記ビデオエンコーダは、
    出力のために必要とされるとマークされた少なくとも1つのピクチャを含んでいる前記1つまたは複数のサブDPBのうちの第1のサブDPB中のアクセスユニットの数に基づいてピクチャを出力することと、
    レイヤレベル単位でピクチャを参照のために使用されないとマークすることと、
    レイヤレベル単位で前記第1のサブDPBからピクチャを削除することと
    を行うようにさらに構成された、請求項35に記載の装置。
  37. ビデオデータを符号化するように構成された装置であって、前記装置が、
    符号化ビデオビットストリームの複数の出力レイヤセットを再構成するための手段と、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤであり、前記複数の出力レイヤセットを再構成することは、前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを再構成することを含む、
    各それぞれの再構成された複数のサブレイヤを1つまたは複数のサブ復号ピクチャバッファ(DPB)に記憶するための手段と、
    前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を生成するための手段と、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を生成するための手段と、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成するための手段と、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行するための手段と、
    前記符号化ビデオビットストリーム中でサブDPBパラメータの各それぞれのセットを生成するための手段と
    を備える、装置。
  38. 実行されたとき、ビデオデータを符号化するように構成されたデバイスの1つまたは複数のプロセッサに、
    符号化ビデオビットストリームの複数の出力レイヤセットを再構成することと、ここにおいて、前記複数の出力レイヤセットの各出力レイヤセットは、それぞれの複数のサブレイヤを含み、各それぞれの複数のサブレイヤは、第1のサブレイヤと前記第1のサブレイヤ以外の1つまたは複数のサブレイヤとを含み、各それぞれの複数のサブレイヤのうちの前記第1のサブレイヤは、ベースサブレイヤであり、前記複数の出力レイヤセットを再構成することは、前記複数の出力レイヤセットの各それぞれの複数のサブレイヤを再構成することを含む、
    各それぞれの再構成された複数のサブレイヤを1つまたは複数のサブ復号ピクチャバッファ(DPB)に記憶することと、
    前記複数の出力レイヤセットの各出力レイヤセットについて第1のそれぞれのシンタックス要素を生成することと、ここにおいて、各第1のそれぞれのシンタックス要素は、各それぞれの出力レイヤセットの各サブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    第1の特定の出力レイヤセットの前記第1のサブレイヤについてではなく、前記複数の出力レイヤセットのうちの前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各サブレイヤについて第2のそれぞれのシンタックス要素を生成することと、ここにおいて、各第2のそれぞれのシンタックス要素は、前記第1の特定の出力レイヤセットの前記第1のサブレイヤ以外の前記1つまたは複数のサブレイヤの各それぞれのサブレイヤについてサブDPBパラメータがシグナリングされるか否かを示す、
    各それぞれの複数のサブレイヤの前記第1のサブレイヤのためのサブDPBパラメータのそれぞれのセットを生成することと、
    受信されたサブDPBパラメータの各それぞれのセットに従って、前記1つまたは複数のサブDPBに対してサブDPB管理プロセスを実行することと、
    前記符号化ビデオビットストリーム中でサブDPBパラメータの各それぞれのセットを生成することと
    を行わせる命令を記憶する非一時的コンピュータ可読記憶媒体。
JP2016521693A 2013-10-10 2014-10-09 ビデオコーディングにおけるサブ復号ピクチャバッファ(サブdpb)ベースのdpb動作のためのシグナリング Active JP6400691B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361889515P 2013-10-10 2013-10-10
US61/889,515 2013-10-10
US201361890841P 2013-10-14 2013-10-14
US61/890,841 2013-10-14
US14/509,797 US9819941B2 (en) 2013-10-10 2014-10-08 Signaling for sub-decoded picture buffer (sub-DPB) based DPB operations in video coding
US14/509,797 2014-10-08
PCT/US2014/059925 WO2015054509A1 (en) 2013-10-10 2014-10-09 Signaling for sub-decoded picture buffer (sub-dpb) based dpb operations in video coding

Publications (3)

Publication Number Publication Date
JP2016539537A JP2016539537A (ja) 2016-12-15
JP2016539537A5 true JP2016539537A5 (ja) 2018-02-15
JP6400691B2 JP6400691B2 (ja) 2018-10-03

Family

ID=52809625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016521693A Active JP6400691B2 (ja) 2013-10-10 2014-10-09 ビデオコーディングにおけるサブ復号ピクチャバッファ(サブdpb)ベースのdpb動作のためのシグナリング

Country Status (11)

Country Link
US (1) US9819941B2 (ja)
EP (1) EP3056003B1 (ja)
JP (1) JP6400691B2 (ja)
KR (1) KR101904625B1 (ja)
CN (1) CN105637878B (ja)
BR (1) BR112016007916B1 (ja)
CA (1) CA2924397C (ja)
ES (1) ES2780688T3 (ja)
HU (1) HUE047141T2 (ja)
TW (1) TWI652940B (ja)
WO (1) WO2015054509A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053596A1 (ko) * 2013-10-12 2015-04-16 삼성전자 주식회사 멀티 레이어 비디오의 복호화 및 부호화를 위한 버퍼 관리 방법 및 장치
WO2015053597A1 (ko) * 2013-10-12 2015-04-16 삼성전자 주식회사 멀티 레이어 비디오 부호화 방법 및 장치, 멀티 레이어 비디오 복호화 방법 및 장치
US20150103924A1 (en) * 2013-10-13 2015-04-16 Sharp Laboratories Of America, Inc. On operation of decoded picture buffer for interlayer pictures
US10284858B2 (en) 2013-10-15 2019-05-07 Qualcomm Incorporated Support of multi-mode extraction for multi-layer video codecs
US9794558B2 (en) 2014-01-08 2017-10-17 Qualcomm Incorporated Support of non-HEVC base layer in HEVC multi-layer extensions
EP3284258A4 (en) * 2015-05-28 2019-04-17 HFI Innovation Inc. METHOD AND DEVICE FOR USING A CURRENT PICTURE AS A REFERENCE PICTURE
US11025933B2 (en) 2016-06-09 2021-06-01 Apple Inc. Dynamic video configurations
US10999602B2 (en) 2016-12-23 2021-05-04 Apple Inc. Sphere projected motion estimation/compensation and mode decision
US11259046B2 (en) 2017-02-15 2022-02-22 Apple Inc. Processing of equirectangular object data to compensate for distortion by spherical projections
US10924747B2 (en) 2017-02-27 2021-02-16 Apple Inc. Video coding techniques for multi-view video
US11093752B2 (en) 2017-06-02 2021-08-17 Apple Inc. Object tracking in multi-view video
US10754242B2 (en) 2017-06-30 2020-08-25 Apple Inc. Adaptive resolution and projection format in multi-direction video
WO2020249530A1 (en) * 2019-06-14 2020-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Layered video data stream
AU2020352892A1 (en) 2019-09-24 2022-04-14 Huawei Technologies Co., Ltd. Sequence-level HRD parameters
CN114424572B (zh) * 2019-09-24 2023-08-22 华为技术有限公司 用于多层视频码流的dpb参数的指示
AU2020323624A1 (en) * 2019-10-07 2022-04-28 Huawei Technologies Co., Ltd. Avoidance of redundant signaling in multi-layer video bitstreams
WO2021137596A1 (ko) * 2019-12-30 2021-07-08 엘지전자 주식회사 Dpb 파라미터를 코딩하는 영상 디코딩 방법 및 그 장치
CN115211120A (zh) * 2019-12-30 2022-10-18 Lg电子株式会社 基于包括ols dpb参数索引的图像信息对图像进行解码的方法及其设备
WO2021137597A1 (ko) * 2019-12-30 2021-07-08 엘지전자 주식회사 Ols에 대한 dpb 파라미터를 사용하는 영상 디코딩 방법 및 그 장치
WO2021137589A1 (ko) * 2019-12-30 2021-07-08 엘지전자 주식회사 영상 디코딩 방법 및 그 장치
WO2021137598A1 (ko) * 2019-12-30 2021-07-08 엘지전자 주식회사 Dpb 관리 프로세스를 포함하는 영상 디코딩 방법 및 그 장치
US11272214B2 (en) * 2020-01-27 2022-03-08 Tencent America LLC Method for picture output with output layer set
WO2021170124A1 (en) * 2020-02-28 2021-09-02 Huawei Technologies Co., Ltd. An encoder, a decoder and corresponding methods of signaling and semantics in parameter sets
WO2021197979A1 (en) * 2020-03-31 2021-10-07 Interdigital Vc Holdings France Method and apparatus for video encoding and decoding
KR20230008795A (ko) * 2020-05-04 2023-01-16 엘지전자 주식회사 영상 디코딩 방법 및 그 장치
KR20230019845A (ko) 2020-06-08 2023-02-09 바이트댄스 아이엔씨 코딩된 비디오 픽처에서 슬라이스 카운트의 제약들
US11729381B2 (en) * 2020-07-23 2023-08-15 Qualcomm Incorporated Deblocking filter parameter signaling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007042914A1 (en) * 2005-10-11 2007-04-19 Nokia Corporation Efficient decoded picture buffer management for scalable video coding
JP2011082683A (ja) * 2009-10-05 2011-04-21 Sony Corp 画像処理装置、画像処理方法、及び、プログラム
EP2907308B1 (en) * 2012-10-09 2019-08-14 Cisco Technology, Inc. Providing a common set of parameters for sub-layers of coded video
US9591321B2 (en) * 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
SG10201913539SA (en) * 2013-04-07 2020-02-27 Dolby Int Ab Signaling change in output layer sets
US20140301477A1 (en) * 2013-04-07 2014-10-09 Sharp Laboratories Of America, Inc. Signaling dpb parameters in vps extension and dpb operation
US9794579B2 (en) 2013-07-15 2017-10-17 Qualcomm Incorporated Decoded picture buffer operations for video coding

Similar Documents

Publication Publication Date Title
JP2016539537A5 (ja)
JP2017523676A5 (ja)
JP2015526973A5 (ja)
JP2016514931A5 (ja)
JP2018521554A5 (ja)
JP2016533696A5 (ja)
JP2016529782A5 (ja)
JP2017510121A5 (ja)
JP2016528804A5 (ja)
JP2017505019A5 (ja)
JP2017513343A5 (ja)
JP2015507907A5 (ja)
JP2015511437A5 (ja)
JP2018522466A5 (ja)
JP2015506650A5 (ja)
JP2019520739A5 (ja)
JP2015534779A5 (ja)
JP2016506697A5 (ja)
JP2017523678A5 (ja)
RU2018103979A (ru) Способ кодирования и декодирования изображений, устройство кодирования и декодирования и соответствующие компьютерные программы
JP2017507517A5 (ja)
JP2015537446A5 (ja)
JP2016540400A5 (ja) 復号方法及び符号化方法
JP2016513917A5 (ja)
JP2016513916A5 (ja)