JP2016539517A

JP2016539517A - 少なくとも１つのスロットを含む多層セラミックキャパシタ

Info

Publication number: JP2016539517A
Application number: JP2016555448A
Authority: JP
Inventors: チャンハン・ホビー・ユン; キョ−ピョン・ファン; ヨン・キョ・ソン; ドン・ウク・キム
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2013-11-26
Filing date: 2014-11-06
Publication date: 2016-12-15
Also published as: CN105765679A; EP3074992A1; WO2015080847A1; EP3074992B1; CN105765679B; US20150146340A1

Abstract

装置は２端子ＭＬＣＣを含む。２端子ＭＬＣＣは導電層を含み、この場合、導電層は少なくとも１つのスロットを含む。本装置はまた、少なくとも１つのスロットと２つの導電層を分離する絶縁層とを含む第２の導電層を含み得る。一例では、２端子ＭＬＣＣの第１の（たとえば、正）端子は、板の第１のセットによって形成され、この場合、第１のセット内の各板は少なくとも１つのスロットを含む。２端子ＭＬＣＣの第２の（たとえば、負）端子は、板の第２のセットによって形成され、この場合、第２のセット内の各板は少なくとも１つのスロットも含む。板の第１のセットおよび板の第２のセットはインターリーブされて、板の各対は絶縁層によって分離される。

Description

関連出願の相互参照
本願は、参照によりその内容全体が本明細書に明確に組み込まれている、同一出願人が所有する２０１３年１１月２６日に出願した米国非仮特許出願第１４／０９０，５８９号の優先権を主張するものである。

本開示は、一般に、多層セラミックキャパシタ（ＭＬＣＣ）に関する。

技術の進歩の結果、コンピューティングデバイスはより小型でより強力になっている。たとえば、小型、軽量であり、ユーザによる持ち運びが容易な、ポータブルワイヤレス電話、携帯情報端末（ＰＤＡ）、ページングデバイスなどのワイヤレスコンピューティングデバイスを含む様々なポータブルパーソナルコンピューティングデバイスが現在存在している。より具体的には、セルラー電話、インターネットプロトコル（ＩＰ）電話などのポータブルワイヤレス電話は、ワイヤレスネットワークを介して音声パケットおよびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話は、それらに組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話は、また、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤを含むことができる。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用され得るウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することができる。そのように、これらのワイヤレス電話は、かなりのコンピューティング能力を含むことができる。

ワイヤレス電話などの電子デバイスは、レジスタ、キャパシタ、トランジスタ、インダクタなど、様々な回路要素を含み得る。電子デバイス内に含まれ得る１つのタイプのキャパシタは、多層セラミックキャパシタ（ＭＬＣＣ）である。ＭＬＣＣは、絶縁層とインターリーブされた導電板を含む。ＭＬＣＣのインピーダンスを決定するために、ＭＬＣＣはＲＬＣ回路としてモデル化され得る。回路のＲ（レジスタ）部分は、ＭＬＣＣの等価直列抵抗（ＥＳＲ）に基づいて、インピーダンスの「実」部に寄与する。回路のＬＣ部分は、ＭＬＣＣの等価直列インダクタンス（ＥＳＬ）およびキャパシタンスに基づいて、インピーダンスの「虚」部に寄与する。

ＭＬＣＣは、インピーダンスの「実」部に対するインピーダンスの「虚」部の比率に基づく品質係数（「Ｑ値」）に関連付けられ得る。したがって、ＭＬＣＣのＱ値はＥＳＲに対して反比例し得、ＭＬＣＣのＱ値を増大させるための１つの方法は、ＭＬＣＣのＥＳＲを低減させることである。

ＭＬＣＣは、２端子ＭＬＣＣまたは多端子ＭＬＣＣであり得る。２端子ＭＬＣＣは、単一の正端子（たとえば、電極）と単一の負端子（たとえば、電極）とを有する。多端子ＭＬＣＣは、複数の正端子と複数の負端子とを有する。２端子ＭＬＣＣでは、正端子は金属板の第１のセットによって形成され、ＭＬＣＣの負端子は金属板の第２のセットによって形成される。第１のセットおよび第２のセットからの板はインターリーブされて、板の各対は絶縁層によって分離される。交流（ＡＣ）回路内で、ＭＬＣＣはスキン効果を受ける場合がある。スキン効果により、導体（たとえば、ＭＬＣＣ内の金属板）を流れる電流の大部分は、導体の断面積全体にわたって均一に分散される代わりに、導体の表面付近に集中する。電流密度の点で、ＭＬＣＣの板を流れる電流は、主にその板の表面部分を流れる。この導電面積の損失は、ＡＣ抵抗（ＡＣＲ）の増大をもたらし、したがって、ＭＬＣＣのＥＳＲの増大およびＱ値の低減をもたらす。

説明する技法によれば、２端子ＭＬＣＣの端子を形成する金属板の各々は切断されて、その板内に少なくとも１つのスロット（「チャネル」または「ホール」とも呼ばれる）を形成する。金属板内のスロットは、表面領域の増大をもたらし、これは、２端子ＭＬＣＣのＡＣＲ（および、したがって、ＥＳＲ）の減少ならびにＱ値の増大をもたらす。一例では、スロットは電流フローの方向に平行して金属板内に切断され得る。別の例では、金属板は、電流フロー方向に平行して、ならびに電流フロー方向に垂直に切断されたスロットを有する。

特定の実施形態では、装置は２端子ＭＬＣＣを含む。２端子ＭＬＣＣは導電層を含み、この場合、導電層は少なくとも１つのスロットを含む。本装置はまた、少なくとも１つのスロットと２つの導電層を分離する絶縁層とを含む第２の導電層を含み得る。一例では、２端子ＭＬＣＣの第１の（たとえば、正）端子は、板の第１のセットによって形成され、この場合、第１のセット内の各板は少なくとも１つのスロットを含む。２端子ＭＬＣＣの第２の（たとえば、負）端子は、板の第２のセットによって形成され、この場合、第２のセット内の各板は少なくとも１つのスロットも含む。板の第１のセットおよび板の第２のセットはインターリーブされて、板の各対は絶縁層によって分離される。

別の特定の実施形態では、方法は、２端子ＭＬＣＣの第１の端子に対応する第１の導電層を形成するステップであって、第１の導電層が少なくとも１つのスロットを含む、形成するステップを含む。本方法はまた、第１の導電層の上に第１の絶縁層を形成するステップであって、第１の絶縁層の第１の側面が第１の導電層に隣接する、形成するステップを含む。本方法は、第１の絶縁層の上に２端子ＭＬＣＣの第２の端子に対応する第２の導電層を形成するステップをさらに含む。第２の導電層はまた、少なくとも１つのスロットを含む。第１の側面の反対にある第１の絶縁層の第２の側面は第２の導電層に隣接する。

別の特定の実施形態では、装置は、導電するための第１の手段と、導電するための第２の手段と、導電するための第１の手段と導電するための第２の手段との間に配設された、絶縁するための手段とを含む２端子ＭＬＣＣを含む。導電するための第１の手段は、２端子ＭＬＣＣの第１の端子に対応し、少なくとも１つのスロットを含む。導電するための第２の手段は、２端子ＭＬＣＣの第２の端子に対応し、少なくとも１つのスロットをやはり含む。

別の特定の実施形態では、非一時的コンピュータ可読媒体は、プロセッサによって実行されたとき、プロセッサに、２端子ＭＬＣＣの第１の端子に対応する第１の導電層の形成を開始することを行わせる命令を含む。第１の導電層は少なくとも１つのスロットを含む。本命令はまた、プロセッサに、第１の導電層の上に第１の絶縁層の形成を開始することであって、第１の絶縁層の第１の側面が第１の導電層に隣接する、開始することを行わせるようにプロセッサによって実行可能である。本命令は、プロセッサが、第１の絶縁層の上の２端子ＭＬＣＣの第２の端子に対応する第２の導電層の形成を開始するためにさらに実行可能である。第２の側面はまた、少なくとも１つのスロットを含み、第１の側面の反対にある第１の絶縁層の第２の側面は第２の導電層に隣接する。

開示する実施形態のうちの少なくとも１つによって提供される１つの特定の利点は、改善されたＱ値を示すＭＬＣＣである。以下の節、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本願全体を検討した後、本開示の他の態様、利点、および特徴が明らかとなるであろう。

少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子多層セラミックキャパシタ（ＭＬＣＣ）の特定の実施形態の透視図である。図１のＭＬＣＣのパッケージ図である。図１のＭＬＣＣの分解図である。図１のＭＬＣＣの導電層のトップダウン図である。図１のＭＬＣＣの導電層の電流フロー密度図である。少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣの別の特定の実施形態の透視図である。図６のＭＬＣＣの分解図である。２端子ＭＬＣＣの導電層の別の特定の実施形態のトップダウン図である。少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣのインピーダンス曲線を示すためのグラフである。少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを形成する方法の特定の実施形態を示すフローチャートである。少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含むワイヤレスデバイスのブロック図である。少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含む電子デバイスを製造するための製造プロセスの特定の例示的な実施形態のデータ流れ図である。

２端子多層セラミックキャパシタ（ＭＬＣＣ）１００の第１の特定の例示的な実施形態を図１〜図５を参照して説明する。２端子ＭＬＣＣ１００は、第１の端子１１０（たとえば、正（＋）端子）と、第２の端子１２０（たとえば、負（−）端子）とを含む。ＭＬＣＣ内の電流フロー方向は、示すように、第１の端子１１０から第２の端子１２０へ、であり得る。２端子ＭＬＣＣ１００のパッケージ図を図２に示す（たとえば、２端子ＭＬＣＣ１００は、図２に示すようにパッケージング可能であり、電子回路および電子デバイス内に含めるために既製の構成要素として利用可能である）。

２端子ＭＬＣＣ１００は、第１の端子１１０と第２の端子１２０とを形成する多重導電層（たとえば、ニッケル板または銅板）を含み得る。たとえば、導電層の第１のセットは第１の端子１１０を形成し得る。図１では、導電層の第１のセットは、導電層１１１および１１２を含む。導電層の第２のセットは第２の端子１２０を形成し得る。図１では、導電層の第２のセットは、導電層１２１および１２２を含む。第１のセットおよび第２のセットからの導電層はインターリーブされ得、導電層の各対は絶縁層によって分離され得る。図１では、絶縁（たとえば、誘電セラミック）層１３１、１３２、および１３３は、導電層１１１、１１２、１２１、および１２２を分離し、ハッチングパターンを使用して示されている。図３にさらに示すように、上から下への、２端子ＭＬＣＣ１００内の層の順序は、導電層１２１、絶縁層１３１、導電層１１１、絶縁層１３２、導電層１２２、絶縁層１３３、および導電層１１２である。

図に示す様々な層の数および相対的な寸法は単なる例であることに留意されたい。代替実施形態では、２端子ＭＬＣＣは、異なる数の層および異なるサイズの層を有し得る（たとえば、一方の端子の層は、もう一方の端子の層および／または絶縁層とは異なってサイズ決定され得る）。一例では、２端子ＭＬＣＣは、２０個から１００個の導電層を含むことが可能であり、この場合、導電層の各々は、およそ５００マイクロメートル（μｍ）の幅および７μｍから１０μｍの厚さを有する。本明細書で使用する場合、２つの量が測定誤差間隔、処理誤差間隔、または許容レベル（たとえば、２％など特定の割合、もしくは、３μｍなど特定の量）の範囲内である場合、２つの量は「およそ」等しい可能性がある。

２端子ＭＬＣＣ１００などのキャパシタは、直列で接続されたレジスタ（Ｒ）と、インダクタ（Ｌ）と、キャパシタ（Ｃ）とを含むＲＬＣ回路としてモデル化され得る。キャパシタのインピーダンス（Ｚ）は、実部と虚部とを含む複素量である。Ｚの実部は、ＲＬＣ回路の等価直列抵抗（ＥＳＲ）に基づき、Ｚの虚部は、ＲＬＣ回路の等価直列インダクタンス（ＥＳＬ）とキャパシタンスとに基づく。ＭＬＣＣの品質係数（Ｑ値）は、ＭＬＣＣによって消費されるエネルギーに対するＭＬＣＣ内に（損失を伴わずに）蓄積されたエネルギーの比率を表し得る。より高いＱ値は、より良好なキャパシタ性能を示す。ＭＬＣＣのＱ値はＺの実部に対するＺの虚部の比率によって概算され得るが、これは、ＲＬＣ回路のインダクタおよびキャパシタがエネルギー蓄積要素と見なされ得るためであるのに対して、ＲＬＣ回路のレジスタはエネルギー消費要素と見なされ得るためである。したがって、Ｑ値は、ＥＲＳに反比例すると見なされ得、ＭＬＣＣのＱ値を改善するための１つの方法は、ＭＬＣＣのＥＳＲを低減させることである。

代替の電流（ＡＣ）回路では、ＭＬＣＣのＥＳＲは主にＡＣ抵抗（ＡＣＲ）である。スキン効果により、ＡＣＲは直流抵抗（ＤＣＲ）に対して相対的に増大し得る。より高いＡＣ周波数においてより著しい可能性があるスキン効果は、導体（たとえば、ＭＬＣＣ内の導電層）を流れる電流の大部分を、導体の断面積全体にわたって均一に分散させる代わりに、導体の表面付近に集中させる物理現象である。この導電面積の損失は、ＡＣＲの増大をもたらし、したがって、Ｑ値の低減をもたらす。

２端子ＭＬＣＣ１００のＡＣＲを低減させるために、導電層１１１〜１１２および１２１〜１２２のうちの１つもしくは複数は切断されて、少なくとも１つの非導電性スロット（「チャネル」または「ホール」とも呼ばれる）を形成する。本明細書で使用する場合、「非導電性」スロットは、実質的に非導電性のスロットである。導電層内にスロットを切断することは、導電層の面積／量全体の低減をもたらすが、スロットは表面領域の増大をもたらし、これは、２端子ＭＬＣＣ１００のＡＣＲ（および、したがって、ＥＳＲ）の低減とＱ値の増大とをもたらす。特定の実施形態では、図１に示すように、電流フロー方向に平行して導電層１２１内に４つのスロットが切断され得る。このパターンは「ファイブフィンガー」パターンと呼ばれる場合がある。スロットが導電層内に切断され得、それによって２端子ＭＬＣＣが形成され得るプロセスは、図１０を参照してさらに説明される。

図３に示すように、残りの導電層１１１、１２２、および１１２はまた、「ファイブフィンガー」パターンに切断されたスロットを有する。図４は、導電層１２１のトップダウン図を示す。図４に示すように、導電層１２１は、「フィンガー」部分４０１、４０３、４０５、４０７、および４０９を分離するスロット４０２、４０４、４０６、および４０８を含む。スロット４０２、４０４、４０６、および４０８の各々は、導電層１２１の全長未満の長さにわたって切断させる。たとえば、スロット４０２の第１の（たとえば、右手の）終端は、導電層１２１の第１の（たとえば、右手の）終端に一致する。スロット４０２の第１の終端の反対にある、スロット４０２の第２の（たとえば、左手）の終端は、導電層１２１の第１の終端の反対にある、導電層１２１の第２の（たとえば、左手の）終端と一致しない。導電層１２１内で、「フィンガー」は関連端子１２０から離れる形で伸びる。代替実施形態では、「フィンガー」は関連端子に向かって伸びてよい。たとえば、導電層４２１内で、「フィンガー」は関連端子４２０に向かって伸びる。

図５は、電流が２端子ＭＬＣＣ１００を流れるときの、導電層１２１に関する電流フロー密度図５１０を示す。図５では、より高い電流フロー密度は、より密な陰影パターンによって示されている。図５に示すように、電流フローは、主に、「フィンガー」部分４０１、４０３、４０５、４０７、および４０９の各々の上面、底面、左面、および右面に近い。比較のために、図５は、何のスロットも切断されない場合の、導電層１２１に関する電流フロー密度図５２０も示す。

２端子ＭＬＣＣの導電層内にスロットを切断することによって、導電層のより大きな断面積が電流を導き、これは、ＡＣＲ（および、したがって、ＥＳＲ）の低減と、Ｑ値の増大とをもたらすことが理解されるだろう。図１〜図５に示す２端子ＭＬＣＣ１００は、したがって、スロットを有する何の導電層も含まないＭＬＣＣと比較して、改善された性能（たとえば、より高いＱ値）を実現し得る。改善されたＱ値は、キャパシタに関連する挿入損失がより少ないことを示し、これは電子デバイス内の電力の消費および消耗の低減（たとえば、改善されたバッテリー寿命）をもたらし得る。ＭＬＣＣ１００は増大したＱ値を有するため、ＭＬＣＣ１００は、より低いＱ値を有するＭＬＣＣよりも小さなサイズを維持しながら、所望されるキャパシタンスを達成することができる。したがって、特定のＱ値に関して、説明する技法は、より小さなＭＬＣＣ（たとえば、より小さなチップ面積および／または量）の使用を可能にし、特定の面積／量のＭＬＣＣに関して、説明する技法は、より高いＱ値を実現し得る。したがって、説明する技法は、より高いキャパシタＱ値を用いた、より小さな回路／チップセット／パッケージの設計を可能にし得る。

図１〜図５のＭＬＣＣ１００では、スロットの各々は、ＭＬＣＣ１００の電流フロー方向に平行して切断される。代替実施形態では、スロットは、電流フロー方向に平行であることに加えて、またはその代わりに、他の方向に切断され得る。たとえば、図６〜図７は、２端子ＭＬＣＣ６００の第２の例示的な実施形態を示す。ＭＬＣＣ６００は、第１の端子６１０と第２の端子６２０とを含む。導電層６１１および６１２は第１の端子６１０に関連付けられ、導電層６２１および６２２は第２の端子６２０に関連付けられる。ＭＬＣＣ６００はまた、示すように、絶縁層６３１、６３２、および６３３を含む。

ＭＬＣＣ６００では、各導電層６１１〜６１２および６２１〜６２２は、電流フロー方向に垂直である複数の第１のスロットと、電流フロー方向に平行である、少なくとも１つの第２のスロットとを含む。第２の（平行）スロットが第１の（垂直）スロットの対と接続して、「ドッグボーン」パターンを形成する。特定の実施形態では、図６〜図７の「ドッグボーン」パターンは、図１〜図５の「ファイブフィンガー」パターンの代わりに使用され得る。「ファイブフィンガー」パターンがＭＬＣＣ１００の導電層の容量性表面積を低減するほど、「ドッグボーン」パターンは、ＭＬＣＣ６００の導電層の容量性表面積を削減し得ない場合がある。「ドッグボーン」パターンは「ファイブフィンガー」パターンよりも少ない量だけ導電層の容量表面積を削減するため、ＭＬＣＣ６００はＭＬＣＣ１００よりも高いキャパシタンスを有し得る。

代替実施形態では、複数の「ドッグボーン」パターンは、ＭＬＣＣの導電層から切断され得る。たとえば、図８は、導電層８０２から切断された「２ドッグボーン」スロットパターン８０４を示す。本明細書で説明する様々なスロットパターンは、単なる例であり、限定的であると見なされるべきではないことに留意されたい。説明する技法によれば、１つまたは複数のスロットが様々なパターンで２端子ＭＬＣＣの導電層内に切断され得る。特定の実施形態では、コンピューティングデバイス上で実行しているシミュレーションソフトウェアを使用して様々なパターンがシミュレートされ得、（キャパシタンス、ＥＳＲ、Ｑ値、サイズ、複雑性、コストなど）特性の所望の組合せを有するとして特定のパターンが選択され得る。

図９は、少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣのインピーダンス曲線を示すためのグラフ９００である。グラフ９００では、インピーダンス（Ｚ）はオーム単位でｙ軸上にスポットされ、動作周波数はギガヘルツ（ＧＨｚ）単位でｘ軸上にスポットされる。グラフ９００は３つの曲線を含む。大きな破線を使用して示された第１の曲線９０１は、（たとえば、図５の電流フロー密度図５２０に対応する）何のスロットも含まない２端子ＭＬＣＣに対応する。太線を使用して示された第２の曲線９０２は、図１〜図５の「ファイブフィンガー」パターンに対応する。小さな破線を使用して示された第３の曲線９０３は、図８の「２ドッグボーン」パターンに対応する。

インピーダンス曲線９０１〜９０３の各々上の最下点（たとえば、「谷」）において、インピーダンスの実部（すなわち、主にＡＣＲであるＥＳＲ）は優位である。したがって、曲線９０１〜９０３の各々上の最下点を比較して、ＡＣＲを比較することができる。図９の実施形態では、何のスロットパターンも有さない２端子ＭＬＣＣは、７４ミリオームのＡＣＲを有する。「ファイブフィンガー」ＭＬＣＣは、３８ミリオームのＡＣＲを有する。「２ドッグボーン」ＭＬＣＣは、１５ミリオームのＡＣＲを有する。したがって、Ｑ値はＡＣＲにほぼ反比例するため、「ファイブフィンガー」パターンは、Ｑ値にほぼ２Ｘの改善をもたらし、「２ドッグボーン」パターンは、Ｑ値にほぼ５Ｘの改善をもたらす。

説明した２端子ＭＬＣＣでは、ＥＳＲを低減させるために、１つまたは複数のスロットが導電層内に切断されることに留意されたい。したがって、図９に示すインピーダンス曲線に関して、説明した技法は、インピーダンス曲線内の「谷」を可能な限り深くすることを対象とし得る。説明した２端子ＭＬＣＣでは、電流は、特定の方向から、特定の端子の各導電層の特定の側面に入り、逆の側面から逆方向に導電層を出る。説明した２端子ＭＬＣＣは、電流方向性に影響を及ぼすために、１つまたは複数のスロットが切断され得るＭＬＣＣとは区別される。たとえば、ＭＬＣＣのＥＳＬを増大させるために、各導電層を通して電流を巻回様式（ｗｉｎｄｉｎｇｆａｓｈｉｏｎ）で各端子にルーティングするようにスロットを切断することができる。そのようなＭＬＣＣでは、電流はより長く移動するようにされるため、ＥＳＲは低減せず、増大し、これはＱ値の低減をもたらし得る。図９に示すグラフに関して、そのような技法は、ｙ軸に沿ってインピーダンス曲線の「谷」を深める代わりに、ｘ軸に沿って「谷」をシフトすることを対象とし得る。

図１０を参照すると、少なくとも１つのスロットを有する、少なくとも１つの導電層を含むＭＬＣＣを形成する方法１０００の特定の実施形態のフローチャートを示す。

方法１０００は、１００２で、２端子ＭＬＣＣの第１の端子に対応する第１の導電層を形成するステップを含む。第１の導電層は少なくとも１つのスロットを含む。たとえば、図１を参照すると、第１の端子１１０に対応する導電層１１２を形成することができる。特定の実施形態では、金属層スクリーンプリンティングプロセスを使用してＭＬＣＣの導電層を形成することができ、このプロセスの間に、スロットパターン（たとえば、図１〜図５の「ファイブフィンガー」スロットパターン、図６〜図７の「ドッグボーン」パターン、図８の「２ドッグボーン」パターン、および別のスロットパターン）を使用することができる。金属層スクリーンプリンティングプロセスは、金属インク（たとえば、銅電極インク（ｃｏｐｐｅｒｅｌｅｃｔｒｏｄｅｉｎｋ））を使用することができる。特定の実施形態では、２端子ＭＬＣＣの導電層は、共通のパターン（たとえば、スクリーンプリンティングパターン）を使用して形成される。特定の実施形態では、切断ツールを使用して、導電層からスロットを「打抜き」することによって、導電層からスロットを切断することができる。代替的に、スロットに対応する領域内に金属電極インクを堆積するのを控えることによって、スロットを「形成する」ことができる。

方法１０００はまた、１００４で、第１の導電層の上に第１の絶縁層を形成するステップを含む。第１の絶縁層の第１の側面は第１の導電層に隣接する。たとえば、図１を参照すると、絶縁層１３３の底部が導電層１１２に隣接するように、絶縁層１３３を導電層１１２上に形成することができ。特定の実施形態では、ウェットエッチング、ドライエッチング、堆積、平坦化、リソグラフィー、または別のプロセスを使用して、ＭＬＣＣ絶縁層を形成することができる。一例では、セラミックスラリー（たとえば、セラミックパウダーと結合剤を混ぜ合わせることによって形成された材料）を堆積させることによって、絶縁層を形成することができる。

方法１０００は、１００６で、第１の絶縁層の上に２端子ＭＬＣＣの第２の端子に対応する第２の導電層を形成するステップをさらに含む。第２の側面は少なくとも１つのスロットを含み、第１の側面の反対にある第１の絶縁層の第２の側面は第２の導電層に隣接する。たとえば、図１を参照すると、絶縁層１３３の上部が導電層１２２に隣接するように、絶縁層１３３の上に第２の端子１２０に対応する導電層１２２を形成することができる。

方法１０００は、１００８で、第２の導電層の上に第２の絶縁層を形成するステップと、１０１０で、第２の絶縁層の上に第１の端子に対応する第３の導電層を形成するステップとを含む。第３の導電層は少なくとも１つのスロットを含む。たとえば、図１を参照すると、絶縁層１３２と、導電層１１１とが形成され得る。

方法１０００はまた、１０１２で、第３の導電層の上に第３の絶縁層を形成するステップと、１０１４で、第３の絶縁層の上に第２の端子に対応する第４の導電層を形成するステップとを含む。第４の導電層は少なくとも１つのスロットを含む。たとえば、図１を参照すると、絶縁層１３１と、導電層１２１とが形成され得る。

特定の実施形態では、ＭＬＣＣの導電層および絶縁層が形成された後、これらの層を（たとえば、積層機械／圧縮機械によって）圧縮し、層を融合させることができる。結果として生じるＭＬＣＣ構造をオーブンまたは窯の中で焼く（たとえば、ベークする）ことができる。次いで、電気接続または電気キャップをＭＬＣＣに追加することができる。特定の実施形態では、ＭＬＣＣの形成は、高温同時焼成セラミック（ＨＴＣＣ：ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅｃｏ−ｆｉｒｅｄｃｅｒａｍｉｃ）プロセスおよび／または低温同時焼成セラミック（ＬＴＣＣ：ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅｃｏ−ｆｉｒｅｄｃｅｒａｍｉｃ）プロセスを必要とし得る。

特定の実施形態では、図１０の方法１０００は、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス、特定用途向け集積回路（ＡＳＩＣ）、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組合せなどの処理ユニットによって開始され得る。一例として、図１０の方法１０００は、図１２を参照してさらに説明するように、作製装置内の、または作製装置に結合された、メモリ（たとえば、非一時的コンピュータ可読媒体）に記憶された命令を実行するプロセッサなどの作製装置によって開始され、制御され得る。作製機器によって、スクリーンプリンティング、ウェットエッチング、ドライエッチング、堆積、平坦化、リソグラフィ、またはそれらの組合せなどの製造プロセスを使用して、本明細書で説明するＭＬＣＣを作製することができる。

図１１を参照すると、ワイヤレスデバイス１１００のブロック図を示す。ワイヤレスデバイス１１００は、メモリ１１３２に結合された、デジタル信号プロセッサ（ＤＳＰ）または中央処理装置（ＣＰＵ）などの、プロセッサ１１１０を含む。図１１は、プロセッサ１１１０とディスプレイ１１２８とに結合されたディスプレイコントローラ１１２６も示す。コーダ／デコーダ（ＣＯＤＥＣ）１１３４は、また、プロセッサ１１１０に結合され得る。スピーカー１１３６およびマイクロフォン１１３８は、ＣＯＤＥＣ１１３４に結合され得る。

図１１は、ワイヤレスコントローラ１１４０が、ワイヤレスコントローラ１１４０とアンテナ１１４２との間に配設された無線周波（ＲＦ）段階１１８０を介してプロセッサ１１１０およびアンテナ１１４２に結合され得ることをさらに示す。特定の実施形態では、ＲＦ段階１１８０は２端子ＭＬＣＣ１１８２を含み、この場合、２端子ＭＬＣＣ１１８２は少なくとも１つのスロットを含む。たとえば、２端子ＭＬＣＣ１１８２は、図１〜図５の２端子ＭＬＣＣ１００、図６〜図７の２端子ＭＬＣＣ６００、図８の「２ドッグボーン」パターンに基づくスロットを含む２端子ＭＬＣＣなどであり得、図１０の方法１０００に従って形成され得る。特定の実施形態では、２端子ＭＬＣＣ１１８２は、インダクタ（Ｌ）キャパシタ（Ｃ）電圧制御された発振器（ＬＣ−ＶＣＯ：ｉｎｄｕｃｔｏｒ（Ｌ）ｃａｐａｃｉｔｏｒ（Ｃ）ｖｏｌｔａｇｅｃｏｎｔｒｏｌｌｅｄｏｓｃｉｌｌａｔｏｒ）、ＬＣベースのフィルタ、ＬＣタンク、ＬＣネットワーク、整合回路、および／またはＲＦ段階１１８０の別の構成要素の中に含まれる。

メモリ１１３２は、実行可能命令１１５６を含む有形の非一時的プロセッサ可読記憶媒体であり得る。命令１１５６は、ワイヤレスデバイス１１００の動作、機能、および／または動作に関する方法のうちの１つもしくは複数の性能を実行あるいは開始するために、プロセッサ１１１０などのプロセッサによって実行され得る。特定の実施形態では、プロセッサ１１１０、ディスプレイコントローラ１１２６、メモリ１１３２、ＣＯＤＥＣ１１３４、およびワイヤレスコントローラ１１４０は、システムインパッケージまたはシステムオンチップデバイス１１２２内に含まれる。特定の実施形態では、入力デバイス１１３０と電源１１４４とがシステムオンチップデバイス１１２２に結合される。その上、特定の実施形態では、図１１に示すように、ディスプレイ１１２８、入力デバイス１１３０、スピーカー１１３６、マイクロフォン１１３８、アンテナ１１４２および電源１１４４は、システムオンチップデバイス１１２２の外部に存在している。しかしながら、ディスプレイ１１２８、入力デバイス１１３０、スピーカー１１３６、マイクロフォン１１３８、アンテナ１１４２、および電源１１４４の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス１１２２の構成要素に結合され得る。

説明した実施形態に関連して、本装置は、導電するための第１の手段と、導電するための第２の手段と、絶縁するための手段とを含む２端子ＭＬＣＣを含む。導電するための第１の手段は、２端子ＭＬＣＣの第１の端子に対応し、少なくとも１つのスロットを含む。たとえば、導電するための第１の手段は、２端子ＭＬＣＣの第１の端子に対応する、導電層１１１、導電層１１２、導電層６１１、導電層６１２、または別の導電層を含み得る。導電するための第２の手段は、２端子ＭＬＣＣの第２の端子に対応し、少なくとも１つのスロットを含む。たとえば、導電するための第２の手段は、２端子ＭＬＣＣの第２の端子に対応する、導電層１２１、導電層１２２、導電層６２１、導電層６２２、または別の導電層を含み得る。絶縁するための手段は、導電するための第１の手段と導電するための第２の手段との間に配設される。たとえば、絶縁するための手段は、２端子ＭＬＣＣの２つの導電層の間に配設された絶縁層１３１、絶縁層１３２、絶縁層１３３、絶縁層６３１、絶縁層６３２、絶縁層６３３、または別の絶縁層を含み得る。

上記の開示したデバイスおよび機能性は、コンピュータ可読媒体上に記憶される（たとえばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）コンピュータファイルへ設計および構成され得る。一部のまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを作製するように作製ハンドラに供給されてよい。得られる生成物は、次いで、ダイに切断され、チップにパッケージされるウェハを含む。チップは、次いで、モバイルフォン、通信デバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータを限定せずに含むデバイスにおいて用いられ得る。図１２は、電子デバイス製造プロセス１２００の特定の例示的実施形態を示す。

物理デバイス情報１２０２が、研究コンピュータ１２０６においてなど、製造プロセス１２００において受信される。物理デバイス情報１２０２は、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣなど、電子デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。たとえば、物理デバイス情報１２０２は、物理パラメータと、材料特性と、研究コンピュータ１２０６に結合されたユーザインターフェース１２０４を介して入力される構造特性とを含み得る（たとえば、導電／絶縁層の長さ／幅／厚さ、スロットパターンなどが研究コンピュータ１２０６内に入力され得る）。研究コンピュータ１２０６は、メモリ１２１０などのコンピュータ可読媒体に結合された、１つまたは複数の処理コアなどのプロセッサ１２０８を含む。メモリ１２１０は、プロセッサ１２０８に、物理デバイス情報１２０２をファイルフォーマットに準拠するように変換させ、ライブラリファイル１２１２を生成させるように実行可能なコンピュータ可読命令を記憶し得る。

特定の実施形態では、ライブラリファイル１２１２は、変換された設計情報を含む、少なくとも１つのデータを含む。たとえば、ライブラリファイル１２１２は、電子設計自動化（ＥＤＡ：ｅｌｅｃｔｒｏｎｉｃｄｅｓｉｇｎａｕｔｏｍａｔｉｏｎ）ツール１２２０とともに使用するために提供される、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含む電子デバイス（たとえば、半導体デバイス）のライブラリを含み得る。

ライブラリファイル１２１２は、メモリ１２１８に結合された、１つまたは複数の処理コアなどのプロセッサ１２１６を含む設計コンピュータ１２１４において、ＥＤＡツール１２２０とともに使用され得る。ＥＤＡツール１２２０は、設計用コンピュータ１２１４のユーザが、ライブラリファイル１２１２を使用して、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含む回路を設計するのを可能にするために、メモリ１２１８においてプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ１２１４のユーザは、設計コンピュータ１２１４に結合されたユーザインターフェース１２２４を介して回路設計情報１２２２を入力することができる。回路設計情報１２２２は、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣなど、電子デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。例示のために、回路設計特性は、特定の回路の識別情報および回路設計内の他の要素との関係、位置決め情報、フィーチャサイズ情報、配線情報、または電子デバイスの物理的特性を表す他の情報を含み得る。

設計用コンピュータ１２１４は、回路設計情報１２２２を含む設計情報をファイルフォーマットに準拠するように変換するように構成され得る。例示のために、ファイル形成は、平面幾何形状、テキストラベル、および回路レイアウトについての他の情報をグラフィックデータシステム（ＧＤＳＩＩ）ファイルフォーマットなどの階層フォーマットで表すデータベースバイナリファイルフォーマットを含み得る。設計コンピュータ１２１４は、他の回路または情報に加えて、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを記述する情報を含むＧＤＳＩＩファイル１２２６など、変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含み、システムオンチップ（ＳＯＣ）内に追加の電子回路および電子構成要素をやはり含むＳＯＣまたはチップインターポーザ（ｃｈｉｐｉｎｔｅｒｐｏｓｅｒ）構成要素に対応する情報を含み得る。

ＧＤＳＩＩファイル１２２６は、ＧＤＳＩＩファイル１２２６内の変換情報に従って、（たとえば、２端子ＭＬＣＣ１００、６００、１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを製造するために、作製プロセス１２２８において受信され得る。たとえば、デバイス製造プロセスは、ＧＤＳＩＩファイル１２２６を、代表的なマスク１２３２として図１２に例示するフォトリソグラフィ処理で使用されるマスクなどの、１つまたは複数のマスクを作成するマスク製造業者１２３０に提供することを含み得る。マスク１２３２は、試験されて代表的なダイ１２３６などのダイに分離され得る、１つまたは複数のウェハ１２３３を生成するために作製プロセスの間に使用され得る。ダイ１２３６は、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含む回路を含む。

特定の実施形態では、製造プロセス１２２８は、プロセッサ１２３４によって開始され得、またはプロセッサ１２３４によって制御され得る。プロセッサ１２３４は、コンピュータ可読命令またはプロセッサ可読命令などの実行可能命令１２３７を含むメモリ１２３５にアクセスすることができる。実行可能命令は、プロセッサ１２３４などのコンピュータによって実行可能な１つまたは複数の命令を含み得る。

作製プロセス１２２８は、完全に自動化された、または部分的に自動化された作製システムによって実装され得る。たとえば、作製プロセス１２２８は、自動化されてもよく、スケジュールに従って処理ステップを実行することができる。作製システムは、電子デバイスを形成するために１つまたは複数の動作を実行するための作製機器（たとえば、処理ツール）を含み得る。たとえば、作製機器は、製造プロセス（たとえば、スクリーンプリンティング、ウェットエッチング、ドライエッチング、堆積、平坦化、リソグラフィ、またはそれらの組合せ）を使用して、１つもしくは複数の導電層を形成するように、１つもしくは複数の絶縁層を形成するように、１つもしくは複数の電気接続または電気ビアを形成するように、１つもしくは複数のエッチを実行するように、１つもしくは複数の金属構造を形成するように、かつ／あるいは他の回路要素を形成するように構成され得る。特定の実施形態では、作製プロセス１２２８によって作製された２端子ＭＬＣＣは、集積回路、プリント回路基板（ＰＣＢ）、および／または電子デバイスの中に挿入され得る。

作製システムは、分散型アーキテクチャ（たとえば、階層）を有し得る。たとえば、作製システムは、分散型アーキテクチャに従って分散された、プロセッサ１２３４などの１つもしくは複数のプロセッサ、メモリ１２３５などの１つもしくは複数のメモリ、および／またはコントローラを含み得る。分散型アーキテクチャは、１つまたは複数の低レベルシステムの動作を制御および／または開始する高レベルプロセッサを含み得る。たとえば、作製プロセス１２２８の高レベル部分は、プロセッサ１２３４などの１つまたは複数のプロセッサを含むことができ、低レベルシステムは、各々、１つもしくは複数の対応するコントローラを含むことができ、または、１つもしくは複数の対応するコントローラによって制御され得る。特定の低レベルシステムの特定のコントローラは、高レベルシステムから１つまたは複数の命令（たとえば、コマンド）を受信することができ、サブコマンドを下位のモジュールまたはプロセスツールに発行することができ、高レベルシステムに状態データを通信し戻すことができる。１つまたは複数の低レベルシステムの各々は、作製機器の１つまたは複数の対応する部分（たとえば、処理ツール）に関連付けられ得る。特定の実施形態では、作製システムは、作製システム内に分散された複数のプロセッサを含み得る。たとえば、作製システムの低レベルシステム構成要素のコントローラは、プロセッサ１２３４などのプロセッサを含み得る。

代替的には、プロセッサ１２３４は、作製システムの高レベルシステム、サブシステム、または構成要素の一部であり得る。別の実施形態では、プロセッサ１２３４は、作製システムの様々なレベルおよび構成要素での分散処理を含む。

したがって、メモリ１２３５は、プロセッサ１２３４によって実行されたとき、プロセッサ１２３４に、少なくとも１つのスロットを含む、少なくとも１つの導電層を含む２端子ＭＬＣＣの形成を開始または制御させるプロセッサ実行可能命令１２３７を含み得る。たとえば、スクリーンプリンティングツール、（たとえば、流動性化学蒸着（ＦＣＶＤ）ツール、スピンオン堆積ツールなど）堆積ツール、または別のツールなど、１つもしくは複数の堆積ツールによって様々な層が形成され得る。ＭＬＣＣ層などの構造は、ウェットエッチャー、ドライエッチャー、またはプラズマエッチャーなど、エッチング機械あるいはエッチャーを限定せずに含む、１つもしくは複数の切断デバイスによってエッチング（または、切断）され得る。

説明のための実施例として、プロセッサ１２３４は、２端子ＭＬＣＣの第１の導電層を形成するステップ、第１の導電層上に絶縁層を形成するステップ、およびその絶縁層上に第２の導電層を形成するステップを制御することができ、この場合、第１の導電層および／または第２の導電層は少なくとも１つのスロットを含む。たとえば、プロセッサ１２３４は、これらのステップを実行するために作製機器の１つもしくは複数の部分を制御する１つもしくは複数のコントローラに埋め込まれることが可能であるか、または、これらのコントローラに結合され得る。プロセッサ１２３４は、導電層および絶縁層を形成するように構成された１つまたは複数の他のプロセスを（たとえば、アクティブ化、非アクティブ化、スケジュールなど）制御するための命令１２３７を実行することによって、これらのステップを制御することができる。例示のために、第１の命令または命令のセットは、プロセッサ１２３４に、２端子ＭＬＣＣの第１の導電層を形成するために動作するプロセスおよび関連機械をアクティブ化させるように実行可能であり得、この場合、第１の導電層は少なくとも１つのスロットを含む。第２の命令または命令のセットは、プロセッサ１２３４に、第１の導電層上に絶縁層を形成するために動作するプロセスおよび関連機械をアクティブ化させるように実行可能であり得る。第３の命令または命令のセットは、プロセッサ１２３４に、絶縁層上に第２の導電層を形成するために動作するプロセスおよび関連機械をアクティブ化させるように実行可能であり得る。第２の導電層は、少なくとも１つのスロットを含み得る。特定の実施形態では、２端子ＭＬＣＣを作製するために、製造プロセス（たとえば、スクリーンプリンティング、ウェットエッチング、ドライエッチング、堆積、平坦化、リソグラフィ、またはそれらの組合せ）を使用することが可能である。

ダイ１２３６は、パッケージングプロセス１２３８に提供され得、ここで、ダイ１２３６は、代表的なパッケージ１２４０に組み込まれる。たとえば、パッケージ１２４０は、システムインパッケージ（ＳｉＰ）配置などの、単一のダイ１２３６または複数のダイを含むことができる。パッケージ１２４０は、合同電子デバイスエンジニアリング評議会（ＪＥＤＥＣ：ＪｏｉｎｔＥｌｅｃｔｒｏｎＤｅｖｉｃｅＥｎｇｉｎｅｅｒｉｎｇＣｏｕｎｃｉｌ）規格などの１つもしくは複数の規格または仕様に準拠するように構成され得る。

パッケージ１２４０に関する情報が、コンピュータ１２４６に記憶される構成要素ライブラリを使用することによってなど、様々な製品設計者に配布され得る。コンピュータ１２４６は、メモリ１２５０に結合された１つまたは複数の処理コアなどのプロセッサ１２４８を含み得る。プリント回路基板（ＰＣＢ）ツールが、ユーザインターフェース１２４４を介してコンピュータ１２４６のユーザから受信されたＰＣＢ設計情報１２４２を処理するために、プロセッサ実行可能命令としてメモリ１２５０に記憶され得る。ＰＣＢ設計情報１２４２は、回路基板上にパッケージングされた電子デバイスの物理的位置情報を含むことが可能であり、パッケージングされた電子デバイスは、（たとえば、２端子ＭＬＣＣ１００、６００、または１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含むパッケージ１２４０に対応する。

コンピュータ１２４６は、ＰＣＢ設計情報１２４２を変換して、パッケージングされた電子デバイスの回路基板上での物理的位置情報、ならびに配線およびビアのような電気的な接続のレイアウトを含むデータを備えたＧＥＲＢＥＲファイル１２５２のようなデータファイルを生成するように構成されてもよく、この場合、パッケージングされた電子デバイスは、（たとえば、２端子ＭＬＣＣ１００、６００、１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含むパッケージ１２４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されるデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有し得る。

ＧＥＲＢＥＲファイル１２５２は、基板組立てプロセス１２５４において受信され、ＧＥＲＢＥＲファイル１２５２内に記憶される設計情報に従って製造される、代表的なＰＣＢ１２５６などのＰＣＢを作成するのに使用され得る。たとえば、ＧＥＲＢＥＲファイル１２５２は、ＰＣＢ製造プロセスの様々なステップを実施するために１つまたは複数の機械にアップロードされ得る。ＰＣＢ１２５６には、パッケージ１２４０を含む電子構成要素が実装され、代表的なプリント回路アセンブリ（ＰＣＡ）１２５８が形成され得る。

ＰＣＡ１２５８は、製品製造者１２６０において受け取られてよく、第１の代表的な電子デバイス１２６２および第２の代表的な電子デバイス１２６４のような、１つまたは複数の電子デバイスとして集積されてよい。例示的な非限定的な例として、第１の代表的な電子デバイス１２６２、第２の代表的な電子デバイス１２６４、またはその両方は、その中に（たとえば、２端子ＭＬＣＣ１００、６００、１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣが統合されるモバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから選択され得る。別の例示的な非限定的な例として、電子デバイス１２６２および１２６４のうちの１つまたは複数は、モバイルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、メータ検針機器などの固定位置データユニット、あるいは、データまたはコンピュータ命令を記憶するまたは引き出す任意の他のデバイス、あるいはそれらの任意の組合せなどの、遠隔ユニットであり得る。本開示の実施形態は、キャパシタを含む集積回路を含む任意のデバイスに適切に用いられ得る。本開示の実施形態はまた、キャパシタを含む非集積回路ベースのデバイスに用いられ得る。

（たとえば、２端子ＭＬＣＣ１００、６００、１１８２に対応する）少なくとも１つのスロットを有する、少なくとも１つの導電層を含む２端子ＭＬＣＣを含むデバイスは、例示的な製造プロセス１２００で説明したように、電子デバイス内に作製されること、処理されること、および組み込まれることが可能である。図１〜図１１を参照して開示した実施形態の１つまたは複数の態様は、ライブラリファイル１２１２、ＧＤＳＩＩファイル１２２６、およびＧＥＲＢＥＲファイル１２５２などの中に様々な処理段階において含まれ得、同時に、調査コンピュータ１２０６のメモリ１２１０、設計コンピュータ１２１４のメモリ１２１８、コンピュータ１２４６のメモリ１２５０、基板組立てプロセス１２５４のような様々な段階で使用される１つもしくは複数の他のコンピュータまたはプロセッサ（図示せず）に記憶され得、また、マスク１２３２、ダイ１２３６、パッケージ１２４０、ＰＣＡ１２５８、またはプロトタイプの回路もしくはデバイスのような他の製品（図示せず）、あるいはそれらの組合せのような１つもしくは複数の他の物理的実施形態に組み込まれ得る。様々な代表的な段階が、図１〜図１１を参照して示されているが、他の実施形態では、より少ない段階が使用され得、または、追加の段階が含まれ得る。同様に、図１２のプロセス１２００は、製造プロセス１２００の様々な段階を実行する、単一のエンティティによって、または１つもしくは複数のエンティティによって実行され得る。

当業者は、さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装され得ることを理解するであろう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップは、それらの機能の観点から一般的に上記で説明されている。そのような機能が、ハードウェアまたはプロセッサ実行可能命令のどちらとして実装されるのかは、システム全体に課される特定の用途および設計制約に依存する。当業者は、説明した機能を各々の特定の用途のために様々な方法で実装することができるが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。

本明細書で開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアの形で、プロセッサによって実行されるソフトウェアモジュールの形で、またはその２つの組合せの形で、具現化されてよい。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、プログラム可能読取り専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で既知の任意の他の形の非一時的記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替形態では、記憶媒体は、プロセッサと一体化され得る。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に存在することができる。ＡＳＩＣは、コンピューティングデバイスまたはユーザ端末内に存在することができる。代替案では、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内にディスクリート構成要素として存在することができる。

開示した実施形態の前の説明は、開示した実施形態を当業者が作成または使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で定義された原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示す実施形態に限定するように意図されるものではなく、以下の特許請求の範囲によって定義される原理および新規な特徴と一致する可能な最も広い範囲を与えられるべきである。

１００２端子多層セラミックキャパシタ（ＭＬＣＣ）
１１０第１の端子
１１１導電層
１１２導電層
１２０第２の端子
１２１導電層
１２２導電層
１３１絶縁層
１３２絶縁層
１３３絶縁層
４０１「フィンガー」部分
４０２スロット
４０３「フィンガー」部分
４０４スロット
４０５「フィンガー」部分
４０６スロット
４０７「フィンガー」部分
４０８スロット
４０９「フィンガー」部分
４２０関連端子
４２１導電層
５１０電流フロー密度図
５２０電流フロー密度図
６００２端子ＭＬＣＣ
６１０第１の端子
６１１導電層
６１２導電層
６２０第２の端子
６２１導電層
６２２導電層
６３１絶縁層
６３２絶縁層
６３３絶縁層
８０２導電層
８０４「２ドッグボーン」パターン
９００グラフ
９０１第１の曲線、インピーダンス曲線、曲線
９０２第２の曲線、インピーダンス曲線、曲線
９０３第３の曲線、インピーダンス曲線、曲線
１０００方法
１１００ワイヤレスデバイス
１１１０プロセッサ
１１２２システムインパッケージまたはシステムオンデバイス
１１２６ディスプレイコントローラ
１１２６ディスプレイコントローラ
１１２８ディスプレイ
１１３０入力デバイス
１１３２メモリ
１１３４コーダ／デコーダ（ＣＯＤＥＣ）
１１３６スピーカー
１１３８マイクロフォン
１１４０ワイヤレスコントローラ
１１４２アンテナ
１１４４電源
１１５６実行可能命令、命令
１１８０無線周波（ＲＦ）段階
１１８２２端子ＭＬＣＣ
１２００電子デバイス製造プロセス、製造プロセス
１２０２物理デバイス情報
１２０４ユーザインターフェース
１２０６研究コンピュータ
１２０８プロセッサ
１２１０メモリ
１２１２ライブラリファイル
１２１４設計コンピュータ
１２１６プロセッサ
１２１８メモリ
１２２０電子設計自動化（ＥＤＡ）ツール
１２２２回路設計情報
１２２４ユーザインターフェース
１２２６ＧＤＳＩＩファイル
１２２８作製プロセス
１２３０マスク製造業者
１２３２マスク
１２３３ウェハ
１２３４プロセッサ
１２３５メモリ
１２３６ダイ
１２３７プロセッサ実行可能命令、命令
１２３８パッケージングプロセス
１２４０パッケージ
１２４２ＰＣＢ設計情報
１２４４ユーザインターフェース
１２４６コンピュータ
１２４８プロセッサ
１２５０メモリ
１２５２ＧＥＲＢＥＲファイル
１２５４基板組立てプロセス
１２５６ＰＣＢ
１２５８プリント回路アセンブリ（ＰＣＡ）
１２６０製品製造者
１２６２電子デバイス
１２６４電子デバイス

Claims

２端子多層セラミックキャパシタ（ＭＬＣＣ）
を備えた装置であって、前記２端子ＭＬＣＣが、
少なくとも１つのスロットを含む導電層
を備える、装置。
前記２端子ＭＬＣＣが、単一の正端子と単一の負端子とを含む、請求項１に記載の装置。
前記少なくとも１つのスロットが、前記少なくとも１つのスロットを含まない前記導電層と比較して、前記２端子ＭＬＣＣの等価直列抵抗（ＥＳＲ）を低減させる、請求項１に記載の装置。
前記２端子ＭＬＣＣの前記ＥＳＲの前記低減が、前記２端子ＭＬＣＣの品質係数（Ｑ値）を増大させる、請求項３に記載の装置。
前記少なくとも１つのスロットが、前記２端子ＭＬＣＣの電流フロー方向に垂直である複数の第１のスロットと、前記電流フロー方向に平行である、少なくとも１つの第２のスロットとを含む、請求項１に記載の装置。
前記複数の第１のスロットが２つのスロットを含む、請求項５に記載の装置。
前記少なくとも１つの第２のスロットが第１のスロットの対に接続する、請求項５に記載の装置。
前記少なくとも１つの第２のスロットが２つのスロットを含む、請求項５に記載の装置。
前記少なくとも１つのスロットが、前記導電層の全長未満の長さにわたって切断される、請求項１に記載の装置。
前記少なくとも１つのスロットの第１の終端が前記導電層の第１の終端と一致し、
前記少なくとも１つのスロットの前記第１の終端の反対にある前記少なくとも１つのスロットの第２の終端が、前記導電層の前記第１の終端の反対にある前記導電層の第２の終端と一致しない
請求項９に記載の装置。
前記少なくとも１つのスロットが、前記２端子ＭＬＣＣの電流フロー方向に平行である、請求項１に記載の装置。
前記導電層が複数のスロットを含み、前記複数のスロットの各々が前記２端子ＭＬＣＣの電流フロー方向に平行である、請求項１に記載の装置。
前記複数のスロットが少なくとも４つのスロットを含む、請求項１２に記載の装置。
前記２端子ＭＬＣＣが、少なくとも１つのスロットを含む第２の導電層をさらに含む、請求項１に記載の装置。
前記２端子ＭＬＣＣが、前記導電層と前記第２の導電層を分離する絶縁層をさらに含む、請求項１４に記載の装置。
前記ＭＬＣＣが少なくとも１つの半導体ダイに統合される、請求項１に記載の装置。
その中に前記ＭＬＣＣが統合される、モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項１に記載の装置。
２端子多層セラミックキャパシタ（ＭＬＣＣ）の第１の端子に対応する第１の導電層を形成するステップであって、前記第１の導電層が少なくとも１つのスロットを含む、形成するステップと、
前記第１の導電層の上に第１の絶縁層を形成するステップであって、前記第１の絶縁層の第１の側面が前記第１の導電層に隣接する、形成するステップと、
前記第１の絶縁層の上に前記２端子ＭＬＣＣの第２の端子に対応する第２の導電層を形成するステップであって、前記第２の導電層が少なくとも１つのスロットを含み、前記第１の側面の反対にある前記第１の絶縁層の第２の側面が前記第２の導電層に隣接する、形成するステップと
を含む、方法。
前記第１の導電層の前記少なくとも１つのスロットおよび前記第２の導電層の前記少なくとも１つのスロットが共通のパターンから形成される、請求項１８に記載の方法。
前記第１の導電層の前記少なくとも１つのスロットが、前記２端子ＭＬＣＣの電流フロー方向に平行である複数のスロットを含む、請求項１８に記載の方法。
前記第１の導電層の前記少なくとも１つのスロットが、各々が前記２端子ＭＬＣＣの電流フロー方向に垂直である第１のスロットと第２のスロットを含む複数のスロットを含み、前記複数のスロットが、前記電流フロー方向に平行であり、前記第１のスロットと前記第２のスロットとを接続する第３のスロットを含む、請求項１８に記載の方法。
前記第１の導電層の前記少なくとも１つのスロットが、前記少なくとも１つのスロットを含まない前記第１の導電層と比較して、前記２端子ＭＬＣＣの等価直列抵抗（ＥＳＲ）を低減させる、請求項１８に記載の方法。
前記２端子ＭＬＣＣの前記ＥＳＲの前記低減が、前記２端子ＭＬＣＣの品質係数（Ｑ値）を増大させる、請求項２２に記載の方法。
前記少なくとも１つのスロットが、前記第１の導電層の全長未満の長さにわたって切断される、請求項１８に記載の方法。
前記第２の導電層の上に第２の絶縁層を形成するステップと、
前記第２の絶縁層の上に前記第１の端子に対応する第３の導電層を形成するステップであって、前記第３の導電層が少なくとも１つのスロットを含む、形成するステップと
をさらに含む、請求項１８に記載の方法。
前記第３の導電層の上に第３の絶縁層を形成するステップと、
前記第３の絶縁層の上に前記第２の端子に対応する第４の導電層を形成するステップであって、前記第４の導電層が少なくとも１つのスロットを含む、形成するステップと
をさらに含む、請求項２５に記載の方法。
２端子多層セラミックキャパシタ（ＭＬＣＣ）
を備えた装置であって、前記２端子ＭＬＣＣが、
導電するための第１の手段であって、前記２端子ＭＬＣＣの第１の端子に対応し、少なくとも１つのスロットを含む、導電するための第１の手段と、
導電するための第２の手段であって、前記２端子ＭＬＣＣの第２の端子に対応し、少なくとも１つのスロットを含む、導電するための第２の手段と、
絶縁するための手段であって、導電するための前記第１の手段と、導電するための前記第２の手段との間に配設される、絶縁するための手段と
を備える、装置。
その中に、導電するための前記第１の手段と、導電するための前記第２の手段と、絶縁するための前記手段とが統合される、モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項２７に記載の装置。
プロセッサによって実行されたとき、前記プロセッサに、
２端子多層セラミックキャパシタ（ＭＬＣＣ）の第１の端子に対応する第１の導電層の形成を開始することであって、前記第１の導電層が少なくとも１つのスロットを含む、開始することと、
前記第１の導電層の上に第１の絶縁層の形成を開始することであって、前記第１の絶縁層の第１の側面が前記第１の導電層に隣接する、開始することと、
前記第１の絶縁層の上に前記２端子ＭＬＣＣの第２の端子に対応する第２の導電層の形成を開始することであって、前記第２の導電層が少なくとも１つのスロットを含み、前記第１の側面の反対にある前記第１の絶縁層の第２の側面が前記第２の導電層に隣接する、開始することと
を行わせる命令を含む、非一時的コンピュータ可読媒体。
前記２端子ＭＬＣＣが、モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイス内に統合される、請求項２９に記載の非一時的コンピュータ可読媒体。