JP2016538813A - 突入電流制限装置 - Google Patents

Abstract

電源（２）によって負荷（３）に供給される電流の突入電流成分を制限するデバイスであって、電源と負荷との間に配置されたインピーダンス（５）と、インピーダンスから電流を逸らすように構成されたスイッチ（７）と、電源に接続され、突入期間満了後にスイッチを作動させるように構成された突入期間タイマ（２３）を備え、突入期間は、電流が電源から負荷に供給され得るように電源が作動状態になると始まる期間であり、さらに、電源と突入期間タイマとに接続されたリセット回路（５１）を備え、リセット回路は、電流が電源から負荷に供給され得ないように電源が非作動状態になったことに応答して、スイッチを非作動にして突入期間タイマをリセットするように構成される、デバイスを提供する。

Description

本発明は、電源の一時的なドロップアウト後の突入電流から保護するデバイスに関する。そのようなデバイスは、突入電流から生じる主電源の自発的な遮断が特に望ましくない、電子医療機器に特に有用であろう。

電子デバイスに接続された電源が投入されたると、初期電流が電源から電子デバイスに供給される。この初期電流は、前記デバイスの定常状態で流入する電流よりも遥かに大きいサージとして流入することがある。そのような電流のサージは突入電流として知られ、電子デバイスをサポートしている保護デバイスの遮断、または電子デバイスの電子素子の恒久的破損につながることがある。

電子デバイスへの突入電流は、電源と電子デバイスとの間に抵抗素子を配設することによって制限できる。そのような素子の一例は、負特性（ＮＴＣ）サーミスタである。ＮＴＣサーミスタの抵抗は、ＮＴＣサーミスタの温度が上昇するにつれ減少する。電流源と電子デバイスとの間に１つ以上のＮＴＣサーミスタを直列で配設することにより、抵抗が生じて、電子デバイスに流入する電流を減少させる。デバイスが最初にスイッチオンされたとき、ＮＴＣサーミスタは「低温」状態であり、従って突入電流を妨害して、電子デバイスへの前記突入電流の効果を制限する。この抵抗は、ＮＴＣサーミスタが、内部を流れる電流によって加熱されるにつれ大きく減少し、従って、デバイスに流入する最終的な定常状態の電流に限定された抵抗を提供する。

ＮＴＣサーミスタを突入電流保護用手段として使用する不利益は、内部を通って流れる電流が除去された後に、ＮＴＣサーミスタが低抵抗の「高温」状態に留まるということである。こうして、電流が切断されて、ＮＴＣサーミスタが高抵抗状態まで冷却できる前に再び投入されると、この投入に関係する任意の突入電流に対して防護するための保護が限定される、または皆無ということになる。時として、電流サージは控えめであるか存在せず、その場合装置は何も起こらなかったかの如く続行するが、時としてサージは非常に大きく、保護デバイスを遮断することがある。

この問題の解決策は、突入電流が発生する電源のスイッチオン直後の期間（突入期間）の後で、電流の供給をＮＴＣサーミスタから遠ざけるように逸らすことである。ＮＴＣサーミスタは、内部を電流が流れていないため、引き続いたスイッチオンと、その結果としての突入電流のサージに備えて冷却できる。例えば、予め設定された期間後にＮＴＣサーミスタを短絡するスイッチを係合するタイミング回路が配設されてもよい。電源が切断されると、タイミング回路は動力を失い、引き続いてスイッチがリセットされ、引き続いた電源投入のために突入電流保護を可能にする。

しかし、そのような回路においてそのようなタイミング回路のスイッチは電源の切断時に即座に解放されるわけではない。これは、回路（例えば、タイミング回路系に使用されるコンデンサ、またはタイミング回路の入力電圧を平滑化するために使用されるリザーバコンデンサ内で使用されるコンデンサ）内に保留された残留電荷の結果であり、その放電には時間がかかる。従ってタイミング回路内の構成要素はこの減衰期間中に依然としてスイッチを含めて駆動電位を蒙る。従ってスイッチは、回路に包含された残留電荷の減衰に依存する時間後に切断する。こうして電源の切断後に、スイッチがリセットする前に短い期間が存在する。スイッチのリセット期間はＮＴＣサーミスタの冷却時間よりもかなり短いが、この期間中に電源の再接続がある場合、依然として問題となり得る。これは、ＮＴＣサーミスタが「低温」高抵抗状態であり得ながら、ＮＴＣサーミスタは依然として短絡状態にあり、従って突入電流を制限するように構成されていないからである。このように、この短い期間、回路構成は突入電流に対して無防備である。

突入電流の大規模なサージは、例えば、分離変圧器を含むデバイスで発生する可能性があり、そこでは一時的な中断が変圧器をドロップアウトさせて再びパワーアップさせ、電源が再接続されたときに変圧器のコアを飽和させる。同様の状況で、主電源プラグがデバイスに差し込まれているが接続がきちんとなされていない、すなわち、一連の一時的な接続があり、各接続がサーミスタを加熱してそれらの有効性を損ねる場合に、大規模な突入電流が起こり得る。保護デバイスがこれらの条件下で遮断することになれば、保護デバイスは、しばらく時間が経ってサーミスタが冷却されるまではリセットできない。

従って、電源の短時間の中断に際して突入電流保護に備える必要がある。

本発明により、電源から負荷に供給される電流の突入電流成分を制限するデバイスが記述され、デバイスは、電源と負荷との間に配置されたインピーダンスと、インピーダンスから電流を逸らすように構成されたスイッチと、電源に接続され、突入期間満了後にスイッチを作動させるように構成された突入期間タイマを備え、突入期間は、電流が電源から負荷に供給され得るように電源が作動状態になると始まる期間であり、さらに、電源と突入期間タイマとに接続されたリセット回路を備え、リセット回路は、電流が電源から負荷に供給され得ないように電源が非作動になったことに応答して、突入期間タイマをリセットし、従ってスイッチを非作動にするように構成される。以下の記述において、電源の「投入」または「切断」と記述するが、これらの用語の意味は、ユーザによる介入等の能動的投入または切断に限定されないことを理解すべきである。これらの用語は、一時的な「ドロップアウト」中等の電源の他の中断および再開を意味するとも理解される。従って、電源の「投入」は、電源から電流が負荷に対して供給され得るように電源が作動状態になることを意味すると理解され、また、電源の「切断」は、電源から電流が負荷に対して供給され得ないように電源が非作動状態になることを意味すると理解される。

一つの有利な実施形態において、インピーダンスは負特性（ＮＴＣ）サーミスタである。ＮＴＣサーミスタは、電流自体が最大である場合に突入イベントの開始時に最大の抵抗を提供するため、突入電流保護に適している。

本発明は、電源が切断された後であるが、突入電流保護回路がリセットされる前の期間中の電源の再接続に引き続いて如何に突入電流保護を提供するかという課題に対処する。突入タイマが別個のリセット回路によってリセットされないと、突入電流保護の回復の所要時間は、リザーバコンデンサ等の突入タイマの電子素子に保持された電荷の減衰にかかる時間である。別個のリセット回路を実装することで、スイッチは、切断イベントが発生するとすぐに非作動になり、システムが突入電流に対して無防備である期間を大きく低減する。

別の有利な実施形態において、リセット回路は突入期間タイマをリセットすることによってスイッチを非作動にするように構成される。これは、例えば、突入期間タイマのタイミングコンデンサを短絡させて、それにより回路の構造を単純化することによって達成されてもよい。

さらに別の有利な実施形態において、リセット回路はさらに、所定の閾値より低い電圧が識別されると出力にリセットパルスを生成する低電圧検出器と、低電圧検出器の出力に接続されたリセットパルスフィルタをさらに備え、リセットパルスフィルタは、リセットパルスが所与の持続時間である場合に突入期間タイマのリセットを起動するように構成される。低電圧検出器とリセットパルスフィルタのアセンブリは、純粋な「切断」イベントと、ゼロ交差イベント等の単なる低電圧を区別するように動作する。従って、突入期間タイマのリセットは、電源の真の切断にのみ応答して起動される。別の有利な実施形態において、リセット回路はＲＣネットワークを備えている。

別の有利な実施形態において、リセット回路はフィードバックネットワークの形態の起動抑制器を組み込んでおり、起動抑制器は突入期間タイマに接続され、作動期間中のリセットパルスの発生を防止するように構成され、作動期間は、電源投入時から突入期間の満了までの期間である。突入電流保護中に、インピーダンスの両端での電位降下は、突入タイミング回路に供給される電源電圧に不利な変化をもたらす可能性があり、それが突入期間タイマの時期尚早かつ望ましくないリセットをもたらす可能性がある。フィードバックネットワークは、この望ましくないリセットを防止する。

別の有利な実施形態において、スイッチの作動は比較器の出力から派生し、比較器は、突入期間タイマのタイミングコンデンサ上の電圧を基準電圧と比較するように構成される。比較器は、基準値と入力値に基づく出力を持つが、それは、特定の実施形態において厳密なスイッチングを提供するために修正されてもよい。

別の有利な実施形態において、突入期間タイマの比較器は、スイッチが作動した後に比較器の基準値を変更するように構成される。例えば、比較器は、ヒステリシスを導入するためにフィードバックダイオードを組み込んでいてもよい。スイッチは、突入期間が終わると作動するようになっているが、比較器の値の再交差が起こって不要にスイッチを再起動する可能性があり、比較器が切り替わると、フィードバックダイオードは比較器の基準値を変更してこの再交差を防止する。

別の有利な実施形態において、デバイスはさらに、負荷に供給される電流を制御するように構成された出力スイッチと、電源に接続された出力無効化タイマを備え、出力無効化タイマは、出力無効化期間の満了後に出力スイッチを作動させるように構成され、出力無効化期間は、電流が電源から負荷に供給され得るように、電源が作動状態になると始まる期間である。出力無効化期間は、突入制限回路が作動している間は出力スイッチが非作動状であるような持続時間である。突入期間中に出力を接続状態にしておくことは、インピーダンスにより増加した電流につながり、加熱を加速させる。スイッチオンに引き続いた期間中に出力を無効化することは、この電流と、その結果としてのサーミスタ加熱を低減する。１つの有利な実施形態において、出力無効化期間は、電源の最初の投入等の、持続した非作動期間の後の電源の作動とともに開始するように構成されている。

別の有利な実施形態において、デバイスは手動操作スイッチを備え、その結果、出力制御リレー（従って出力スイッチ）が、ケーブルまたはその他の手段によってデバイスに接続された外部手動操作スイッチによっても制御され得るようにし、それによりユーザが必要に応じて手動で負荷への電力を投入または切断できるようにする。

有利な実施形態において、リセット回路は出力無効化タイマをリセットしない。突入タイマは非常に迅速にリセットするように設計されているため、出力スイッチを突入期間タイマから別個に保持することが好ましいが、それは、出力が、一時的な中断を「乗り越える」ことができるようにすることが望ましいからである。

本発明により、電源と負荷との間に供給される電流の突入電流成分を制限する方法が提供され、方法は、電源と負荷との間にインピーダンスを提供して突入電流に対する抵抗を作り出し、電流が電源から負荷に供給され得るように電源が作動状態になったことに応答して突入期間タイマを始動させ、突入期間タイマの始動に引き続いた期間である突入期間満了後、スイッチを作動させてインピーダンスから電流を逸らし、電源から負荷に電流が供給されない状態になるように電源が非作動状態になったことに応答してスイッチを非作動にして突入期間タイマをリセットすることを含む。

別の有利な実施形態において、方法はさらに、所定の閾値より低い電圧が識別されると、低電圧検出器を用いてリセットパルスを生成し、リセットパルスフィルタを用いて、最小リセットパルス持続時間より下である持続時間のリセットパルスをフィルタリングして除くことで、電源が非作動状態になったことに応答してスイッチを非作動にできるリセットパルスを特定することを含む。

別の有利な実施形態において、方法はさらに、電流が電源から負荷に供給され得るように電源が作動状態になったことに応答して、出力無効化タイマを始動して、突入期間タイマの概算持続時間にわたり負荷から電流を逸らすことを含む。一つの有利な実施形態において、例えば電源の最初の投入等の、持続した非作動期間の後に電源が作動状態になったことに応答して、出力無効化タイマが始動する。これは、負荷への電流の供給に影響する一時的なドロップアウトのみを防止する。

別の有利な実施形態において、出力無効化タイマは電源の切断に応答して能動的にリセットされない。

別の有利な実施形態において、方法はさらに、突入期間に基づいて出力無効化タイマの持続時間を設定することを含む。

本発明のその他の好適な特徴と利点は、明細書および添付の従属クレームに規定される。

本発明の実施形態を、添付の図面を参照して例として以下に説明する。

基本型突入電流保護を持つ、従来技術のデバイスを示す模式図である。 リセット可能な突入電流保護を持つ、従来技術のデバイスを示す模式図である。 本発明の突入電流保護を示す模式図である。 本発明の実施形態を、突入期間タイマとリセット回路を備えた回路図で示す図である。 本発明の有利な実施形態による付加的なダイオードコンポーネントが含まれた、図４の回路図である。 本発明の突入電流保護回路の時間依存動作を示す図である。 本発明の突入電流保護回路の別の時間依存動作を示す図である。 出力制御リレーによる負荷の切断を含む突入電流保護を提供する従来技術のデバイスを示す模式図である。 出力制御リレーおよび出力無効化タイマを含む突入電流保護を提供するデバイスである、本発明の有利な実施形態を示す模式図である。 本発明の有利な実施形態の特徴である出力無効化タイマの回路を示す図である。 構成要素間のリンクが取り除かれた状態の、図８の出力無効化タイマ回路を示す図である。 突入期間タイマ、リセット回路および出力無効化タイマを備えた、本発明の有利な実施形態の回路図である。 回路構成要素の特定の値がない状態の図９の回路図である。 本発明の有利な実施形態による付加的なダイオードコンポーネントが含まれた図９の回路図である。 回路構成要素の特定の値が提供された状態の図９Ａの回路図である。

本発明の好適な実施形態を、添付の図面を参照して以下に提示する。

図１は、当業者には周知の、突入電流保護を提供する基本回路を示す。電源２が負荷３に接続されている。電源２と負荷３との間にインピーダンス５が配置され、インピーダンス５は抵抗器であってよいが、好ましくは負特性（ＮＴＣ）サーミスタである。以後、ＮＴＣサーミスタに関して記述するが、別のインピーダンスが使用されてもよいことも理解されるべきである。電源２と負荷３の間へのＮＴＣサーミスタ５の配置は、電源の最初の投入直後の期間に電流への高い抵抗をもたらし、また、定常状態動作中は低い抵抗をもたらす。電源２の切断後に、ＮＴＣサーミスタ５は、高抵抗状態まで冷却される期間中に「高温」で「低抵抗」な状態を保つ。従って、電源の切断後に、突入電流保護が制限されるか皆無である期間である、無防備期間がある。この場合、無防備期間はＮＴＣサーミスタ５の冷却時間である。

図２は、上記に示した無防備期間を低減する、例えばオリンパス（Ｏｌｙｍｐｕｓ）ＷＭ−ＮＰ２モバイル内視鏡ワークステーションで実装されるデバイスの模式図を示す。電源２が負荷３に接続されている。ＮＴＣサーミスタ５が電源２を負荷３に接続する。ＮＴＣサーミスタ５の両端にバイパススイッチ７が接続され、スイッチを閉じるとＮＴＣサーミスタ５が短絡して、電流がＮＴＣサーミスタ５から逸れるように構成されている。電源２は、タイミング回路９にも接続されている。電源２は、タイミング回路９に直接接続されてもよいし、または、有利には、分離変圧器（図示せず）を挿置して、または電源２を負荷３に接続する前記分離変圧器上の補助巻線によって接続されてもよい。タイミング回路９は、ＡＣ−ＤＣコンバータ１１と、突入期間タイマ２３とバイパスリレー２５を備え、ＡＣ−ＤＣコンバータ１１は突入期間タイマ２３とバイパスリレー２５に接続され、突入期間タイマはバイパスリレー２５に接続される。タイミング回路９はバイパスリレー２５によってバイパススイッチ７に通信可能に結合され、それにより、バイパスリレーの係合と解放はそれぞれバイパススイッチ７の閉鎖と開放をもたらす。

電源２の最初の投入前は、バイパススイッチ７は開いておりＮＴＣサーミスタ５は高抵抗状態にある。最初の投入では、ＮＴＣサーミスタ５は電源２と負荷３の間に配置され、突入電流への抵抗を提供する。電源の最初の投入は、ＡＣ−ＤＣコンバータ１１へＡＣ電位を供給することによってタイミング回路９を係合し、それは次に突入期間タイマ２３にＤＣ電位を提供して突入期間タイマ２３を始動させる。タイミング回路の動作期間が経過した後で、突入期間タイマはバイパスリレー２５を係合して、ＮＴＣサーミスタ５の両端のバイパススイッチ７を閉じる等をする。電源投入時からスイッチを閉じるときまでのタイミング回路の動作期間を「突入制限時間」と呼び、それは所定値または固定値である。バイパススイッチ７を閉じるとＮＴＣサーミスタ５の短絡をもたらし、ＮＴＣサーミスタ５から電流を逸らす。こうして、電源は定常状態動作で電流を負荷３に供給し続けるが、ＮＴＣサーミスタ５から電流を逸らすことは、電源２の後続の投入に備えてＮＴＣサーミスタ５が冷却することを可能にする。

しかし、バイパススイッチ７が閉じるように回路が構成された場合、ＮＴＣサーミスタ５は短絡して、もはや突入電流保護を提供するように構成されない。バイパススイッチ７は、バイパスリレー２５を係合および解放することによって制御され、従って、突入電流保護は、スイッチを制御するバイパスリレー２５が解放されてバイパススイッチ７が開くまで成立しない。バイパスリレー２５は電源切断後にすぐには解放されなないが、それは、電源２が出力を供給することを止めても、電源切断後もＡＣ−ＤＣコンバータ１１（例えばＤＣ電圧を平滑化するために用いられる１つ以上のリザーバコンデンサにおける）が、ＡＣ−ＤＣコンバータ１１内に保持されている電荷により電流を供給し続けるからである。従って、突入期間タイマ２３によってバイパスリレー２に供給される電位は、ＡＣ−ＤＣコンバータ１１内の電荷が減衰するにつれて減衰し、バイパスリレー２５は、一定期間が経過するまではドロップアウトせず、この一定期間はリザーバコンデンサ等の電子素子のホールドアップ時間に依存する。この期間が経過する前、かつバイパスリレーが解放される前にデバイスが切断されて再び投入されると、突入電流保護は得られない。従って図２のデバイスは、バイパスリレー２５のドロップアウト時間に対応する無防備な時間を依然として持つ。

図３は、本発明の好適な実施形態による、電源２によって負荷３に供給される電流の突入電流成分を制限するデバイス１の模式図を示す。デバイスは、バイパスリレー２５と突入期間タイマ２３が、新たな始動に備えて迅速にリセットすることを可能にする手段を提供するために実装される。突入電流保護を含むデバイス１は、負荷３に接続された電源２を備え、電源２は直接接続されてもよいが、または有利には、分離変圧器（図示せず）によって接続されてもよい。電源２と負荷３との間にインピーダンスが配置され、インピーダンスは好ましくはＮＴＣサーミスタ５である。デバイス１はさらに、インピーダンスから電流を逸らすように構成されたバイパススイッチ７を備えている。バイパススイッチ７はＮＴＣサーミスタ５の両端に接続され、バイパススイッチ７を閉じるとＮＴＣサーミスタが短絡するように構成される。デバイスはさらに、バイパススイッチ７を制御するように構成されたタイミング回路１０も備え、タイミング回路１０は電源２に接続されている。電源２は、タイミング回路１０に直接接続されてもよいし、または、有利には、分離変圧器（図示せず）によって、または電源２を負荷３に接続する前記分離変圧器上の補助巻線によって接続されてもよい。タイミング回路１０は、ＡＣ−ＤＣコンバータ１１と、突入期間タイマ２３と、リセット回路５１とバイパスリレー２５を備えている。タイミング回路１０はバイパスリレー２５によってバイパススイッチ７に通信可能に結合され、それにより、バイパスリレーの係合と解放はそれぞれバイパススイッチ７の閉鎖と開放をもたらす。突入期間タイマ２３はＡＣ−ＤＣコンバータ１１およびバイパスリレー２５への接続によって電源２に接続される。リセット回路５１は、ＡＣ−ＤＣコンバータ１１への接続、および突入期間タイマ２３への接続によって電源２に接続される。リセット回路は、電源切断に応答してバイパススイッチ７を非作動状態にして突入期間タイマ２３をリセットするように構成される。

別の有利な実施形態において、リセット回路５１は低電圧検出器９９とリセットパルスフィルタ６６を備えていてもよい。低電圧検出器は、ＡＣ−ＤＣコンバータ１１への接続によって電源２に接続され、リセット回路５１は、低電圧検出器９９への接続によって電源２に接続される。別の有利な実施形態において、リセット回路５１は、スプリアス動作に対抗するためにフィードバックネットワーク６８の形態の起動抑制器を組み込んでいてもよい。フィードバックネットワーク６８は突入期間タイマに接続され、突入制限期間が満了するまではリセットパルスの生成を防止するように構成される。

図３の回路において、ＡＣ−ＤＣコンバータ１１、突入期間タイマ２３およびバイパスリレー２５の動作は図２に関する上記の記述と同様である（すなわち、突入期間タイマ２３は電源２の投入に応答して始動し、電源２の投入後の一定期間後に、突入期間タイマ２３は、バイパススイッチ７を閉じるようにバイパスリレー２５を作動させることによってバイパススイッチ７を閉じる）。図３のデバイスにおいて、図２のデバイスと対照的に、電源２が切断されると、リセット回路５１はこの切断（切断イベント）の観測に応答して動作する。従って、バイパスリレー２５をドロップアウトさせる等のリセット回路５１の動作は、無防備期間をかなり低減する。このバイパスリレー２５のドロップアウトは、電源の切断イベントの観測に応答して突入期間タイマ２３を能動的にリセットすることによって達成される。バイパスリレー２５の両端での駆動電位は、除去されて結果的にバイパスリレー２５が解放され、バイパススイッチ７を非作動状態にする。これは、切断イベントが観測されず、突入期間タイマ２３内の残留電荷が減衰するのを単に待機することによってバイパスリレー２５とバイパススイッチ７が解放される図２の回路と対照的である。リセット回路５１が低電圧検出器９９とリセットパルスフィルタ６６を備えている有利な実施形態において、低電圧検出器９９とリセットパルスフィルタ６６は、単なる低電圧（例えばゼロ電圧交差）の発生を、デバイスの電源切断に対応するものからフィルタリングするように動作する。低電圧検出器９９はＡＣ−ＤＣコンバータ１１からの入力を受け取って、印加電圧が所定閾値より降下した場合に識別する。特定の閾値より下の電位が低電圧検出器９９によって観測されると、リセット回路５１は低電圧検出器９９の出力でリセットパルスを生成する。低電圧検出器９９の出力はリセットパルスフィルタ６６に供給される。電圧が一定期間の間この閾値の下に留まった場合、リセットパルスは、リセットパルスフィルタ６６の出力に突入期間タイマ２３のリセットさせることによって、上記のように、リセット回路がスイッチを非作動にして突入期間タイマをリセットするのに十分な持続時間であることになる。電圧が前記期間の間この閾値より下に留まらない場合、リセット回路５１はバイパスリレー２５を解放するために突入期間タイマ２３をリセットしない。この期間は好ましくは、バイパスリレー２５および突入期間タイマ２３のリセット時間を極減するために十分短いが、スイッチオフイベントを誤って識別するほど短すぎることはない。より有利には、突入期間タイマ２３へのリセット信号経路は、以下の別の実施形態で記述するように、突入保護期間の終わりまで電源からの再起動パルスを抑制するために、リセット回路５１に結合されたフィードバックネットワーク６８をも備えていてもよい。

図４は、本発明の好適な実施形態による、図３に規定されたタイミング回路１０の回路図である。タイミング回路１０はＡＣ−ＤＣコンバータ１１を備えている。ＡＣ−ＤＣコンバータ１１の入力には、電源２に接続された変圧器１３０の補助巻線１５による交流電流（ＡＣ）が提供される。この実施形態において、補助巻線１５のＡＣ電圧は１２Ｖであるが、交流電位は電源および巻線の適切な選択により供給され得る。補助巻線によって供給されるＡＣの入力からＡＣ−ＤＣコンバータ１１による直流電流（ＤＣ）が出力される。ＡＣ−ＤＣコンバータ１１はブリッジ整流器１３を備え、補助巻線１５からの正の入力と負の入力がそれぞれ整流器１３の正の入力と負の入力に接続される。ＡＣ−ＤＣコンバータ１１はリザーバ／平滑化コンデンサ１７も備え、リザーバコンデンサ１７のアノードとカソードが、ブリッジ整流器１３の正の出力と負の出力にそれぞれ接続されて、ＡＣ−ＤＣコンバータ１１の出力での駆動電位を安定化するように構成されている。リザーバコンデンサ１７のアノードでの電位が平滑化電位となり、ブリッジ整流器の出力での電位が整流済みの非平滑化電位となるように、リザーバコンデンサ１７のアノードと、ブリッジ整流器１３の正の出力の間に、ショットキー（Ｓｃｈｏｔｔｋｙ）ダイオード７０が配置される。ブリッジ整流器１３の正の出力での非平滑化整流電位はモニタリング出力１０３に供給され、リザーバコンデンサ１７のアノードでの平滑化電位はＡＣ−ＤＣコンバータ１１の正の出力１０１に供給される。ブリッジ整流器１３の負の出力での出力に対応するリザーバコンデンサ１７のカソードでの出力は、ＡＣ−ＤＣコンバータの負の出力１０２に供給され、それはゼロボルトに設定される。

正のレール２４とゼロ電圧レール２２は、それぞれＡＣ−ＤＣコンバータ１１の正の出力と負の出力に接続される。固定電位レール２０が正のレールに接続される。ツェナー（Ｚｅｎｅｒ）ダイオード１９がゼロ電圧レール２２上のノード１０４を固定電位レール２０上のノード１０５に接続する。ツェナーダイオード１９は、ゼロ電圧レール２２と固定電位レール２０の間の電位差を固定するために逆バイアスに配置される。この例において固定電位差の例の値は１０Ｖとして与えられているが、ツェナーダイオード１９の適切な選択により、任意の電位差が固定されてもよい。ツェナーダイオード１９への損傷を軽減するために、ブリーダ抵抗器３１が固定電位レール２０上にＡＣ−ＤＣコンバータ出力１０１とノード１０５の間に配置される。

タイミング回路１０は、ＡＣ−ＤＣコンバータ１１と、固定電位レール２０とゼロ電圧レール２２とに接続された突入期間タイマ２３と、バイパスリレー２５と、固定電位レール２０とゼロ電圧レール２２とモニタリング出力１０３に接続されたリセット回路５１を備えている。リセット回路５１はさらに、固定電位レール２０とゼロ電圧レール２２とモニタリング出力１０３に接続された低電圧検出器９９を備えている。リセット回路５１は、低電圧検出器９９によってモニタリング出力１０３に接続される。正のレール２４と突入期間タイマ２３の間にバイパスリレー２５が接続される。バイパスリレーは、バイパスリレー２５の両端に特定の駆動電位が印加されるとバイパススイッチ７に信号を伝送するように構成される。バイパスリレーの両端にダイオード２７が接続され、リレーの逆起電力を抑止するために逆バイアスで実装され、ツェナーダイオード１０７が、バイパスリレー２５の電機子の再生制動を防止するために順バイアスに配置される。

突入期間タイマ２３は、タイミングコンデンサ２９と抵抗器３７を備え、タイミングコンデンサ２９と抵抗器３７は直列に配置されて固定電位レール２０をゼロ電圧レール２２に接続し、タイミングコンデンサ２９のカソードがゼロ電圧レール２２に接続されるようにしている。タイミングコンデンサ２９と抵抗器３７との間にノード３８が配置され、ノード３８は比較器３１の正の（基準）端子に接続され、比較器がノード３８での電位を参照するように構成される。突入期間タイマ２３はさらに抵抗器３５と抵抗器３３を備え、抵抗器３５と抵抗器３３は直列に配置されて固定電位レール２０をゼロ電圧レール２２に接続し、抵抗器３３がゼロ電圧レール２２に直接接続されるようにしている。抵抗器３５と抵抗器３３との間にノード４０が配置され、ノード４０は比較器３１の負の（基準）端子に接続され、比較器がノード４０での電位を参照するように構成される。比較器３１は、固定電位レール２０およびゼロ電圧レール２２からも自らの動力を引き出す。突入期間タイマ２３はさらに、フィルタコンデンサのカソードがゼロ電圧レール２２に接続されるように、固定電位レール２０をゼロ電圧レール２２に接続するために直列に配置された抵抗器４１とフィルタコンデンサ３９を備えている。抵抗器４１とコンデンサ３９との間にノード４８が配置される。ノード４８は、比較器３１の論理出力と、ＮＰＮバイポーラトランジスタ４３のベースに接続される（しかし、例えばＮチャンネルＭＯＳＦＥＴ等の別のトランジスタが適宜用いられてもよいことを理解すべきである）。トランジスタ４３のエミッタはゼロ電圧レール２２に接続される。突入期間タイマ２３とバイパスリレー２５との間の接続は、トランジスタ４３のコレクタへのバイパスリレー２５の接続による。有利な実施形態において、抵抗器４４は、トランジスタ４３のコレクタをノード４０に接続して、比較器３１にヒステリシスを付加し、迅速で明白なスイッチングを可能にする。代替的および有益には、抵抗器４４をダイオードで置き換えて、より明白な非対称のヒステリシスをもたらしてもよい。

リセット回路５１の低電圧検出器９９は、モニタリング出力１０３に接続されたノード７２を備える。ノード７２はさらに、抵抗器５５によってゼロ電圧レール２２に接続され、また、抵抗器５３によってＮＰＮバイポーラトランジスタ５７のベースに接続される。抵抗器５９はトランジスタ５７のコレクタを固定電位レール２０に接続する。トランジスタ５７のエミッタはゼロ電圧レール２２に接続される。抵抗器５９とトランジスタ５７とのエミッタの間にノード７４が配置される。抵抗器６３とコンデンサ６１が直列に配置され、ノード７４をゼロ電圧レール２２に接続し、コンデンサ６１のカソードがゼロ電圧レール２２に接続されるようにする。抵抗器６３とコンデンサ６１との間にノード７６が配置される。ノード７６はトランジスタ６５のベースに接続される。トランジスタ６５のエミッタはゼロ電圧レール２２に接続され、トランジスタ６５のコレクタは突入期間タイマ２３のノード３８に接続される。この実施形態において、抵抗器６３、コンデンサ６１およびトランジスタ６５はリセットパルスフィルタ６６の構成要素である。リセットトランジスタ６５およびトランジスタ５７は、好ましくはバイポーラトランジスタであるが、それは、それらが０Ｖレール付近に緩やかに電圧を上昇させることによるスイッチング（投入するには少なくとも２Ｖを必要とすることがあるＦＥＴと違って）を可能にするからである。任意選択的に、リセットパルスフィルタ６６は抵抗器６３に並列に接続されたダイオード６７を備え、ダイオード６７のアノードは、ノード７６と、ノード７４に接続されたダイオード６７のカソードに接続されている。この有利な実施形態は図４Ａに示される。

使用時、図４の回路は、スイッチオンイベントとスイッチオフイベントの両方に応答して、電源２の最初の投入ならびに電源２の後続の投入イベント両方の後の突入電流保護を提供するように動作可能である。補助巻線１５はＡＣ−ＤＣコンバータ１１にＡＣ電圧を供給し、それは図５．１に示すようなＤＣ電圧出力を供給する。最初のスイッチオンイベント５０７以前は、ＡＣ−ＤＣコンバータ１１によって電圧も電流も供給されない。電源がスイッチオンされると、ブリッジ整流器１３は整流全波出力５０２を供給する。リザーバコンデンサ１７は全波整流出力５０２の最大電圧まで充電する。全波整流出力が最大値より下に降下すると、リザーバコンデンサ１７はリザーバコンデンサ１７のキャパシタンスとタイミング回路１０の総抵抗によって決まる時定数で放電する。リザーバコンデンサ１７の電荷の減衰率は、平滑化整流電圧出力から生じる「リップル電圧」を低減するために実用的な限りであることが好ましい。ショットキーダイオード７０は、電流が逆バイアス方向へ流れることを防止して、全波整流ブリッジ整流器の出力が保存されてモニタリング出力１０３に提供され得るようにする。リザーバコンデンサ１７での平滑化整流出力はＡＣ−ＤＣコンバータの正の出力１０１に供給される。ＡＣ−ＤＣコンバータ１１はスイッチオフイベント５０８までデバイスの定常状態動作によって回路１０にＤＣ出力を供給し続ける。このスイッチオフイベント５０８に引き続いて、ブリッジ整流器の出力はゼロに降下し、後続スイッチオンイベント５０９までゼロの状態を保ち、スイッチオンイベント５０９の時点で、ブリッジ整流器１３は全波整流電位の供給を再開する。正の出力１０１での電位５０１は即座にゼロに降下しないが、リザーバコンデンサ内の電荷が減衰するにつれて減衰する。この出力は、投入イベント５０９後に全波整流供給が再開したときに最大値まで再充電する。固定電位レール２０とゼロ電圧レール２２との間に接続されたツェナーダイオード１９の効果は、固定電位レール２０の電位５１１を特定の固定値（例えば１０Ｖ）に維持することである。

ここで図５．２を参照して突入期間タイマ２３の動作を概説する。スイッチオンイベント５０７の直後は、タイミングコンデンサ２９はゼロチャージを持ち、電位５０３すなわちノード３８の電位はゼロになる。タイミングコンデンサは、タイミングコンデンサ２９のキャパシタンスと抵抗器３７の抵抗から算出された、時定数から導出した速度で充電し始める。電位５０３はタイミングコンデンサが充電するにつれ増加し始める。電位５０３が、ノード４０の電位によって与えられる比較器基準値Ｖ_Ｃに達すると、比較器３１の出力５０４はゼロ電圧出力から、固定電位レール２０の電位および比較器３１のパラメータから導出した正の値に切り替わる。比較器３１の出力５０４が正の値に切り替わると、トランジスタ４３のベースとコレクタの間の電位差が変化して、トランジスタを係合し、トランジスタ４３のコレクタとエミッタの間での電流の流れを可能にさせる。するとこれがバイパスリレー２５の両端での駆動電位を提供してバイパスリレー２５を係合し、結果的にバイパススイッチ７を閉じる。

フィルタコンデンサ３９と抵抗器４１は、トランジスタ４３が、定常動作条件で印加されることがある遷移ノイズスパイクに反応する可能性を回避するために、トランジスタ４３の動作に非常に短い遅延を導入する。

オンイベント５０７とバイパススイッチ７の閉鎖との間の時間は、突入電流保護が提供される期間であり、「突入期間」と呼ばれる。突入期間が、電源２のスイッチオンイベント毎に続くことが望ましい。バイパススイッチ７の閉鎖に続いて、タイミングコンデンサ２９上の電荷は増加し続け、タイミングコンデンサの両端での電位差が固定電位レール２０での電位に達し、デバイスの定常状態動作中はこのレベルに保持される。スイッチオフイベント５０８後に、タイミングコンデンサ２９の電荷は、リザーバコンデンサ１７が減衰するにつれ減衰し、比較器３１の正の入力での電位５０３を減少させる。比較器出力３１は、電位５０３がＶ_Ｃより下になるとゼロ電圧出力にスイッチバックし、従ってバイパスリレー２５を解放して、バイパススイッチ７を、後続スイッチオンイベント５０９に備えて非作動状態にする。

以下に概説するリセット回路５１の動作がなければ、この非作動状態は、上記のリザーバコンデンサ１７のホールドアップ時間に依存する。リセット回路５１の動作があれば、タイミングコンデンサ２９は急速に放電して、反応時間５１２後にバイパスリレー２５を解放する。抵抗器４４の代わりにダイオードが接続されている有利な実施形態において、このダイオードは、電流が、抵抗器３５と、トランジスタ４３のコレクタ−エミッタによって、固定電位レールから負の電位レールの方向に流れることを可能にする。これはノード４０での電位、従って、比較器の負の入力での電位を減少させる（例えば５Ｖから０．５Ｖに）。これは、比較器の負の入力値（基準値）を、比較器の正の入力が前記負の入力値に交差した後に減少させて、比較器の正の入力が基準値を再交差することによる二重起動を防止する。

図５．３は、リセット回路５１の動作の詳細を示す。リセット回路５１はリセットトランジスタ６５を備え、リセットトランジスタ６５は、作動すると、突入期間タイマ２３のタイミングコンデンサ２９を短絡させて、バイパスリレー２５を解放してバイパススイッチ７を非作動にする。突入タイミングコンデンサ２９と抵抗器３７の構成は、単にリセットトランジスタ６５をタイミングコンデンサ２９の両端に接続するのみで短絡を生じさせることを可能にし、従ってリセット回路５１の構築と動作を単純化する。リセット回路５１は、オフイベント５０８を検出するとリセットトランジスタ６５をオンにするように構成され、オフイベント５０８の観測に引き続いて、バイパスリレー２５と突入期間タイマ２３の、実用的に最速のリセットを達成することが望ましい。そのようなイベントを識別するために、リセットトランジスタ６５は低電圧検出器９９によって制御され、低電圧検出器９９は、モニタリング出力１０３に接続されて、全波整流供給の出力５０２を参照し、また、ブリッジ整流器１３の出力における中断に感応するように構成される。トランジスタ５７のベースでの電位は、全波整流供給によって変わり、トランジスタ５７のベースとエミッタとの間の電位差を、ブリッジ整流器１３の出力に伴って変えるようにしている。この出力が公称値を超え、例えば０．６Ｖである場合、トランジスタ５７はオンにされて、コレクタとエミッタとの間の電流の流れを可能にする、つまり、ノード７４での電位５０５ａがゼロ電圧レール２２の電位に設定される。電位が０．６Ｖ未満に降下すると、トランジスタ５７はオフになって、自らのコレクタとエミッタとの間の電流の流れを停止する。すると電流は正のレール２０からノード７４を介して、抵抗器６３とコンデンサ６１によって形成されるリセットパルスフィルタ６６ネットワーク経由で流れることができる。こうしてノード７４での電位５０５ａは、トランジスタ５７がオフになった場合に有限値を持つこととなり、それは、ブリッジ整流器１３の出力がゼロボルトになった場合、例えば、電源がターンオフイベント５０８で切断された場合に起こる。しかしブリッジ整流器１３の出力も、図５．１に示すように「ゼロ交差」イベントでの定常状態動作中に０．６Ｖの公称値より下に降下し、それは全波整流電圧出力の特徴である。以下に記述するようにリセットパルスフィルタ６６を実装することにより、リセット回路５１は、オフイベントによって生じた電圧降下と、ゼロ−電圧交差によって生じた電圧降下を区別できる。

電位５０２が公称値より下である期間中、電流はフィルタ抵抗器６３を通って流れ、フィルタコンデンサ６１を充電し始める。フィルタコンデンサ６１の両端での電位５０６は、フィルタコンデンサ６１のキャパシタンスと抵抗器６３の抵抗に依存する時定数で増加し始める。フィルタコンデンサ６１の両端での電位の公称値が例えば０．６Ｖに達すると、リセットトランジスタ６５は作動してタイミングコンデンサ２９を短絡させる。リセットトランジスタ６５は、フィルタコンデンサ６１内に十分な電荷が達成されるまでは作動せず、従って、リセットパルスが十分な持続時間、つまりフィルタコンデンサ６１を充電するために必要な持続時間でない限り、リセットトランジスタ６５は作動せず、タイミングコンデンサ２９を短絡させない。従って、全波整流電圧がほんの短期間のみ公称値を下回った場合は、リセットトランジスタ６５は作動しない。結果として、タイミングコンデンサ２９の放電は、ゼロ交差イベント等の無害なイベントによって起動されることを防止される。リセットパルスフィルタ６６が、抵抗器６３と並列に接続されたダイオード６７を備えている最適な実施形態において、フィルタコンデンサ６１は、全波整流電圧が再び公称値より下に降下する前にフィルタコンデンサ６１が完全に放電することを確実にするために、トランジスタのスイッチオンに引き続いて迅速に放電できる。特に、全波整流電圧が公称値より下である期間後にトランジスタ５７が再びオンになって、フィルタコンデンサ６１が充電し始めた場合に、ノード７４での電圧はゼロに降下し、フィルタコンデンサ６１はフィルタ抵抗器６３の代わりにダイオード６７を通して急速に放電する。

しかし、整流された供給が非活性状態になった場合、電位５０５ａは連続した有限値レベル５０５ｂになる。するとフィルタコンデンサ６１はリセットトランジスタ６５を作動させるためのレベルまで充電し続ける。リセットトランジスタ６５の作動は、タイミングコンデンサ２９を急速に放電させる。こうして、反応時間５１２の後で、回路は、第２のスイッチオンイベント５０９のための突入電流保護を提供する状態になる。この実施形態におけるリセットパルスフィルタ６６の構成は、オフイベント後の反応時間５１２が可能な限り短時間ではあるが、突入期間タイマのリセットにより起動するゼロ−電圧交差を防止するために十分な長さとなるように実行されようになっている。図５．２に示されるように、ノード３８での電位５１０は、突入期間タイマ２３のタイミングコンデンサ２９上の電圧であり、リセット回路５１の作用がない場合の回路の無防備性を実証する。電位５１０は、リザーバコンデンサに伴って突入期間タイマ２９の電荷が減衰するにつれ減少するが、スイッチオンイベント５０９前にバイパスリレー２５を非作動にするレベルまでは減少しない。こうしてバイパススイッチ７は一貫して作動状態を保ち、スイッチオンイベントに引き続いた突入保護はない。

図５に、スイッチオンイベントとスイッチオフイベントがゼロ交差イベントと同時であるものとして示されているが、そのような同時性はタイミング回路１０の動作の必然の結果ではないことは容易に理解されるであろう。スイッチオンイベントとスイッチオフイベントは、図５Ａの図５Ａ．１、図５Ａ．２、図５Ａ．３に示すように電源２の電圧入力とは独立して発生することができ、図５Ａ．１、図５Ａ．２、図５Ａ．３は、それ以外はそれぞれ図５．１、図５．２、図５．３に関する上記の記述と同様である。図５Ａはさらに、スイッチオフイベント５０８後の電位５０５ｂの挙動を明示する。スイッチオフイベント５０８後に、タイミング回路１０上の電圧はリザーバコンデンサ１７の両端での電圧の減衰を追尾する。電位５０５ｂは、レール２０とレール２２との間の電位が、ツェナーダイオード１９によって規定される値より下に降下するまで一定値を保ち、その後、電位５０５ｂは放電リザーバコンデンサ１７を追尾する。これは、図５Ａ．３に、スイッチオンイベント５０９に先立つ電位５０５ｂの減少によって示される。

安全上の理由から、オリンパス（Ｏｌｙｍｐｕｓ）ＷＭ−ＮＰ２モバイル内視鏡ワークステーション等で実装される電子デバイスが、分離変圧器によって電源に接続された負荷を持つことが好ましい。そのような設置が図６に示される。電源２は分離変圧器１３０によって負荷３に接続される。分離変圧器はコア１３１と１つ以上の巻線を備え、各巻線が変圧器への接続を提供している。分離変圧器１３０は巻線７０４によって電源２に、巻線７０１によって負荷３に、補助巻線１５によってタイミング回路９に接続される。これは、負荷が、主電源の保護アースシステムから「デリファレンス（de-referenced）」されることを可能にし、それは、医療用途にシステムを構成する際に有益であり得る。

デバイスの入力回路への突入電流を制限するためにＮＴＣサーミスタ５を使用する結果として、負荷３に流れるいずれの電流も電源２によって提供されなければならず、従ってＮＴＣサーミスタ５をも流れなければならず、よってＮＴＣサーミスタ５を加熱させることになる。ＮＴＣサーミスタ５の加速した加熱は、システムの抵抗を降下させ、任意の後続のオン−オフイベントから生じる突入電流に対抗するその有効さを減少させるため、システムにとって潜在的な問題である。従って、負荷３を電源２から断絶して（または負荷から電流を逸らして）、突入期間の終わりまで電源２からの負荷３の切断を維持することが有益であり、突入期間の終わりに負荷３は定常状態のデバイス動作のために再接続されてもよい。

デバイスのそのような動作は、図６で示されるような従来技術で配設され、それは、図２に関して上記に詳述した、提供される突入電流保護に対して相補的な方式である。タイミング回路９はさらに、出力制御リレー７０２を備え、出力制御リレー７０２は、負荷３を電源２から切断するように配置されたスイッチ７０３に通信可能に連結されている。出力制御リレー７０２は、ＡＣ−ＤＣコンバータ１１と突入期間タイマ２３に接続されている。電源２のスイッチオンイベントに先立って、スイッチ７０３が断絶される。従って、スイッチオンイベント発生直後に電流は負荷３に供給されない。突入期間タイマ２３はスイッチオンイベントの観測によって作動する。突入期間経過後に、突入期間タイマはバイパスリレー２５と出力制御リレー７０２の両方を作動させるように動作する。バイパススイッチ７とスイッチ７０３が作動し、電流が分離変圧器１３０によって電源２から負荷３に供給される。従って、突入期間の全持続時間にわたりＮＴＣサーミスタ５は入力電流の反映された負荷電流成分を伝播する必要がなく、その自己加熱を極減する。

突入期間タイマ２３によって起動する出力制御リレー７０２の構成は、新たな突入期間サイクルが起動する度に出力を切断することになる。突入期間タイマ２３とバイパスリレー２５のリセット時間が長く、引き続いた主電源の断絶と再接続がバイパスリレーをドロップアウトさせない従来技術の場合、出力は一貫して接続された状態を保つ。本発明の実施形態は、ほんの一時的であった場合でも、電源２のスイッチオフにおけるバイパスリレー２５の急速なドロップアウトと突入期間タイマ２３のリセットを提供する。突入期間タイマ２３によって起動する出力制御リレー７０２を実装することによって、出力ドロップアウトが不必要に長引き、降下がほんの数ミリ秒の長さであったとしても外部機器のリセットを確実にするというという望ましくない結果が生じることになる。一時的なドロップアウトが新たな突入サイクルを始動するが、出力制御リレー７０２は一時的なドロップアウトの間中作動状態を保つことを確実にするように、タイミング回路１０が実装されることが好ましい。これは、負荷が不必要に切断しないように保護し、外部機器が影響を受けずに継続する最大の見込みを提供する。従って、デバイスが最初に電源投入されると、出力は切断されて、最初の突入期間中にＮＴＣサーミスタ５を通る突入電流を制限するが、後続の一時的な切断では負荷３は接続状態を保つ。

図７は、本発明の、図３に関して上記に詳述した突入電流保護を持つデバイスの実施形態の詳細を示す。電源２は分離変圧器１３０によって負荷３に接続され、分離変圧器は、電源２に接続された巻線７０４と負荷３に接続された巻線７０１を備えている。補助巻線１５はタイミング回路１０のＡＣ−ＤＣコンバータ１１にＡＣ電圧を供給する。ＡＣ−ＤＣコンバータ１１、突入期間タイマ２３、バイパスリレー２５およびリセット回路５１の機構に加えて、タイミング回路１０はさらに、ＡＣ−ＤＣコンバータ１１に接続された出力制御リレー７０２と、出力制御リレー７０２およびＡＣ−ＤＣコンバータ１１に接続された出力無効化タイマ７０５を備えている。

ＡＣ−ＤＣコンバータ１１、リセット回路５１、突入期間タイマ２３およびバイパスリレー２５は、図３に関して上記に詳述したように動作する。出力制御リレー７０２は、電源２から負荷３を切断して、ＮＴＣサーミスタ５を通る電流の流れを制限するように構成される。しかし、図６に関して上記に詳述したように出力制御リレー７０２を突入期間タイマ２３で起動させるのではなく、出力制御リレー７０２は代わりに突入期間タイマ２３とは別個の出力無効化タイマ７０５によって起動される。出力無効化タイマ７０５は、電源２のスイッチオンイベントによって係合するように構成され、出力無効化タイマ７０５の動作期間（出力無効化期間と呼ばれる）の後で、出力無効化タイマは出力制御リレー７０２を起動して負荷３を電源２に接続する。出力無効化期間は突入期間より短くても、長くても、または同じ長さであってもよい。上述の実施形態と同様に、スイッチオフイベント後に、リセット回路５１は突入期間タイマ２３をリセットし、バイパスリレー２５を新たな突入イベントに備えて解放するように動作する。このリセットは、ＡＣ−ＤＣコンバータ１１に電荷が残っていても発生する。この有利な実施形態において、デバイスは、低電圧検出器９９によって生成されたリセットパルスが、出力無効化タイマ７０５のリセットを起動せず、結果としてリセット回路５１が出力無効化タイマ７０５をリセットしないように構成される。代わりに、ＡＣ−ＤＣコンバータからの減衰電荷からの電流は出力無効化タイマ７０５に供給され続ける。こうして出力無効化タイマ７０５および出力制御リレー７０２は、スイッチオフイベントに後続した期間にわたり作動状態を保ち、一時的な中断の間に負荷３が電源２に接続された状態を保つことを可能にする。従って、出力無効化タイマ７０５は電源２がオフになったことによって能動的にリセットされない。このため、ＡＣ−ＤＣコンバータ１１の減衰時間は好ましくは、外部機器が電源の一時的な中断を「乗り越える」ようにするために実現可能な限り長いが、接続された機器の電源のホールドアップ時間を超過する必要はなく、それは、それらが、本実施形態で記述されるデバイスと同じ主電源を共有するため、それらも電力不足により最終的にドロップアウトするからである。

さらに、別の有利な実施形態において、出力制御リレー７０２は、ケーブル７８５およびコネクタ７８６によってデバイスに接続された外部手動操作スイッチ７８４によっても制御されてもよく、それによりユーザが必要に応じて負荷３への電源を手動で入れたり切ったりできるようにする。

図８は、図７に示したタイミング回路１０の出力リセットタイマ７０５の回路図を示す。当業者ならば、出力無効化タイマ７０５の構造と動作は突入期間タイマ２３の動作と同様であることを理解するであろう。タイミングコンデンサ８０１は電源のスイッチオンイベントに引き続いて充電し、それは比較器８０２によって出力制御リレー７０２を係合するために参照される。図４の突入期間タイマ２３と図８の出力無効化タイマ７０５の間の重要な区別は、リセット回路５１がタイミングコンデンサ８０１を放電するように構成されていないということである。ダイオード８０７はタイミングコンデンサの直列抵抗器８０８の両端に接続され、その結果、タイミングコンデンサ８０１の放電がリザーバコンデンサ１７を追尾し、結果として比較器８０２の出力を切り替え、リレーを離脱させる。一つの有利な実施形態において、ヒステリシス抵抗器８０４が出力ＭＯＳＦＥＴトランジスタ８０６のドレインと比較器８０２の負の基準端子との間に接続され、突入期間タイマ２３と比べて比較器８０１の負の基準端子でのより高い閾値電圧をもたらしている。従って、出力無効化タイマの公称持続時間は突入期間タイマ２３よりも若干長くなるはずである。図８はＭＯＳＦＥＴトランジスタを示しているが、トランジスタはＮＰＮバイポーラトランジスタであってもよいことを理解すべきである.この代替的実施形態において、ヒステリシス抵抗器８０４は出力トランジスタ８０６のコレクタと比較器８０２の負の基準端子の間に接続される。

図８は、ダイオード８０７のカソードとダイオード８０９のカソードとの間の接続を示すが、これは回路の動作に必須ではないことを理解すべきである。図８Ａは、ダイオード８０７とダイオード８０９のカソードとの間の接続がない代替的回路を示す。

電源の中断による不必要な負荷３の断絶を回避するために、リザーバコンデンサのホールドアップ時間を最大化することが望ましく、それは、タイミング回路１０における電流消費を極減することによって補助される。バイポーラトランジスタは、それらの低い起動電圧故にリセット回路５１での使用が好ましいが、バイポーラトランジスタは飽和するためにかなりのベース電流を必要とするため、ＭＯＳＦＥＴよりも非効率的である。好ましくは、バイパスリレー２５と出力制御リレー７０２を動作させるためにＭＯＳＦＥＴが用いられる。

分離変圧器１３０の出力７０１に重い負荷３が取り付けられた場合、負荷３は、ＮＴＣサーミスタ５における電圧降下により主電源電圧の著しい低減を経験する。これは次に突入回路に影響を与え得るが、それは、負荷３が１２Ｖ補助電源から給電されており、１２Ｖ補助電源も著しく降下して一時的に歪む可能性があるためである。最初のスイッチオンイベントに引き続いて負荷３が断絶されるため、この最初のスイッチオンイベントの後はこれは問題にはならない。しかし、一時的なディップが一度稼動すると、それはリセット回路５１の起動に引き続いて新たな突入サイクルを引き起こすため、ＤＣ電源が下がり、突入期間タイマの比較器３１入力がクロスバックオーバーするにつれ、新たな突入サイクルの二重起動をもたらす可能性がある。

そのような二重起動イベントを防止するためにタイミング回路１０への変更がなされてもよい。図９に、突入期間タイマ２３とリセット回路５１と出力無効化タイマ７０５を備えたタイミング回路１０の一つの実施形態が示されている。さらに、リセット回路５１はフィードバックネットワーク６８とダイオード９０４を備えていてもよく、ダイオード９０４は図４の突入ヒステリシス抵抗器４４を置き換えている。フィードバックネットワーク６８はノード７４とゼロ電圧レール２２に接続され、また、ノード４８への接続によって突入期間タイマに接続されている。フィードバックネットワーク６８は、ダイオード９０２とダイオード９０３を備え、ダイオード９０２とダイオード９０３は直列に配置されてノード７４をノード４８に接続し、また、ノード７４とノード４８の間に電流が流れることを可能にする。ダイオード９０２とダイオード９０３との間にノード９０６が配置される。減衰コンデンサ９０１はノード９０６をゼロ電圧レール２２に接続する。

フィードバックネットワーク６８は、突入期間タイマ２３の比較器３１からのフィードバックをリセットパルスフィルタ６６に供給するように動作して、低電圧検出器９９の出力でのリセット起動パルスの抑制器として動作する。比較器３１の出力がゼロ電圧である場合（それは各突入期間中に発生し、バイパスリレーが解放されバイパススイッチ７が開いている時間に対応する）、電流はノード７４とゼロ電位レールとの間に流れ得る。従ってリセットパルスフィルタのコンデンサ６１の電位もゼロとなり、コンデンサ６１はリセットトランジスタ６５をオンにするために充電することができない。フィードバックネットワーク６８によって提供されるフィードバックは、リセットトランジスタ６５が、リセットパルスの抑制により突入期間中（すなわち、バイパススイッチ７が開いている期間）に動作できないようなものである。この特徴は、比較器出力がゼロであるときとスイッチが閉じるときの間の期間中に、リセットパルスがリセットトランジスタ６５に影響することを抑止するために実行され、従って、新たな突入期間の再起動を防止する。バイポーラトランジスタは依然としてリセット回路５１に好ましいが、高電圧タイプである必要はなく、実際、任意の小信号ＮＰＮタイプ、例えば、ＢＣ８４７Ｂトランジスタで十分である。

図９は、特定の成分値が提供されたタイミング回路１０を示すが、これらの値は単に例示であることを理解すべきである。図９Ａに、一般化したタイミング回路１０が示されている。図９Ｂおよび９Ｃは、それぞれ図９および９Ａのタイミング回路１０を、図４Ａに関して上記に記述した如くリセットパルスフィルタ６６がダイオードを備えている有利な実施形態で示す。

図９は、ダイオード８０７のカソードと、ダイオード８０９のカソードとの間に接続が提供されていないタイミング回路１０を、図８Ａに示す出力無効化タイマ７０５の実施形態に従って示す。図９Ａおよび９Ｂは、それぞれダイオード８０７のカソードと、ダイオード８０９のカソードとの間の接続を含むタイミング回路１０を、図８に示す出力無効化タイマ７０５の実施形態により示す。

本発明の実施形態はデバイスの信頼性を高めるために電子デバイスの突入電流保護を有益に提供する。そのような要求を考慮した場合、section 6.2.7 of EN 60601-1-2，“Medical electrical equipment - Collateral standard: Electromagnetic compatibility”を考慮すると有益である。ユニットが１ｋＶＡを上回る定格出力を有している場合、ユニットは「安全状態を保ち、部品故障を蒙らず、オペレータの介入がある予備試験状態に回復可能である」という、定められた試験要件を満たすこととなる。ユニット内の遮断ブレーカーは試験に間違いなく許容されるであろうが、実際はそれはユーザにとっては煩わしく、可能な限り避けるべきである。従って本発明の実施形態は、主電源保護を不要にかつ望ましくなく遮断せずに規制基準の遵守を支援できる。

突入期間タイマがリザーバコンデンサ内の電荷の追尾によってリセットが可能にされた場合、タイミングコンデンサが完全放電する前に電源が再接続されれば、完全突入期間はもたらされない可能性がある。オフイベントが検出されたときに、オフイベントの検出と同時にタイミングコンデンサを放電することによって突入期間タイマを能動的にリセットすることで、突入期間タイマは各後続オンイベントに関して完全突入期間を提供するように構成される。従って、さもなければ変圧器１３０のコアを深く飽和させ、スイッチオン後に大きな突入電流をもたらす消えた半サイクル（図５．１のオンイベント５０８とオフイベント５０９を分離するような半サイクル）は、突入電流保護の完全期間が提供されることでうまく処理される。

上記に詳述した実施形態は例示に過ぎず、本発明を実現するために別の手段が講じられてもよいことを理解すべきである。保護の範囲は、以下の特許請求の範囲を読むことにより理解されることを意図する。

２ 電源、３ 負荷、５ インピーダンス、９ タイミング回路、１１ ＡＣ−ＤＣコンバータ、２３ 突入期間タイマ、２５ バイパスリレー、５１ リセット回路、６６ リセットパルスフィルタ、９９ 低電圧検出器、７０２ 出力リレー、７０５ 出力無効化タイマ。

Claims (15)

1. 電源によって負荷に供給される電流の突入電流成分を制限するデバイスであって、
   前記電源と前記負荷との間に配置されたインピーダンスと、
   前記インピーダンスから電流を逸らすように構成されたスイッチと、
   前記電源に接続され、突入期間満了後に前記スイッチを作動させるように構成された突入期間タイマを備え、突入期間は、電流が前記電源から前記負荷に供給され得るように前記電源が作動状態になると始まる期間であり、
   さらに、前記電源と前記突入期間タイマとに接続されたリセット回路を備え、前記リセット回路は、電流が前記電源から前記負荷に供給され得ないように前記電源が非作動状態になったことに応答して、前記スイッチを非作動にし前記突入期間タイマをリセットするように構成されることを特徴とするデバイス。
2. 請求項１に記載のデバイスであって、
   前記リセット回路がさらに、
   所定の閾値より低い電圧が識別されると、出力にリセットパルスを生成する低電圧検出器と、
   前記低電圧検出器の出力に接続されたリセットパルスフィルタを備え、前記リセットパルスフィルタは、リセットパルスが所与の持続時間である場合に前記突入期間タイマのリセットを起動するように構成されていることを特徴とするデバイス。
3. 請求項１および２のいずれか一項に記載のデバイスであって、
   前記リセット回路はＲＣネットワークを備えていることを特徴とするデバイス。
4. 請求項１−３のいずれか一項に記載の突入電流を制限するデバイスであって、
   前記リセット回路は前記突入期間タイマをリセットすることによってスイッチを非作動にするように構成されることを特徴とするデバイス。
5. 請求項２に記載の突入電流を制限するデバイスであって、
   前記リセット回路はさらに起動抑制器を備え、前記起動抑制器は前記突入期間タイマに接続され、突入期間の満了までリセットパルスの発生を防止するように構成されることを特徴とするデバイス。
6. 請求項１−５のいずれか一項に記載の突入電流を制限するデバイスであって、
   前記スイッチの作動は比較器の出力から派生し、前記比較器は、前記突入期間タイマの出力に対して基準値を比較するように構成されることを特徴とするデバイス。
7. 請求項６に記載の突入電流を制限するデバイスであって、
   前記突入期間タイマは、前記スイッチが作動した後に前記比較器の基準値を変更するように構成されることを特徴とするデバイス。
8. 請求項１−７のいずれか一項に記載の突入電流を制限するデバイスであって、
   前記デバイスがさらに、
   前記負荷に供給される電流を制御するように構成された出力スイッチと、
   前記電源に接続された出力無効化タイマを備え、前記出力無効化タイマは、出力無効化期間の満了後に前記出力スイッチを作動させるように構成され、出力無効化期間は、電流が前記電源から前記負荷に供給され得るように前記電源が作動状態になると始まる期間であることを特徴とするデバイス。
9. 請求項８に記載のデバイスであって、
   前記出力無効化タイマは前記リセット回路によってリセットされないことを特徴とするデバイス。
10. 請求項８または９に記載のデバイスであって、
    前記デバイスは手動操作スイッチを備え、その結果、前記出力スイッチが手動で作動または非作動状態にされ得ることを特徴とするデバイス。
11. 電源によって負荷に供給される電流の突入電流成分を制限する方法であって、
    前記電源と前記負荷との間にインピーダンスを提供して突入電流に対する抵抗を作り出し、
    電流が前記電源から前記負荷に供給され得るように前記電源が作動状態になったことに応答して突入期間タイマを始動させ、
    前記突入期間タイマの始動に引き続いた期間である突入期間の満了後、スイッチを作動させて前記インピーダンスから電流を逸らし、
    前記電源から前記負荷に電流が供給され得ないように前記電源が非作動状態になったことに応答して、前記スイッチを非作動にして前記突入期間タイマをリセットする、
    ことを含むことを特徴とする方法。
12. 請求項１１に記載の突入電流を制限する方法であって、
    所定の閾値より低い電圧が識別された場合に、低電圧検出器を用いてリセットパルスを生成し、
    リセットパルスフィルタを用いて、最小リセットパルス持続時間より下である持続時間のリセットパルスをフィルタリングして除くことで、前記電源が非作動状態になったことに応答して前記スイッチを非作動にできるリセットパルスを特定する、
    ことをさらに含むことを特徴とする方法。
13. 請求項１１−１２のいずれか一項に記載の、突入電流を制限する方法であって、
    前記方法はさらに電流が前記負荷に供給され得るように前記電源が作動状態になったことに応答して、出力無効化タイマを始動して、前記突入期間タイマの概算持続時間にわたり前記負荷から電流を逸らすことをさらに含むことを特徴とする方法。
14. 請求項１３に記載の突入電流を制限する方法であって、
    前記出力無効化タイマは、前記電源の切断に応答して能動的にリセットされないことを特徴とする方法。
15. 請求項１３または１４に記載の、突入電流を制限する方法であって、
    前記方法はさらに、突入期間に基づいて前記出力無効化タイマの持続時間を設定することを含むことを特徴とする方法。

Images