JP2016529532A - 特定用途向けのデュアルモード投射システム及び方法 - Google Patents

Abstract

プロジェクター・パネルは、ピクセルディスプレイ、ディスプレイ制御装置、及びパターン発生器を備える。パターン発生器は、少なくとも１つの特定用途向けの予め定めたパターンを示す、ピクセルデータを出力するように動作可能である。特定の実施形態において、プロジェクター・パネルは、シリコン基板上の液晶パネルである。別の特定の実施形態において、プロジェクター・パネルは、構造化した投射システム、又は従来の映像投影システムの何れかにおける選択的な使用に適している。【選択図】図１

Description

＜発明の分野＞
本発明は全体的に、特定用途向けの投射システム、より具体的には三次元物体走査システムに関係する。更に具体的には、本発明は構造化した光走査システムに関する。

＜背景技術の記載＞
構造化した光走査システムは現在、物体の三次元地形を測定するために使用されている。このようなシステムは典型的に、プロジェクター（例えば、シリコン基板上の液晶（ＬＣＯＳ）プロジェクター）とカメラの両方に接続されるコンピューターを備える。動作中、プロジェクターは三次元の表面又は物体に複数の狭い光の帯を投射する。プロジェクターから見ると、狭い光の帯は、均一に分散した垂直な及び／又は水平のストライプに見える。しかし、カメラから見ると、狭い光の帯は、歪んだストライプに見える。カメラは、これら歪んだストライプの画像を捕らえて、更なる処理のためにコンピューターへ画像データを送る。その後、コンピューターは、三次元表面の地形を示すデータを生成するために、歪みを分析する一連のアルゴリズムを使用する。一般的に、そのようなデータは、三次元ベクトル値の二次元アレイの形式である。

ＬＣＯＳプロジェクターは典型的に、ＬＣＯＳドライバ回路、ＬＣＯＳパネル（表示ピクセルのアレイを含む）、光源、及び光学系を備える。ＬＣＯＳドライバ回路は、コンピューターから映像データを受信し、狭いストライプを示すピクセルデータを出力する。ＬＣＯＳパネルは、ピクセルデータを受信し、その上に位置付けられるピクセルアレイにロードする。光源は、液晶層を通過し、アレイの個々のピクセルに反射して、液晶層を通って戻る、光を投射する。１以上の偏光子が、液晶層によって引き起こされた偏光回転の量に依存して、個々のピクセルによって反射された光を調節し、これは次にピクセル電極上でアサートされた電圧に依存。その後、照らされたマイクロ・ディスプレイは、光学系を介して物体／表面上に焦点を合わせる。その結果、物体／表面は一連のストライプで照らされる。

最新の構造化した光走査システムは、三次元地形データを得るための有効な手段を提供するが、それらには欠点もある。例えば、現行のシステムは、狭い光の帯を示すピクセルデータを伴うＬＣＯＳパネルを提供することを、ＬＣＯＳドライバ回路に要求する。もちろん、ＬＣＯＳドライバは比較的複雑で、且つ高価な回路である。

それ故、必要とされるものは、現行のシステムよりも単純であり、且つ製造のためのコスト効率が良い、ＬＣＯＳ構造化光走査システムである。

本発明は、集積回路表示装置にオンチップ・パターン発生器を設けることにより、先行技術に関連した問題を解消する。本発明は、特定用途向けの表示パターンを提供するためにオンチップ・パターン発生器を構成することを促進し、それにより、外部ソースから映像データを処理するために別個のドライバを必要としない、特定用途向けのプロジェクターの構築を可能にする。ドライバ回路を除去した結果、コストと複雑性の両方において有意な節約をもたらす。

一例となる実施形態において、プロジェクター・パネルは、全てが同じ集積回路チップ上で形成される、ピクセルアレイ、パターン発生器、及び制御回路を備える。ピクセルアレイは、行と列に配置される複数のピクセルを備える。パターン発生器は、少なくとも１つの予め定めたパターンを示す、ピクセルデータを出力するように動作可能である。制御回路は、予め定めたパターンを表示するためにピクセルアレイのピクセル上にピクセルデータをアサートように動作可能である。例となる実施形態において、プロジェクター・パネルは、シリコン基板上の液晶パネルであり、集積回路チップは、反射するシリコンバックプレーンである。

開示された例となる実施形態において、パターン発生器が、１つの予め定めた画像に対応する１つのデータセットを出力するが、パターン発生器は、各ピクセルデータセットが予め定めた異なる表示パターンに対応する、複数のピクセルデータセットを選択的に出力する。随意に、パターン発生器は不揮発性メモリを備え、ピクセルデータは不揮発性メモリに保存されている。代替的に、パターン発生器は、制御アルゴリズム及び／又は保存した動作パラメータに基づき、ピクセルデータのビットを出力する回路であり得る。例えば、パターン発生器は、予め定めた数の１ｓ（デジタル高域）、次に、同じ予め定めた数の０ｓ（デジタル低域）、そして同じ予め定めた数の１ｓなどを、データの完全な列が生成されるまで出力することができる。予め定めた数の１ｓと０ｓは、表示されたパターンにおけるストライプの幅を定めることになる（データの同じ列がディスプレイの全ての列に書かれていると仮定する）。この例の場合、予め定めたパターン（垂直のストライプ）を示すピクセルデータは、ピクセルアレイにおけるピクセルの各行（ｃｏｌｕｍｎ）につき僅か１つの強度値しか含んでいない。

本発明の一例となる特定用途向けの使用は、光構造用途におけるものである。その場合、少なくとも１つの予め定めたパターンは、構造化した光パターンである。制御回路はその後、ピクセルアレイのピクセルの第１列に一連のデータビットをロードすることにより、及び、１つのフレーム中のピクセルアレイのピクセルの他の列に一連のデータビットをロードすることにより、ディスプレイのピクセル上にピクセルデータをアサートするように動作可能であり、それにより、結果として垂直のストライプのパターンをもたらす。

例となる実施形態において、制御回路は、１つのフレーム時間中にピクセルの各列にパターン発生器から出力された１列のデータをロードするように動作可能である。随意に、制御回路は、１つのフレーム中にピクセルアレイのピクセルの各列にパターン発生器から出力された１列のデータ出力を同時にロードするように動作可能である。代替的に、制御回路は、１つのフレーム中にピクセルの各列にパターン発生器から出力された同じ１列のデータを連続してロードするように動作可能である。別の代案として、制御回路は、１つのフレーム中にピクセルのグループ列にパターン発生器から出力された同じ１列のデータを連続してロードするように動作可能であり、各グループの列は同時にデータをロードされる。

特定の例となる実施形態において、プロジェクター・パネルは、外部ソースから映像ピクセルデータを受信するための、映像データ入力端子のセットを備える。制御回路は、第１モードと第２モードの１つにおいて選択的に機能するように動作可能である。第１モードで（例えば、特定用途向けのプロジェクターにおいて）動作する場合、制御回路は、ピクセルアレイのピクセル上にパターン発生器からのピクセルデータをアサートするように動作可能である。第２モードで（例えば、汎用ビデオ・プロジェクターにおいて）動作する場合、制御回路は、映像データ入力端子のセットを介して受信した映像ピクセルデータを表示するように動作可能である。第２モードでの使用を促進するために、例となるプロジェクター・パネルは加えて、別個のシリコン基板上の液晶ドライバからピクセルデータを受信するように動作可能であるドライバインターフェースを備える。ディスプレイを、第１モードと第２モードの間で選択的に切り替えることができる。

随意に、プロジェクター・パネルは、動作パラメータを保存するための、１以上のプログラム可能なレジスターを更に備える。例えば、１つの動作パラメータは、制御回路が第１モード又は第２モードで動作可能であるかどうかを、少なくとも部分的に定める。別の動作パラメータは、予め定めたパターンがピクセルアレイにより表示される時間を少なくとも部分的に定める。別の動作パラメータは、多くの予め定めた異なるパターンが、どのようにしてパターン発生器により出力され得るか及び／又はそこから読み取られ得るのかを、少なくとも部分的に定める。また別の動作パラメータは、予め定めたパターンが、動作サイクル中にピクセルアレイによって何回表示されるのかを、少なくとも部分的に定める。更なる動作パラメータは、表示パネルが意図される特定の特定用途向けの使用に依存して、更なるプログラム可能なレジスターに含まれ得る。

特定の例となる実施形態において、プロジェクター・パネルは、シリコン基板上の液晶プロジェクター・パネルである。パターン発生器は不揮発性メモリを備えており、予め定めたパターンに対応するピクセルデータは、不揮発性メモリに保存されている。制御回路は、１つのフレーム中にピクセルの列の各々にパターン発生器から出力された１列のデータをロードするように動作可能である。プロジェクター・パネルは、プログラム可能なレジスター、映像ドライバインターフェース、及びカメラインターフェースを更に備える。

プロジェクター・パネルを製造する一例の方法も開示される。方法は、反射ディスプレイ集積回路チップ（ｒｅｆｌｅｃｔｉｖｅ ｄｉｓｐｌａｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｃｈｉｐ）を形成する工程、反射ディスプレイ集積回路チップにパターン発生器を形成する工程、及び反射ディスプレイ集積回路チップに制御回路を形成する工程を含む。反射ディスプレイ集積回路チップは、行と列のアレイに配置される複数のピクセルを備える。パターン発生器は、少なくとも１つの予め定めたパターンを示す、ピクセルデータを出力するように動作可能である。制御回路は、反射ディスプレイ上にピクセルデータをアサートように動作可能である。方法は、反射ディスプレイ集積回路チップ上に液晶層を適用する工程を更に含む。

例となる方法において、パターン発生器を形成する工程は、反射ディスプレイ集積回路チップ上に不揮発性メモリを形成する工程、及び不揮発性メモリにピクセルデータを保存する工程を含む。特定の方法において、少なくとも１つの予め定めたパターンを示すピクセルは、アレイにおいて、ピクセルの各行につき僅か１つの強度値しか含んでいない。より具体的に、少なくとも１つの予め定めたパターンは、構造化した光パターンである。加えて、制御回路は、ピクセルアレイのピクセルの第１列に一連のデータビットをロードすることにより、及び、１つのフレーム中のピクセルアレイのピクセルの他の列に同じ一連のデータビットをロードすることにより、ディスプレイのピクセル上にピクセルデータをアサートするように構成される。

例となる方法は、１つのフレーム中に複数のピクセル列の各々にパターン発生器から出力された１列のデータをロードするように制御回路を構成する工程を含む。随意に、制御回路は、１つのフレーム中にピクセルの列の各々にパターン発生器から出力された１列のデータを同時にロードするように構成される。代替的に、制御回路は、１つのフレーム中にピクセルの列の各々にパターン発生器から出力された同じ１列のデータを連続してロードするように構成される。別の代案として、制御回路は、１つのフレーム中にピクセルのグループ列にパターン発生器から出力された同じ１列のデータを連続してロードするように動作し、各グループの列は同時にデータをロードされる。

特定の例となる方法は、オフチップ・ソースから映像ピクセルデータを受信するために反射ディスプレイ集積回路チップ上に映像データ入力端子のセットを形成する工程を含む。例となる方法は、第１モードと第２モードの１つにおいて選択的に動作するように制御回路を構成する工程、第１モードでの動作時にパターン発生器からピクセルデータをアサートするように制御回路を構成する工程、第２モードでの動作時に映像データ入力端子のセットを介して受信した映像ピクセルデータをアサートするように制御回路を構成する工程を更に含む。例となる方法は、反射ディスプレイ集積回路チップ上に少なくとも１つのプログラム可能なレジスターを形成する工程、及び、少なくとも１つのプログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して、制御回路が第１モード又は第２モードで動作するかどうかを定めるように制御回路を構成する工程を、随意に含む。

随意の方法はまた、反射ディスプレイ集積回路チップ上に１以上のプログラム可能なレジスターを形成する工程、及び、プログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して動作するように制御回路を構成する工程を含む。１つのそのような方法は、少なくとも１つのプログラム可能なレジスターに保存される動作データに少なくとも部分的に依存して、少なくとも１つの予め定めたパターン、反射ディスプレイのピクセル上に表示される時間を定めるように制御回路を構成する工程を含む。別のそのような随意の方法は、どのくらい多くの予め定めた異なるパターンが、プログラム可能なレジスターの１つに保存される動作パラメータに少なくとも部分的に依存してパターン発生器から読み取られ得るかを定めるように制御回路を構成する工程を含む。また別のそのような方法は、予め定めたパターンが、少なくとも１つのプログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して、動作サイクル中に反射ディスプレイのピクセルにより何回表示されるのかを定めるように制御回路を構成する工程を含む。

開示された方法は、別個のシリコン基板上の液晶ドライバからピクセルデータを受信するように動作するオンチップ・ドライバインターフェースを形成する工程、及び／又は、反射ディスプレイ集積回路チップ上にカメラインターフェースを形成する工程を随意に含む。

非一時的な電子的に読み取り可能な媒体も開示される。非一時的な電子的に読み取り可能な媒体は、電子デバイスにオンチップ・パターン発生器からの予め定めたパターンに対応するピクセルデータを読み取らせ、且つオンチップ・ディスプレイの反射するピクセル電極上にピクセルデータをアサートさせるために、内部に埋め込まれるコードを含む。

本発明は、以下の図面を参照するとともに記載され、同様の参照番号はほぼ同じ要素を表わす。
ポットの地形を走査する、示された構造化した光システムの略図である。 図１のプロジェクターのブロック図である。 図１のプロジェクターの表示パネルの回路のブロック図である。 図３の表示パネルのプログラム可能なレジスターのブロック図である。 代替的な表示パネルの回路のブロック図である。 図５の表示パネルのプログラム可能なレジスターのブロック図である。 プロジェクター・パネルの動作方法を要約するフローチャートである。 プロジェクター・パネルの製造方法を要約するフローチャートである。

本発明は、上に特定用途向けのディスプレイ・パターン発生器を伴う集積回路バックプレーンを含む表示パネルを、プロジェクターに設けることにより、先行技術に関連した問題を解消する。以下の記載において、多数の固有の詳細は、本発明の徹底的な理解を提供するために説明される（例えば、構造化した光用途パターン）。しかし、当業者は、本発明がこれらの固有の詳細から逸脱して実行され得ること理解するであろう。他の例において、周知の表示パネル動作と製造プラクティス（例えば、液晶の用途、デジタルデータ移動、回路タイミング等）及び構成要素の詳細は、本発明を不必要に不明瞭にしないように省略される。

図１は、この例においてはポット（１０２）である、三次元物体の地形を走査する構造化した光システム（１００）を示す。構造化した光システム（１００）は、プロジェクター（１０４）、カメラ（１０６）、及びコンピューター（１０８）を備える。プロジェクター（１０４）は、第１通信リンク（１１０）を介してコンピューター（１０８）と通信する。更に、プロジェクター（１０４）は、第２通信リンク（１１２）を介してカメラ（１０６）と通信する。カメラ（１０６）は、第３通信リンク（１１４）を介してコンピューター（１０８）と通信する。第１、第２、及び第３の通信リンク（１１０）、（１１２）、及び（１１４）はそれぞれ、例えば有線接続や無線接続などの任意の適切なタイプの接続であり得る。

構造化した光システム（１００）の動作は以下のように要約される。プロジェクター（１０４）は、第１通信リンク（１１０）を介してコンピューター（１０８）から指示を受信して、ポット（１０２）に構造化した光パターン（１１６）を投射するようにプロジェクター（１０４）に指示する。示されるように、構造化した光パターン（１１６）は、複数の垂直のストライプの形態である。プロジェクター（１０４）から見ると、構造化した光パターン（１１６）のストライプは、一様に大きさを合わせられ、且つ一定間隔で置かれる。構造化した光パターン（１１６）はポット（１０２）に投射され、カメラ（１０６）は第２通信リンク（１１２）及び／又は第３通信リンク（１１４）を介して画像捕捉の指示を受信する。カメラ（１０６）が構造化した光パターン（１１６）の画像を捕らえた後、画像データは、第３通信リンク（１１４）を介してコンピューター（１０８）へと送信される。カメラ（１０６）から見ると、構造化した光パターン（１１６）は、捕らえられた画像において歪んだように見える。コンピューター（１０８）は、捕らえられた画像データにおける歪みを分析し、且つ、ポット（１０２）の三次元の地形を示すデータを生成するために、様々なアルゴリズムを使用する。

実際の構造化した光システムにおいて、プロジェクター（１０４）は、経時的にポット（１０２）に一連の異なるストライプパターンを投射し、カメラ（１０６）は、個々のそのようなパターンの画像を捕らえる。例えば、プロジェクター（１０４）は、各々が２^ｎのストライプを持つ一連の画像を投射することができる：画像１（２つのストライプ）；画像２（４つのストライプ）；画像３（８つのストライプ）；．．．；画像（ｎ）（２^ｎのストライプ）。その後、ポット（１０２）の表面地形のより詳細なモデルを提供するために、異なる画像は全て、コンピューター（１０８）によって分析される。

図２は、更に詳しくプロジェクター（１０４）を示す略図である。この例となる実施形態において、プロジェクター（１０４）は、光源（２００）、偏光ビームスプリッター（２０２）、シリコン基板上の液晶（ＬＣＯＳ）パネル（２０４）、及び光学系（２０６）を備える。システム（１００）の動作中に、ＬＣＯＳパネル（２０４）は、第１通信リンク（１１０）及び／又は第３通信リンク（１１４）を介して指示を受信して、ポット（１０２）に構造化した光パターン（１１６）を投射するようにプロジェクター（１０４）に指示する。光源（２００）は偏光ビームスプリッター（２０２）を照らす。偏光ビームスプリッター（２０２）が照らされると、該スプリッターはＬＣＯＳパネル（２０４）に偏光したビームを向け直す。偏光した光は、ＬＣＯＳパネル（２０４）の液晶層（２０８）を通過し、ＬＣＯＳパネル（２０４）のピクセルに反射し、液晶層（２０８）を通って後方に反射され、偏光ビームスプリッター（２０２）を通り、そして、光学系（２０６）を通る。偏光ビームスプリッター（２０２）は、液晶層（２０８）によって引き起こされた偏光回転に基づいて光を調節する。光学系（２０６）は、ポット（１０２）に構造化した光パターン（１１６）を投射するために変調光の焦点を合わせる（図１）。

プロジェクター（１０４）の構成要素の要素と配置は、ほんの一例である。表示パネルの周囲にプロジェクターを組み立てるための多くの可能な構成要素と配置が存在し、全てのそのような可能性は、本発明の範囲内であると考慮される。

図３は、本発明の１つの実施形態に係るＬＣＯＳパネル（２０４）を記載する。ＬＣＯＳパネル（２０４）の顕著な特徴は、任意の映像データ入力ラインを含まないということである。言いかえれば、ＬＣＯＳパネルは、動作中にオフチップ・ドライバから映像データのストリームを受信するための任意のデータラインを有していない。この例となる実施形態において、ＬＣＯＳパネル（２０４）は、オンチップに保存され及び／又は生成された特定用途向けのパターンに基づき、入射光生成パターン（例えば、構造化した光パターン（１１６））を調節するように動作可能である。

ＬＣＯＳパネル（２０４）は、ディスプレイ制御装置（３００）、パターン発生器（３０２）、データバッファ（３０４）、ピクセルラッチ（ｐｉｘｅｌ ｌａｔｃｈｅｓ）のアレイ（３０６）（１２８０行×７２０列）、及び１セットのプログラム可能なレジスター（３０８）を備える。ディスプレイ制御装置（３００）は、ＬＣＯＳパネル（２０４）の調整及び制御を促進する。ディスプレイ制御装置（３００）は、第２通信リンク（１１２）と第１通信リンク（１１０）それぞれを介して、カメラ（１０６）とプロジェクター（１０８）に通信自在に繋げられる。加えて、ディスプレイ制御装置（３００）は、１セットの制御ライン（３１０）を介して、パターン発生器（３０２）、データバッファ（３０４）、及びピクセルラッチ（３０６）に繋げられる。パターン発生器（３０２）は、ピクセルラッチ（３０６）にロードされた時に１以上の特定用途向けの光パターンを表示する、ピクセルデータを生成するように動作可能である。この例となる実施形態において、特定用途向けの光パターンは、構造化した光パターン（１１６）である。データバッファ（３０４）は、データライン（３１２）を介してパターン発生器（３０２）からピクセルデータを受信し、且つ、ピクセルラッチ（３０６）にロードされるまでピクセルデータを保持するように動作可能である。

データライン（３１２）は、パターン発生器（３０２）からデータバッファ（３０４）へとピクセルデータを連続的に又は平行して転送することができることを示すために、２つの別個のセットのデータラインとして示される。特に、ピクセルデータの列は、１つのデータラインを介して、一度に１ビット、１つのデータバッファ（３０４）に移行されるか、又は、１セットのデータライン（例えば１２８０）を介して、平行してデータバッファ（３０４）にラッチされ得る。もちろん、１つのデバイスにおいて両方のセットのデータライン（単一のもの及び１２８０）を提供する必要はない。

ピクセルラッチ（３０６）の各々は、反射する電極（図示せず）を備えるピクセル・セルの一部である。ピクセルラッチ（３０６）は、データライン（３１４）を介してデータバッファ（３０４）からピクセルデータを受信し、且つ反射する電極の関連するものの上にピクセルデータをアサートするために連結される。反射する電極上にアサートされるピクセルデータにより、上述の入射光の調節が行われる。

プログラム可能なレジスター（３０８）は、例えば、動作セッティング／パラメータなどの情報が保存される及び／又は変更されるメモリを備える。プログラム可能なレジスター（３０８）は、通信ライン（３１６）を介して、ディスプレイ制御装置（３００）に繋げられ、ディスプレイ制御装置（３００）は、プログラム可能なレジスター（３０８）に保存される動作セッティング／パラメータに少なくとも部分的に基づいて動作する。プログラム可能なレジスター（３０８）はまた、第１通信リンク（１１０）を介してコンピューター（１０８）に繋げられ、それにより、初期設定プロセスの間に中に保存される動作セッティング／パラメータのロード及び／又は修正を促進する。随意に、プログラム可能なレジスター（３０８）は、不揮発性メモリを備えており、それにより、初期設定が必要でなくなる。

別の選択肢として、プログラム可能なレジスター（３０８）は、データバッファ（３０４）に位置付けられるパラメータバッファ（３１８）からセッティングを検索することができる。この機能は、動作中にプログラム可能なレジスター（３０８）に保存されるパラメータの取り換えを促進する。例えば、新しいパラメータ値は、新しいピクセルデータがデータバッファ（３０４）にロードされると、パターン発生器（３０２）からパラメータバッファ（３１８）に提供され得る。その後、新しいパラメータ値がパラメータバッファ（３１８）からプログラム可能なレジスター（３０８）に転送されると、ディスプレイ制御装置（３００）は、新しいパラメータに基づいて動作を継続することになる。このように、予めプログラムした一連のパターンは、ディスプレイ制御装置（３００）のための動作上のモードチェンジを含み得る。

パラメータバッファ（３１８）への、及びパラメータバッファからのパラメータセッティングの転送は、図３において破線矢印で示される。パラメータは、専用の通信ラインを介して、又は既存の制御ラインと構成要素を介して転送され得る。例えば、ディスプレイ制御装置（３００）は、制御ライン（３１０）を介してパラメータバッファ（３１８）からパラメータを定期的に読み取り、且つ、通信ライン（３１６）を介してプログラム可能なレジスター（３０８）にパラメータを書き出すように構成され得る。

ＬＣＯＳパネル（２０４）の動作は以下のように記載される。最初に、ディスプレイ制御装置（３００）は、制御ライン（３１０）に指示をアサートし、それにより、データライン（３１２）を介して、パターン発生器（３０２）に一連のピクセルデータビットをバッファ（３０４）へと出力させ、予め定めた表示パターンに対応させる。この特定の実施形態において、パターンが垂直のストライプであるため、パターン発生器（３０２）から出力されたデータビットの数は、ピクセルラッチ（３０６）の行の数に等しい。例えば、ディスプレイに１２８０行のピクセルラッチ（３０６）があるため、パターン発生器（３０２）から出力されたデータビットの数は１２８０である。その後、ディスプレイ制御装置（３０６）は、ピクセルラッチ（３０６）の各列に一連のデータビットをラッチするように指示し、それによりピクセルラッチ（３０６）の各列は、中に読み込まれる同じ一連のデータビットを持つことになる。その結果、ＬＣＯＳパネル（２０４）は、照らされる時に垂直のストライプのパターンを表示し、この例において前記パターンは、構造化した光パターン（１１６）である。最後に、ディスプレイ制御装置（３００）は、特定の光構造パターンが投射されている、第２通信リンク（１１２）又は第１通信リンク（１１０）を介して、カメラ（１０６）及び／又はコンピューター（１０８）に信号を送る。この信号は、プロジェクター（１０４）によるパターン投射の調整、及びカメラ（１０６）による画像捕捉を促進する。

パターン発生器（３０２）は、任意の適切な手段を介してパターンデータを生成することができる。例えば、パターン発生器（３０２）は、中に保存される予め定めた一連のデータビットを持つ不揮発性メモリを単に備え得る。別の例として、パターン発生器（３０２）は、作動時に、交互の一連のビット値を出力する回路を備え得る。言いかえれば、パターン発生器（３０２）が予め定めた数のビットを出力するごとに、ビットの値は反転する。例えば、パターン発生器（３０２）は、６４のピクセル幅であるストライプを生成するために、６４の高ビット、次に６４の低ビット、次に６４の高ビット、次に６４の低ビットなどを出力することができる。別の例として、パターン発生器（３０２）は、表示される予め定めたパターンに対応する、任意の予め定めた一連のデータビットを出力するためにアルゴリズムを使用することができる。また別の例として、パターン発生器は、スタートアップ／初期設定中に外部不揮発性メモリから読み込まれる揮発性メモリを備え得る。

例となる実施形態において、データバッファ（３０４）の容量は、１２８０×７２０×４ビットである。しかし、特定の用途に依存して、データバッファ（３０４）は更に小さくなり得る。例えば、構造化した光用途では、データバッファは、１つの列のデータ（例えば１２８０×１）と同じくらい小さくなり得る。別の選択肢として、データバッファ（３０４）とパターン発生器（３０２）は１つのメモリ装置に統合され得る。例えば、１０の異なるストライプパターンを投射する構造化した光用途において、データバッファ（３０４）とパターン発生器（３０２）は、１０の予め定めたストライプパターンの各々に１列のメモリを提供する、１ブロックのメモリ（１２８０×１０）と取り替えられ得る。

ピクセルデータの大部分又は全てがデータバッファ（３０４）に保存される実施形態において、ディスプレイ制御装置（３００）は、データバッファ（３０４）からピクセルラッチ（３０６）までの一連のピクセルデータを制御する。例えば、ディスプレイ制御装置（３００）は、ディスプレイデータが開始するデータバッファ（３０４）にある場所に向かうポインタを備え得る。その後、ディスプレイ制御装置（３００）がデータバッファ（３０４）からピクセルラッチ（３０６）にピクセルデータを転送すると、ポインタはインクリメントされる。ディスプレイ制御装置（３００）がピクセルデータの全体の配列の転送を終えた後、ポインタは、ディスプレイデータが始まるデータバッファ（３０４）における場所にリセットされ、それにより全体のパターンが繰り返され得る。

ピクセルデータが、データバッファ（３０４）からピクセルラッチ（３０６）へとどのようにして書き出され得るのかについての選択肢も存在する。ピクセルラッチ（３０６）に制御信号を提供する制御ライン（３１０）の一部が、７２０のライン又は１のラインの何れかを持つように標識化されることに注意されたい。これらのラインは、列の可能なラインを表わし、これは、ピクセルの列に、データライン（３１４）上にアサートされているデータをラッチさせる。本発明の例となる実施形態において、ピクセルラッチ（３０６）の列は全て、同じ列のピクセルデータで書き出され、１つの信号は、ディスプレイの全ての列にデータを同時にラッチするのに十分である。代替的に、別個の列の可能なラインが、ディスプレイの各列に設けられ得、それにより、データは、ディスプレイの全ての列に連続してラッチされ得る。また別の選択肢として、幾つかの中間数（ｉｎｔｅｒｍｅｄｉａｔｅ ｎｕｍｂｅｒ）の可能なラインは、列のグループを連続して可能にするように設けられ得る。

図３におけるブロック形態で示される回路は集積回路チップに埋め込まれる。特に、ディスプレイ制御装置（３００）、パターン発生器（３０２）、データバッファ（３０４）、ピクセルラッチ（３０６）、プログラム可能なレジスター（３０８）、制御ライン（３１０）、データライン（３１２）、データライン（３１４）、及び通信ライン（３１６）は全て、シリコン反射ディスプレイ・バックプレーン中に形成される。加えて、ピクセルミラーのアレイ（図示せず）が集積回路上に形成される。ピクセルミラーの各々は、ピクセルラッチ（３０６）のそれぞれの１つに繋げられる。ＬＣＯＳパネル（２０４）は、ガスケット（図示せず）、液晶層（２０８）（図２）、及び透明な共通電極（図示せず）を取り付けることにより完成する。

ＬＣＯＳパネル（２０４）にオンチップ・パターン発生器を組み込むことに、様々な重要な利点が存在する。１つの利点は、パターン発生器（３０２）が外部ドライブから構造化した光パターンのピクセルデータを受信する必要性を排除することである。その結果、ＬＣＯＳパネル（２０４）は、別個のＬＣＯＳドライブを使用せずに、構造化した光パターン・プロジェクターとして使用され得、それ故、先行技術におけるＬＣＯＳパネルほど複雑でなく、且つ高価ではない。別の利点は、ピクセルデータが、先行技術におけるＬＣＯＳパネルのディスプレイメモリにロードするよりも更に速く、ピクセルラッチ（３０６）にロードされ得ることである。この理由は、ピクセルデータが、外部ドライバ上ではなくＬＣＯＳパネル（２０４）上で直接生成され、それ故、オフチップインターフェースを横切る必要はないためである。

図４は、更に詳しく、プログラム可能なレジスター（３０８）を示すブロック図である。上述のように、プログラム可能なレジスター（３０８）に保存される動作パラメータは、ディスプレイ制御装置（３００）の動作を少なくとも部分的に制御する。この特定の例において、プログラム可能なレジスターは、「ストライプ持続時間（ｓｔｒｉｐｅ ｄｕｒａｔｉｏｎ）」のレジスター（４０２）、「画像パターンの数」のレジスター（４０４）、「繰り返しの数」のレジスター（４０６）、「バイナリ／シヌソイド」のレジスター（４０８）、及び「他のパラメータ」のレジスター（４１０）を備える。「ストライプ持続時間」のレジスター（４０２）は、データビットがピクセルラッチ（３０６）にロードされたまま残る、フレーム時間の数（例えば、どれくらい表示されるか）を示す値を保持する。「画像パターンの数」のレジスター（４０４）は、パターン発生器（３０２）によって提供され得る異なるパターンの数を示す値を保持する。「繰り返しの数」のレジスター（４０６）は、特定のパターンが動作サイクル中に繰り返される回数を示す値を保持する。「バイナリ／シヌソイド」のレジスター（４０８）は、特定のパターンがバイナリ（例えば、別個の縁を備えた黒及び白のストライプ）、又はシヌソイド（ストライプの強度が表示された画像にわたり異なる）であるかどうかを示す値を保持する。「他のパラメータ」のレジスター（４１０）は、本来代表的なものであり、特定のディスプレイ用途に有用な任意のセッティングが、プログラム可能なレジスター（３０８）の１つを使用して設定及び／又は修正され得ることを示す。

図５は、本発明の代替的な実施形態に係るＬＣＯＳパネル（５００）のブロック図である。ＬＣＯＳパネル（５００）は、ＬＣＯＳパネル（５００）がドライバからピクセルデータを受信するよう更に適応されることを除き、ＬＣＯＳパネル（２０４）と略同様である。それ故、ＬＣＯＳ（２０４）のものと略同じであるＬＣＯＳパネル（５００）の任意の構成要素は、同様の参考番号によって表示され、重複を回避するために詳しく記載されない。

この特定の実施形態において、ＬＣＯＳパネル（５００）は、データラインセット（５０２）に接続された状態で示される。示されるように、ピクセルラッチ（３０６）がこの例において１２８０行に配置されるため、データラインセット（５０２）は１２８０のデータラインセットである。故に、データの全体の列は、平行してデータバッファ（３０４）にロードされ得る。加えて、データライン（３１２）は１つのラインとして示される。しかし、上述のように、データライン（３１２）は、１つのシリアルライン又は１セットの１２８０の平行なデータラインであり得る。

ＬＣＯＳパネル（５００）が外部ソース（例えば、別個のＬＣＯＳドライバ）から映像データを受信するよう適用され、且つパターン発生器（３０２）を備えるため、２つの異なる方法でそれが使用され得る。動作の第１モードにおいて、ＬＣＯＳパネル（５００）はもっぱら、ＬＣＯＳパネル（２０４）など構造化した光パターン・プロジェクター（又は、他の特定用途向けのプロジェクター）として使用され得る。動作の第２モードにおいて、ＬＣＯＳパネル（５００）は、データラインセット（５０２）を介して別個のオフチップＬＣＯＳドライバからピクセルデータを受信する従来のＬＣＯＳパネルとして使用され得る。

ディスプレイ制御装置（５０４）は両方の動作モードを収容する。動作の第１モードにおいて、ディスプレイ制御装置（５０４）は、図３について上述されるように動作し、パターン発生器（３０２）からのディスプレイデータをピクセルラッチ（３０６）に書き出す。動作の第２モードにおいて、ディスプレイ制御装置は、ＬＣＯＳドライバ（図示せず）から制御信号を受信し、データライン（５０２）上にアサートされたピクセルデータをデータバッファ（３０４）にラッチし、その後、ピクセルラッチ（３０６）に転送される。

図３と図５に示される機能ブロックのサイズは、それらが表わす回路の相対的なサイズを表わさない。実際、ピクセルラッチ（３０６）のアレイ、重複するピクセルミラー（図示せず）、及びデータバッファ（３０４）は、集積回路チップの領域及び回路の多数を占める。対称的に、パターン発生器（３０２）、ディスプレイ制御装置（５０４）、及びプログラム可能なレジスター（５０８）は、比較的少量の集積回路チップを占める。その結果、従来のＬＣＯＳバックプレーンは、本発明の機能性に、サイズ及び／又は複雑性の実質的に軽微な増加をもたらすように、修正され得る。上述のように、ＬＣＯＳパネル（２０４）及び／又はＬＣＯＳパネル（５００）の機能性により、別個のＬＣＯＳドライバ無しに特定用途向けのプロジェクターを製造することが可能となる。本発明は、非常に低コストでのこの著しい節約を提供する。

図６は、プログラム可能なレジスター（５０８）のブロック図である。プログラム可能なレジスター（５０８）は、プログラム可能なレジスター（５０８）が「入力モード」のレジスター（６０２）を備える以外は、プログラム可能なレジスター（３０８）と略同様である。「入力モード」のレジスター（６０２）は、ＬＣＯＳパネル（５００）のために動作の選択したモードを示す値を保持する。第１の値に反応して、図５に関して上述されるように、ディスプレイ制御装置（５０４）は第１モードで動作する。第２の値に反応して、図５に関して上述されるように、ディスプレイ制御装置（５０４）は第２モードで動作する。

図７は、ＬＣＯＳパネルを動作する方法（７００）を要約するフローチャートである。第１工程（７０２）において、オンチップ・ソースからデータが表示されるかどうかが、定められる。そうであれば、後に第２工程（７０４）において、ピクセルデータはオンチップ・パターン発生器から読み取られる。そうでなければ、第３工程（７０６）において、ピクセルデータは、オフチップ・ソースからの映像データ入力端子のセットから読み取られる。第２工程（７０４）又は第３工程（７０６）の後、第４工程（７０８）において、ピクセルデータは、オンチップ・ディスプレイの第１ピクセル列のピクセル上にアサートされる。次に、第５工程（７１０）において、同じピクセルデータが、オンチップ・ディスプレイの他の列のピクセル上にアサートされる。その後、第６工程（７１２）において、信号が提供され、ディスプレイが有効であること（例えば、所望のパターンが表示されていること）を示す。

特定の用途に依存して、第５工程（７１０）においてディスプレイの他の列の上にアサートされたデータは、第４工程（７０８）においてディスプレイの第１列上にアサートされたデータとは異なり得る。しかし、一例として上述された構造化した光用途において、同じデータは、ディスプレイの各列にロードされることになる。

図８は、ＬＣＯＳパネルを製造する方法（８００）を要約するフローチャートである。第１工程（８０２）において、ピクセルアレイを含む反射ディスプレイのシリコンバックプレーンが形成される。その後、第２工程（８０４）において、オンチップ・パターン発生器が、反射ディスプレイのバックプレーン上に形成される。次に、第３工程（８０６）において、オンチップのプログラム可能なレジスターが、反射ディスプレイのバックプレーン上に形成される。その後、第４工程（８０８）において、オンチップ・制御回路が、反射ディスプレイのバックプレーン上に形成される。最後に、第５工程（８１０）において、オンチップの映像データ入力端子のセットが、反射ディスプレイのバックプレーン上に形成される。

本発明の特定の実施形態の記載はここで完了する。記述された特徴の多くは、本発明の範囲から逸脱することなく、置きかえられ、変更され、又は省略されてもよい。例えば、代替的な構造化した光パターン（例えば、水平方向のストライプ、シヌソイドのストライプなど）が、垂直のストライプの代わりに用いられてもよい。別の例として、代替的なプロジェクターのタイプ（例えば、透過型投射システム）が、ＬＣＯＳプロジェクターの代わりに用いられ得る。また別の例として、構造化した光プロジェクター以外の、特定用途向けのプロジェクターのために予め定めたパターンが、使用され得る。示された特定の実施形態からのこれら及び他の逸脱は、特に前述の開示を考慮して、当業者に明白となる。

Claims (33)

1. プロジェクター・パネルであって：
   集積回路中に形成されるピクセルアレイであって、行と列に配置される複数のピクセルを含む、ピクセルアレイと；
   前記集積回路中に形成されるパターン発生器であって、少なくとも１つの予め定めたパターンを示すピクセルデータを出力するように動作可能である、パターン発生器と；
   前記集積回路中に形成される制御回路であって、前記予め定めたパターンを表示するために前記ピクセルアレイの前記ピクセル上に前記ピクセルデータをアサートように動作可能である、制御回路と
   を含む、プロジェクター・パネル。
2. 前記プロジェクター・パネルはシリコン基板上の液晶パネルであり；及び
   前記集積回路は反射するシリコンバックプレーンである
   ことを特徴とする請求項１に記載のプロジェクター・パネル。
3. 前記パターン発生器は不揮発性メモリを備え、前記ピクセルデータは前記不揮発性メモリに保存される、ことを特徴とする請求項１に記載のプロジェクター・パネル。
4. 前記予め定めたパターンを示す前記ピクセルデータは、前記ピクセルアレイにおけるピクセルの各行につき僅か１つの強度値しか含まない、ことを特徴とする請求項３に記載のプロジェクター・パネル。
5. 前記少なくとも1つの予め定めたパターンは、構造化した光パターンであり；及び
   前記制御回路は、前記ピクセルアレイの前記ピクセルの第１列に一連のデータビットをロードすることにより、及び、１つのフレーム中の前記ピクセルアレイのピクセルの他の列に同じ一連のデータビットをロードすることにより、前記ディスプレイの前記ピクセル上に前記ピクセルデータをアサートするように動作可能である
   ことを特徴とする請求項４に記載のプロジェクター・パネル。
6. 前記制御回路は、１つのフレーム時間中にピクセルの各列に前記パターン発生器から出力された１列のデータをロードするように動作可能である、ことを特徴とする請求項１に記載のプロジェクター・パネル。
7. 前記制御回路は、１つのフレーム中に前記ピクセルアレイのピクセルの各列に前記パターン発生器から出力された１列のデータを同時にロードするように動作可能である、ことを特徴とする請求項６に記載のプロジェクター・パネル。
8. 前記制御回路は、１つのフレーム中に前記ピクセルの各列に前記パターン発生器から出力された同じ１列のデータを連続してロードするように動作可能である、ことを特徴とする請求項６に記載のプロジェクター・パネル。
9. 前記プロジェクター・パネルは、外部ソースから映像ピクセルデータを受信するための、映像データ入力端子のセットを備え；
   前記制御回路は、第１モードと第２モードの１つにおいて選択的に機能するように動作可能であり；
   前記制御回路は、前記第１モードで動作する場合に前記パターン発生器から前記ピクセルデータをアサートするように動作可能であり；及び
   前記制御回路は、前記第２モードで動作する場合に前記映像データ入力端子のセットを介して受信した前記映像ピクセルデータを表示するように動作可能である
   ことを特徴とする請求項１に記載のプロジェクター・パネル。
10. 前記制御回路が前記第１モード又は前記第２モードで動作するかどうかを少なくとも部分的に定める動作パラメータを保存する、少なくとも１つのプログラム可能なレジスターを更に含む、請求項９に記載のプロジェクター・パネル。
11. 前記少なくとも１つの予め定めたパターンが前記ピクセルアレイによって表示される持続時間を少なくとも部分的に定める動作パラメータを保存する、少なくとも１つのプログラム可能なレジスターを更に含む、請求項１に記載のプロジェクター・パネル。
12. どのくらい多くの異なる予め定めたパターンが前記パターン発生器により出力され得るのかを少なくとも部分的に定める動作パラメータを保存する、少なくとも１つのプログラム可能なレジスターを更に含む、請求項１に記載のプロジェクター・パネル。
13. 前記予め定めたパターンが動作サイクル中に前記ピクセルアレイにより何回表示されるのかを少なくとも部分的に定める動作パラメータを保存する、少なくとも１つのプログラム可能なレジスターを更に含む、請求項１に記載のプロジェクター・パネル。
14. 別個のシリコン基板上の液晶ドライバからピクセルデータを受信するように動作可能であるドライバインターフェースを更に含む、請求項１に記載のプロジェクター・パネル。
15. 前記パターン発生器は、複数のピクセルデータ・セットを選択的に出力し、各ピクセルデータ・セットは、異なる予め定めた表示パターンに対応する、ことを特徴とする請求項１に記載のプロジェクター・パネル。
16. カメラにより捕えられた画像により前記少なくとも１つの予め定めたパターンの表示の調整を促進するように動作可能である、カメラインターフェースを更に含む、請求項１に記載のプロジェクター・パネル。
17. 前記プロジェクター・パネルはシリコン基板上の液晶プロジェクター・パネルであり；
    前記パターン発生器は不揮発性メモリを備え、前記ピクセルデータは前記不揮発性メモリに保存されており；
    前記制御回路は、１つのフレーム中にピクセルの前記列の各々に前記パターン発生器から出力された１列のデータをロードするように動作可能であり；
    前記プロジェクター・パネルはプログラム可能なレジスターを更に備え；
    前記プロジェクター・パネルは映像ドライバインターフェースを更に備え；及び
    前記プロジェクター・パネルはカメラインターフェースを更に備える
    ことを特徴とする請求項１に記載のプロジェクター・パネル。
18. プロジェクター・パネルを製造する方法であって、該方法は：
    行と列のアレイに配置される複数のピクセルを備える反射ディスプレイ集積回路チップを形成する工程と；
    前記反射ディスプレイ集積回路チップ中にパターン発生器を形成する工程であって、前記パターン発生器は、少なくとも１つの予め定めたパターンを示すピクセルデータを出力するように動作可能である、工程と；
    前記反射ディスプレイ集積回路チップに制御回路を形成する工程であって、前記制御回路は、前記反射ディスプレイの前記ピクセルに前記ピクセルデータをアサートするように動作可能である、工程と
    を含む、方法。
19. 前記反射ディスプレイ集積回路チップ上に液晶層を適用する工程を更に含む、請求項１８に記載の方法。
20. 前記パターン発生器を形成する前記工程は：
    前記反射ディスプレイ集積回路チップ上に不揮発性メモリを形成する工程と；
    前記不揮発性メモリに前記ピクセルデータを保存する工程と
    を含む、ことを特徴とする請求項１９に記載の方法。
21. 前記少なくとも１つの予め定めたパターンを示す前記ピクセルは、前記アレイにおけるピクセルの各行につき僅か１つの強度値しか含まない、ことを特徴とする請求項２０に記載の方法。
22. 前記少なくとも１つの予め定めたパターンは、構造化した光パターンであり；及び
    前記制御回路は、前記ピクセルアレイの前記ピクセルの第１列に一連のデータビットをロードすることにより、及び、１つのフレーム中の前記ピクセルアレイのピクセルの他の列に同じ一連のデータビットをロードすることにより、前記ディスプレイの前記ピクセル上に前記ピクセルデータをアサートするように構成される
    ことを特徴とする請求項２１に記載の方法。
23. １つのフレーム中に前記複数のピクセル列の各々に前記パターン発生器から出力された１列のデータをロードするように前記制御回路を構成する工程を更に含む、請求項１８に記載の方法。
24. １つのフレーム中にピクセルの前記列の各々に前記パターン発生器から出力された１列のデータを同時にロードするように前記制御回路を構成する工程を更に含む、請求項２３に記載の方法。
25. １つのフレーム中にピクセルの前記列の各々に前記パターン発生器から出力された同じ１列のデータを連続してロードするように前記制御回路を構成する工程を更に含む、請求項２３に記載の方法。
26. オフチップ・ソースから映像ピクセルデータを受信するために前記反射ディスプレイ集積回路チップ上に映像データ入力端子のセットを形成する工程；
    第１モードと第２モードの１つにおいて選択的に動作可能であるように前記制御回路を構成する工程；
    前記第１モードで動作する場合に前記パターン発生器からピクセルデータをアサートするように前記制御回路を構成する工程；及び
    前記第２モードで動作する場合に前記映像データ入力端子のセットを介して受信した前記映像ピクセルデータをアサートするように前記制御回路を構成する工程
    を含む、請求項１８に記載の方法。
27. 前記反射ディスプレイ集積回路チップ上に少なくとも１つのプログラム可能なレジスターを形成する工程と；
    前記少なくとも１つのプログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して、前記制御回路が前記第１モード又は前記第２モードで動作するかを定めるように前記制御回路を構成する工程と
    を更に含む、請求項２６に記載の方法。
28. 前記反射ディスプレイ集積回路チップ上に少なくとも1つのプログラム可能なレジスターを形成する工程と；
    前記少なくとも１つのプログラム可能なレジスターに保存される動作データに少なくとも部分的に依存して、前記少なくとも１つの予め定めたパターンが前記反射ディスプレイの前記ピクセル上に表示される持続時間を定めるように前記制御回路を構成する工程と
    を更に含む、請求項１８に記載の方法。
29. 前記反射ディスプレイ集積回路チップ上に少なくとも１つのプログラム可能なレジスターを形成する工程と；
    前記少なくとも１つのプログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して、どのくらいの異なる予め定めたパターンが前記パターン発生器から読み取られ得るかを定めるように前記制御回路を構成する工程と
    を更に含む、請求項２６に記載の方法。
30. 前記反射ディスプレイ集積回路チップ上に少なくとも１つのプログラム可能なレジスターを形成する工程と；
    前記少なくとも１つのプログラム可能なレジスターに保存される動作パラメータに少なくとも部分的に依存して、前記予め定めたパターンが動作サイクル中に反射ディスプレイの前記ピクセルにより何回表示されるのかを定めるように前記制御回路を構成する工程と
    を更に含む、請求項２６に記載の方法。
31. 別個のシリコン基板上の液晶ドライバからピクセルデータを受信するように動作可能であるオンチップ・ドライバインターフェースを形成する工程を更に含む、請求項１８に記載の方法。
32. 前記反射ディスプレイ集積回路チップにカメラインターフェースを形成する工程を更に含む、請求項１８に記載の方法。
33. 非一時的な電子的に読み取り可能な媒体であって、電子デバイスに：
    オンチップ・パターン発生器から少なくとも１つの予め定めたパターンに対応するピクセルデータを読み取らせ；及び
    オンチップ・ディスプレイの反射するピクセル電極に前記ピクセルデータをアサートさせる
    ために、内部に埋め込まれるコードを含むことを特徴とする、非一時的な電子的に読み取り可能な媒体。