JP2016523030A - 位相整列された出力データを与えるための同期データシステムおよび方法 - Google Patents

Abstract

位相整列された出力データを生成するための同期データシステムおよび方法の実施形態が、この中に概括的に記載される。いくつかの実施形態において、同期データシステムは、複数の送信器−受信器（ＴＸ−ＲＸ）ペアを含み、各々は遅延ロックループ（ＤＬＬ）に関連付けられ、関連付けられたＴＸ−ＲＸペアの高速クロックに基づいて、対応する出力データストリームを生成するよう構成される。各ＴＸ−ＲＸペアに関連付けられたＤＬＬは、各ＴＸ−ＲＸペアの高速クロックのエッジを整列させるためにシステムクロックとモジュールクロックとの間の位相誤差を最小限にするよう構成された調整可能な位相シフタを含む位相シフタＤＬＬである。

Description

優先権の主張

本願は、２０１３年４月３０日に出願され、参照によってその全体がこの中に組み込まれる、米国特許出願第１３／８７３，７２０への優先権の利益を主張する。

政府の権利

本発明は、政府の支援を以てなされたものではない。政府は、本発明における権利を有しない。

実施形態は、同期デジタルシステムに関する。いくつかの実施形態は、デジタル受信機に関する。いくつかの実施形態は、位相整列されたデータの生成に関する。いくつかの実施形態は、リニア周波数変調された（Linear-Frequency Modulated）（ＬＦＭ）波形の生成を含むＲＦ信号の生成に関する。

同期デジタルシステムは、システムを通してエレメントを同期化するために、１つまたはそれより多くのクロック信号に依存している。従来、１つまたはそれより多くのクロック信号は、１またはそれより多くのクロックライン上で、システムを通して配信される。データは、各クロックに基づいて生成され得る。しかし、論理ゲートの初期状態、クロックバッファ遅延、重い負荷のクロックラインの高キャパシタンス、および、伝搬遅延を含む様々な理由に因り、システムの異なる部分におけるクロック信号のエッジは、適切に同期化され得ず、同期データ、特に、位相整列されたデータを生成することを困難にする。各クロックのエッジ整列が達せられたとき、データは同期し、位相は整列される。

同期データを生成するためのいくつかの従来の技術は、電圧制御発信器（voltage-controlled oscillator：ＶＣＯ）に依存する位相同期ループ（phase-locked loop：ＰＬＬ）を用いる。そのようなＰＬＬの使用は、ＶＣＯの動作により、受容し得ないジッタおよび劣ったノイズパフォーマンスに帰結し得る。同期データを生成するためのいくつかの他の従来の技術は、マスタ−スレーブのアプローチを用いることであり、その中で、スレーブデバイスは、単一のマスタデバイスと同期化される。単一のマスタデバイスの使用は、システムの信頼性を低くする単一障害点になり得る。

したがって、位相整列されたデータを含む、同期データを生成するための改善されたシステムおよび方法への一般的なニーズが存在する。また、改善されたジッタおよび位相−ノイズパフォーマンスをもった位相整列されたデータを生成するためのシステムおよび方法への一般的なニーズが存在する。また、単一のマスタデバイスに依存しない位相整列されたデータを生成するためのシステムおよび方法への一般的なニーズが存在する。

図１は、いくつかの実施形態にしたがった、同期データシステムの機能図である。 図２は、いくつかの実施形態にしたがった、位相整列された出力データを生成するための手順である。

詳細な説明

以下の説明や図面は、当記技術において技量を有する者が特定の実施形態を実施可能にするために、十分にそれらを記載している。他の実施形態は、構造的、論理的、電気的、プロセス上、その他の変更を含み得る。いくつかの実施形態の部分や態様は、他の実施形態において含まれ得、または、他の実施形態の部分や態様と交換され得る。特許請求の範囲の請求項に記載の実施形態は、それら請求項の全ての利用可能な均等のもの含む。

図１は、いくつかの実施形態にしたがった同期データシステムの機能図である。同期データシステム１００は、複数の送信器−受信器（ＴＸ−ＲＸ）ペア１０２を備え得る。各ＴＸ−ＲＸペア１０２は、遅延ロックループ（delay-locked loop：ＤＬＬ）１０８に関連付けられ、高速クロック１１９にもとづいて、対応する出力データ１１０を生成するよう構成され得る。ＤＬＬ１０８は、調整可能な位相シフタ１１６を含む位相シフタＤＬＬであり得る。各ＴＸ−ＲＸペアに関連付けられたＤＬＬ１０８は、ＴＸ−ＲＸペア１０２のモジュールクロック１０３をシステムクロック１０１に同期させる（例えば、位相一致または位相整列）ように構成され得、ＴＸ−ＲＸペアの出力データ１１０が、お互いに位相整列されるようになる。調整可能な位相シフタは、各ＴＸ−ＲＸペア１０２のクロック（即ち、モジュールクロック１０３および／または高速クロック１１９）のエッジを整列させるために、システムクロック１０１とモジュールクロック１０３との間の位相誤差を最小限にするように構成され得る。クロックのエッジ整列が達せられたとき、各ＴＸ−ＲＸペア１０２のデータ１１０が同期し、位相整列される。

これらの実施形態において、各ＴＸ−ＲＸペア１０２は、改善されたジッタと位相−ノイズパフォーマンスをもった同期出力データ１１０を生成し得る。更に、同期データシステム１００は、単一のマスタデバイスに依存せず、したがって、向上された信頼性を与える。

いくつかの実施形態において、出力データ１１０は、お互いにコヒーレントであり得る。いくつかの実施形態では、同期データシステムシステムは、デジタル受信器における複数のデータストリームの同期を達成するために用いられ得る。いくつかのレーダーの実施例において、出力データ１１０は、リニア周波数変調された（ＬＦＭ）波形を生成するために用いられる。これらの実施形態は、以下で詳細に議論される。

いくつかの実施形態にしたがって、各ＴＸ−ＲＸペア１０２は、送信レジスタ１０４と受信レジスタ１０６を含み得る。モジュールクロック１０３は、送信レジスタ１０４から受信レジスタ１０６への並列データストリーム１０５をクロッキングすることにおいて用いるために、受信レジスタ１０６から送信レジスタ１０４に送られ得る。システムクロック１０１は、各ＴＸ−ＲＸペア１０２に調達され得る。これらの実施形態では、各ＴＸ−ＲＸペア１０２は、クロック・フォワーディング・スキームを実装し、モジュールクロック１０３の上りまたは下りエッジのいずれかでデータをクロックし得る。

いくつかの実施形態において、各ＴＸ−ＲＸペア１０２のＤＬＬ１０８は、モジュールクロック１０３とシステムクロック１０１との間の位相差にもとづいて位相検出器出力１１３を生成するために、位相検出器１１２を備え得る。各ＴＸ−ＲＸペア１０２のＤＬＬ１０８は、また、位相検出出力１１３に基づいてシステムクロック１０１の位相を調節するため、および、出力データ１１０の関連付けられた１つを生成することにおける関連付けられたＴＸ−ＲＸペア１０２による使用のための位相調整されたモジュールクロック信号１１７を生成するために、調整可能な位相シフタ１１６を含む。位相調整されたモジュールクロック信号１１７は、モジュールクロック１０３を生成するために用いられ得る。

これらの実施形態において、ＤＬＬ１０８は、送られたクロックの位相を制御し、したがって、遅延を変更するために、調整可能な位相シフタ１１６を用いる位相シフタＤＬＬである。遅延線を用いるいくつかの従来のＤＬＬと異なり、ＤＬＬ１０８は、遅延要素として、調整可能な位相シフタ１１６を用いる。これらの実施形態において、同期のためにＶＣＯを用いるＰＬＬを使用する従来の技術、または、遅延調整がバッファのバイアスを変更することによってなされ得る場合に対して、位相ノイズにおける大きな削減が達成され得る。これらの実施形態において、システムクロック１０１が各ＴＸ−ＲＸペア１０２に調達されているので、モジュールクロック１０３と各ＴＸ−ＲＸペア１０２の中でのデータ転送はお互いに同期する。いくつかの実施形態において、調整可能な位相シフタ１１６は、電圧依存位相シフタであってよい。いくつかの従来技術と異なり、位相シフトは、離散したステップではなされない。

いくつかの実施形態において、各ＴＸ−ＲＸペア１０２のＤＬＬ１０８は、また、位相検出器出力１１３上で動作し、調整可能な位相シフタ１１６にループフィルタ出力１１５を与えるために、ループフィルタ１１４を含み得る。これらの実施形態において、ループフィルタ１１４は、位相検出器出力１１３上での平均化を行い得る。いくつかの実施形態において、各ＴＸ−ＲＸペア１０２の位相検出器１１２、ループフィルタ１１４、および、調整可能な位相シフタ１１６は、システムクロック１０１とモジュールクロック１０３との間の位相誤差を最小限にするために配置された閉ループシステムの一部である。これらの実施形態において、各ＴＸ−ＲＸペア１０２のＤＬＬ１０８の閉ループ制御は、システムクロック１０１とモジュールクロック１０３との間の位相誤差を最小限にする。位相検出器１１２は、システムクロック１０１とモジュールクロック１０３との間の位相差を出力し、それは、ループフィルタ１１４に供給される。ループフィルタ１１４の出力１１５は、モジュールクロック１０３の位相がシステムクロック１０１の位相に密接に一致するように、位相シフタ１１６を調整する。この構成は、システムクロック１０１とモジュールクロック１０３との間の位相差が小さな値にドライブされる負のフィードバックにＤＬＬ１０８を設定する。

いくつかの実施形態において、各ＴＸ−ＲＸペア１０２は、また、位相調整されたモジュールクロック信号１１７を周波数逓倍し、高速クロック１１９を生成するために、周波数逓倍器１１８を含み得る。各ＴＸ−ＲＸペア１０２は、また、モジュールクロック１０３に対応する分周されたクロック１２１を生成するために高速クロック１１９を分周するように、周波数デバイダ１２０を含み得る。各ＴＸ−ＲＸペア１０２は、また、受信レジスタ１０６から並列データストリーム１０７を受け、高速クロック１１９にもとづいて出力データ１１０を生成するために、コンバータ１２２を含み得る。分周されたクロック１２１は、モジュールクロック１０３に対応し得、データをクロッキングするために受信レジスタ１０６によって用いられ得る。これらの実施形態において、各ＴＸ−ＲＸペア１０２の論理回路は、システムクロックの同じエッジに非常に密にクロックされ得る。

いくつかの実施形態において、各ＴＸ−ＲＸペア１０２のコンバータ１２２は、並直（Ｐ／Ｓ）コンバータを備え得る。これらの実施形態において、出力データ１１０はデジタル信号を備え、各ＴＸ−ＲＸペア１０２の高速クロック１１９は、エッジ整列されている。いくつかの代替の実施形態において、各ＴＸ−ＲＸペア１０２のコンバータ１２２は、デジタル−アナログコンバータ（ＤＡＣ）を備え得る。これらの実施形態において、出力データ１１０はアナログ信号を備え、各ＴＸ−ＲＸペア１０２の高速クロック１１９はエッジ整列され得る。

いくつかの実施形態において、各ＴＸ−ＲＸペア１０２とその関連付けられたＤＬＬ１０８は、これが必須ではないが、サーキットカード・アセンブリ（circuit-card assembly：ＣＣＡ）上に与えられ得る。これらの実施形態において、システムクロック１０１は、各ＣＣＡに調達され得る。図１に示されたように、第１のＴＸ−ＲＸペアは、第１のＣＣＡ１５２上に与えられ得、第２のＴＸ−ＲＸペアは、第２のＣＣＡ１５４上に与えられ得る。２つのＣＣＡしか示されていないが、同期データシステム１００は多くのＣＣＡ（例えば、１０またはそれより多くまで）を含み得、その各々は、基準として、システムクロック１０１を使用する。いくつかの実施形態において、各ＴＸ−ＲＸペア１０２とその関連付けられたＤＬＬ１０８は、個別のモジュールと考えられ得る。

いくつかの実施形態において、実施形態の範囲はこの点において限定はされないが、各ＴＸ−ＲＸペア１０２について、送信レジスタ１０４、位相検出器１１２、および、ループフィルタ１１４は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）の中に実装され得る。いくつかの実施形態において、実施形態の範囲はこの点において限定はされないが、各ＴＸ−ＲＸペア１０２について、受信レジスタ１０６、コンバータ１２２、および、周波数デバイダ１２０は、集積回路（ＩＣ）１２６の中に実装され得る。各ＴＸ−ＲＸペア１０２について、実施形態の範囲はこの点において限定はされないが、調整可能な位相シフタ１１６と周波数逓倍器１１８は、ＦＰＧＡ１２４と集積回路１２６の外部に実装され得る。

いくつかの実施形態において、これは必須ではないが、送信レジスタ１０４から受信レジスタ１０６にクロックされる並列データストリームのデータは、ＦＰＧＡ１２４の外部のデータソースから与えられ得る。

いくつかのレーダーの実施形態において、実施形態の範囲はこの点で限定はされないが、同期データシステム１００は、また、出力データ１１０からリニア周波数変調された（Linear-Frequency Modulated）（ＬＦＭ）波形を生成するための回路を含み得る。これらのレーダーの実施形態において、各ＣＣＡからの出力データ１１０は、ＬＦＭ波形を表すデジタルワードまたはアナログ信号を備え得る。したがって、ＬＦＭ波形は、改善されたジッタと位相−ノイズパフォーマンスで生成され得る。これらの実施形態のいくつかにおいて、同期データシステム１００は、レーダー受信機の一部であり得る。

これらの実施形態において、各ＣＣＡは、システムクロック１０１に位相整列されているＬＦＭ波形を生成するために用いられ得る。そのような場合、各ＣＣＡの出力データ１１０は、お互いに位相整列され得る。したがって、各ＦＰＧＡ１２４は、お互いに同期にされ得る。同期データシステム１００は、いくつかの個別の機能エレメントを有するとして示されているが、機能エレメントの１またはそれより多くは組み合され得、デジタル信号プロセッサ（ＤＳＰ）を含む処理エレメント、および／または、他のハードウェアエレメントなど、ソフトウェア構成のエレメントの組み合わせによって実装され得る。例えば、いくつかのエレメントは、少なくともこの中に記載された機能を実行するために、少なくとも１またはそれより多くのマイクロプロセッサ、ＤＳＰ、ＦＰＧＡ、用途特定集積回路（ＡＳＩＣ）、無線周波数集積回路（ＲＦＩＣ）、様々なハードウェアや論理回路の組み合わせを備え得る。いくつかの実施形態において、同期データシステム１００の機能エレメントは、１またはそれより多くの処理エレメントを動作する１またはそれより多くのプロセスのことを言い得る。

実施形態は、ハードウェア、ファームウェア、および、ソフトウェアの１つ、または、組み合わせで実装され得る。実施形態は、また、この中に記載された動作を実行するために少なくとも１つのプロセッサによって読み出され、実行される、コンピュータ読み出し可能な記憶デバイス上に記憶された命令として実装され得る。コンピュータ読み出し可能な記憶デバイスは、マシン（例えば、コンピュータ）によって読み出し可能な形態で情報を記憶するための非一時的なメカニズムを含み得る。例えば、コンピュータ読み出し可能な記憶デバイスは、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスクストレージ媒体、光学ストレージ媒体、フラッシュメモリデバイス、および、他の記憶デバイスまたは媒体を含み得る。いくつかの実施形態において、同期データシステム１００は、１またはそれより多くのプロセッサを含み得、コンピュータ読み出し可能な記憶デバイス上に記憶された命令とともに構成され得る。

図２は、いくつかの実施形態にしたがった、位相整列された出力データを生成するための手順である。手順２００は、他の構成もまた好適ではあるが、同期データシステム１００（図１）等の同期データシステムによって実行され得る。

動作２０２において、各出力データストリームについて、モジュールクロックが、ＤＬＬを用いて、システムクロックと同期化される。ＤＬＬは、調整可能な位相シフタを含む位相シフタＤＬＬであり得る。いくつかの実施形態において、各ＴＸ−ＲＸペア１０２のモジュールクロック１０３（図１）は、ＤＬＬ１０８（図１）を用いて、システムクロック１０１（図１）と同期化され（例えば、位相一致される、または。位相整列される）得る。いくつかの実施形態において、システムクロック１０１とモジュールクロック１０３との間の位相誤差が、ＤＬＬ１０８の動作を介して最小限にされ得る。

動作２０４において、出力データの対応する１つが、モジュールクロックに基づいて生成され得る。出力データは、ＤＬＬの動作によって、お互いに位相整列され得る。いくつかの実施形態において、対応する出力データは、モジュールクロック１０３に基づいて、各ＴＸ−ＲＸペア１０２によって生成され得る。いくつかの実施形態において、各ＴＸ−ＲＸペア１０２の出力データはデジタル信号を備え、高速クロック１１９はお互いにエッジ整列されている。いくつかの他の実施形態において、各ＴＸ−ＲＸペア１０２の出力データは、アナログ信号を備え、高速クロック１１９はお互いにエッジ整列されている。

「要約」は、読み手が技術的開示の本質や要点を確かめることを可能にする「要約」を要求する３７Ｃ．Ｆ．Ｒ． Ｓｅｃｔｉｏｎ １．７２（ｂ）に合致するために与えられている。それは、特許請求の範囲の範囲や意味を限定し、または、解釈するためには用いられないであろうとの理解で提示されている。添付の特許請求の範囲は、ここで、各請求項が個別の実施形態としてそれ自身に基づくとして、詳細な説明の中に組み込まれる。

Claims (18)

1. 複数の送信器−受信器（ＴＸ−ＲＸ）ペアを備え、各ＴＸ−ＲＸペアは、遅延ロックループ（ＤＬＬ）に関連付けられ、関連付けられたＴＸ−ＲＸペアの高速クロックに基づいて対応する出力データを生成するよう構成され、
   各ＴＸ−ＲＸペアに関連付けられた前記ＤＬＬは、前記ＴＸ−ＲＸペアの前記出力データが位相整列されるように、前記ＴＸ−ＲＸペアのモジュールクロックをシステムクロックに同期化させるように構成され、
   前記ＤＬＬは、各ＴＸ−ＲＸペアの前記高速クロックをエッジ整列させるために、前記システムクロックと前記モジュールクロックとの間の位相誤差を最小限にするよう構成される調整可能な位相シフタを含む位相シフタＤＬＬである、
   同期データシステム。
2. 各ＴＸ−ＲＸペアは、送信レジスタと受信レジスタとを含み、
   前記モジュールクロックは、前記送信レジスタから前記受信レジスタへの並列データストリームをクロッキングすることにおいて用いるために、前記受信レジスタから前記送信レジスタに送られ、
   前記システムクロックは、各ＴＸ−ＲＸペアに調達される、
   請求項１に記載の同期データシステム。
3. 各ＴＸ−ＲＸペアの前記ＤＬＬは、前記モジュールクロックと前記システムクロックとの間の位相差に基づいて位相検出器出力を生成するための位相検出器を備え、
   前記調整可能な位相シフタは、前記位相検出器出力に基づいて前記システムクロックの位相を調節するため、および、前記出力データの関連付けられた１つの生成のための前記高速クロックを生成することにおける前記関連付けられたＴＸ−ＲＸペアによる使用のために、位相調整されたモジュールクロック信号を生成するために構成され、
   前記位相調整されたモジュールクロック信号は、前記モジュールクロック信号を生成するために用いられる、
   請求項２に記載の同期データシステム。
4. 各ＴＸ−ＲＸペアの前記ＤＬＬは、前記位相検出器出力の上で動作し、前記調整可能な位相シフタにループフィルタ出力を与えるためのループフィルタをさらに備える、請求項３に記載の同期データシステム。
5. 各ＴＸ−ＲＸペアの前記位相検出器、前記ループフィルタ、および、前記調整可能な位相シフタは、前記システムクロックと前記モジュールクロックとの間の前記位相誤差を最小限にするために構成された閉ループシステムの一部である、請求項４に記載の同期データシステム。
6. 各ＴＸ−ＲＸペアは、更に、
   前記位相調整されたモジュールクロック信号を周波数逓倍し、前記高速クロックを生成するための周波数逓倍器と、
   前記受信レジスタによる使用のための前記モジュールクロックに対応する分周されたクロックを生成するために前記高速クロックを分周するための周波数デバイダと、
   を備える、請求項５に記載の同期データシステム。
7. 各ＴＸ−ＲＸペアは、更に、前記受信レジスタから前記並列データストリームを受け、前記高速クロックに基づいて前記出力データの１つを生成するためのコンバータを備える、請求項６に記載の同期データシステム。
8. 前記コンバータは、並直コンバータであり、
   前記出力データは、各ＴＸ−ＲＸペアの前記高速クロックがエッジ整列されたときに位相整列されるデジタル信号を備える、
   請求項７に記載の同期データシステム。
9. 前記コンバータは、デジタル−アナログコンバータであり、
   前記出力データは、各ＴＸ−ＲＸペアの前記高速クロックがエッジ整列されたときに位相整列されるアナログ信号を備える、
   請求項７に記載の同期データシステム。
10. 各ＴＸ−ＲＸペアについて、前記送信レジスタ、前記位相検出器、および、前記ループフィルタは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）の中に実装され、
    各ＴＸ−ＲＸペアについて、前記受信レジスタ、前記コンバータ、および、前記周波数デバイダは、集積回路の中に実装され、
    各ＴＸ−ＲＸペアについて、前記調整可能な位相シフタと前記周波数逓倍器とは、前記ＦＰＧＡと前記集積回路の外部に実装される、
    請求項６に記載の同期データシステム。
11. 更に、前記出力データからリニア周波数変調された（ＬＦＭ）波形を生成するための回路を備える、請求項６に記載の同期データシステム。
12. 複数の送信器−受信器（ＴＸ−ＲＸ）ペアを用いて位相整列された出力データを生成するための方法であって、前記方法は、
    前記ＴＸ−ＲＸペアに関連付けられた遅延ロックループ（ＤＬＬ）を用いて、各ＴＸ−ＲＸペアのモジュールクロックをシステムクロックに同期化することと、
    複数のＴＸ−ＲＸペアの関連付けられた１つを用いて、関連付けられたＴＸ−ＲＸペアの高速クロックに基づいて、対応する出力データを生成することと、
    を備え、
    前記複数のＴＸ−ＲＸペアの前記出力データは、各ＴＸ−ＲＸペアの前記高速クロックがエッジ整列されているときに、お互いに位相整列される、
    方法。
13. 前記ＤＬＬは、調整可能な位相シフタを含む位相シフタＤＬＬであり、
    前記方法は、更に、各ＴＸ−ＲＸペアの前記高速クロックをエッジ整列するために、前記システムクロックと前記モジュールクロックとの間の位相誤差を最小限にするＤＬＬを備える、
    請求項１２に記載の方法。
14. 前記ＴＸ−ＲＸペアの送信レジスタから受信レジスタへの並列データストリームをクロックするために、各ＴＸ−ＲＸペアの前記受信レジスタから前記送信レジスタに前記モジュールクロックを送ることと、
    システムクロックを各ＴＸ−ＲＸペアに調達することと、
    を更に備える、請求項１３に記載の方法。
15. 前記モジュールクロックと前記システムクロックとの間の位相差に基づいて、位相検出器出力を生成することと、
    前記位相検出器出力に基づいて、および、前記出力データの関連する１つの生成のための前記高速クロックを生成することにおいて前記関連付けられたＴＸ−ＲＸペアによって用いるための位相調整されたモジュールクロック信号を生成するために、前記システムクロックの位相を調整することと、
    前記高速クロックから前記モジュールクロックを生成することと、
    をさらに備える、請求項１４に記載の方法。
16. リニア周波数変調された（ＬＦＭ）波形を生成することを更に備える、請求項１５に記載の方法。
17. レーダー受信機であって、
    出力データを生成するための同期データシステムと、
    前記出力データからリニア周波数変調された（ＬＦＭ）波形を生成する回路と、
    を備え、
    前記同期データシステムは、複数の送信器−受信器（ＴＸ−ＲＸ）ペアを備え、各ＴＸ−ＲＸペアは遅延ロックループ（ＤＬＬ）に関連付けられ、関連付けられたＴＸ−ＲＸペアの高速クロックに基づいて対応するデータを生成するよう構成され、
    各ＴＸ−ＲＸペアに関連付けられた前記ＤＬＬは、前記ＴＸ−ＲＸペアの前記出力データがお互いに位相整列されるように、前記ＴＸ−ＲＸペアのモジュールクロックをシステムクロックに同期化するように構成され、
    前記ＤＬＬは、各ＴＸ−ＲＸペアの前記高速クロックをエッジ整列するために前記システムクロックと前記モジュールクロックとの間の位相誤差を最小限にするように構成された調整可能な位相シフタを含む位相シフタＤＬＬである、
    レーダー受信機。
18. 前記出力データは、ＬＦＭ波形を表すデジタルワードまたはアナログ信号のいずれかを備える、請求項１７に記載のレーダー受信機。

Images