JP2016522936A - データアクセスの前のメモリ内の不完全データエントリから冗長データエントリへのデータのリダイレクトならびに関連するシステムおよび方法 - Google Patents
データアクセスの前のメモリ内の不完全データエントリから冗長データエントリへのデータのリダイレクトならびに関連するシステムおよび方法 Download PDFInfo
- Publication number
- JP2016522936A JP2016522936A JP2016513011A JP2016513011A JP2016522936A JP 2016522936 A JP2016522936 A JP 2016522936A JP 2016513011 A JP2016513011 A JP 2016513011A JP 2016513011 A JP2016513011 A JP 2016513011A JP 2016522936 A JP2016522936 A JP 2016522936A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data entry
- incomplete
- entry address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本出願は、参照によりその全体が本明細書に組み込まれている、2013年5月8日に出願した「METHODS AND APPARATUSES FOR REDIRECTING DEFECTIVE DATA ENTRIES TO REDUNDANT DATA ENTRIES PRIOR TO DATA ARRAY ACCESSES, AND RELATED SYSTEMS AND METHODS」という名称の米国仮特許出願第61/820,945号の優先権を主張するものである。
10' キャッシュメモリ
12 第1のメモリアクセス要求
12(0) メモリアクセス要求
12(1) メモリアクセス要求
12(2) メモリアクセス要求
14 データエントリアドレス
16 データエントリ、アドレスデータエントリ
16C 不完全データエントリ列
16R 不完全データエントリ行
17 データアレイ
18 SRAMデータアレイ
20 第1のデータアクセス経路
22 SRAM入力
24 メモリアクセス論理回路
24' メモリアクセス論理回路
26 メモリアクセス論理回路入力
28 インデックス
30 メモリアクセス論理回路出力
32 データエントリアドレスインデックスセレクタ
34 SRAMデータアレイ出力
36 不完全データエントリ
36C 不完全データエントリ列
36R 不完全データエントリ行
38 データエントリリダイレクション回路
38' データエントリリダイレクション回路
40 冗長データエントリ
42 第2のデータアクセス経路
44 不完全データエントリコンパレータ回路
46 第1のコンパレータ入力
48 不完全データエントリアドレス
50 第2のコンパレータ入力
52 リダイレクションインデックス
54 コンパレータ出力
56 不完全データエントリインデックスレジスタ
74 タグアレイ論理回路
76 タグ列
78 有効列
80 タグアレイ論理
82 デコーダ論理回路
84 タグアドレス
86 有効タグアドレス
88 第1の不完全データエントリアドレスコンパレータ
90 第2の不完全データエントリアドレスコンパレータ
92 冗長アドレス
94 不完全論理回路
96 MARアドレス
98 列選択ビット、列
100 行選択ビット
102 列
104 行
106 タイミング図
108 第1のメモリアクセス要求段階、アクセス段階
110 第2のメモリアクセス要求段階、アクセス段階
112 第3のメモリアクセス要求段階、アクセス段階
114 タイミングウィンドウ
114(0) 第1のタイミングウィンドウ
114(1) 第2のタイミングウィンドウ
114(2) 第3のタイミングウィンドウ
116 システム
118 CPU
120 プロセッサ
122 キャッシュメモリ
124 システムバス
126 メモリコントローラ
128 メモリシステム
130 入力デバイス
132 出力デバイス
134 ネットワークインターフェースデバイス
136 ディスプレイコントローラ
138 ネットワーク
140 メモリユニット
142 ディスプレイ
144 ビデオプロセッサ
Claims (24)
- 第1のデータアクセス経路内に設けられたメモリアクセス論理回路であって、
前記第1のデータアクセス経路内でデータアレイ内のデータエントリをアドレス指定するための入力としてメモリアクセス要求のデータエントリアドレスの少なくとも一部分を受け取り、
前記データエントリアドレスの前記少なくとも一部分に対応する前記データアレイ内の前記データエントリにアクセスする目的で前記データアレイにインデックスを付けるために、データエントリアドレスインデックスを備える前記第1のデータアクセス経路内の出力としてインデックスを生成する
ように構成されたメモリアクセス論理回路と、
前記第1のデータアクセス経路とは別個の第2のデータアクセス経路内に設けられた不完全データエントリコンパレータ回路であって、前記データアレイ内の前記データエントリにインデックスを付ける前に、
第2のコンパレータ入力における前記データアレイ内の少なくとも1つの不完全データエントリアドレスを表す不完全データエントリインデックスレジスタから入力として前記少なくとも1つの不完全データエントリアドレスを受け取り、
前記データエントリアドレスの前記少なくとも一部分を、前記受け取られた少なくとも1つの不完全データエントリアドレスと比較し、
前記データエントリアドレスの前記受け取られた少なくとも一部分が前記受け取られた少なくとも1つの不完全データエントリアドレスと一致する場合、前記データアレイ内の冗長データエントリに対して、リダイレクションデータエントリアドレスインデックスを備える前記第2のデータアクセス経路内の出力としてリダイレクションインデックスを生成する
ように構成された不完全データエントリコンパレータ回路と、
前記データエントリアドレスの前記受け取られた少なくとも一部分が前記少なくとも1つの受け取られた不完全データエントリアドレスと一致する場合、前記データアレイにインデックスを付けるために前記リダイレクションインデックスを選択するように構成されたデータエントリアドレスインデックスセレクタと
を備えるデータエントリリダイレクション回路と
を備えるメモリ。 - 前記データエントリアドレスインデックスセレクタは、前記データエントリアドレスの前記受け取られた少なくとも一部分が前記少なくとも1つの受け取られた不完全データエントリアドレスと一致しない場合、前記データアレイにインデックスを付けるために前記インデックスを選択するようにさらに構成される、請求項1に記載のメモリ。
- 前記不完全データエントリコンパレータ回路は、前記データエントリアドレスの前記受け取られた少なくとも一部分を前記受け取られた少なくとも1つの不完全データエントリアドレスと比較するための複数の比較段階を備える、請求項1に記載のメモリ。
- 前記受け取られた少なくとも1つの不完全データエントリアドレスは、前記データアレイ内の少なくとも1つの不完全な行または少なくとも1つの不完全な列を示すことができる、請求項1に記載のメモリ。
- 前記データエントリアドレスの前記少なくとも一部分は、前記データアレイ内のデータエントリの少なくとも1つの行またはデータエントリの少なくとも1つの列を表す、請求項1に記載のメモリ。
- 前記データエントリリダイレクション回路は、第1のコンパレータ入力における前記第2のデータアクセス経路内の前記データアレイ内の前記データエントリをアドレス指定するための入力として前記データエントリアドレスの前記少なくとも一部分を受け取るようにさらに構成される、請求項1に記載のメモリ。
- 前記データエントリリダイレクション回路は、第1のメモリアクセス要求のための前記データエントリアドレスの前記受け取られた少なくとも一部分が前記受け取られた少なくとも1つの不完全データエントリアドレスと一致する場合に前記データアレイ内の前記冗長データエントリに対して前記第2のデータアクセス経路内の前記出力として前記リダイレクションインデックスを生成しながら、前記第1のデータアクセス経路内の前記データアレイ内の第2のデータエントリをアドレス指定するための第2の入力として第2のメモリアクセス要求のためのデータエントリアドレスの少なくとも一部分を受け取るように構成される、請求項6に記載のメモリ。
- 前記データエントリリダイレクション回路は、前記第2のデータアクセス経路内の前記出力として第2のリダイレクションインデックスを生成するように構成され、前記データエントリアドレスインデックスセレクタは、前記データエントリアドレスの前記受け取られた少なくとも一部分が前記受け取られた少なくとも1つの不完全データエントリアドレスと一致する場合、前記データアレイにインデックスを付けるために前記リダイレクションインデックスを選択するように構成される、請求項7に記載のメモリ。
- キャッシュメモリからなり、前記データアレイはSRAMデータアレイからなる、請求項1に記載のメモリ。
- 前記メモリアクセス論理回路は、前記データアレイアクセスの前に前記データアレイにインデックスを付けるためのタグアレイからなる、請求項9に記載のメモリ。
- 前記タグアレイは、前記第1のデータアクセス経路内の前記出力として前記インデックスを生成する、請求項10に記載のメモリ。
- 前記メモリアクセス論理回路および前記不完全データエントリコンパレータ回路は、第1のタイミングウィンドウ内で前記データアレイ内の前記データエントリにインデックスを付けるための前記入力として前記データエントリアドレスの前記少なくとも一部分を受け取るように構成される、請求項1に記載のメモリ。
- 前記不完全データエントリコンパレータ回路は、前記出力として前記メモリアクセス論理回路インデックス付けの前に第2のタイミングウィンドウ内で前記データエントリアドレスの前記受け取られた少なくとも一部分を前記受け取られた少なくとも1つの不完全データエントリアドレスと比較するように構成され、前記データエントリアドレスの前記少なくとも一部分における前記第1のデータアクセス経路内の前記データアレイ内の前記データエントリは、第3のタイミングウィンドウ内の前記データエントリアドレスの前記受け取られた少なくとも一部分を表す、請求項12に記載のメモリ。
- 集積回路に統合された、請求項1に記載のメモリ。
- セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー電話、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピューモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、携帯型音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、および携帯型デジタルビデオプレーヤからなる群から選択されるデバイスに統合される、請求項1に記載のメモリ。
- 第1のデータアクセス経路手段内に設けられたメモリアクセス論理回路手段であって、
前記第1のデータアクセス経路手段内でデータアレイ手段内のデータエントリ手段をアドレス指定するための入力としてメモリアクセス要求手段のデータエントリアドレス手段の少なくとも一部分を受け取り、
前記データエントリアドレス手段の前記少なくとも一部分に対応する前記データアレイ手段内の前記データエントリ手段にアクセスする目的で前記データアレイ手段にインデックスを付けるために、データエントリアドレスインデックス手段を備える前記第1のデータアクセス経路手段内の出力としてインデックス手段を生成する
ように構成されたメモリアクセス論理回路手段と、
前記第1のデータアクセス経路手段とは別個の第2のデータアクセス経路手段内に設けられた不完全データエントリコンパレータ回路手段であって、前記データアレイ手段内の前記データエントリ手段にインデックスを付ける前に、
第2のコンパレータ入力手段における前記データアレイ手段内の少なくとも1つの不完全データエントリアドレス手段を表す入力手段として、不完全データエントリインデックスレジスタ手段から、前記少なくとも1つの不完全データエントリアドレス手段を受け取り、
前記データエントリアドレス手段の前記少なくとも一部分を、前記受け取られた少なくとも1つの不完全データエントリアドレス手段と比較し、
前記データエントリアドレス手段の前記受け取られた少なくとも一部分が前記受け取られた少なくとも1つの不完全データエントリアドレス手段と一致する場合、前記データアレイ手段内の冗長データエントリ手段に対して、リダイレクションデータエントリアドレスインデックス手段を備える前記第2のデータアクセス経路手段内の出力としてリダイレクションインデックス手段を生成する
ように構成された不完全データエントリコンパレータ回路手段と、
前記データエントリアドレス手段の前記受け取られた少なくとも一部分が前記少なくとも1つの受け取られた不完全データエントリアドレス手段と一致する場合、前記データアレイ手段にインデックスを付けるために前記リダイレクションインデックス手段を選択するように構成されたデータエントリアドレスインデックスセレクタ手段と
を備えるデータエントリリダイレクション回路手段と
を備えるメモリ。 - データアレイ内の冗長データエントリに不完全データエントリをリダイレクトする方法であって、
データアレイ内のデータエントリにインデックスを付けるために第1のデータアクセス経路および第2のデータアクセス経路内でメモリアクセス要求のデータエントリアドレスの少なくとも一部分を受け取るステップと、
前記データエントリアドレスの前記少なくとも一部分を表すデータエントリインデックスにおいて前記第1のデータアクセス経路内の前記データアレイ内の前記データエントリにインデックスを付けるステップと、
前記データエントリアドレスの前記少なくとも一部分における前記データエントリにインデックスを付ける前に、前記データエントリアドレスの前記少なくとも一部分を、前記第2のデータアクセス経路内の不完全データエントリアドレスコンパレータ回路内の前記データアレイ内の不完全データエントリを表す不完全データエントリアドレスと比較するステップと、
前記比較によって、前記データエントリアドレスの前記少なくとも一部分と前記不完全データエントリアドレスとの間の一致が生成される場合、前記データエントリインデックスとしてリダイレクションインデックスにおける前記データアレイ内の前記データエントリにインデックスを付けるステップと、
前記比較によって、前記データエントリアドレスの前記少なくとも一部分と前記不完全データエントリアドレスとの間に前記一致が生成される場合、前記データエントリインデックスとして前記リダイレクションインデックスにおける前記データアレイ内の前記データエントリにアクセスするステップと
を含む方法。 - 前記データエントリアドレスの前記少なくとも一部分が前記不完全データエントリアドレスに一致しない場合、前記データエントリインデックスとして前記データエントリインデックスにおける前記データアレイ内の前記データエントリにアクセスするステップをさらに含む、請求項17に記載の方法。
- 前記データアレイ内の前記データエントリにインデックスを付けるために前記第1のデータアクセス経路および前記第2のデータアクセス経路内で前記データエントリアドレスの前記少なくとも一部分を受け取るステップをさらに含み、前記データエントリアドレスの前記少なくとも一部分は、前記データアレイ内のデータエントリの少なくとも1つの行またはデータエントリの少なくとも1つの列を表す、請求項17に記載の方法。
- 前記データエントリアドレスの前記少なくとも一部分を、前記不完全データエントリアドレスコンパレータ回路内の前記データアレイ内の前記不完全データエントリを表す前記不完全データエントリアドレスと比較するステップをさらに含み、前記不完全データエントリアドレスコンパレータ回路は、前記データエントリアドレスの前記受け取られた少なくとも一部分を、複数の比較段階内の前記不完全データエントリを表す前記不完全データエントリと比較するように構成される、請求項18に記載の方法。
- 第2のメモリアクセス要求のためのデータエントリアドレスの少なくとも一部分における前記データエントリにインデックスを付ける前に、前記データエントリアドレスの前記少なくとも一部分を、第2のデータアクセス経路内の前記不完全データエントリアドレスコンパレータ回路内の前記データアレイ内の前記不完全データエントリを表す前記不完全データエントリアドレスと比較している間、前記データアレイ内の第2のデータエントリにインデックスを付けるために前記第1のデータアクセス経路および前記第2のデータアクセス経路内で前記データアレイ内の第2のデータエントリをアドレス指定するための第2の入力として、前記データエントリアドレスの前記少なくとも一部分を受け取るステップをさらに含む、請求項17に記載の方法。
- 前記比較によって、前記データエントリアドレスの前記少なくとも一部分と前記不完全データエントリアドレスとの間に前記一致が生成される場合、前記データエントリインデックスとして前記リダイレクションインデックスにおける前記データアレイ内の前記データエントリにアクセスしながら、前記第2のメモリアクセス要求のための前記データエントリアドレスの前記少なくとも一部分を、前記第2のデータアクセス経路内の前記不完全データエントリアドレスコンパレータ回路内の前記データアレイ内の第2の不完全データエントリを表す第2の不完全データエントリアドレスと比較するステップをさらに含む、請求項21に記載の方法。
- 前記データアレイ内の前記データエントリにインデックスを付けるために前記第1のデータアクセス経路内で前記データエントリアドレスの前記少なくとも一部分を受け取るステップをさらに含み、前記データアレイはキャッシュメモリである、請求項17に記載の方法。
- 前記データアレイ内の前記データエントリにインデックスを付けるために前記第1のデータアクセス経路内で前記データエントリアドレスの前記少なくとも一部分を受け取るステップをさらに含み、タグアレイは、前記データエントリアドレスの前記少なくとも一部分を受け取る、請求項21に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361820945P | 2013-05-08 | 2013-05-08 | |
US61/820,945 | 2013-05-08 | ||
US14/017,760 US9442675B2 (en) | 2013-05-08 | 2013-09-04 | Redirecting data from a defective data entry in memory to a redundant data entry prior to data access, and related systems and methods |
US14/017,760 | 2013-09-04 | ||
PCT/US2014/036936 WO2014182678A1 (en) | 2013-05-08 | 2014-05-06 | Redirecting data from a defective data entry in memory to a redundant data entry prior to data access, and related systems and methods |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016522936A true JP2016522936A (ja) | 2016-08-04 |
JP2016522936A5 JP2016522936A5 (ja) | 2017-01-05 |
JP6138352B2 JP6138352B2 (ja) | 2017-05-31 |
Family
ID=51865701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016513011A Expired - Fee Related JP6138352B2 (ja) | 2013-05-08 | 2014-05-06 | データアクセスの前のメモリ内の不完全データエントリから冗長データエントリへのデータのリダイレクトならびに関連するシステムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9442675B2 (ja) |
EP (1) | EP2994914B1 (ja) |
JP (1) | JP6138352B2 (ja) |
CN (1) | CN105229746B (ja) |
WO (1) | WO2014182678A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10395748B2 (en) | 2016-06-15 | 2019-08-27 | Micron Technology, Inc. | Shared error detection and correction memory |
KR102468864B1 (ko) * | 2016-07-05 | 2022-11-18 | 에스케이하이닉스 주식회사 | 반도체 장치, 메모리 시스템 및 그 리페어 방법 |
US10713136B2 (en) * | 2017-09-22 | 2020-07-14 | Qualcomm Incorporated | Memory repair enablement |
US11237970B2 (en) * | 2018-11-07 | 2022-02-01 | Micron Technology, Inc. | Reduce data traffic between cache and memory via data access of variable sizes |
IT202000016441A1 (it) * | 2020-07-07 | 2022-01-07 | Sk Hynix Inc | Comparatore di risorse di ridondanza per una architettura di bus, architettura di bus per un dispositivo di memoria che implementa un metodo migliorato di confronto e corrispondente metodo di confronto |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6177946A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体記憶装置 |
JPH10333982A (ja) * | 1997-04-29 | 1998-12-18 | Texas Instr Inc <Ti> | 2サイクルのキャッシュ・アクセスの間にメモリの行の冗長性を再マッピングするための回路、システム、および方法 |
US6192486B1 (en) * | 1998-08-13 | 2001-02-20 | International Business Machines Corporation | Memory defect steering circuit |
JP2009163854A (ja) * | 2007-12-28 | 2009-07-23 | Elpida Memory Inc | 半導体記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR880008330A (ko) | 1986-12-30 | 1988-08-30 | 강진구 | 스테이틱 램의 프리차아지 시스템 |
JPH02244479A (ja) | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 半導体メモリ装置 |
US5841712A (en) | 1996-09-30 | 1998-11-24 | Advanced Micro Devices, Inc. | Dual comparator circuit and method for selecting between normal and redundant decode logic in a semiconductor memory device |
US6324103B2 (en) | 1998-11-11 | 2001-11-27 | Hitachi, Ltd. | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
JP2001076489A (ja) | 1999-09-07 | 2001-03-23 | Toshiba Microelectronics Corp | メモリ回路 |
JP2001319479A (ja) | 2000-05-12 | 2001-11-16 | Nec Corp | メモリ装置 |
DE60230592D1 (de) | 2002-05-21 | 2009-02-12 | St Microelectronics Srl | Selbstreparaturverfahren für nichtflüchtige Speicheranordnung mit Lösch-/Programmierfehlerdetektion, und nichtflüchtige Speicheranordnung dafür |
EP1624463A1 (en) | 2004-07-14 | 2006-02-08 | STMicroelectronics S.r.l. | A Programmable memory device with an improved redundancy structure |
JP2007265589A (ja) | 2006-03-30 | 2007-10-11 | Fujitsu Ltd | 不揮発性半導体メモリ |
JP5101222B2 (ja) | 2007-09-10 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7995409B2 (en) | 2007-10-16 | 2011-08-09 | S. Aqua Semiconductor, Llc | Memory with independent access and precharge |
US7788550B2 (en) * | 2007-12-17 | 2010-08-31 | Atmel Rousset S.A.S. | Redundant bit patterns for column defects coding |
US8977820B2 (en) | 2007-12-21 | 2015-03-10 | Arm Limited | Handling of hard errors in a cache of a data processing apparatus |
US7940599B2 (en) | 2009-03-16 | 2011-05-10 | Freescale Semiconductor, Inc. | Dual port memory device |
JP2011123970A (ja) | 2009-12-14 | 2011-06-23 | Renesas Electronics Corp | 半導体記憶装置 |
US8279687B2 (en) | 2010-05-13 | 2012-10-02 | International Business Machines Corporation | Single supply sub VDD bit-line precharge SRAM and method for level shifting |
US8228749B2 (en) | 2010-06-04 | 2012-07-24 | Texas Instruments Incorporated | Margin testing of static random access memory cells |
US8351287B1 (en) | 2010-12-22 | 2013-01-08 | Lattice Semiconductor Corporation | Bitline floating circuit for memory power reduction |
US8472271B2 (en) | 2011-02-18 | 2013-06-25 | International Business Machines Corporation | Systems and methods for memory device precharging |
US9455021B2 (en) | 2011-07-22 | 2016-09-27 | Texas Instruments Incorporated | Array power supply-based screening of static random access memory cells for bias temperature instability |
US8824230B2 (en) | 2011-09-30 | 2014-09-02 | Qualcomm Incorporated | Method and apparatus of reducing leakage power in multiple port SRAM memory cell |
-
2013
- 2013-09-04 US US14/017,760 patent/US9442675B2/en active Active
-
2014
- 2014-05-06 JP JP2016513011A patent/JP6138352B2/ja not_active Expired - Fee Related
- 2014-05-06 CN CN201480029174.9A patent/CN105229746B/zh not_active Expired - Fee Related
- 2014-05-06 WO PCT/US2014/036936 patent/WO2014182678A1/en active Application Filing
- 2014-05-06 EP EP14730305.1A patent/EP2994914B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6177946A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体記憶装置 |
JPH10333982A (ja) * | 1997-04-29 | 1998-12-18 | Texas Instr Inc <Ti> | 2サイクルのキャッシュ・アクセスの間にメモリの行の冗長性を再マッピングするための回路、システム、および方法 |
US6192486B1 (en) * | 1998-08-13 | 2001-02-20 | International Business Machines Corporation | Memory defect steering circuit |
JP2009163854A (ja) * | 2007-12-28 | 2009-07-23 | Elpida Memory Inc | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2014182678A1 (en) | 2014-11-13 |
EP2994914A1 (en) | 2016-03-16 |
JP6138352B2 (ja) | 2017-05-31 |
CN105229746A (zh) | 2016-01-06 |
US9442675B2 (en) | 2016-09-13 |
CN105229746B (zh) | 2018-02-06 |
EP2994914B1 (en) | 2019-10-16 |
US20140337573A1 (en) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102520152B1 (ko) | 프로세서-기반 시스템들에서의 확장 dram(dynamic random access memory) 버스트 길이들의 제공 | |
JP6138352B2 (ja) | データアクセスの前のメモリ内の不完全データエントリから冗長データエントリへのデータのリダイレクトならびに関連するシステムおよび方法 | |
JP5893632B2 (ja) | ストリームトランザクション情報に基づいてページ管理ポリシーを適用するためのメモリコントローラ、システム、および方法 | |
US6775759B2 (en) | Sequential nibble burst ordering for data | |
US10592367B2 (en) | Redundancy implementation using bytewise shifting | |
US10541044B2 (en) | Providing efficient handling of memory array failures in processor-based systems | |
JP6005894B2 (ja) | 漏れ電力を低減させるためのデータアクセスの前のスタティックランダムアクセスメモリ(sram)内のビット線のプリチャージならびに関連するシステムおよび方法 | |
JP2016522936A5 (ja) | ||
US8976618B1 (en) | Decoded 2N-bit bitcells in memory for storing decoded bits, and related systems and methods | |
JP6377084B2 (ja) | キャッシュメモリアクセスを高速化するためのキャッシュメモリフィルの重要ワード優先順序付け、ならびに関連するプロセッサベースのシステムおよび方法 | |
US9653183B1 (en) | Shared built-in self-analysis of memory systems employing a memory array tile architecture | |
US11194744B2 (en) | In-line memory module (IMM) computing node with an embedded processor(s) to support local processing of memory-based operations for lower latency and reduced power consumption | |
US9830965B2 (en) | Multiple-hot (multi-hot) bit decoding in a memory system for activating multiple memory locations in a memory for a memory access operation | |
US10156887B2 (en) | Cache memory clock generation circuits for reducing power consumption and read errors in cache memory | |
US20230420017A1 (en) | Computer memory arrays employing memory banks and integrated serializer/de-serializer circuits for supporting serialization/de-serialization of read/write data in burst read/write modes, and related methods | |
US9852080B2 (en) | Efficiently generating selection masks for row selections within indexed address spaces | |
JP2010102764A (ja) | メモリモジュール、該メモリモジュールに用いられる制御方法、及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161114 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6138352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |