JP2016512933A - ドハーティ電力増幅回路及び電力増幅器 - Google Patents

ドハーティ電力増幅回路及び電力増幅器 Download PDF

Info

Publication number
JP2016512933A
JP2016512933A JP2016503530A JP2016503530A JP2016512933A JP 2016512933 A JP2016512933 A JP 2016512933A JP 2016503530 A JP2016503530 A JP 2016503530A JP 2016503530 A JP2016503530 A JP 2016503530A JP 2016512933 A JP2016512933 A JP 2016512933A
Authority
JP
Japan
Prior art keywords
power
power amplifier
circuit
branch
doherty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503530A
Other languages
English (en)
Other versions
JP6516227B2 (ja
Inventor
捷 ▲孫▼
捷 ▲孫▼
志雄 ▲曽▼
志雄 ▲曽▼
学坤 李
学坤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2016512933A publication Critical patent/JP2016512933A/ja
Application granted granted Critical
Publication of JP6516227B2 publication Critical patent/JP6516227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106An input signal being distributed in parallel over the inputs of a plurality of power amplifiers

Abstract

本発明の実施形態は、ドハーティ電力増幅回路を開示する。ドハーティ電力増幅回路は、少なくとも2つの2分岐電力デバイスを含み、前記少なくとも2つの2分岐電力デバイスのそれぞれは、2つの電力増幅器を含み、前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれている1つの電力増幅器は、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成し、すべての前記非対称2分岐電力デバイスに含まれている他の電力増幅器は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成する。本発明は、同様に、電力増幅器をさらに開示する。本発明においてドハーティ電力増幅回路と電力増幅器の使用は、主電力増幅器の放熱を改善でき、回路のデバイスの数、回路の領域、費用を削減することができる。

Description

本発明は、電力増幅器に関し、具体的には、ドハーティ電力増幅回路及び電力増幅器に関する。
電力増幅器は、無線基地局の不可欠な部分であり、電力増幅器の効率が、基地局の消費電力、サイズ、熱設計などを決定する。現在、周波数スペクトルの利用効率を向上させるために、直交周波数多重方式(Orthogonal Frequency Division Multiplexing, OFDM)、符号分割多元接続(Code Division Multiple Access, CDMA)、及び時分割多元接続(Time division multiple access, TDMA)信号などの異なる規格の変調信号が、無線通信において使用されている。関連するプロトコルにおける仕様によると、これらの規格の信号は、異なるピーク対平均電力比(Peak-to-Average Power Ratio)を有しており、例えば、OFDMのピーク対平均電力比は、10dBから12dBである。高いピーク対平均比を有する信号は、基地局の電力増幅器に対し、より高い要求を有する。基地局の電力増幅器が歪みなくこれらの高いピーク対平均比を有する信号を増幅できるようにするために、一つの方法は、電力バックオフ法であり、すなわち、電力増幅器は、クラスA又はクラスAB状態で動作する。しかし、そのような電力増幅器の特徴によると、前記方法では、電力増幅器の効率の急激な低下をもたらし、同じ出力電力の場合においては、基地局のエネルギー消費が大幅に増加することになる。他の方法は、デジタル歪み(Digital Predistortion, DPD)などの、高効率非線形電力増幅器を線形デジタル技術と組み合わせたものである。この方法において、電力増幅器のよりよい効率性が達成し得、電力増幅器の線形性も、関連するプロトコルにおける要求に合致し得る。現在ドハーティ(Doherty)技術は、簡単な実現方法であり低コストのため、高効率の主流の電力増幅器技術である。
従来の対称ドハーティ電力増幅回路は、6dBバックオフで最適な効率を達成する。実際には、傾向として、高いピーク対平均電力比は、現在及び将来の通信システムにおいて、ますます明らかになっており、高いピーク対平均電力比を有する信号の場合に、より高い効率性を達成するために、非対称及び複数路ドハーティ技術がより広く適用されている。例えば、従来技術における典型的な3分岐(3-branch)ドハーティ電力増幅回路は、一般に3つの電力デバイスを有している:それぞれが個別のカプセル化デバイスである、1つの主電力増幅器と、2つのピーク電力増幅器。しかし、この電力増幅回路において、以下の主たる問題が存在する。
1.主電力増幅器が、電力増幅回路全体の電力消費の大部分を占めており、熱消費の大部分は、1つの電力デバイス上、すなわち主電力増幅器に集中している。これはいくつかの問題をもたらす。第1に、熱集中は、システムの放熱に対し不利である。第2に、主電力増幅器の大量な熱消費は、高温度での主電力増幅器のパフォーマンス低下を導き、チップのダイ(Die)の過度に高い接合温度は、主電力増幅器の信頼性を低下させる。
2.従来の3分岐ドハーティ電力増幅回路は、3つのデバイスを使用し、より多い数のデバイス、及びより広いモジュールの領域は、モジュール全体の費用増加を導く。
本発明の実施形態は、主電力増幅器の放熱を改善し、回路のデバイスの数を減らし、回路の領域を減らし、費用を削減可能なドハーティ電力増幅回路及び電力増幅器を提供する。
第1の態様によると、本発明は、ドハーティ電力増幅回路を提供し、前記ドハーティ電力増幅回路は、少なくとも2つの2分岐電力デバイスを具備し、前記少なくとも2つの2分岐電力デバイスのそれぞれは、2つの電力増幅器を具備し、
前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれる1つの電力増幅器は、個々に前記ドハーティ電力増幅回路のピーク電力増幅器を形成し、すべての前記非対称2分岐電力デバイスに含まれる他の電力増幅器は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成する
第1の可能な実施方法において、前記ドハーティ電力増幅回路は、N−1の非対称2分岐電力デバイスを具備し、Nは、2以上の整数であり、
前記N−1の非対称2分岐電力デバイスは、N路ドハーティ電力増幅回路を形成する。
第1の態様の第1の可能な実施方法に関連し、第2の可能な実施方法において、前記N−1の非対称2分岐電力デバイスにおいて、すべての前記非対称2分岐電力デバイスに含まれるとともに、前記N路ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている電力増幅器は、同じ第1最大出力電力を有しており、
前記N−1の非対称2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれるとともに、N路ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている電力増幅器は、同じ第2最大出力電力を有しており、
ここで、
第2最大出力電力 = (N−1) × M × 第1最大出力電力
であり、Mは正の数である。
第1の態様の第2の可能な実施方法に関連し、第3の可能な実施方法において、Mの値は、通信システム信号のピーク対平均電力比とともに増加する。
第1の態様、第1の態様の第1の可能な実施方法、第1の態様の第2の可能な実施方法、又は第1の態様の第3の可能な実施方法に関連し、第4の可能な実施方法において、前記少なくとも2つの2分岐電力デバイスのそれぞれは、非対称2分岐電力デバイスのそれぞれに含まれる2つの電力増幅器を統合することにより形成される。
第1の態様、第1の態様の第1の可能な実施方法、第1の態様の第2の可能な実施方法、第1の態様の第3の可能な実施方法、又は、第1の態様の第4の可能な実施方法に関連し、第5の可能な実施方法において、前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれている2つの電力増幅器のそれぞれは、対応するインピーダンス整合回路を有し、前記インピーダンス整合回路は、入力整合回路と、出力整合回路と、を具備する。
第1の態様の第5の可能な実施方法に関連し、第6の可能な実施方法において、前記少なくとも2つの2分岐電力デバイスのそれぞれに含まれている2つの電力増幅器のそれぞれは、それぞれの出力整合回路を使用することによりコンバイナと結合されている。
第1の態様、第1の態様の第1の可能な実施方法、第1の態様の第2の可能な実施方法、第1の態様の第3の可能な実施方法、第1の態様の第4の可能な実施方法、第1の態様の第5の可能な実施方法、又は第1の態様の第6の可能な実施方法に関連し、第7の可能な実施方法において、前記少なくとも2つの2分岐電力デバイスにおいて、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている任意の電力増幅器のゲートバイアス電圧は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている任意の電力増幅器のゲートバイアス電圧よりも低い。
第1の態様の第7の可能な実施方法に関連し、第8の可能な実施方法において、前記ドハーティ電力増幅回路のピーク電力増幅器は、ゲートバイアス電圧の降順で順次オンされる。
第2の態様によると、本発明は、第1の態様、第1の態様の第1の可能な実施方法、第1の態様の第2の可能な実施方法、第1の態様の第3の可能な実施方法、第1の態様の第4の可能な実施方法、第1の態様の第5の可能な実施方法、第1の態様の第6の可能な実施方法、第1の態様の第7の可能な実施方法、第1の態様の第8の可能な実施方法に従うドハーティ電力増幅回路を含んでいる電力増幅器を提供する。
以上から分かるように、本発明のいくつかの実行可能な実施方法において、非対称2分岐電力デバイスへの電力増幅器の統合は、回路のデバイスの数、回路の領域、費用を削減し、主電力増幅器の熱消費は、非対称2分岐電力デバイスのそれぞれに分散され、主電力増幅器の放熱を改善できる。
本発明の実施形態における、または従来技術における技術的ソリューションをより明瞭に説明するのに、以下に、それらの実施形態を説明するのに必要な添付の図面を簡単に概説する。以下の説明における添付の図面は、本発明のいくつかの実施形態を示すに過ぎず、当業者は、創造的な取り組みなしに、添付の図面に従って他の図面をさらに得ることができる。
図1は、3分岐ドハーティ電力増幅回路の回路構成の概略図である。 図2は、3分岐ドハーティ電力増幅回路の他の回路構成の概略図である。
本発明の実施形態における添付の図面を参照しながら、本発明の実施形態における技術的解決策について以下で明確かつ完全に説明する。説明する実施形態は、本発明の実施形態のすべてではなく、一部にすぎないことは明らかである。創造的な努力なしに本発明の実施形態に基づいて当業者によって得られるすべての他の実施形態は、本発明の保護範囲内に入るものである。
従来技術におけるドハーティ電力増幅回路において存在する、熱消費の集中、多くのデバイス、高コストなどの問題を解決するために、本発明の実施形態は、ドハーティ電力増幅回路を提供し、前記ドハーティ電力増幅回路は、少なくとも2つの2分岐電力デバイスを含み、前記少なくとも2つの2分岐電力デバイスのそれぞれは、2つの電力増幅器を含む。少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれる1つの電力増幅器は、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成し、すべての非対称2分岐電力デバイスに含まれる他の電力増幅器は、ドハーティ電力増幅回路の主電力増幅器を共同して形成する(jointly form)。
実施態様として、ドハーティ電力増幅回路は、N−1の非対称2分岐電力デバイスを含み、Nは、2以上の整数である。前記N−1の非対称2分岐電力デバイスは、N路ドハーティ電力増幅回路を形成する。
前記N−1の非対称2分岐電力デバイスにおいて、すべての非対称2分岐電力デバイスに含まれるとともにN路ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている電力増幅器は、同じ第1最大出力電力を有する。非対称2分岐電力デバイスのそれぞれに含まれるとともにN路ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている電力増幅器は、同じ電力増幅回路を有する。第2最大出力電力 = (N−1) × M × 第1最大出力電力であり、Mは正の数である。Mの値は、通信システム信号のピーク対平均電力比とともに増加する。
少なくとも2つの2分岐電力デバイスのそれぞれは、非対称2分岐電力デバイスのそれぞれに含まれる前記2つの電力増幅器を統合することにより形成される。
少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれる前記2つの電力増幅器は、対応するインピーダンス整合回路を個々に有し、前記インピーダンス整合回路は、入力整合回路と、出力整合回路とを含む。少なくとも2つの2分岐電力デバイスのそれぞれに含まれる前記2つの電力増幅器は、それぞれの出力整合回路を使用することにより、コンバイナと個々に接続されている。
少なくとも2つの2分岐電力デバイスにおいて、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている任意の電力増幅器のゲートバイアス電圧は、ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている任意の電力増幅器のゲートバイアス電圧よりも低い。前記ドハーティ電力増幅回路のピーク電力増幅器は、ゲートバイアス電圧の降順に従って順次オンされる。本発明の実施形態により提供されるドハーティ電力増幅回路によれば、非対称2分岐電力デバイスへの電力増幅器の統合が、回路のデバイスの数、回路の領域、及び費用を削減する。また、主電力増幅器の熱消費が、非対称2分岐電力デバイスのそれぞれに分散され、主電力増幅器の放熱を改善することができる。
説明のための例として、以下では、3分岐ドハーティ電力増幅回路を使用する。
図1は、3分岐ドハーティ電力増幅回路の回路構成の概略図である。図1は、電力分散比が1:1:1である3分岐ドハーティ電力増幅回路を示している。T1及びT2は、2つの非対称2分岐電力デバイスであり、非対称2分岐電力デバイスのそれぞれは、電力増幅器の2分岐を内部的に含んでいる。T1デバイス内の電力増幅器の2分岐は、C1とP1であり、T2デバイスの電力増幅器の2分岐は、C2とP2であり、ここで、T1とT2をそれぞれ形成できるように、C1は、P1と統合され、C2は、P2と統合される。
C1とP1の最大出力電力は異なっており、C2とP2のそれも異なっている。C1、P1、C2、P2の最大出力電力は、3分岐ドハーティ電力増幅回路の設計に従って選択され、C1、P1、C2、P2の最大出力電力間の関係は以下のとおりである:
C1の最大出力電力 = C2の最大出力電力
P1の最大出力電力 = P2の最大出力電力 = 2 × C1の最大出力電力
P1のゲートバイアス電圧は、C1及びC2のゲートバイアス電圧より低く、P2のゲートバイアス電圧は、P1のゲートバイアス電圧より低く設定される。
無線周波数電力増幅器のための回路設計において、電力増幅器の入力及び出力は、電力増幅器の電力、効率、ゲインなどが正確となるように、適切なインピーダンスポイントを整合させる整合回路を必要とする。C1、P1、C2、及びP2の入力端と出力端は個々に入力整合回路、及び出力整合回路に接続されている。C1は、入力整合回路A1と、出力整合回路B1に個々に接続されており、P1は、入力整合回路A2と、出力整合回路B2に個々に接続されており、C2は、入力整合回路A3と、出力整合回路B3に個々に接続されており、P2は、入力整合回路A4と、出力整合回路B4に個々に接続されている。
C1、P1、C2、及びP2の出力整合回路は、コンバイナ1に接続されており、前記コンバイナ1は、C1、P1、C2、及びP2の出力電力を一緒に結合する。コンバイナ1は、3分岐ドハーティ電力増幅回路のインピーダンス変換部をさらに含み、適切なインピーダンス変換関係が、C1、P1、C2、及びP2の最大出力電力間の関係に従って選択され、ここでインピーダンス変換関係の選択は、ドハーティ設計の能力に合致するC1、P1、C2、及びP2間のインピーダンス牽引(impedance traction)を作るためである。
図1に示されている3分岐ドハーティ電力増幅回路の動作原理は以下の通りである。
実際の動作では、C1とC2は、主電力増幅器として働くように結合され、P1とP2は、それぞれ第1ピーク電力増幅器と、第2ピーク電力増幅器として働く。
出力電力バックオフが12dBより少なければ、C1とC2を含んでいる主電力増幅器が主に動作し、P1とP2は、Cクラスにおいて動作し、オンされない。
出力電力バックオフが12dBより少なく、6dBより大きければ、P1がオンされ、C1とC2を含んでいる主電力増幅器及びP1が動作し、P2はオンされない。
出力電力バックオフが6dBより小さければ、P2もオンされ、C1、C2、P1、及びP2の全てが動作する。
コンバイナ1は、C1、P1、C2、及びP2の出力電力を一緒に結合し、負荷に、前記結合された出力電力を出力する。
P1のゲートバイアス電圧がC1及びC2のゲートバイアス電圧より低く、P2のゲートバイアス電圧がP1のゲートバイアス電圧より低いため、主電力増幅器とピーク電力増幅器が順次オンされる。具体的には、より高いゲートバイアス電圧は、より高いゲインを示し、ピーク電力増幅器のゲインは、入力電力とともに増加する。したがって、入力電力が非常に小さい場合には、同じ入力電力に対し、主電力増幅器の出力電力は、P1の出力電力よりもはるかに大きく、P1の出力電力がP2の出力電力より大きい。この時、主電力増幅器が主に動作し、すなわち、出力電力は主に主電力増幅器により出力される。入力電力が、出力電力が12dBバックオフされた全電力と等しくなるまで増加を続ける場合には、P1のゲインはより大きくなり、P1の出力電力は、増加を開始する。しかし、この時、P2のゲインは依然として低く、P2の出力電力は、除外できる。入力電力が、出力電力が6dBバックオフされた全電力と等しくなるまで増加を続ける場合には、P2のゲインはより大きくなり、P2の出力電力は、増加する。最後に、主電力増幅器とピーク電力増幅器の出力電力は、主電力増幅器とピーク電力増幅器の最大出力電力に達する。
先述した実施形態により提供される3分岐ドハーティ電力増幅回路によると、C1とC2は結合され、主電力増幅器として働く。この方法において、主電力増幅器の熱消費は、2つの非対称2分岐電力デバイスT1及びT2に分散される。これにより、モジュールの放熱及びデバイスのパフォーマンスが改善される。C1、C2、P1、及びP2は、2つの非対称2分岐電力デバイスT1及びT2に統合され、これにより、デバイスの数、回路の領域、費用を削減する。
図2は、3分岐ドハーティ電力増幅回路の他の回路構成の概略図である。図2は、電力分散比1:2:2の3分岐ドハーティ電力増幅回路を示している。電力分散比1:2:2の3分岐ドハーティ電力増幅回路の最大出力電力関連は以下の通りである:
C1の最大出力電力 = C2の最大出力電力
P1の最大出力電力 = P2の最大出力電力 = 4 × C1の最大出力電力
図2と図1間の差は、図1に示されている電力分散比1:1:1のドハーティ電力増幅回路は、12dBと6dBで別々にオンされるが、図2に示されている電力分散比1:2:2のドハーティ電力増幅回路は異なるポイントでオンされることにある。確かに、電力分散比1:2:2のドハーティ電力増幅回路のコンバイナ2におけるインピーダンス整合回路は、電力分散比1:1:1のドハーティ電力増幅回路とまた異なっている。適切なインピーダンス変換関係が、C3、C4、P3、及びP4の最大出力電力間の関係に従って選択される。
具体的な動作において、電力分散比1:1:1又は1:2:2は、実際の通信システム信号のピーク対平均電力比に従って選択される。
電力分散比1:M:Mの3分岐ドハーティ電力増幅回路に拡張する場合には、電力分散比1:M:Mの3分岐ドハーティ電力増幅回路の最大出力電力関係は、以下の通りである:
C1の最大出力電力 = C2の最大出力電力
P1の最大出力電力 = P2の最大出力電力 = 2 × M × C1の最大出力電力
であり、ここで、Mは正の数であり、例えば、M = 1.2、M = 1.5などが許容される。
電力分散比1:M:・・・:MのN路ドハーティ電力増幅回路に拡張する場合には、電力分散比1:M:・・・:MのN路ドハーティ電力増幅回路の最大出力電力関係は、以下のとおりである:
P1の最大出力電力 = P2の最大出力電力 = (PN−1)の最大出力電力 = (N−1) × M × C1の最大出力電力
C1の最大出力電力 = C2の最大出力電力 = ・・・ = (CN−1)の最大出力電力
P1から(PN−1)のゲートバイアス電圧は、順次減少するように設定され、したがって、P1から(PN−1)は、順次オンされる。
上記の説明は本発明の単なる例示的な実施形態にすぎない。しかし、本発明の保護範囲はそれらに限定されるものではない。したがって、本発明の特許請求の範囲に従う等価な変更も、本発明の保護範囲内に入る。
T1、T2 非対称2分岐電力デバイス
C1、P1 T1デバイスの電力増幅器
C2、P2 T2デバイスの電力増幅器
C1,C2 共同して主電力増幅器として動作
P1 第1ピーク電力増幅器として動作
P2 第2ピーク電力増幅器として動作
A1,A2,A3,A4 入力整合回路
B1,B2,B3,B4 出力整合回路

Claims (10)

  1. ドハーティ電力増幅回路であって、前記ドハーティ電力増幅回路は、少なくとも2つの2分岐電力デバイスを具備し、前記少なくとも2つの2分岐電力デバイスのそれぞれは、2つの電力増幅器を具備し、
    前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれる1つの電力増幅器は、個々に前記ドハーティ電力増幅回路のピーク電力増幅器を形成し、すべての前記非対称2分岐電力デバイスに含まれる他の電力増幅器は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成することを特徴とするドハーティ電力増幅回路。
  2. 前記ドハーティ電力増幅回路は、N−1の非対称2分岐電力デバイスを具備し、
    Nは、2以上の整数であり、
    前記N−1の非対称2分岐電力デバイスは、N路ドハーティ電力増幅回路を形成することを特徴とする請求項1に記載の回路。
  3. 前記N−1の非対称2分岐電力デバイスにおいて、すべての前記非対称2分岐電力デバイスに含まれるとともに、前記N路ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている電力増幅器は、同じ第1最大出力電力を有しており、
    前記N−1の非対称2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれるとともに、N路ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている電力増幅器は、同じ第2最大出力電力を有しており、
    ここで、
    第2最大出力電力 = (N−1) × M × 第1最大出力電力
    であり、Mは正の数であることを特徴とする請求項2に記載の回路。
  4. Mの値は、通信システム信号のピーク対平均電力比とともに増加することを特徴とする請求項3に記載の回路。
  5. 前記少なくとも2つの2分岐電力デバイスのそれぞれは、非対称2分岐電力デバイスのそれぞれに含まれる2つの電力増幅器を統合することにより形成されることを特徴とする請求項1から4のいずれか一項に記載の回路。
  6. 前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれている2つの電力増幅器のそれぞれは、対応するインピーダンス整合回路を有し、
    前記インピーダンス整合回路は、入力整合回路 ((A1, A2, A3, A4); (A5, A6, A7, A8))と、出力整合回路と、
    を具備することを特徴とする請求項1から5のいずれか一項に記載の回路。
  7. 前記少なくとも2つの2分岐電力デバイスのそれぞれに含まれている2つの電力増幅器のそれぞれは、それぞれの出力整合回路を使用することによりコンバイナと結合されていることを特徴とする請求項6に記載の回路。
  8. 前記少なくとも2つの2分岐電力デバイスにおいて、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成するように構成されている任意の電力増幅器のゲートバイアス電圧は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成するように構成されている任意の電力増幅器のゲートバイアス電圧よりも低いことを特徴とする請求項1から7のいずれか一項に記載の回路。
  9. 前記ドハーティ電力増幅回路のピーク電力増幅器は、ゲートバイアス電圧の降順で順次オンされることを特徴とする請求項9に記載の回路。
  10. 請求項1から9のいずれか一項に従うドハーティ電力増幅回路を具備する電力増幅器。
JP2016503530A 2013-03-20 2014-03-20 ドハーティ電力増幅回路及び電力増幅器 Active JP6516227B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310089529.0 2013-03-20
CN201310089529.0A CN103199798B (zh) 2013-03-20 2013-03-20 一种多赫蒂功率放大电路及功率放大器
PCT/CN2014/073743 WO2014146585A1 (zh) 2013-03-20 2014-03-20 一种多赫蒂功率放大电路及功率放大器

Publications (2)

Publication Number Publication Date
JP2016512933A true JP2016512933A (ja) 2016-05-09
JP6516227B2 JP6516227B2 (ja) 2019-05-22

Family

ID=48722188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503530A Active JP6516227B2 (ja) 2013-03-20 2014-03-20 ドハーティ電力増幅回路及び電力増幅器

Country Status (6)

Country Link
US (1) US9484866B2 (ja)
EP (1) EP2963810B1 (ja)
JP (1) JP6516227B2 (ja)
CN (1) CN103199798B (ja)
ES (1) ES2773491T3 (ja)
WO (1) WO2014146585A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103580612A (zh) * 2012-08-10 2014-02-12 中兴通讯股份有限公司 功率放大管装置、多路射频功率放大电路及其实现方法
CN103199798B (zh) * 2013-03-20 2015-12-02 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器
EP3095190B1 (en) 2014-01-16 2019-07-24 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for adjusting peak power capability
JP6332565B2 (ja) 2015-09-01 2018-05-30 日本電気株式会社 電力増幅装置およびテレビジョン信号送信システム
DE112018006918T5 (de) * 2018-01-22 2020-10-01 Mitsubishi Electric Corporation Verstärker
US11159187B2 (en) * 2018-02-26 2021-10-26 Parallel Wireless, Inc. Microcomponent massive MIMO arrays
CN113169767A (zh) 2018-07-30 2021-07-23 盈诺飞公司 大规模mimo通信系统和方法
WO2020093005A1 (en) 2018-11-01 2020-05-07 Innophase, Inc. Reconfigurable phase array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006067176A (ja) * 2004-08-26 2006-03-09 Nec Corp ドハティ増幅器並列運転回路
JP2006197556A (ja) * 2004-12-15 2006-07-27 Hitachi Kokusai Electric Inc 増幅器
JP2007081800A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ドハティ増幅器
JP2011507445A (ja) * 2007-12-21 2011-03-03 エヌエックスピー ビー ヴィ 出力回路網を最小にした3ウェイドハティ増幅器
JP2012028880A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器および半導体装置
JP2012075193A (ja) * 2003-05-05 2012-04-12 Cree Inc 不均等入力電力分割を用いた増加されたバックオフ能力および電力付加効率を持つnウェイrf電力増幅器回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786727A (en) * 1996-10-15 1998-07-28 Motorola, Inc. Multi-stage high efficiency linear power amplifier and method therefor
KR101083920B1 (ko) * 2006-08-11 2011-11-15 엘지에릭슨 주식회사 다중 입출력 경로 도허티 증폭기
WO2008053534A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Doherty amplifier
CN101534093B (zh) * 2009-04-14 2011-08-10 武汉正维电子技术有限公司 用于移动通信基站系统功率放大器的末级三路功率合成放大电路
US8736364B2 (en) * 2009-10-13 2014-05-27 Nec Corporation Power amplifier and method of operation thereof
KR101682424B1 (ko) * 2010-04-06 2016-12-06 삼성전자주식회사 결합형 도허티 전력 증폭 장치
JP2012029239A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器
EP2521257B1 (en) * 2011-05-06 2014-11-12 Nxp B.V. Doherty amplifier circuit
CN102355198B (zh) * 2011-08-01 2013-11-27 深圳大学 多路非对称Doherty功率放大器
CN102427332B (zh) 2011-11-28 2015-04-08 华为技术有限公司 Doherty功率放大器及提高其功放效率的方法、设备
WO2013086658A1 (en) * 2011-12-15 2013-06-20 Telefonaktiebolaget L M Ericsson (Publ) Doherty power amplification apparatus and method
CN102545788A (zh) * 2011-12-29 2012-07-04 武汉正维电子技术有限公司 一种多路非对称Doherty放大器
CN103199798B (zh) * 2013-03-20 2015-12-02 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012075193A (ja) * 2003-05-05 2012-04-12 Cree Inc 不均等入力電力分割を用いた増加されたバックオフ能力および電力付加効率を持つnウェイrf電力増幅器回路
JP2006067176A (ja) * 2004-08-26 2006-03-09 Nec Corp ドハティ増幅器並列運転回路
JP2006197556A (ja) * 2004-12-15 2006-07-27 Hitachi Kokusai Electric Inc 増幅器
JP2007081800A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ドハティ増幅器
JP2011507445A (ja) * 2007-12-21 2011-03-03 エヌエックスピー ビー ヴィ 出力回路網を最小にした3ウェイドハティ増幅器
JP2012028880A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器および半導体装置

Also Published As

Publication number Publication date
JP6516227B2 (ja) 2019-05-22
US9484866B2 (en) 2016-11-01
CN103199798B (zh) 2015-12-02
EP2963810A1 (en) 2016-01-06
ES2773491T3 (es) 2020-07-13
CN103199798A (zh) 2013-07-10
US20160013762A1 (en) 2016-01-14
EP2963810A4 (en) 2016-01-06
EP2963810B1 (en) 2019-12-04
WO2014146585A1 (zh) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6516227B2 (ja) ドハーティ電力増幅回路及び電力増幅器
US9917551B2 (en) Doherty amplifiers with minimum phase output networks
Indirayanti et al. A 32 GHz 20 dBm-P SAT transformer-based Doherty power amplifier for multi-Gb/s 5G applications in 28 nm bulk CMOS
EP2806557B1 (en) Doherty amplifier
EP2608400B1 (en) N way Doherty amplifier
JP4976552B2 (ja) 広帯域増幅装置
EP2521257B1 (en) Doherty amplifier circuit
US9331638B2 (en) Doherty power amplifier apparatus
JP6501322B2 (ja) 電力増幅器、リモート無線ユニット、及び基地局
CN111416578B (zh) 基于低Q输出网络的宽带集成Doherty功率放大器
Onizuka et al. A 1.8 GHz linear CMOS power amplifier with supply-path switching scheme for WCDMA/LTE applications
EP2665181A1 (en) Amplifier circuit
US20150340996A1 (en) Power amplifier, transceiver, and base station
CN102130657A (zh) 一种功率放大器、不对称达赫笛功率放大设备和基站
CN102594266A (zh) 一种多级多路Doherty放大器
CN104393843A (zh) 采用多级式辅路放大器的Doherty功率放大器
US11128259B2 (en) Power amplification apparatus, remote radio unit, and base station
US8797099B2 (en) Power amplifier device and power amplifier circuit thereof
WO2012146009A1 (zh) 一种多赫蒂功放装置及功率放大方法
Kumaran et al. Compact N-Way Doherty Power Combiners for mm-wave 5G Transmitters
JP2011091801A (ja) ドハティ増幅器用合成器
Gilasgar et al. A wideband highly-efficient linearizable 700w doherty power amplifier
WO2023115382A1 (zh) 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法
Boumaiza et al. Broadband Doherty power amplifiers: Advances and challenges
Ziraksaz A review of different structures of power amplifiers to improve linearity and efficiency

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171017

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190408

R150 Certificate of patent or registration of utility model

Ref document number: 6516227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250