ES2773491T3 - Circuito de amplificación de potencia Doherty y amplificador de potencia - Google Patents
Circuito de amplificación de potencia Doherty y amplificador de potencia Download PDFInfo
- Publication number
- ES2773491T3 ES2773491T3 ES14769091T ES14769091T ES2773491T3 ES 2773491 T3 ES2773491 T3 ES 2773491T3 ES 14769091 T ES14769091 T ES 14769091T ES 14769091 T ES14769091 T ES 14769091T ES 2773491 T3 ES2773491 T3 ES 2773491T3
- Authority
- ES
- Spain
- Prior art keywords
- power
- power amplifier
- amplifier
- asymmetric
- doherty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 50
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 50
- 238000004891 communication Methods 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
Un circuito de amplificación de potencia Doherty, caracterizado por: el circuito de amplificación de potencia Doherty es un circuito de amplificación de potencia Doherty de 3 vías, y comprende dos dispositivos de potencia asimétricos de dos ramas (T1, T2): un primer dispositivo de potencia asimétrico de dos ramas (T1) y un segundo dispositivo de potencia asimétrico de dos ramas (T2), en donde el primer dispositivo de potencia asimétrico de dos ramas (T1) comprende un primer amplificador de potencia (C1) y un segundo amplificador de potencia (P1), y el segundo dispositivo de potencia asimétrico de dos ramas (T2) comprende un tercer amplificador de potencia (C2) y un cuarto amplificador de potencia (P2); y en donde cada uno del segundo y el cuarto amplificadores de potencia (P1, P2) forma separadamente un amplificador de potencia de pico (P1, P2) del circuito de amplificación de potencia Doherty, y el primer y el tercer amplificadores de potencia (C1, C2) se combinan y sirven como un amplificador de potencia principal (C1 + C2) del circuito de amplificación de potencia Doherty, en donde la tensión de polarización de la puerta del primer amplificador de potencia (C1) es igual que la del tercer amplificador de potencia (C2); en donde la tensión de polarización de la puerta del segundo amplificador de potencia (P1) se establece por debajo de la tensión de polarización de la puerta de cualquiera del primer y el tercer amplificadores de potencia (C1, C2) y la tensión de polarización de la puerta del cuarto amplificador de potencia (P2) se establece por debajo de la tensión de polarización de la puerta del segundo amplificador de potencia (P1); en donde si una reducción de potencia de salida es mayor de 12 dB, el amplificador de potencia principal (C1 + C2) está adaptado para funcionar y ambos amplificadores de pico (P1, P2) en los dos dispositivos de potencia asimétricos de dos ramas (T1, T2) no están encendidos; si la reducción de la potencia de salida es menor de 12 dB y mayor de 6 dB, el amplificador de potencia principal (C1 + C2) y el segundo amplificador de potencia (P1) están adaptados para funcionar, y el cuarto amplificador de potencia (P2) en el segundo dispositivo de potencia asimétrico de dos ramas (T2) no está encendido; y si la reducción de potencia de salida es menor de 6 dB, el cuarto amplificador de potencia (P2) en el segundo dispositivo de potencia asimétrico de dos ramas (T2) también está adaptado para funcionar, y el amplificador de potencia principal (C1 + C2) y el segundo y el cuarto amplificadores (P1, P2) están adaptados para funcionar; en donde el primer y el tercer amplificadores de potencia (C1, C2) del amplificador de potencia principal (C1 + C2) tienen una primera potencia de salida máxima igual; y el segundo y el cuarto amplificadores de potencia que están configurados como el amplificador de potencia de pico (P1, P2) tienen una segunda potencia de salida máxima igual; en donde la segunda potencia de salida máxima = 2*M*la primera potencia de salida máxima, donde M es un número positivo, que se selecciona entre uno o dos en base a una relación de potencia de pico-promedio de una señal de entrada del circuito de amplificación de potencia Doherty.
Description
DESCRIPCIÓN
Circuito de amplificación de potencia Doherty y amplificador de potencia
Campo técnico
La presente invención se refiere a un amplificador de potencia y, en particular, a un circuito de amplificación de potencia Doherty y un amplificador de potencia.
Antecedentes
Un amplificador de potencia es una parte indispensable de una estación base inalámbrica, y la eficiencia del amplificador de potencia determina el consumo de potencia, el tamaño, el diseño térmico y similares de la estación base. Actualmente, para mejorar la eficiencia de utilización de un espectro de frecuencia, se utilizan señales de modulación de diferentes estándares en comunicaciones inalámbricas, tales como señales de multiplexación por división de frecuencias ortogonales (Orthogonal Frequency Division Multiplexing, OFDM), acceso múltiple por división de código (Code Division Multiple Access, CDMA) y acceso múltiple por división de tiempo (Time division multiple access, TDMA). De acuerdo con las especificaciones en los protocolos relacionados, las señales de estos estándares tienen diferentes relaciones de potencia pico-promedio (relaciones de potencia pico-promedio), por ejemplo, una relación de potencia pico-promedio de OFDM es de 10 a 12 dB. Las señales con relaciones pico-promedio elevadas tienen requisitos más exigentes para un amplificador de potencia en una estación base. Para permitir que el amplificador de potencia en la estación base amplifique sin distorsión estas señales con relaciones pico-promedio altas, un procedimiento es el procedimiento de reducción de potencia, es decir, el amplificador de potencia funciona en un estado de clase A o de clase AB; sin embargo, de acuerdo con una característica del amplificador de potencia, el procedimiento provoca una fuerte caída en la eficiencia del amplificador de potencia y, en el caso de una misma potencia de salida, el consumo de energía de la estación base aumenta enormemente. Otro procedimiento es combinar un amplificador de potencia no lineal de alta eficiencia con tecnología digital lineal, tal como predistorsión digital (Digital Predistortion, DPD). De este modo, se puede conseguir una eficiencia mejor del amplificador de potencia, y la linealidad del amplificador de potencia puede asimismo satisfacer un requisito en un protocolo relacionado. Actualmente, la tecnología Doherty (Doherty) es una tecnología de amplificador de potencia de alta eficiencia, generalizada, debido a su implementación simple y bajo coste.
Un circuito de amplificación de potencia Doherty simétrico convencional consigue una eficiencia óptima a una reducción de 6 dB. De hecho, la tendencia hacia una relación de potencia pico-promedio elevada es cada vez más evidente en los sistemas de comunicaciones actuales y futuros, y para conseguir una mayor eficiencia en el caso de señales con una mayor relación de potencia pico-promedio, las tecnologías Doherty de múltiples vías y asimétricas se aplican de manera cada vez más generalizada. Por ejemplo, un típico circuito de amplificación de potencia Doherty de 3 ramas de la técnica anterior tiene generalmente 3 dispositivos de potencia: 1 amplificador de potencia principal y 2 amplificadores de potencia de pico, siendo cada uno de estos un dispositivo encapsulado independientemente. Sin embargo, en este circuito de amplificación de potencia existen los siguientes problemas:
1. El amplificador de potencia principal da cuenta de la mayor parte del consumo de potencia de todo el circuito de amplificación de potencia, y la mayor parte del consumo de calor se concentra en un dispositivo de potencia, en concreto en el amplificador de potencia principal. Esto provoca algunos problemas. En primer lugar, la concentración de calor es negativa para la disipación de calor de un sistema; en y segundo lugar, el gran consumo de calor del amplificador de potencia principal conduce a un deterioro en el rendimiento del amplificador de potencia principal a alta temperatura, y una temperatura de unión excesivamente alta de una pastilla (en inglés, Die) de un chip reduce la fiabilidad del amplificador de potencia principal.
2. Un circuito de amplificación de potencia Doherty de 3 ramas convencional utiliza 3 dispositivos, y un mayor número de dispositivos y un mayor área de un módulo conducen a un incremento en los costes de todo el módulo.
La patente WO 98/16997A da a conocer un amplificador de potencia que tiene un divisor de potencia (40), que divide una señal de entrada para su distribución en tres redes amplificadoras (70, 72, 74) para su amplificación selectiva en base a los niveles de la señal de entrada.
La patente EP 2490329A da a conocer un amplificador Doherty de N vías que tiene un amplificador de portadora 1 y dos amplificadores de pico 2-1,2-2.
La patente EP 2775609A da a conocer un amplificador de potencia Doherty que tiene dos caminos de unidades de circuito Doherty conectados en paralelo, donde cada unidad de circuito Doherty incluye un amplificador de potencia principal y un amplificador de potencia de pico.
La patente US 2012/025915A da a conocer un amplificador Doherty, en el que cada uno de los circuitos Doherty 100 incluye un amplificador de portadora 10b y un amplificador de pico 12b.
La patente EP2521257 da a conocer un amplificador (400, 500) que comprende una serie de células de amplificador Doherty (300a, 300b, 300c), comprendiendo cada célula de amplificador Doherty (300) una etapa de amplificador
principal (308) y una etapa de amplificador de pico (311). Un divisor de potencia de entrada controlable (318) está configurado para modificar la amplitud y la fase de una señal a la entrada (302) de la celda de amplificador Doherty (300) en respuesta a una señal de control de divisor recibida, y proporciona una primera señal modificada a la entrada (307) de la etapa de amplificador principal (308) y una segunda señal modificada a la entrada (310) de la etapa de amplificador de pico (311).
Compendio
La presente invención es tal como se define en la reivindicación independiente adjunta. Se dan a conocer asimismo otras implementaciones en las reivindicaciones dependientes adjuntas, en la descripción y en las figuras de la presente solicitud. Las realizaciones de la presente invención dan a conocer un circuito de amplificación de potencia Doherty y un amplificador de potencia, para mejorar la disipación de calor de un amplificador de potencia principal, reducir el número de dispositivos de un circuito, reducir el área del circuito y reducir costes.
Por lo anterior se puede saber que, en algunos posibles modos de implementación de la presente invención, la integración de un amplificador de potencia en un dispositivo de potencia asimétrico de dos ramas reduce el número de dispositivos en un circuito, el área del circuito y los costes; y el consumo de calor de un amplificador de potencia principal se dispersa a cada dispositivo de potencia asimétrico de dos ramas, lo que contribuye a mejorar la disipación de calor del amplificador de potencia principal.
Breve descripción de los dibujos
Para describir más claramente las soluciones técnicas de las realizaciones de la presente invención o de la técnica anterior, a continuación se introducen brevemente los dibujos adjuntos necesarios para describir las realizaciones.
La figura 1 es un diagrama esquemático de una estructura de circuito de un circuito de amplificación de potencia Doherty de 3 ramas; y
la figura 2 es un diagrama esquemático de una estructura de circuito de otro circuito de amplificación de potencia Doherty de 3 ramas.
Descripción de las realizaciones
A continuación se describen de manera clara y completa las soluciones técnicas de las realizaciones de la presente invención, haciendo referencia a los dibujos adjuntos de las realizaciones de la presente invención. Evidentemente, las realizaciones descritas son tan sólo una parte de las realizaciones de la presente invención, y no todas las realizaciones. Todas las demás realizaciones obtenidas sin esfuerzos creativos por un experto en la materia en base a las realizaciones de la presente invención, quedarán dentro del alcance de protección de la presente invención.
Para resolver los problemas que existen en un circuito de amplificación de potencia Doherty de la técnica anterior, tales como la concentración del consumo de calor, el gran número de dispositivos y los elevados costes, una realización de la presente invención da a conocer un circuito de amplificación de potencia Doherty, donde el circuito de amplificación de potencia Doherty incluye por lo menos dos dispositivos de potencia asimétricos de dos ramas, y cada uno de los por lo menos dos dispositivos de potencia asimétricos de dos ramas incluye dos amplificadores de potencia; y en los por lo menos dos dispositivos de potencia asimétricos de dos ramas, un amplificador de potencia incluido en cada dispositivo de potencia asimétrico de dos ramas forma por separado un amplificador de potencia de pico del circuito de amplificación de potencia Doherty, y los otros amplificadores de potencia incluidos en todos los dispositivos de potencia asimétricos de dos ramas forman conjuntamente un amplificador de potencia principal del circuito de amplificación de potencia Doherty.
Como un modo de implementación, el circuito de amplificación de potencia Doherty incluye dos dispositivos de potencia asimétricos de dos ramas, y los dos dispositivos de potencia asimétricos de dos ramas forman un circuito de amplificación de potencia Doherty de 3 vías.
En los dos dispositivos de potencia asimétricos de dos ramas, los amplificadores de potencia incluidos en todos los dispositivos de potencia asimétricos de dos ramas y configurados para formar conjuntamente un amplificador de potencia principal del circuito de amplificación de potencia Doherty de 3 vías tienen una primera potencia de salida máxima igual, y un amplificador de potencia incluido en cada dispositivo de potencia asimétrico de dos ramas y configurado para formar por separado un amplificador de potencia de pico del circuito de amplificación de potencia Doherty de 3 vías tiene un circuito de amplificación de potencia igual. La segunda potencia de salida máxima = 2*M*la primera potencia de salida máxima, donde M es un número positivo. El valor de M aumenta con la relación de potencia pico-promedio de una señal de sistema de comunicaciones.
Cada uno de los por lo menos dos dispositivos de potencia asimétricos de dos ramas se forma integrando los dos amplificadores de potencia incluidos en cada dispositivo de potencia asimétrico de dos ramas.
En los por lo menos dos dispositivos de potencia asimétricos de dos ramas, los dos amplificadores de potencia incluidos en cada dispositivo de potencia asimétrico de dos ramas tienen por separado un circuito de adaptación de
impedancias correspondiente, y el circuito de adaptación de impedancias incluye un circuito de adaptación de entrada y un circuito de adaptación de salida. Los dos amplificadores de potencia incluidos en cada uno de los por lo menos dos dispositivos de potencia asimétricos de dos ramas se conectan por separado a un combinador utilizando sus respectivos circuitos de adaptación de salida.
En los por lo menos dos dispositivos de potencia asimétricos de dos ramas, la tensión de polarización de la puerta de cualquier amplificador de potencia configurado para formar por separado el amplificador de potencia de pico del circuito de amplificación de potencia Doherty es menor que la tensión de polarización de la puerta de cualquiera de los amplificadores de potencia configurados para formar conjuntamente el amplificador de potencia principal del circuito de amplificación de potencia Doherty. Los amplificadores de potencia de pico del circuito de amplificación de potencia Doherty son encendidos secuencialmente en orden descendente de tensión de polarización de la puerta. De acuerdo con el circuito de amplificación de potencia Doherty dado a conocer por la realización de la presente invención, la integración de un amplificador de potencia en un dispositivo de potencia asimétrico de dos ramas reduce el número de dispositivos en un circuito, el área del circuito y los costes; y el consumo de calor de un amplificador de potencia principal se dispersa a cada dispositivo de potencia asimétrico de dos ramas, lo que contribuye a mejorar la disipación de calor del amplificador de potencia principal.
A continuación se utiliza un circuito de amplificación de potencia Doherty de 3 ramas como un ejemplo para la descripción.
La figura 1 es un diagrama esquemático de una estructura de circuito de un circuito de amplificación de potencia Doherty de 3 ramas. La figura 1 muestra un circuito de amplificación de potencia Doherty de 3 ramas con una relación de distribución de potencia de 1:1:1. T1 y T2 son 2 dispositivos de potencia asimétricos de dos ramas, y cada uno de los dispositivos de potencia asimétricos de dos ramas tiene internamente dos ramas de amplificadores de potencia. Las dos ramas de amplificadores de potencia en el dispositivo T1 son C1 y P1, y las dos ramas de amplificadores de potencia en el dispositivo T2 son C2 y P2, donde C1 está integrada con P1, y C2 está integrada con P2, para formar T1 y T2, respectivamente.
Las potencias de salida máximas de C1 y P1 son diferentes, y las de C2 y P2 son diferentes. Las potencias de salida máximas de C1, P1, C2 y P2 se seleccionan de acuerdo con un diseño del circuito de amplificación de potencia Doherty de 3 ramas, y la relación entre las potencias de salida máximas de C1, P1, C2 y P2 es como sigue:
la potencia de salida máxima de C1 = la potencia de salida máxima de C2;
la potencia de salida máxima de P1 = la potencia de salida máxima de P2 = 2*la potencia de salida máxima de C1; y
se establece que la tensión de polarización de la puerta de P1 es menor que las tensiones de polarización de la puerta de C1 y C2, y la tensión de polarización de la puerta de P2 es menor que la tensión de polarización de la puerta de P1.
En un diseño de circuito para un amplificador de potencia de radiofrecuencia, una entrada y una salida del amplificador de potencia requieren un circuito de adaptación para adaptar un punto de impedancia adecuado, con el fin de garantizar la potencia, la eficiencia, una ganancia y similares del amplificador de potencia. Los extremos de entrada y los extremos de salida de C1, P1, C2 y P2 están conectados independientemente a circuito de adaptación de entrada y a un circuito de adaptación de salida. C1 está conectada por separado a un circuito de adaptación de entrada A1 y un circuito de adaptación de salida B1, P1 está conectada por separado a un circuito de adaptación de entrada A2 y un circuito de adaptación de salida B2, C2 está conectada por separado a un circuito de adaptación de entrada A3 y un circuito de adaptación de salida B3, y P2 está conectada por separado a un circuito de adaptación de entrada A4 y un circuito de adaptación de salida B4.
Los circuitos de adaptación de salida de C1, P1, C2 y P2 están conectados a un combinador 1, y el combinador 1 combina conjuntamente potencias de salida de C1, P1, C2 y P2, y entrega una potencia de salida combinada a una carga; el combinador 1 incluye además una parte de transformación de impedancia del circuito de amplificación de potencia Doherty de 3 ramas, y se selecciona una relación adecuada de transformación de impedancia de acuerdo con la relación entre las potencias de salida máximas de C1, C2, P1 y P2, donde seleccionar la relación de transformación de impedancia es para hacer que la tracción de impedancias entre C1, P1, C2 y P2 cumpla un requisito de un diseño Doherty.
Un principio de funcionamiento del circuito de amplificación de potencia Doherty de 3 ramas mostrado en la figura 1 es el siguiente:
En funcionamiento real, C1 y C2 se combinan para servir como un amplificador de potencia principal, y P1 y P2 sirven como un primer amplificador de potencia de pico y un segundo amplificador de potencia de pico, respectivamente.
Cuando la reducción de potencia de salida es mayor de 12 dB, funciona principalmente el amplificador de potencia principal que incluye C1 y C2; y P1 y P2 funcionan en una clase C y no están encendidas.
Cuando la reducción de potencia de salida es menor de 12 dB y mayor de 6 dB, P1 se enciende, el amplificador de
potencia principal que incluye C1 y C2, y P1 funcionan, y P2 no está encendida.
Cuando la reducción de potencia de salida es menor de 6 dB, P2 se enciende asimismo, y C1, C2, P1 y P2 funcionan todas.
El combinador 1 combina entre sí potencias de salida de C1, P1, C2 y P2, y entrega la potencia de salida combinada a la carga.
Dado que la tensión de polarización de la puerta de P1 es menor que las tensiones de polarización de la puerta de C1 y C2, y la tensión de polarización de la puerta de P2 es menor que la tensión de polarización de la puerta de P1, el amplificador de potencia principal y los amplificadores de potencia de pico se encienden secuencialmente. Específicamente, una mayor tensión de polarización de puerta indica una ganancia mayor, y la ganancia de los amplificadores de potencia de pico aumenta con la potencia de entrada; por lo tanto, para una misma potencia de entrada, cuando la potencia de entrada es muy pequeña, la potencia de salida del amplificador de potencia principal es mucho mayor que la potencia de salida de P1, y la potencia de salida de P1 es mayor que la potencia de salida de P2; y en este momento, está funcionando principalmente el amplificador de potencia principal, es decir, la potencia de salida es entregada principalmente por el amplificador de potencia principal. Cuando la potencia de entrada sigue creciendo hasta que la potencia de salida es igual a la potencia total desde la que se reducen 12 dB, la ganancia de P1 aumenta, y la potencia de salida de P1 comienza a aumentar; sin embargo, en este momento, la ganancia de P2 sigue siendo baja, y se puede omitir la potencia de salida de P2. Cuando la potencia de entrada sigue aumentando hasta que la potencia de salida es igual a la potencia total desde la que se reducen 6 dB, la ganancia de P2 crece, y la potencia de salida de P2 comienza a aumentar. Finalmente, las potencias de salida del amplificador de potencia principal y del amplificador de potencia de pico alcanzan las potencias de salida máximas del amplificador de potencia principal y del amplificador de potencia de pico.
De acuerdo con el circuito de amplificación de potencia Doherty de 3 ramas dado a conocer por la realización anterior, C1 y C2 se combinan y sirven como el amplificador de potencia principal; de este modo, el consumo de calor del amplificador de potencia principal se dispersa a los dos dispositivos de potencia asimétricos de dos ramas T1 y T2, mejorando de ese modo la disipación de calor de un módulo y el rendimiento de un dispositivo; y C1, C2, P1 y P2 se integran en los dos dispositivos de potencia asimétricos de dos ramas T1 y T2, reduciendo de ese modo el número de dispositivos, el área del circuito y los costes.
La figura 2 es un diagrama esquemático de una estructura de circuito de otro circuito de amplificación de potencia Doherty de 3 ramas. La figura 2 muestra un circuito de amplificación de potencia Doherty de 3 ramas con una relación de distribución de potencia de 1:2:2. Una relación de potencia de salida máxima del circuito de amplificación de potencia Doherty de 3 ramas con una relación de distribución de potencia de 1:2:2 es como sigue:
la potencia de salida máxima de C1 = la potencia de salida máxima de C2; y
la potencia de salida máxima de P1 = la potencia de salida máxima de P2 = 4*la potencia de salida máxima de C1.
La diferencia entre la figura 1 y la figura 2 reside en que el circuito de amplificación de potencia Doherty con una relación de distribución de potencia de 1:1:1 mostrado en la figura 1 se enciende independientemente a 12 dB y 6 dB, mientras que el circuito de amplificación de potencia Doherty con una relación de distribución de potencia de 1:2:2 mostrado en la figura 2 se enciende en un punto diferente. Ciertamente, un circuito de adaptación de impedancias en un combinador 2 del circuito de amplificación de potencia Doherty con una relación de distribución de potencia de 1:2:2 es diferente asimismo del circuito de amplificación de potencia Doherty con una relación de distribución de potencia de 1:1:1. Se selecciona una relación de transformación de impedancia adecuada, de acuerdo con una relación entre potencias de salida máximas de C3, C4, P3 y P4.
En funcionamiento específico, se selecciona una relación de distribución de potencia de 1:1:1 o 1:2:2 de acuerdo con la relación de potencia de pico-promedio real de una señal de sistema de comunicaciones.
Cuando esto se extiende a un circuito de amplificación de potencia Doherty de 3 ramas con una relación de distribución de potencia de 1 :M:M, la relación de potencia de salida máxima del circuito de amplificación de potencia Doherty de 3 ramas con una relación de distribución de potencia de 1 :M:M es como sigue:
la potencia de salida máxima de C1 = la potencia de salida máxima de C2; y
la potencia de salida máxima de P1 = la potencia de salida máxima de P2 = 2*M*la potencia de salida máxima de C1,
donde M es un número positivo, por ejemplo, es aceptable M = 1,2, M = 1,5, o similar.
Claims (8)
1. Un circuito de amplificación de potencia Doherty, caracterizado por:
el circuito de amplificación de potencia Doherty es un circuito de amplificación de potencia Doherty de 3 vías, y comprende dos dispositivos de potencia asimétricos de dos ramas (T1, T2): un primer dispositivo de potencia asimétrico de dos ramas (T1) y un segundo dispositivo de potencia asimétrico de dos ramas (T2), en donde el primer dispositivo de potencia asimétrico de dos ramas (T1) comprende un primer amplificador de potencia (C1) y un segundo amplificador de potencia (P1), y el segundo dispositivo de potencia asimétrico de dos ramas (T2) comprende un tercer amplificador de potencia (C2) y un cuarto amplificador de potencia (P2); y en donde cada uno del segundo y el cuarto amplificadores de potencia (P1, P2) forma separadamente un amplificador de potencia de pico (P1, P2) del circuito de amplificación de potencia Doherty, y el primer y el tercer amplificadores de potencia (C1, C2) se combinan y sirven como un amplificador de potencia principal (C1 C2) del circuito de amplificación de potencia Doherty, en donde la tensión de polarización de la puerta del primer amplificador de potencia (C1) es igual que la del tercer amplificador de potencia (C2);
en donde la tensión de polarización de la puerta del segundo amplificador de potencia (P1) se establece por debajo de la tensión de polarización de la puerta de cualquiera del primer y el tercer amplificadores de potencia (C1, C2) y la tensión de polarización de la puerta del cuarto amplificador de potencia (P2) se establece por debajo de la tensión de polarización de la puerta del segundo amplificador de potencia (P1);
en donde si una reducción de potencia de salida es mayor de 12 dB, el amplificador de potencia principal (C1 C2) está adaptado para funcionar y ambos amplificadores de pico (P1, P2) en los dos dispositivos de potencia asimétricos de dos ramas (T1, T2) no están encendidos;
si la reducción de la potencia de salida es menor de 12 dB y mayor de 6 dB, el amplificador de potencia principal (C1 C2) y el segundo amplificador de potencia (P1) están adaptados para funcionar, y el cuarto amplificador de potencia (P2) en el segundo dispositivo de potencia asimétrico de dos ramas (T2) no está encendido; y
si la reducción de potencia de salida es menor de 6 dB, el cuarto amplificador de potencia (P2) en el segundo dispositivo de potencia asimétrico de dos ramas (T2) también está adaptado para funcionar, y el amplificador de potencia principal (C1 C2) y el segundo y el cuarto amplificadores (P1, P2) están adaptados para funcionar;
en donde el primer y el tercer amplificadores de potencia (C1, C2) del amplificador de potencia principal (C1 C2) tienen una primera potencia de salida máxima igual; y
el segundo y el cuarto amplificadores de potencia que están configurados como el amplificador de potencia de pico (P1, P2) tienen una segunda potencia de salida máxima igual;
en donde la segunda potencia de salida máxima = 2*M*la primera potencia de salida máxima, donde M es un número positivo, que se selecciona entre uno o dos en base a una relación de potencia de pico-promedio de una señal de entrada del circuito de amplificación de potencia Doherty.
2. El circuito según la reivindicación 1, en el que el valor de M aumenta con la relación de potencia pico-promedio de una señal de sistema de comunicaciones.
3. El circuito según la reivindicación 1 o 2, en el que cada uno de los dos dispositivos de potencia asimétricos de dos ramas ((T1, T2); o (T3, T4)) está formado integrando los dos amplificadores de potencia ((C1, P1, C2, P2); o (C3, P3, C4, P4)) comprendidos en cada dispositivo de potencia asimétrico de dos ramas.
4. El circuito según una cualquiera de las reivindicaciones 1 a 3, en el que en los dos dispositivos de potencia asimétricos de dos ramas ((T1, T2); o (T3, T4)), cada uno de los dos amplificadores de potencia ((C1, P1, C2, P2); o (C3, P3, C4, P4)) comprendido en cada dispositivo de potencia asimétrico de dos ramas tiene un correspondiente circuito de adaptación de impedancias, y el circuito de adaptación de impedancias comprende un circuito de adaptación de entrada ((A1, a 2, A3, A4); o (A5, A6, A7, A8)) y un circuito de adaptación de salida ((B1, B2, B3, B4); o (B5, B6, B7, B8)).
5. El circuito según la reivindicación 4, en el que cada uno de los dos amplificadores de potencia ((C1, P1, C2, P2); o (C3, P3, C4, P4)) comprendido en cada dispositivo de potencia asimétrico de dos ramas está conectado a un combinador utilizando sus respectivos circuitos de adaptación de salida ((B1, B2, B3, B4); o (B5, B6, B7, B8)).
6. El circuito según la reivindicación 5, en el que el combinador comprende una parte de transformación de impedancia del circuito de amplificación de potencia Doherty, y se selecciona una relación de transformación de impedancia correspondiente a la parte de transformación de impedancia de acuerdo con la relación entre las potencias de salida máximas de los amplificadores de potencia ((C1, P1, C2, P2); o (C3, P3, C4, P4)) en los dos dispositivos de potencia asimétricos de dos ramas ((T1, T2); o (T3, T4)).
7. El circuito según una cualquiera de las reivindicaciones 1 a 6, en el que en los dos dispositivos de potencia asimétricos de dos ramas ((T1, T2); o (T3, T4)), una tensión de polarización de puerta de cualquier amplificador de
potencia configurado para formar por separado el amplificador de potencia de pico del circuito de amplificación de potencia Doherty es menor que una tensión de polarización de puerta de cualquiera de los amplificadores de potencia configurados para formar conjuntamente el amplificador de potencia principal del circuito de amplificación de potencia Doherty.
8. El circuito según la reivindicación 7, en el que los amplificadores de potencia de pico del circuito de amplificación de potencia Doherty son encendidos secuencialmente en orden descendente de tensión de polarización de puerta.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310089529.0A CN103199798B (zh) | 2013-03-20 | 2013-03-20 | 一种多赫蒂功率放大电路及功率放大器 |
PCT/CN2014/073743 WO2014146585A1 (zh) | 2013-03-20 | 2014-03-20 | 一种多赫蒂功率放大电路及功率放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2773491T3 true ES2773491T3 (es) | 2020-07-13 |
Family
ID=48722188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES14769091T Active ES2773491T3 (es) | 2013-03-20 | 2014-03-20 | Circuito de amplificación de potencia Doherty y amplificador de potencia |
Country Status (6)
Country | Link |
---|---|
US (1) | US9484866B2 (es) |
EP (1) | EP2963810B1 (es) |
JP (1) | JP6516227B2 (es) |
CN (1) | CN103199798B (es) |
ES (1) | ES2773491T3 (es) |
WO (1) | WO2014146585A1 (es) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103580612A (zh) * | 2012-08-10 | 2014-02-12 | 中兴通讯股份有限公司 | 功率放大管装置、多路射频功率放大电路及其实现方法 |
CN103199798B (zh) * | 2013-03-20 | 2015-12-02 | 华为技术有限公司 | 一种多赫蒂功率放大电路及功率放大器 |
CN105900334B (zh) * | 2014-01-16 | 2018-12-04 | 瑞典爱立信有限公司 | 用于调节峰值功率能力的方法和装置 |
JP6332565B2 (ja) | 2015-09-01 | 2018-05-30 | 日本電気株式会社 | 電力増幅装置およびテレビジョン信号送信システム |
CN111630774B (zh) * | 2018-01-22 | 2023-10-17 | 三菱电机株式会社 | 放大器 |
US11159187B2 (en) * | 2018-02-26 | 2021-10-26 | Parallel Wireless, Inc. | Microcomponent massive MIMO arrays |
CN113169767A (zh) | 2018-07-30 | 2021-07-23 | 盈诺飞公司 | 大规模mimo通信系统和方法 |
WO2020093005A1 (en) | 2018-11-01 | 2020-05-07 | Innophase, Inc. | Reconfigurable phase array |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786727A (en) * | 1996-10-15 | 1998-07-28 | Motorola, Inc. | Multi-stage high efficiency linear power amplifier and method therefor |
US6737922B2 (en) * | 2002-01-28 | 2004-05-18 | Cree Microwave, Inc. | N-way RF power amplifier circuit with increased back-off capability and power added efficiency using unequal input power division |
JP4715994B2 (ja) * | 2004-08-26 | 2011-07-06 | 日本電気株式会社 | ドハティ増幅器並列運転回路 |
JP4700470B2 (ja) * | 2004-12-15 | 2011-06-15 | 株式会社日立国際電気 | 増幅器 |
JP2007081800A (ja) * | 2005-09-14 | 2007-03-29 | Matsushita Electric Ind Co Ltd | ドハティ増幅器 |
KR101083920B1 (ko) * | 2006-08-11 | 2011-11-15 | 엘지에릭슨 주식회사 | 다중 입출력 경로 도허티 증폭기 |
WO2008053534A1 (en) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Doherty amplifier |
US8022760B2 (en) * | 2007-12-21 | 2011-09-20 | Nxp B.V. | 3-way Doherty amplifier with minimum output network |
CN101534093B (zh) | 2009-04-14 | 2011-08-10 | 武汉正维电子技术有限公司 | 用于移动通信基站系统功率放大器的末级三路功率合成放大电路 |
WO2011046031A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 電力増幅器およびその動作方法 |
KR101682424B1 (ko) * | 2010-04-06 | 2016-12-06 | 삼성전자주식회사 | 결합형 도허티 전력 증폭 장치 |
JP5483581B2 (ja) * | 2010-07-20 | 2014-05-07 | 住友電工デバイス・イノベーション株式会社 | ドハティ増幅器および半導体装置 |
JP2012029239A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | ドハティ増幅器 |
EP2521257B1 (en) * | 2011-05-06 | 2014-11-12 | Nxp B.V. | Doherty amplifier circuit |
CN102355198B (zh) * | 2011-08-01 | 2013-11-27 | 深圳大学 | 多路非对称Doherty功率放大器 |
CN102427332B (zh) * | 2011-11-28 | 2015-04-08 | 华为技术有限公司 | Doherty功率放大器及提高其功放效率的方法、设备 |
WO2013086658A1 (en) * | 2011-12-15 | 2013-06-20 | Telefonaktiebolaget L M Ericsson (Publ) | Doherty power amplification apparatus and method |
CN102545788A (zh) * | 2011-12-29 | 2012-07-04 | 武汉正维电子技术有限公司 | 一种多路非对称Doherty放大器 |
CN103199798B (zh) * | 2013-03-20 | 2015-12-02 | 华为技术有限公司 | 一种多赫蒂功率放大电路及功率放大器 |
-
2013
- 2013-03-20 CN CN201310089529.0A patent/CN103199798B/zh active Active
-
2014
- 2014-03-20 WO PCT/CN2014/073743 patent/WO2014146585A1/zh active Application Filing
- 2014-03-20 ES ES14769091T patent/ES2773491T3/es active Active
- 2014-03-20 EP EP14769091.1A patent/EP2963810B1/en active Active
- 2014-03-20 JP JP2016503530A patent/JP6516227B2/ja active Active
-
2015
- 2015-09-18 US US14/859,080 patent/US9484866B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2963810A4 (en) | 2016-01-06 |
EP2963810B1 (en) | 2019-12-04 |
JP6516227B2 (ja) | 2019-05-22 |
WO2014146585A1 (zh) | 2014-09-25 |
CN103199798B (zh) | 2015-12-02 |
EP2963810A1 (en) | 2016-01-06 |
US9484866B2 (en) | 2016-11-01 |
JP2016512933A (ja) | 2016-05-09 |
CN103199798A (zh) | 2013-07-10 |
US20160013762A1 (en) | 2016-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2773491T3 (es) | Circuito de amplificación de potencia Doherty y amplificador de potencia | |
US9917551B2 (en) | Doherty amplifiers with minimum phase output networks | |
US8928402B2 (en) | N way Doherty amplifier | |
EP2521257B1 (en) | Doherty amplifier circuit | |
Larie et al. | 2.10 A 60GHz 28nm UTBB FD-SOI CMOS reconfigurable power amplifier with 21% PAE, 18.2 dBm P 1dB and 74mW P DC | |
KR101936664B1 (ko) | 전력 증폭기, 무선 원격 유닛 및 기지국 | |
US10447209B2 (en) | Apparatus and method for improving efficiency of power amplifier | |
US9906193B2 (en) | Power amplifier for amplification of an input signal into an output signal | |
US20110204974A1 (en) | Apparatus for improving performance at low power region in a doherty amplifier | |
WO2018023215A1 (zh) | 包络调制器、包络跟踪功率放大器及通信设备 | |
DE602008006728D1 (de) | Kombinierter Mehrpfad-Leistungsverstärker mit hohem Wirkungsgrad | |
CN103430603A (zh) | 功率放大器、收发信机及基站 | |
Yamaoka et al. | 70% efficient dual-input Doherty-outphasing power amplifier for large PAPR signals | |
US20140340157A1 (en) | Power amplifier | |
Li et al. | A 600W broadband three-way Doherty power amplifier for multi-standard wireless communications | |
JP7490050B2 (ja) | 電力増幅回路、送信機、およびネットワークデバイス | |
Li et al. | A 4.1 W quadrature doherty digital power amplifier with 33.6% peak pae in 28nm bulk CMOS | |
Lee et al. | A CMOS power amplifier for multi-mode LINC architecture | |
Golestaneh et al. | Three-way Doherty power amplifier for efficient amplification of wideband signals with extended PAPR | |
Kim et al. | Supply modulator for envelope-tracking operation of dual-mode handset power amplifier | |
KR101500570B1 (ko) | 비대칭 도허티 전력 증폭기 | |
ES2255045T3 (es) | Sistema amplificador lineal con elemento amplificador no lineal para un equipo de telefonia movil. | |
Moreno-Rubio et al. | The Doherty Power Amplifier: Design Strategy | |
KR20230015450A (ko) | 도허티 전력 증폭기 및 전력 증폭 방법 |