WO2014146585A1 - 一种多赫蒂功率放大电路及功率放大器 - Google Patents

一种多赫蒂功率放大电路及功率放大器 Download PDF

Info

Publication number
WO2014146585A1
WO2014146585A1 PCT/CN2014/073743 CN2014073743W WO2014146585A1 WO 2014146585 A1 WO2014146585 A1 WO 2014146585A1 CN 2014073743 W CN2014073743 W CN 2014073743W WO 2014146585 A1 WO2014146585 A1 WO 2014146585A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
circuit
power amplifier
doherty
asymmetric
Prior art date
Application number
PCT/CN2014/073743
Other languages
English (en)
French (fr)
Inventor
孙捷
曾志雄
李学坤
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to EP14769091.1A priority Critical patent/EP2963810B1/en
Priority to JP2016503530A priority patent/JP6516227B2/ja
Priority to ES14769091T priority patent/ES2773491T3/es
Publication of WO2014146585A1 publication Critical patent/WO2014146585A1/zh
Priority to US14/859,080 priority patent/US9484866B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers

Definitions

  • a Doherty power amplifying circuit and a power amplifier The present application is filed on March 20, 201, the Chinese application number is 201 31 0089529. 0, and the invention is entitled "A Doherty Power Amplifying Circuit and Power Amplifier" Priority of the Chinese application, the entire contents of which are incorporated herein by reference.
  • the present invention relates to a power amplifier, and in particular to a Doherty power amplifying circuit and a power amplifier. Background technique
  • the power amplifier is an indispensable part of the wireless base station.
  • the efficiency of the power amplifier determines the power consumption, size, thermal design, etc. of the base station.
  • wireless communication uses a variety of different modulation signals, such as Orthogonal Frequency Division Multiplexing (OFDM), Code-Division Multiple Access (CDMA). 3 ⁇ 4 Time division multiple access (TDMA), etc.
  • OFDM Orthogonal Frequency Division Multiplexing
  • CDMA Code-Division Multiple Access
  • TDMA Time division multiple access
  • the signals of these standards have different Peak-to-Average Power Ratios, such as OFDM peak-to-average ratio of 10 ⁇ 12dB.
  • the peak-to-average ratio signal has higher requirements for the power amplifier in the base station.
  • the base station power amplifier amplifies these peak-to-average signals without distortion.
  • One method is to use the power back-off method, that is, let the power amplifier work.
  • Class A or Class AB states, but depending on the characteristics of the power amplifier, this method will cause a significant drop in the efficiency of the power amplifier. At the same output power, the power consumption of the base station is greatly increased.
  • Another method is to use high efficiency.
  • the nonlinear power amplifier is combined with linear digital technology such as Digital Predistortion (DPD). In this way, a better power amplifier efficiency can be obtained, and the linearity of the power amplifier can also meet the requirements of the relevant protocol.
  • DPD Digital Predistortion
  • Doherty technology is the current mainstream high-efficiency power amplifier technology due to its simple implementation and low cost.
  • the main power amplifier consumes most of the power of the entire power amplifier circuit, and most of the heat is concentrated on one power device of the main power amplifier. This brings some problems. First, the heat concentration is not conducive to the heat dissipation of the system. Second, the main power amplifier has a large heat consumption, causing the main power amplifier to degrade at high temperatures, and the temperature of the chip (Die) is too high. The power amplifier's device reliability is reduced.
  • the traditional 3-way Doherty power amplifier uses three devices, the number of devices is large, and the module area is large, resulting in an increase in the cost of the entire module.
  • Embodiments of the present invention provide a Doherty power amplifying circuit and a power amplifier, in order to improve heat dissipation of the main power amplifier, reduce the number of components of the circuit, reduce circuit area, and save cost.
  • the present invention provides a Doherty power amplifying circuit, characterized in that the Doherty power amplifying circuit comprises at least two asymmetric dual power devices, and the at least two asymmetric dual power devices Each of the asymmetric two-way power devices includes two power amplifiers;
  • each of the asymmetric dual power devices includes a power amplifier that separately constitutes a peak power amplifier of the Doherty power amplifier circuit, and each asymmetric dual power device includes Another power amplifier together constitutes the main power amplifier of the Doherty power amplifying circuit.
  • the Doherty power amplifying circuit comprises N-1 asymmetric dual power devices, where N is a positive integer greater than 2.
  • the N-1 asymmetric dual power devices form an N-way Doherty power amplifying circuit.
  • the first maximum of the power amplifiers for each of the asymmetric dual-channel power devices for collectively constituting the main power amplifier of the N-way Doherty power amplifier circuit The output power is equal;
  • the second maximum output power (N-1) * M * the first maximum output power, ⁇ is a positive number.
  • the value of ⁇ increases as the peak-to-average ratio of the communication system signal increases.
  • each of the at least two asymmetric dual power devices is formed by integrating two power amplifiers included in each of the asymmetric dual power devices.
  • each of the two dual power devices includes a corresponding impedance matching circuit.
  • the impedance matching circuit includes an input matching circuit and an output matching circuit.
  • each of the at least two asymmetric dual power devices includes two The power amplifiers are respectively connected to the combiner through respective output matching circuits.
  • the gate bias of any one of the power amplifiers for separately forming the peak power amplifier of the Doherty power amplifying circuit is lower than that used to jointly form the Doherty
  • the gate of any of the power amplifiers of the main power amplifier of the power amplifying circuit is biased.
  • the peak power amplifier of the Doherty power amplifying circuit is sequentially turned on in order of high to low gate bias.
  • the present invention provides a power amplifier, comprising: the first aspect or the first possible implementation of the first aspect or the second possible implementation of the first aspect or the first aspect Three possible implementations or a fourth possible implementation of the first aspect or a fifth possible implementation of the first aspect or a sixth possible implementation of the first aspect or a seventh aspect of the first aspect A possible implementation or a Doherty power amplifying circuit as described in the eighth possible implementation of the first aspect.
  • FIG. 1 is a schematic diagram of a circuit structure of a 3-way Doherty power amplifier circuit
  • FIG. 2 is a circuit diagram of another 3-channel Doherty power amplifier circuit. detailed description
  • the device The present invention provides a Doherty power amplifier circuit, where the Doherty power amplifier circuit includes at least two asymmetric dual power devices, and the at least two asymmetric dual power devices.
  • Each asymmetric two-way power device in the device includes two power amplifiers, and wherein each of the at least two asymmetric dual power devices includes a power amplifier that separately constitutes the Doherty A peak power amplifier of the power amplifying circuit, and another power amplifier included in each asymmetric dual power device together constitute a main power amplifier of the Doherty power amplifying circuit.
  • the Doherty power amplifying circuit includes N-1 asymmetric dual-channel power devices, where N is a positive integer greater than 2, and the N-1 asymmetric dual-channel power devices constitute N Ludochti power amplifier circuit.
  • the first maximum output power, M is a positive number. The value of M increases as the peak-to-average ratio of the signal of the communication system increases.
  • each of said asymmetric dual power devices is integrated by two power amplifiers included in each of said asymmetric dual power devices.
  • each of the two power amplifiers included in the asymmetric dual power device has a corresponding impedance matching circuit, and the impedance matching circuit includes an input matching circuit and an output matching circuit.
  • each of the two power amplifiers included in each of the asymmetric dual power devices is connected to the combiner through respective output matching circuits.
  • the gate bias of any of the power amplifiers for the peak power amplifiers that separately constitute the Doherty power amplifier circuit is lower than that used to jointly form the Doherty power amplifier
  • the gate of any of the power amplifiers of the main power amplifier of the circuit is biased.
  • the peak power amplifier of the Doherty power amplifying circuit is sequentially turned on in order of high to low gate bias.
  • a Doherty power amplifying circuit reduces the number of components of the circuit, reduces the area of the circuit, and saves cost by integrating the power amplifier into the asymmetric dual power device, and the main Power amplifier
  • the heat dissipation is distributed to each asymmetric dual-channel power device, which helps to improve the heat dissipation of the main power amplifier.
  • the following is an example of a 3-way Doherty power amplifier circuit.
  • FIG. 1 is a schematic diagram of the circuit structure of a 3-way Doherty power amplifier circuit.
  • T1 and T2 are two asymmetric dual-channel power devices. There are two internal channels in the device. The two internal channels of the T1 device are respectively C1. And PI, T2 device internal two channels are C2 and P2, respectively, where C1 and Pl, C2 and P2 are integrated to form T1 and T2.
  • the maximum output power of C1 and Pl, C2 and ⁇ 2 are different.
  • the maximum output power of Cl, Pl, C2 and P2 is selected according to the design of the 3-channel Doherty power amplifier circuit.
  • the maximum output power relationship is as follows:
  • the maximum output power of C1 is set.
  • the gate bias of P1 is lower than the gate bias of C1 and C2, and the gate bias of P2 is smaller than the gate of P1. Lower.
  • the input and output of the power amplifier need to match the circuit, match the appropriate impedance point, and ensure the power, efficiency and gain of the power amplifier.
  • An input matching circuit and an output matching circuit are respectively connected to the input end and the output end of Cl, Pl, C2 and P2, wherein C1 is respectively connected to the input matching circuit A1 and the output matching circuit B1, and P1 is respectively connected to the input matching circuit A2 and the output.
  • the matching circuits B2 and C2 are respectively connected to the input matching circuit A3 and the output matching circuit B3, and P2 is connected to the input matching circuit A4 and the output matching circuit B4, respectively.
  • the output matching circuits of Cl, Pl, C2 and P2 are connected to the combiner 1, and the combiner 1 combines the output powers of Cl, Pl, C2 and P2 together to output to the load, and the combiner 1 also includes 3 ways.
  • the impedance transformation part of the Doherty power amplifier circuit selects the appropriate impedance transformation relationship according to the maximum output power relationship of CI, C2, P1 and P2, and the impedance transformation is to make the impedance traction between C1, P1, C2 and P2 more satisfied.
  • C1 and C2 are combined to be the main power amplifier, and P1 and P2 are used as the first peak power amplifier and the second peak power amplifier, respectively.
  • the main power amplifiers C1 and C2 work, and P1 and P2 work in the C class, which is not turned on.
  • the PI is turned on when it is greater than 6dB, the main power amplifiers Cl, C2 and PI work, and P2 is not yet turned on.
  • Combiner 1 combines the output powers of Cl, Pl, C2, and P2 and outputs them to the load.
  • the gate bias of P1 is lower than the gate bias of C1 and C2, the gate bias of P2 is lower than that of P1, so the main power amplifier and the peak power amplifier are turned on in turn.
  • the output power is much larger than the output power of P1.
  • the output power of P1 is greater than the output power of P2.
  • the main power amplifier is mainly working, that is, the output power is mainly output from the main power amplifier.
  • the C1 and C2 are combined as the main power amplifier, so that the heat dissipation of the main power amplifier is dispersed to two asymmetric two-way power devices of T1 and T2, which improves the heat dissipation of the module and the device.
  • Performance, and Cl, C2, PI and P2 are integrated into two asymmetric two-way power devices, T1 and T2, which reduces the number of devices, reduces the area of the circuit, and saves costs.
  • Fig. 2 is a schematic diagram showing the circuit structure of another 3-way Doherty power amplifying circuit. As shown in Figure 2, the 1:12:2 3-way Doherty power amplifier circuit has the maximum output power as follows:
  • the difference between Figure 2 and Figure 1 is that the opening points of the 1:1:1 Doherty power amplifier circuit shown in Figure 1 are respectively It is 12dB and 6dB.
  • the 1:2:2 Doherty power amplifier circuit shown in Figure 2 is nothing more than this point.
  • the impedance matching circuit in the combiner 2 is different, according to C3, C4, P3. Select the appropriate impedance transformation relationship with the maximum output power of P4.
  • the gate biases of P1 to PN-1 are set to decrease in order, so P1 to PN-1 are turned on sequentially.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一种多赫蒂功率放大电路以及一种包含所述多赫蒂功率放大电路的功率放大器，所述多赫蒂功率放大电路包含至少两个非对称双路功率器件，所述至少两个非对称双路功率器件中的每个非对称双路功率器件包含两个功率放大器；所述至少两个非对称双路功率器件中，每个非对称双路功率器件包含的一个功率放大器单独构成所述多赫蒂功率放大电路的峰值功率放大器，每个非对称双路功率器件包含的另一个功率放大器共同构成所述多赫蒂功率放大电路的主功率放大器。采用本发明的多赫蒂功率放大电路和功率放大器，有利于改善主功率放大器的散热，减少电路的器件数量，减少电路面积，节约成本。

Description

一种多 赫蒂功率放大电路及功率放大器 本申请要求于 201 3 年 3 月 20 日提交的中国 申请号为 201 31 0089529. 0 , 发明名称为 "一种多赫蒂功率放大电路及功率放大 器" 的中国申请的优先权， 其全部内容通过引用结合在本申请中。 技术领域
本发明涉及功率放大器，具体涉及一种多赫蒂功率放大电路及功 率放大器。 背 景技术
功率放大器是无线基站中不可缺少的一部分， 功率放大器的效率 决定了基站的功耗、 尺寸、 热设计等。 目前， 为了提高频谱的利用效率， 无线通信釆用了多种不同制式的调制信号，如正交频分复用 （Orthogonal Frequency Division Multiplexing , OFDM)、 码分多址 (Code-Division Multiple Access , CDMA) ¾ 时分多址 (Time division multiple access , TDMA)等， 根据相关协议的规定， 这些制式的信号具有大小不同的峰均 比（Peak-to- Average Power Ratio ) , 如 OFDM的峰均比为 10~12dB。 高峰 均比的信号在基站中对功率放大器有更高的要求， 基站功率放大器为了 不失真的放大这些高峰均比的信号， 一种方法是釆用功率回退的方法， 就是让功率放大器工作在 A类或 AB类状态，但根据功率放大器的特性， 这种方法会引起功率放大器效率的大幅度下降， 在同样输出功率下， 使 基站的能耗大大增加； 另一种方法就是釆用高效率的非线性功率放大器 与数字预失真（Digital Predistortion, DPD)等线性化数字技术结合。 这样， 可以得到比较好的功率放大器效率， 同时功率放大器的线性也能够满足 相关协议的要求。 多赫蒂 (Doherty)技术由于实现简单， 成本较低， 是当 前主流的高效率功率放大器技术。
对于传统的对称多赫蒂功率放大电路最佳效率点在回退 6dB 的位 置， 比较适合于 6dB的峰均比信号。 而实际上在目前和未来的通信系统 中， 高峰均比的趋势越来越明显， 为了实现在更高峰均比信号下获得更 高的效率， 非对称和多路多赫蒂技术的应用越来越多。 然而， 例如， 现 有技术中典型的 3路多赫蒂功率放大电路一般会有 3个功率器件： 1 个 主功率放大器和 2个峰值功率放大器，它们各自为一个独立封装的器件。 这种传统的 3路多赫蒂功率放大电路存在以下主要问题：
1、 主功率放大器消耗了整个功率放大电路的大部分功耗， 大部分 热耗集中在主功率放大器一个功率器件上。 这带来了一些问题， 一是热 量集中不利于系统的散热； 二是主功率放大器热耗大， 引起主功率放大 器在高温下性能下降， 同时芯片棵片（Die)的节温过高， 主功率放大器的 器件可靠性降低。
2、 传统的 3路多赫蒂功率放大器釆用 3个器件， 器件的数量多， 模块的面积大， 导致整个模块的成本上升。 发 明 内 容
本发明实施例提供了一种多赫蒂功率放大电路及功率放大器， 以 期改善主功率放大器的散热， 减少电路的器件数量， 减少电路面积， 节 约成本。
第一方面， 本发明提供一种多赫蒂功率放大电路， 其特征在于， 所述多赫蒂功率放大电路包含至少两个非对称双路功率器件， 所述至少 两个非对称双路功率器件中的每个非对称双路功率器件包含两个功率放 大器；
所述至少两个非对称双路功率器件中， 每个非对称双路功率器件 包含的一个功率放大器单独构成所述多赫蒂功率放大电路的峰值功率放 大器， 每个非对称双路功率器件包含的另一个功率放大器共同构成所述 多赫蒂功率放大电路的主功率放大器。
在第一种可能的实现方式中， 所述多赫蒂功率放大电路包含 N-1 个非对称双路功率器件， 其中， N为大于 2的正整数；
所述 N-1个非对称双路功率器件构成 N路多赫蒂功率放大电路。 结合第一方面的第一种可能的实现方式， 在第二种可能的实现方 式中， 所述 N-l个非对称双路功率器件中，每个非对称双路功率器件包 含的用于共同构成所述 N路多赫蒂功率放大电路的主功率放大器的功率 放大器的第一最大输出功率相等；
所述 N-1 个非对称双路功率器件中， 每个非对称双路功率器件包 含的用于单独构成所述 N路多赫蒂功率放大电路的峰值功率放大器的功 率放大器的第二最大输出功率相等；
其中，第二最大输出功率 =(N-1)*M*第一最大输出功率，Μ为正数。 结合第一方面的第二种可能的实现方式， 在第三种可能的实现方 式中， Μ的取值随通信系统信号的峰均比的增大而增大。 结合第一方面 或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方 式或第一方面的第三种可能的实现方式， 在第四种可能的实现方式中， 所述至少两个非对称双路功率器件中， 每个所述非对称双路功率器件均 通过对每个所述非对称双路功率器件包含的两个功率放大器进行集成而 形成。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的 第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面 的第四种可能的实现方式， 在第五种可能的实现方式中， 所述至少两个 非对称双路功率器件中， 每个所述非对称双路功率器件包含的两个功率 放大器分别有相应的阻抗匹配电路， 所述阻抗匹配电路包括输入匹配电 路和输出匹配电路。
结合第一方面的第五种可能的实现方式， 在第六种可能的实现方 式中， 所述至少两个非对称双路功率器件中的每个所述非对称双路功率 器件包含的两个功率放大器分别通过各自的所述输出匹配电路连接至合 路器。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的 第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面 的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方 面的第六种可能的实现方式， 在第七种可能的实现方式中，
所述至少两个非对称双路功率器件中， 用于单独构成所述多赫蒂 功率放大电路的峰值功率放大器的任一个功率放大器的栅极偏置低于用 于共同构成所述多赫蒂功率放大电路的主功率放大器的任一个功率放大 器的栅极偏置。 结合第一方面的第七种可能的实现方式， 在第八种可能的实现方 式中， 按照栅极偏置由高至低的顺序， 依次开启所述多赫蒂功率放大电 路的峰值功率放大器。 第二方面， 本发明提供一种功率放大器， 其特征在于， 包括第一 方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实 现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的 实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能 的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可 能的实现方式所述的多赫蒂功率放大电路。
由上可知， 在本发明一些可行的实施方式中， 通过将功率放大器 集成到非对称双路功率器件中， 减少了电路的器件数量， 减少了电路的 面积， 同时节约了成本， 且主功率放大器的热耗分散到了每个非对称双 路功率器件， 有利于改善主功率放大器的散热。 附 图 说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下 面将对实施例描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术 人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得 其他的附图。
图 1为一种 3路多赫蒂功率放大电路的电路结构示意图； 图 2为另一种 3路多赫蒂功率放大电路的电路结构示意图。 具体 实 施方 式
下面将结合本发明实施例中的附图， 对本发明实施例中的技术方 案进行清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分 实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普通技 术人员在没有作出创造性劳动前提下所获得的所有其他实施例， 都属于 本发明保护的范围。
为解决现有技术中的多赫蒂功率放大电路存在的热耗集中、 器件 数量多、 成本高等问题， 本发明实施例提供一种多赫蒂功率放大电路， 所述多赫蒂功率放大电路包含至少两个非对称双路功率器件， 所述至少 两个非对称双路功率器件中的每个非对称双路功率器件包含两个功率放 大器， 所述至少两个非对称双路功率器件中， 每个非对称双路功率器件 包含的一个功率放大器单独构成所述多赫蒂功率放大电路的峰值功率放 大器， 每个非对称双路功率器件包含的另一个功率放大器共同构成所述 多赫蒂功率放大电路的主功率放大器。
作为一种实施方式， 所述多赫蒂功率放大电路包含 N-1 个非对称 双路功率器件， 其中， N为大于 2的正整数， 所述 N-1个非对称双路功 率器件构成 N路多赫蒂功率放大电路。
所述 N-1 个非对称双路功率器件中， 每个非对称双路功率器件包 含的用于共同构成所述 N路多赫蒂功率放大电路的主功率放大器的功率 放大器的第一最大输出功率相等， 每个非对称双路功率器件包含的用于 单独构成所述 N路多赫蒂功率放大电路的峰值功率放大器的功率放大器 的第二最大输出功率相等， 其中， 第二最大输出功率 =(N-1)*M*第一最 大输出功率， M为正数。 M的取值随通信系统信号的峰均比的增大而增 大。
至少两个非对称双路功率器件中， 每个所述非对称双路功率器件 均通过对每个所述非对称双路功率器件包含的两个功率放大器进行集 成。
至少两个非对称双路功率器件中， 每个所述非对称双路功率器件 包含的两个功率放大器分别有相应的阻抗匹配电路， 阻抗匹配电路包括 输入匹配电路和输出匹配电路。 至少两个非对称双路功率器件中， 每个 非对称双路功率器件包含的两个功率放大器分别通过各自的输出匹配电 路连接至合路器。
所述至少两个非对称双路功率器件中， 用于单独构成多赫蒂功率 放大电路的峰值功率放大器的任一个功率放大器的栅极偏置， 要低于用 于共同构成多赫蒂功率放大电路的主功率放大器的任一个功率放大器的 栅极偏置。 按照栅极偏置由高至低的顺序， 依次开启所述多赫蒂功率放 大电路的峰值功率放大器。 根据本发明实施例提供的一种多赫蒂功率放 大电路， 通过将功率放大器集成到非对称双路功率器件中， 减少了电路 的器件数量， 减少了电路的面积， 同时节约了成本， 且主功率放大器的 热耗分散到了每个非对称双路功率器件， 有利于改善主功率放大器的散 热。
下面以 3路多赫蒂功率放大电路为例进行说明。
图 1 为一种 3路多赫蒂功率放大电路的电路结构示意图。 如图 1 所示， 为 1 : 1 : 1的 3路多赫蒂功率放大电路， T1和 T2是 2个非对称双路 功率器件， 该器件内部有两路， T1 器件内部两路分别为 C1 和 PI , T2 器件内部两路分别为 C2和 P2 , 其中， C1和 Pl、 C2和 P2分别进行集 成， 构成 T1和 T2。
C1和 Pl、 C2和 Ρ2的最大输出功率分别不相同， Cl、 Pl、 C2和 P2的最大输出功率根据 3路多赫蒂功率放大电路的设计来进行选取， 其 最大输出功率关系如下：
C1的最大输出功率=〇2的最大输出功率
P1的最大输出功率=?2的最大输出功率 =2*C1的最大输出功率 设置 P1 的栅极偏置比 C1和 C2的栅极偏置低， P2的栅极偏置比 P1的栅极偏置低。
在射频功率放大器的电路设计中， 功率放大器的输入和输出需要 匹配电路， 匹配到合适的阻抗点， 保证功率放大器的功率， 效率和增益 等。 在 Cl、 Pl、 C2和 P2的输入端和输出端分别连接有输入匹配电路和 输出匹配电路，其中， C1分别连接输入匹配电路 A1和输出匹配电路 B 1 , P1分别连接输入匹配电路 A2和输出匹配电路 B2 , C2分别连接输入匹 配电路 A3和输出匹配电路 B3 , P2分别连接输入匹配电路 A4和输出匹 配电路 B4。
Cl、 Pl、 C2和 P2的输出匹配电路连接到合路器 1 , 合路器 1将 Cl、 Pl、 C2和 P2的输出功率合路在一起， 输出给负载， 合路器 1还包 括 3路多赫蒂功率放大电路的阻抗变换部分， 根据 CI , C2 , P1和 P2的 最大输出功率关系选取合适阻抗变换关系，选取阻抗变换就是使 C 1、 P1、 C2和 P2之间的阻抗牵引满足多赫蒂设计的限定条件。
图 1所示的 3路多赫蒂功率放大电路的工作原理如下：
实际工作时 C1和 C2合路做主功率放大器， P1和 P2分别作为第 一个峰值功率放大器和第二个峰值功率放大器。
当输出功率回退小于 12dB时， 主要是主功率放大器 C1和 C2工 作， P1和 P2工作在 C类， 没有开启。 当输出功率回退小于 12dB , 大于 6dB 时 PI打开， 主功率放大器 Cl、 C2和 PI工作， P2还没有开启。
当输出功率回退小于 6dB时， P2也打开， Cl、 C2、 PI和 P2都工 作。
合路器 1将 Cl、 Pl、 C2和 P2的输出功率合路在一起， 输出给负 载。
由于 P1 的栅极偏置比 C1和 C2的栅极偏置低， P2的栅极偏置比 P1更低， 所以主功率放大器和峰值功率放大器依次打开。 具体地， 栅极 偏置越高增益越高， 而且峰值功率放大器的增益是随着输入功率的增大 而增大的， 所以对于相同输入功率而言， 输入功率非常小的时候， 主功 率放大器的输出功率远大于 P1的输出功率， P1的输出功率大于 P2的输 出功率， 此时主要是主功率放大器在工作， 即输出功率主要是主功率放 大器输出的。 当输入功率继续增大， 增大到输出功率为总功率回退 12dB 时， P1 的增益变得比较大了， 其输出功率开始增大， 但此时 P2的增益 还是比较低， 其输出功率可以忽略不计。 输入功率继续增大， 增大到输 出功率为总功率回退 6dB时， P2的增益变得比较大了， 其输出功率开始 增大。 直到最后， 主功率放大器和峰值功率放大器都达到其最大输出功 率。
根据上述实施例提供的 3路多赫蒂功率放大电路， C1和 C2合路 做主功放， 这样主功放的热耗分散到了 T1和 T2两个非对称双路功率器 件， 改善了模块散热和器件的性能， 且 Cl、 C2、 PI和 P2集成到了 T1 和 T2 两个非对称双路功率器件， 减少了器件的数量， 减少了电路的面 积， 同时节约了成本。
图 2为另一种 3路多赫蒂功率放大电路的电路结构示意图。如图 2 所示， 为 1 :2:2的 3路多赫蒂功率放大电路， 其最大输出功率如下：
C1的最大输出功率=〇2的最大输出功率
P1的最大输出功率=?2的最大输出功率 =4*C1的最大输出功率 图 2与图 1的区别在于， 图 1所示的 1 : 1 : 1的多赫蒂功率放大电路 的开启点分别是 12dB和 6dB , 图 2所示的 1 :2:2的多赫蒂功率放大电路 无非就是这个点不一样而已，当然其合路器 2内的阻抗匹配电路也不同， 根据 C3 , C4 , P3和 P4的最大输出功率关系选取合适阻抗变换关系。
具体运行时， 根据实际通信系统信号的峰均比， 选择到底是 1 : 1 : 1 或 1 :2:2。
推广到 1 : M: M的 3路 doherty, 其最大输出功率关系如下： C1的最大输出功率=〇2的最大输出功率
P1的最大输出功率=?2的最大输出功率 =2*M*C1的最大输出功率 其中， M为一个正数， 比如 M=1.2、 M=1.5等等都是可以的。 推广到 1 : M: ... M的 N路多赫蒂功率放大电路， 其最大输出功 率关系如下：
P1的最大输出功率=?2的最大输出功率 = ... =PN-1的最大输出功率 =(N-1)*M*C1的最大输出功率
C1 的最大输出功率=〇2 的最大输出功率 = ... =CN-1 的最大输出功 率
设置 P1到 PN-1 的栅极偏置依次减小， 所以， P1到 PN-1依次开 启。
以上所揭露的仅为本发明较佳实施例而已， 当然不能以此来限定 本发明之权利范围， 因此依本发明权利要求所作的等同变化， 仍属本发 明所涵盖的范围。

Claims

权 利 要 求 书
1、 一种多赫蒂功率放大电路， 其特征在于， 所述多赫蒂功率放大电路包含 至少两个非对称双路功率器件， 所述至少两个非对称双路功率器件中的每个非 对称双路功率器件包含两个功率放大器；
所述至少两个非对称双路功率器件中， 每个非对称双路功率器件包含的一 个功率放大器单独构成所述多赫蒂功率放大电路的峰值功率放大器， 每个非对 称双路功率器件包含的另一个功率放大器共同构成所述多赫蒂功率放大电路的 主功率放大器。
2、 如权利要求 1所述的电路， 其特征在于， 所述多赫蒂功率放大电路包含 N-1个非对称双路功率器件， 其中， N为大于 2的正整数；
所述 N-1个非对称双路功率器件构成 N路多赫蒂功率放大电路。
3、 如权利要求 2所述的电路， 其特征在于， 所述 N-1个非对称双路功率器 件中， 每个非对称双路功率器件包含的用于共同构成所述 N路多赫蒂功率放大 电路的主功率放大器的功率放大器的第一最大输出功率相等；
所述 N-1 个非对称双路功率器件中， 每个非对称双路功率器件包含的用于 单独构成所述 N路多赫蒂功率放大电路的峰值功率放大器的功率放大器的第二 最大输出功率相等；
其中， 第二最大输出功率 =(N-1)*M*第一最大输出功率， M为正数。
4、 如权利要求 3所述的电路， 其特征在于， M的取值随通信系统信号的峰 均比的增大而增大。
5、 如权利要求 1-4所述的电路， 其特征在于， 所述至少两个非对称双路功 率器件中， 每个所述非对称双路功率器件均通过对每个所述非对称双路功率器 件包含的两个功率放大器进行集成而形成。
6、 如权利要求 1-5所述的电路， 其特征在于， 所述至少两个非对称双路功 率器件中， 每个所述非对称双路功率器件包含的两个功率放大器分别有相应的 阻抗匹配电路， 所述阻抗匹配电路包括输入匹配电路和输出匹配电路。
7、 如权利要求 6所述的电路， 其特征在于， 所述至少两个非对称双路功率 器件中的每个所述非对称双路功率器件包含的两个功率放大器分别通过各自的 所述输出匹配电路连接至合路器。
8、 如权利要求 1-7所述的电路， 其特征在于， 所述至少两个非对称双路功 率器件中， 用于单独构成所述多赫蒂功率放大电路的峰值功率放大器的任一个 功率放大器的栅极偏置低于用于共同构成所述多赫蒂功率放大电路的主功率放 大器的任一个功率放大器的栅极偏置。
9、如权利要求 8所述的电路， 其特征在于，按照栅极偏置由高至低的顺序， 依次开启所述多赫蒂功率放大电路的峰值功率放大器。
10、 一种功率放大器， 其特征在于， 包括权利要求 1-9任意一项所述的多赫 蒂功率放大电路。
PCT/CN2014/073743 2013-03-20 2014-03-20 一种多赫蒂功率放大电路及功率放大器 WO2014146585A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP14769091.1A EP2963810B1 (en) 2013-03-20 2014-03-20 Doherty power amplification circuit and power amplifier
JP2016503530A JP6516227B2 (ja) 2013-03-20 2014-03-20 ドハーティ電力増幅回路及び電力増幅器
ES14769091T ES2773491T3 (es) 2013-03-20 2014-03-20 Circuito de amplificación de potencia Doherty y amplificador de potencia
US14/859,080 US9484866B2 (en) 2013-03-20 2015-09-18 Doherty power amplifying circuit and power amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310089529.0 2013-03-20
CN201310089529.0A CN103199798B (zh) 2013-03-20 2013-03-20 一种多赫蒂功率放大电路及功率放大器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/859,080 Continuation US9484866B2 (en) 2013-03-20 2015-09-18 Doherty power amplifying circuit and power amplifier

Publications (1)

Publication Number Publication Date
WO2014146585A1 true WO2014146585A1 (zh) 2014-09-25

Family

ID=48722188

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/073743 WO2014146585A1 (zh) 2013-03-20 2014-03-20 一种多赫蒂功率放大电路及功率放大器

Country Status (6)

Country Link
US (1) US9484866B2 (zh)
EP (1) EP2963810B1 (zh)
JP (1) JP6516227B2 (zh)
CN (1) CN103199798B (zh)
ES (1) ES2773491T3 (zh)
WO (1) WO2014146585A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103580612A (zh) * 2012-08-10 2014-02-12 中兴通讯股份有限公司 功率放大管装置、多路射频功率放大电路及其实现方法
CN103199798B (zh) * 2013-03-20 2015-12-02 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器
US9871538B2 (en) 2014-01-16 2018-01-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for adjusting peak power capability
AU2015407553B2 (en) * 2015-09-01 2018-10-25 Nec Corporation Power amplification apparatus and television signal transmission system
DE112018006918T5 (de) * 2018-01-22 2020-10-01 Mitsubishi Electric Corporation Verstärker
US11159187B2 (en) * 2018-02-26 2021-10-26 Parallel Wireless, Inc. Microcomponent massive MIMO arrays
CN113169767A (zh) 2018-07-30 2021-07-23 盈诺飞公司 大规模mimo通信系统和方法
WO2020093005A1 (en) 2018-11-01 2020-05-07 Innophase, Inc. Reconfigurable phase array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741373A (zh) * 2004-08-26 2006-03-01 日本电气株式会社 用于多赫蒂放大器并行操作的电路
WO2008053534A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Doherty amplifier
KR20110111937A (ko) * 2010-04-06 2011-10-12 삼성전자주식회사 결합형 도허티 전력 증폭 장치
CN102427332A (zh) * 2011-11-28 2012-04-25 华为技术有限公司 Doherty功率放大器及提高其功放效率的方法、设备
CN103199798A (zh) * 2013-03-20 2013-07-10 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786727A (en) * 1996-10-15 1998-07-28 Motorola, Inc. Multi-stage high efficiency linear power amplifier and method therefor
US6737922B2 (en) * 2002-01-28 2004-05-18 Cree Microwave, Inc. N-way RF power amplifier circuit with increased back-off capability and power added efficiency using unequal input power division
JP4700470B2 (ja) * 2004-12-15 2011-06-15 株式会社日立国際電気 増幅器
JP2007081800A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ドハティ増幅器
KR101083920B1 (ko) * 2006-08-11 2011-11-15 엘지에릭슨 주식회사 다중 입출력 경로 도허티 증폭기
EP2235820B1 (en) * 2007-12-21 2013-08-28 Nxp B.V. 3-way doherty amplifier with minimum output network
CN101534093B (zh) * 2009-04-14 2011-08-10 武汉正维电子技术有限公司 用于移动通信基站系统功率放大器的末级三路功率合成放大电路
WO2011046031A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 電力増幅器およびその動作方法
JP5483581B2 (ja) * 2010-07-20 2014-05-07 住友電工デバイス・イノベーション株式会社 ドハティ増幅器および半導体装置
JP2012029239A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器
EP2521257B1 (en) * 2011-05-06 2014-11-12 Nxp B.V. Doherty amplifier circuit
CN102355198B (zh) * 2011-08-01 2013-11-27 深圳大学 多路非对称Doherty功率放大器
WO2013086658A1 (en) * 2011-12-15 2013-06-20 Telefonaktiebolaget L M Ericsson (Publ) Doherty power amplification apparatus and method
CN102545788A (zh) * 2011-12-29 2012-07-04 武汉正维电子技术有限公司 一种多路非对称Doherty放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741373A (zh) * 2004-08-26 2006-03-01 日本电气株式会社 用于多赫蒂放大器并行操作的电路
WO2008053534A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Doherty amplifier
KR20110111937A (ko) * 2010-04-06 2011-10-12 삼성전자주식회사 결합형 도허티 전력 증폭 장치
CN102427332A (zh) * 2011-11-28 2012-04-25 华为技术有限公司 Doherty功率放大器及提高其功放效率的方法、设备
CN103199798A (zh) * 2013-03-20 2013-07-10 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器

Also Published As

Publication number Publication date
CN103199798B (zh) 2015-12-02
EP2963810A1 (en) 2016-01-06
EP2963810A4 (en) 2016-01-06
US9484866B2 (en) 2016-11-01
JP6516227B2 (ja) 2019-05-22
US20160013762A1 (en) 2016-01-14
CN103199798A (zh) 2013-07-10
ES2773491T3 (es) 2020-07-13
JP2016512933A (ja) 2016-05-09
EP2963810B1 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
WO2014146585A1 (zh) 一种多赫蒂功率放大电路及功率放大器
US9917551B2 (en) Doherty amplifiers with minimum phase output networks
EP2608400B1 (en) N way Doherty amplifier
CA2765107C (en) Power amplifier and transmitter
US20140347133A1 (en) Doherty amplifier
CN106411267B (zh) 一种宽带三路Doherty功率放大器及其实现方法
Yin et al. A compact dual-band digital Doherty power amplifier using parallel-combining transformer for cellular NB-IoT applications
CN105981295A (zh) 具有可调输出功率回退的序贯宽带多尔蒂(Doherty)功率放大器
CN106411275B (zh) 改善带宽的三路Doherty功率放大器及实现方法
CN103430603B (zh) 功率放大器、收发信机及基站
Zhao et al. A 60GHz outphasing transmitter in 40nm CMOS with 15.6 dBm output power
CN106374860A (zh) 一种基于电压合成结构的Doherty功率放大器
CN109951160A (zh) 基于变压器的Doherty功率放大器
CN102594266A (zh) 一种多级多路Doherty放大器
CN109889163A (zh) 基于变压器的Doherty功率放大器
US20130214866A1 (en) Power amplifier tube and power amplification method
CN104393843A (zh) 采用多级式辅路放大器的Doherty功率放大器
US20130106517A1 (en) Power Amplifier Tube and Power Amplification Method
US20140125415A1 (en) Power Amplifier Device and Power Amplifier Circuit Thereof
WO2012146009A1 (zh) 一种多赫蒂功放装置及功率放大方法
Qian et al. Power-efficient cmos power amplifiers for wireless applications
WO2018137185A1 (zh) 一种功率放大装置、射频拉远单元及基站
CN204376835U (zh) 采用多级式辅路放大器的Doherty功率放大器
Deltimple et al. Integrated Doherty RF CMOS Power Amplifier design for average efficiency enhancement
Balteanu CMOS high bandwidth envelope tracking and power amplifiers for LTE carrier aggregation

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14769091

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016503530

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014769091

Country of ref document: EP