JP2016506623A - 自動集積回路分析を行うための方法および装置 - Google Patents

自動集積回路分析を行うための方法および装置 Download PDF

Info

Publication number
JP2016506623A
JP2016506623A JP2015547965A JP2015547965A JP2016506623A JP 2016506623 A JP2016506623 A JP 2016506623A JP 2015547965 A JP2015547965 A JP 2015547965A JP 2015547965 A JP2015547965 A JP 2015547965A JP 2016506623 A JP2016506623 A JP 2016506623A
Authority
JP
Japan
Prior art keywords
integrated circuit
laser
under test
images
circuit under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015547965A
Other languages
English (en)
Other versions
JP2016506623A5 (ja
Inventor
デイヴィッド・エス・ストーカー
エリック・フランク・マトリン
モティラル・アグラワル
ジェームズ・アール・ポットハスト
ニール・ウィリアム・トロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SRI International Inc
Original Assignee
SRI International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SRI International Inc filed Critical SRI International Inc
Publication of JP2016506623A publication Critical patent/JP2016506623A/ja
Publication of JP2016506623A5 publication Critical patent/JP2016506623A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

集積回路を走査するための方法および装置であって、複数の時間同期されたレーザ走査顕微鏡であって、各レーザ走査顕微鏡が、試験対象の集積回路の同じ視野を走査するように構成され、これは、試験対象の集積回路の複数の画像を生成する、複数の時間同期されたレーザ走査顕微鏡と、レーザ走査顕微鏡に結合された、複数の画像を処理するためのデータ処理装置とを備え、データ処理装置が、試験対象の集積回路の構造を定義する1つまたは複数のネットリストを生成するネットリスト抽出器(NE)を備える方法および装置。

Description

本発明における政府の権利
本発明は、契約番号HR0011−11−C−0088(DARPA)の下で米国政府の支援を受けて行われた。米国政府は、本発明における権利を有する。
本発明の実施形態は、概して、集積回路分析技法に関し、より詳細には、自動集積回路分析を行うための方法および装置に関する。
現代の集積回路は非常に複雑である。集積回路が故障した時、または予想通りに機能しない場合、集積回路の故障の理由を切り離すことは非常に難しい。しばしば、故障をもたらす物理的デバイス特性の故障原因を辿るために、多量の設計情報が使用される。それが達成されると、標準的なプローブツールを使用してデバイスの局所分析を行うことが可能になり得る。これらのツールの1つは、しばしば、レーザ走査顕微鏡を用いたレーザプローブ技法を使用する。レーザプローブを使用するとき、(通常はネットリストまたはレイアウト概要の形態での)設計情報の補助により集積回路の特定の領域に操縦して、電子波形(RMS出力または実際の時間依存波形)を非侵襲で測定し、その波形が異常か否かを判断することが必要である。これらのツールはしばしば、デバイス付近で手動で操縦して波形を収集する非常に熟練した技師によって使用される。次いで、技師は、波形をシミュレーションと比較して、誤差があるかどうか判断する。そのような手動分析は、時間がかかり、コストもかかる。さらに、これらの方法は、多量の設計知識を技師が入手可能であるデバイスに限定される。設計が分かっていない場合、機能の分析を実施する前に設計を知るために、デバイスを破壊的にリバースエンジニアする必要がある。破壊的なリバースエンジニアリングプロセスは、それらがデバイスを非機能状態にするので望ましくない。幾つかの例では、破壊的なリバースエンジニアリングステップを標準的なレーザプローブと組み合わせてICの設計を識別することが可能であるが、電子顕微鏡およびレーザプローブ顕微鏡からのデータの正常なアライメントは、手動のユーザ入力を必要とする。
理想化されたレイアウトファイル、電子顕微鏡画像、および光学画像の間で非常に異なる度合いのデバイス幾何形状可視性が存在する。特に、第三者によって製造された集積回路は、撮像システムの回折限界スポットサイズよりも小さいフィーチャを含むことがある。そのような場合、設計情報はほとんど分からず、標準的な認識方法は効果的でない。なぜなら、補助なしの撮像システムは、集積回路内の論理素子を正確に認識するのに十分に詳細な画像を解像することができないからである。さらに、幾何形状のみでは、デバイス分析のための不十分なパラメータである。幾何的詳細のみに焦点を当てた標準的な破壊的方法は、プロセス関連の欠陥を効率的に検出することは可能でない。そのようなプロセス関連の欠陥は、間欠的であるか、または熱、老化、もしくは他の物理的原因によるデバイスストレスによって引き起こされる。
したがって、完全なデバイス設計情報が利用可能でないときでさえ、自動的に故障を識別して切り離すことができる汎用のデバイス分析方法を開発することが当技術分野で必要である。
本発明の実施形態は、概して、実質的に、図面の少なくとも1つに示される、および/または図面の少なくとも1つに関連付けて説明され、より完全には特許請求の範囲に記載される、非侵襲の自動集積回路分析を行うための装置および/または方法を含む。
非破壊分析手法の様々な利点、本開示の態様および新規の特徴、ならびにそれらの例示的実施形態の詳細は、以下の説明および図面からより完全に理解されよう。
本発明の上記の特徴を詳細に理解できるように、実施形態を参照して、上で簡単に要約した本発明のより特定的な説明を行うことができる。実施形態の幾つかは、添付図面に示されている。しかし、添付図面は、本発明の典型的な実施形態のみを示し、したがって本発明の範囲の限定とみなされるべきではないことに留意されたい。これは、本発明は、他の同様に効果的な実施形態も含むことができるためである。
本発明の少なくとも1つの実施形態による自動集積回路分析を行うためのシステムのブロック図である。 本発明の少なくとも1つの実施形態による図1のポンププローブアセンブリのブロック図である。 本発明の少なくとも1つの実施形態による図1の1つの超高速レーザポンプ/プローブ検出器アセンブリのブロック図である。 本発明の少なくとも1つの実施形態による超解像撮像を実施するためのシステムおよび装置のブロック図である。 本発明の少なくとも1つの実施形態によるデータ処理装置サブシステムのブロック図である。 本発明の少なくとも1つの実施形態による自律デバイスネットリスト抽出器サブシステムを示す図である。 本発明の少なくとも1つの実施形態によるデバイスネットリストを自動的にかつ非侵襲で抽出するための方法の流れ図である。 本発明の少なくとも1つの実施形態による認識アルゴリズムを使用して論理セルを検出するための方法の流れ図である。 本発明の少なくとも1つの実施形態による論理セル相互接続を識別するための方法の流れ図である。 本発明の少なくとも1つの実施形態による論理セル内の活動を識別するための方法の流れ図である。 本発明の少なくとも1つの実施形態による電磁シミュレータを使用して物体反射率を迅速にシミュレートするための方法の流れ図である。
本発明の実施形態は、自動集積回路分析を行うための方法と、同時に走査可能なデュアルレーザ共焦顕微鏡装置とを含む。この装置は、複数の方法を採用して、変化する動作条件の下で収集される集積回路の複数の画像を作成し、次いで、それらの画像は結合されて、試験対象の集積回路の超次元表現(超次元画像とも呼ぶ)としてデータベースに記憶される。認識アルゴリズムが、データベース構造内に記憶された超次元画像を処理して、試験対象の集積回路の論理セル素子の存在および識別を抽出する。分析を速めるために、認識アルゴリズムは制御ループを操作し、制御ループは、論理セル内部でのデバイス活動の位置を順次に検出し、次いで、しきい値よりも上の十分な活動を示す位置で電子波形を検出する。組み合わされた論理セルと波形との分析から、試験対象の集積回路を表すネットリストが生成される。幾つかの実施形態では、ネットリストは、SPICE、Verilog形式、または当業者に知られている任意の形式でフォーマットされる。さらに、電気接続をプローブする、対象の特定のフィーチャを機能向上させる、またはネットリストの全体の忠実性を改良するための追加の機能がこの装置によって可能になり、上記の方法全てがこの装置において実施される。
図1は、本発明の少なくとも1つの実施形態による自動集積回路分析を行うためのシステム100のブロック図を示す。システム100は、分析器装置104と、試験対象の集積回路(IC)アセンブリ102とを備える。試験対象のICアセンブリ102は、6軸(x、y、z、角度1、角度2、角度3)位置決めステージに取り付けられた機能集積回路を備える。分析器装置104は、ポンプ/プローブアセンブリ118と、制御装置およびデータ処理装置116と、自律デバイスネットリスト抽出器120と、分散コンピューティングクラスタ140と、データベース130とを備える。ポンプ/プローブアセンブリは、ポンプレーザ108と、プローブレーザ109と、ポンプビームとプローブビームを同時に走査して結合するための光学系110と、DC反射率放出検出器112と、AC結合RF放出検出器113とを含む。以下に詳細に述べるように、分析器装置104は、試験対象のIC102の複数のタイプのレーザ走査を行うことが可能であり、ポンプレーザは、デバイス102のタイミングまたは論理状態を変えることによって、デバイスの動作状態を局所的に変えることが可能であり、それと同時に、プローブレーザを使用して、デバイス102上の他の場所に対する上記の変化の影響を測定する。ポンプ/プローブアセンブリ118は、試験対象のICの複数の画像を生成する。次いで、ポンプ/プローブ画像および波形データが記憶され、自律デバイスネットリスト抽出器(ADNE)120によって、標準のDC反射率画像および電子波形データと組み合わされて、試験対象の集積回路のネットリストを作成する。例示的実施形態によれば、制御装置およびデータ処理装置116は、(選択された周波数範囲内のRFを測定する)AC結合RF放出検出器113からの測定されたRF出力を処理して、活動マップとして、試験対象の集積回路での電圧の時空推移を生成する。ADNE120は、活動マップを使用して、試験対象の集積回路の素子間の相互接続を決定することができる。
ポンプ/プローブアセンブリ118は、レーザ走査顕微鏡を形成し、このレーザ走査顕微鏡は、試験対象の集積回路(IC)102にわたって集束プローブレーザスポット109を走査し、それと同時にポンプレーザ108を使用してIC102の機能を変える。走査と機能の変更とを同時に行うことが、試験対象のIC102の超次元画像に追加の次元を加え、それにより論理セル検出の精度を高める。幾つかの実施形態によれば、それぞれデバイスの同じ視野を走査するように構成された複数の走査レーザ顕微鏡が存在してもよい。超次元画像は、受動的に収集されることがあり、その場合にはIC102は電力供給されず、または能動的に収集されることもあり、その場合にはIC102は電力供給され、制御装置およびデータ処理装置116と共に動作される。ポンプ/プローブアセンブリ118は、ポンプレーザ(第1のレーザ)を使用して、試験対象の集積回路の選択された領域を光キャリアでポンプし、プローブレーザ(第2のレーザ)を使用して、ポンピングが試験対象の集積回路に対して有する影響を監視する。幾つかの実施形態によれば、複数の画像を生成するために使用されるレーザは、連続波レーザ、変調レーザ、またはパルスレーザの少なくとも1つである。
論理セルの分布を直接観察するために、集積回路の裏面から走査が行われる。典型的には、裏面走査のための何らかのデバイス準備が必要であり、以下に述べる。ポンプレーザ108からの集束ポンプレーザビームが試験対象の集積回路102を通り過ぎるとき、レーザビームは、集積回路の電気特性の変化を引き起こし、集積回路の電子回路内部で光キャリアまたは熱を発生する。これらの変化が、第2のレーザおよびレーザ検出器によって監視される。様々な走査技法を使用して、ポンプ/プローブアセンブリ118は、光学および波形情報(超次元画像)を生成し、これを使用して、集積回路素子およびそれらの相互接続を識別することができる。分析器装置104の各構成要素を以下で図2〜図6に関して述べ、分析器装置114の動作を以下で図7〜図11に関して述べる。
図2は、本発明の少なくとも1つの実施形態による図1のポンプ/プローブアセンブリ118のブロック図を示す。一実施形態では、ポンプ/プローブアセンブリ118は、ロックイン増幅器210と、RFフィルタおよび増幅器209と、電流増幅器207と、プローブレーザ218と、プローブ検出光学系208と、プローブ走査光学系206と、結合光学系および対物レンズ205と、ポンプ走査光学系204と、ポンプ検出光学系220と、ポンプ変調器214と、ポンプレーザ源216と、信号発生器212とを備える。
ポンプ/プローブアセンブリ118は、レーザ光の様々な波長、様々な走査パターン、および様々なレーザ変調を利用して、試験対象の集積回路102の複数の画像を生成する。この超次元画像は、集積回路の詳細な表現をもたらすマルチモード画像分析の実施を容易にし、そのような表現を使用して、何れの1つの画像よりも高い忠実性で回路フィーチャを区別することができる。一実施形態では、第1のレーザ216と第2のレーザ218は、2つの異なる波長、例えば1064nmと1319nmを有する。これらの周波数が例示にすぎず、限定ではないことは当業者には理解されよう。設計の選択に応じて、レーザ216および218の両方もしくは一方を振幅、周波数、または位相変調することができ、またはどちらも変調しなくてもよい。他の実施形態によれば、レーザ216および218は、100fs(フェムト秒)〜100ps(ピコ秒)の範囲内のパルス長を有するモードロック超高速レーザでよい。
図2に示される実施形態では、プローブレーザ218は、約1319nmの波長を有するが、変調はされず、第2のポンプレーザ216は、1064nmの波長を有し、変調器214および信号発生器212を使用して振幅変調(例えばパルス)される。レーザビームは、それぞれ顕微鏡光学系204および206を通過し、ダイクロイックビームスプリッタと、高い可変の開口数のエアギャップまたはソリッドイマージョン対物レンズとを含む共通の光学系205を通って伝送し、IC102内部の活性デバイス層の1つまたは複数、例えばポリゲートを含む層に集束する。反射レーザ光は、顕微鏡光学系204および206を通って戻り、これらの光学系は、ポンプ帰還信号とプローブ帰還信号を分離し、光学系208および220を使用して放出検出器上に再び集束させる。レーザを受け取るために使用される構成要素の構造は、走査タイプおよび他の要因に応じて変化することがある。一実施形態では、プローブレーザ検出器208の出力は、電流増幅器207に結合され、ロックイン増幅器210に渡され、ロックイン増幅器210は信号発生器212に同期され、信号発生器212の出力はA/D変換器200に送られる。A/D変換器200は、制御装置およびデータ処理装置116と可読メモリを共有する。同様に、ポンプレーザ検出器信号は、増幅され、やはり制御装置およびデータ処理装置116内の検出電子回路に送られる。一実施形態によれば、デバイスは、走査中、デジタル入力/出力ライン215を使用して動作させることができる。同様に、レーザ216および218を走査するために使用される検流計1および検流計2は、制御装置およびデータ処理装置116によって動作される。この様式で、ポンプレーザに対する回路の非常に小さい応答が感知されて増幅され、対応するデータが、ADNE120を介してデータベース130に通信される。
プローブレーザをポンプ繰返し周波数にロックすることによって、電荷流撮像が実現される。電荷流撮像は、注入された電荷キャリアに対するフィーチャの応答を撮像することによって論理セル検出を改良するために、IC102内部の様々なフィーチャを機能向上させるために使用される方法である。電荷は、一定の周波数(典型的には1〜500MHz)でポンプレーザによって局所的に注入され、プローブレーザは、その同じ周波数に同調される。ポンプレーザによって発生される小さな信号は、ロックイン増幅器210が同じポンプ周波数に同調されるときに感知される。このとき、ポンプレーザ周波数で生成されるデバイスの画像は、IC全体にわたる電荷流を表し、これを使用して、ポリシリコンゲートなどIC内の追加のフィーチャを解像することができる。
位相撮像法は、IC102内部の様々な構成要素間のコントラストをさらに強調する電荷流法のさらなる洗練形態である。位相撮像は、ロックイン信号の位相を一意にカラーコード化し、検出されたカラーコード化された位相をプローブレーザ座標の関数としてプロットすることによって実現される。
図3に示される第2の実施形態では、ポンプレーザ(例えば図2に示されるポンプレーザ216)によって生成される注入点から電荷キャリアが移動して離れるときに、電荷キャリアの位置を一瞥できるようにするために、電荷流撮像がピコ秒の時間スケールで実現される。図示される実施形態では、ポンプレーザ218とプローブレーザ218は、モードロックされ、同期される。図示される実施形態では、ポンプレーザ216とプローブレーザ218は、任意選択で、同じレーザ源から導き出される。超高速レーザがポンプアーム302とプローブアーム304に分割され、ポンプアーム302とプローブアーム304は個別に変調される。得られたポンプ/プローブ信号は、2つの変調周波数の和もしくは差によって与えられるロックイン周波数、またはその調波の1つで再び測定される。
ポンプアームとプローブアームへの光信号の到達を調節して、ポンプの到達後の様々な固定の時点で、IC102を含むデバイス内の電荷位置を観察することができる。注入された自由キャリアに対する一意の材料特有の時間応答は、ポンプアーム302とプローブアーム304との相対遅延を調節することによって、IC内部の材料コントラストを向上させる。このようにして、ピコ秒未満の時間スケールで、デバイスを通る電荷流、および対応する熱輸送の動的性質を観察することができる。向上された材料コントラストは、登録および物体認識アルゴリズムの性能を直接改良する。試験中、レーザビームは、試験対象の集積回路102の表面にわたって特定のパターンに従って走査される。一実施形態では、走査は、2つの個別に調節可能なミラー対(検流計)を使用して、顕微鏡光学系204および206によって行われる。走査が行われている間、試験対象の集積回路は電力供給されてよく、また試験信号を有していてもよく、試験信号は、データ処理装置および制御装置116の内部から発生され、デジタル入力/出力ライン215によって供給されて、集積回路の入力ポートに加えられる(テストベクトルとして知られている)。したがって、レーザ走査中に集積回路が電力供給されるか否か、またはレーザ走査中に加えられる特定のテストベクトルセットを有するか否かに基づいて、追加の情報を収集することができる。走査されている間の集積回路の各状態は、マルチモード分析で使用することができる個々の画像を生じさせることができる。試験対象の集積回路102の走査中のポンププローブアセンブリ118の動作の詳細は、以下で図を参照して述べる。
図2における実施形態によって可能にされる第2の方法は、「波形抑制」と呼ばれる。この実施形態では、ロックイン検出器がバイパスされ、増幅およびフィルタされたRF信号(209)は、データ処理装置および制御装置116内の電子回路によって直接測定される。波形抑制時、活性デバイス102は、データ処理装置および制御装置116によって発生されるテストベクトルによってシミュレートされる。論理セル間の接続は、論理セルの出力にポンプレーザ216の焦点を固定することによって、論理セルを選択的に非活動化することによって直接観察される。論理セル出力に固定してポンプレーザを保持する一方で、プローブレーザは、波形の変化を測定することによって、非活動化された論理セルに接続された論理セルを識別することができる。(プローブレーザによって検出されるときに)以前に抑制されていた全てのそれらの論理セルの出力を繰り返しポンピングすることによって、活性論理セル素子間の接続の一意のネットワークを決定することができる。
図3は、本発明の例示的実施形態による、図1のポンプ/プローブアセンブリ118の超高速レーザ実施形態のブロック図である。波形抑制は、パルスレーザシステム300を使用して適用することができる。波形抑制の一形態は、「波形変調」と呼ばれる。「波形変調」では、まず、2つの超高速レーザのパルス繰返しが同期ユニット310と同期される。代替として、単一のレーザ源の一部を分離して、プローブとして使用することもできる。この実施形態では、ポンプレーザパルス列とプローブレーザパルス列の両方が、RF源328によって異なる周波数で振幅変調される。2つのパルスの相対到達時間は、光学遅延ライン320を使用して制御される。最後に、周波数ミキサ330およびロックイン増幅器332を使用して信号が測定され、その後、信号はデータ処理装置116に送信される。次いで、1つのパルスの早期の到着が、対象の1つの論理セルの出力に影響を及ぼすために使用され、光学遅延ライン320によって決定される後の時点で、IC内の他の場所でプローブを用いて時間応答を測定することができる。その後、2つの論理セル間の局所時間遅延や局所電気インピーダンスなど、デバイスの重要なパラメータが抽出され、これらを使用して、タイミング誤差を切り離す、または製造プロセス中の局所変化がデバイス性能にどのように影響を及ぼすかを特徴付ける。
図4は、本発明の少なくとも一実施形態による超解像撮像を実施するためのシステム400のブロック図である。システム400は、プローブアーム402とポンプアーム404とを備え、構造化プローブアームレーザがレーザ218、すなわち超高速レーザであり、構造化ポンプアームレーザがレーザ216である。レーザ216と218は、同期ユニット310を介して同期される。図3に示される構成要素に加えて、任意選択で、回折格子アセンブリ450または同様の波形歪曲デバイス(例えば、ホログラム面、波形歪曲デバイス、または位相面)が、超高速ポンプ−プローブ撮像システム400のポンプアーム404に挿入される。このようにして、ポンプアーム404は、集積回路上にキャリアのパターンを投影することが可能であり、次いでそれを顕微鏡のプローブアーム402によって観察することができる。図4でのこの特定の実施形態は、(以下に述べる)1タイプの超解像撮像法を可能にし、その超解像撮像法では、集積回路内の注入された電荷キャリアのパターンを変えることによって作成される幾つかの画像がまとめて使用されて、試験対象のICの画像を生成し、この画像は、デバイスの何れの単一の画像に比べても改良された解像度を有する。
図5は、本発明の少なくとも1つの実施形態による図1の制御装置およびデータ処理装置116のブロック図を示す。制御装置およびデータ処理装置116は、記憶されたデータおよび実行可能なコードを含むメモリ502を有する汎用コンピュータでよく、これは、データの感知およびポンプ/プローブ装置118への送信、ネットワーク接続530を介した自律デバイスネットリスト抽出器120またはデータベース130との通信を含めた幾つかの機能を実施する。制御装置およびデータ処理装置116は、中央処理装置(CPU)550と、メモリ502と、サポート回路595とを備える。メモリ502は、アレイフォーメーション520と、構成ファイル540と、活動検出器545と、顕微鏡制御装置555と、データベースクライアント565とを記憶する。処理装置116は、デバイス560をさらに備える。デバイス560は、A/D変換器570と、D/A変換器580と、デジタルIO590と、FPGA595とを備える。データベースクライアント565は、サポート回路595およびネットワークインターフェース530を介してデータベース130と通信する。信号は、デバイス560を介してポンプ/プローブ装置に送受信される。検流計制御およびレーザ走査信号は、アナログ/デジタル(A/D)変換器570およびデジタル/アナログ(D/A)変換器580によって処理される。試験対象のIC102を動作させるために使用されるデジタル信号は、デジタルI/Oデバイス590によって処理される。顕微鏡制御装置555は、1つまたは複数の構成ファイル540からアレイを読み取ることによって、ポンプ/プローブ装置を用いた全ての実験を調整および実行し、これらのアレイを使用して、顕微鏡ステージ座標(検査対象のICの領域)、検流計座標(走査視野)、所望の顕微鏡対物レンズ、テストベクトルセット、または他の機器設定、例えば回路に供給される電力もしくは回路によって引き出される電力を設定する。1つまたは複数のCPU(中央処理装置)555およびサポート回路595の使用によって、コマンドが容易化される。高速信号分析を実行するために、RF信号をデジタル化して、FPGAに転送することができる。例えば、信号ベースのトリガによってある特性のRF信号が感知され獲得のためにFPGAによって使用することができるときに、FPGAを使用してポンプ/プローブアセンブリをトリガして、信号を獲得することができる。
サブシステム概要500の構成要素は協働して、構成パラメータおよび測定のタプルからなるデータアレイ520を形成する。一般に、データアレイ(タプル)は、データベースクライアント565からネットワークインターフェース530を介し、ネットワークを介してデータベース130に渡されるが、データ獲得を速めるために、重要なデータのみを獲得してデータベースに送信することが重要である。データ源がデバイス102のサブセットにのみ存在する場合があり得る。そのタイプのデータ源の一例は、プローブ検出器アームから測定される電子波形であり、ここで、獲得は、数百または数千波形を平均することを必要とすることがある。その場合、信号の存在の示唆がある場合にのみ、かつそれらの信号を生成することができる試験対象のICの領域内でのみ、特定のタイプの信号を獲得することによって、かなりの時間を節約することができる。この目標を実現するために、制御システムおよびデータ処理装置500はまた、メモリ502に存在する、またはFPGA595にプログラムされた活動検出アルゴリズム545を含み、この活動検出アルゴリズム545は、1波形よりも少ないサンプルで波形が存在するか否かを判断し、また波形を獲得するための最適な位置が特定の視野内のどこであるかを判断することが可能である。波形獲得速度に対するさらなる改良は、Auto−DNEサブシステム120とのデータベースクライアント565を使用した通信によって可能にされ、これは、視野内の検出された構成要素、すなわち論理セルの存在に基づいて、波形を獲得するための候補位置を構成ファイル540に追加することが可能である。データベース130は、波形が存在する正確な位置を含めた、様々な検出された論理セルに関するメタデータを含む。活動検出器545による中間分析を含めた、Auto−DNE120と制御装置およびデータ処理装置116(システム500として具現化される)との間の情報の相互の転送は、以下に概説する方法によってシステム500がIC分析の自律動作を行うことを可能にする。
サポート回路595は、CPU550の機能を容易化してサポートする1つまたは複数の周知の回路を備えることができる。そのような回路は、限定はしないが、クロック回路、入力/出力回路、キャッシュ、バス、通信回路、周辺ドライバなどを含む。
図6は、本発明の少なくとも1つの実施形態による自律デバイスネットリスト抽出器サブシステムを示す。自律デバイスネットリスト抽出器600は、CPU602と、メモリ604と、サポート回路695と、ネットワークインターフェース660とを備える。メモリ604は、ランダムアクセスメモリおよび読み出し専用メモリを含む周知のメモリデバイスを備えていてよい。メモリ604は、CPU602が分析器装置104を使用して試験対象のIC102に関するネットリストを生成するために、実行可能なコードおよびデータを記憶する。メモリ604は、データベースクライアント610と、超次元論理セル認識モジュール620と、超解像度再構成モジュール620と、画像登録モジュール640と、テストベクトル発生器655と、相互接続抽出器670と、デバイス構成マネージャ680と、高速電磁シミュレータ690とを備える。これらの制御装置、分析器、撮像装置、および発生器はそれぞれ、個別のソフトウェアモジュールとして実装することができ、またはより大きい単一のソフトウェアモジュールの一部でもよい。いずれにせよ、これらのモジュールまたはそれらの一部は、サポート回路695の補助の下でCPU602によって実行されて、本発明の様々な実施形態による様々な方法を自律デバイス抽出ユニット600に行わせる。
分散コンピューティングクラスタ140は、コンピューティング要素の任意の周知のネットワークであり、各コンピューティング要素が、メモリと、任意の数のCPU、GPU、FPGA、ASICなどとを含む。それらは、任意のコンピュータに記憶することができるよりも大きなボリュームのデータを分析するために協働するようにプログラムされる。これは、本発明の主要な方法の2つに関して使用される。第1に、分散コンピューティングクラスタは、ICでの様々な位置で収集されるRF波形信号を相関させるために使用される。次いで、相関はauto−DNEに戻され、接続された論理セルを識別し、デバイスネットリストを構成するために使用される。第2に、分散コンピューティングクラスタは、新規の方法において、電磁場シミュレーションコードを実行するために使用され、このコードは、ポンプ−プローブアセンブリによって獲得されるときに論理セルがどのように現れるかを予測するために使用される。
データベース130は、任意のリレーショナルデータベースであり、これは、論理セルライブラリ(機能Verilog、2Dレイヤ幾何形状、およびプロセスパラメータを含む)と、ポンプ−プローブアセンブリ118によって獲得され、制御装置116によって処理されるデータとの両方を含み、それらは次いで、後の時点で、本明細書で述べる任意の数の主要な方法を実施し、ネットリストを構成するためにauto−DNE120によって使用される。
図7は、本発明の少なくとも1つの実施形態による自動集積回路分析を実施する方法700の流れ図を示す。方法700(超次元論理セル認識モジュール620の機能の一実施形態を表す)は、ステップ702で始まり、ステップ704に進み、ここで、試験対象の集積回路が分析のために準備される。ステップ704は、チップ(基板)の背面が上向きになるようにチップをパッケージングし、その後、シリコン基板の露出された背面を研磨して光学品質仕上げすることを含む。
試験対象の集積回路が準備され、分析器装置100に結合されると、方法700は、ステップ705に進み、ここで、ADNEアルゴリズムが、プローブアセンブリコンピュータに構成ファイルを書き込む。これらの構成ファイルは、ランディング位置および実験パラメータ、例えば顕微鏡対物レンズ、レーザ源、測定のタイプなどのリストを含み、これらは、ポンププローブアセンブリがデータの収集を開始できるようにする。
次いで、ステップ708で、ポンププローブアセンブリ118は、適切な顕微鏡対物レンズの下にサンプルを位置決めし、次いで、ポンプ画像とプローブ画像の両方を含めたデバイスの幾つかの異なる画像(例えば電荷流画像や時間解像電荷流など)の収集を開始し、次いで対物レンズを対象位置にランディングさせる。次いで、方法700は、ステップ710に進み、ここで、装置100は、ポンプ−プローブレーザの一方または両方を使用して、デバイスの同じ領域の幾つかのマルチモード画像を収集する。マルチモード画像は、故障分析(FA)に使用される標準的な撮像方法に従って収集され、そのような方法は、例えば、1064nmおよび1319nmの反射率、レーザ誘発電圧変化(LIVA)、光学ビーム誘発電流(OBIC)、熱誘発電圧変化(TIVA)、電荷流や時間解像電荷流などのポンプ−プローブ画像、ACまたはDC反射率走査、ACまたはDC吸収走査、テストベクトルを変えながらの一点走査、複数のレーザ波長での走査、ストレスマッピングなどである。ステップ715で、画像がデータベース130にアップロードされ、ステップ717で、画像が登録または超解像される。ステップ720で、(第3の新規の超次元認識手法を使用して)ランディング位置で収集された画像の1つまたは複数から論理セルが検出される。ステップ725で、各検出された論理セルに関するラベルがデータベース130に入力される。検出が行われた後、プローブ位置のリストがポンププローブアセンブリ構成ファイルに書き込まれ、その後、顕微鏡は、論理セル内の既知の入力および出力ノード位置を使用して、次のランディングに移動する。
各プローブ座標に関して、テストベクトルセットがICに提供され、これは、最初は、チップの入力ピンで生成される反復ランダムテストベクトルセットである。まず、ステップ755で、以下に述べる活動測定方法を使用して活動が測定される。ステップ760で活動が存在することが検出された場合、ステップ765で、波形をより長く取り込んで収集する。活動が検出されなかった場合、方法700はステップ762に進み、ここで、方法700は活動を待機する。ステップ770で、図6に示される相互接続抽出器670によって、連続して測定された波形間の相関が使用されて、デバイス内の他の波形との相関により、接続されたノードを識別する。次いで、発見された接続があれば、データベース130にアップロードされて、対象の検出された論理セルに関して、各活性論理セルでの所与の入力および出力ポートにどのノードが接続されているかを示す。この処置は、ステップ785によって判断されるように、プローブおよびステージ座標に対応する構成ファイル内の全てのエントリが完了するまで繰り返される。追加のランディング位置が待ち行列内にある場合、対物レンズは、その座標で配置し直される。その点で、方法700は、ネットリストの初期近似によって生成されるネットリスト情報から生成される新たなテストベクトルセットを使用して繰り返される。活性論理セルでの全てのポートがネットリストノードに割り当てられると、ステップ795でプロセスは終了する。
超解像度再構成モジュール630を、方法700の自動ネットリスト抽出アルゴリズムで使用することができる。この方法は、ポンププローブアセンブリ118の超高速実施形態を利用し、ここで、ポンプレーザは、1.0〜1.1ミクロンの範囲内の波長の近赤外レーザである。ポンププローブ装置は、注入された電荷キャリアの幾つかの良く定義された正弦パターンを生成するように構成され、これらは、1ピコ秒未満の内に、プローブパルスの到着によって撮像される。電荷流パターンは、ポンプ変調周波数とプローブ変調周波数との和周波数または差周波数にロックすることによって生成される。回転およびポンプレーザの位相の変化によって、幾つかの画像が作成される。電荷キャリアのパターンが照明回折格子を生成し、これは、高い空間周波数をシステムの光学許容帯域幅にダウンシフトする。次いで、このアルゴリズムは、重畳された電荷キャリアパターンの推定を使用して、各画像をアンシフトする。重複の推定によって、シーンの大きな帯域幅の周波数領域表現が構成される。最後に、大きな帯域幅の周波数領域画像を空間領域にフーリエ変換することによって、より高い解像度の画像が生成される。前述した方法は、構造化照明顕微鏡検査法と同様であるが、構造化パターンを作成するために使用される装置および物理的プロセスは、信号を生成するためにレーザ励起蛍光を使用する従来の構成とは異なる。さらに、構造化照明は、従来は、生物学的用途に限定されている。ここでは、ポンプ−プローブ装置は、同様のアルゴリズムが電荷流撮像に適用されるという新たな用途を可能にする。
図8は、本発明の例示的実施形態による論理セルを検出するための方法800に関する流れ図を示す。方法800は、図7に示される方法700からの方法ステップ720の実施である。方法800は、ステップ805で始まり、次いでステップ820に進み、ここで、図1に示されるポンプ−プローブ装置100内の様々なセンサによって獲得された、デバイス103の同じ領域の幾つかの生画像が選択される。ステップ825で、各画像内の各アレイ座標が実際のデバイス上の同じ位置に対応するように、複数の画像が位置合わせされて再びスケール調整される。適切に位置合わせされると、ステップ830で3Dアレイが構成され、3つの座標のうちの2つが、チップオンデバイス102の平面図のxおよびy座標に対応し、第3の座標は、データベース130内の生画像それぞれに対応するインデックスである。データベース130内の各オブジェクト毎に、各撮像モダリティに関して1D記述子(例えば、BRIEF、SWIFT、HOG参照)が存在する。ステップ840で、クエリオブジェクトから1D記述子が選択され、これらは、データベース130に記憶されているランディング位置の生画像から選択された撮像モダリティに対応する。記述子が存在する場合、ステップ850で、3Dアレイは、クエリオブジェクトの全ての垂直および水平反射を含め、クエリオブジェクトと同じサイズを有するランディング位置の対象領域のシーケンスを選択することによって、ランディング位置画像に対応して繰り返し走査される。次いで、この方法はステップ855に進み、ここで、各対象領域および画像モダリティに関して記述子が構成され、各ビットに関するNOR値の加算など任意の様々な方法を使用して、各対応するモダリティに関するクエリ記述子と比較される。ステップ857で、1D記述子と選択された記述子とが合致しない場合、方法はステップ850に進む。ステップ857で記述子が合致する場合、方法はステップ860に進む。記述子の合致は、2つの記述子の間でしきい値を超える類似性が観察されることを示すことを当業者は理解されよう。ステップ860で、論理セルメタデータ、例えば名前やバウンディングボックスなどがデータベース130から検索される。ステップ865で、画像パッチがマスクされ、ステップ870で、検出結果がデータベースにアップロードされる。その後、適切なリレーショナルスキーマでのテーブルの1つ(例えば検出テーブル)に検出IDおよびライブラリIDエントリが与えられ、ライブラリIDエントリは、ライブラリ要素を各生データ画像内の1組の画素に一意に関係付ける。このプロセスは、ランディング領域に関する1組のマスクが作成されるまで、全ての所望のクエリオブジェクトに関して繰り返される。最後に、ステップ880で、投票スキームを使用して、重複するマスクがなくされる。全てのライブラリオブジェクトがランディング位置で識別された後、ステップ885でプロセスは終了し、ライブラリオブジェクトが識別されたあらゆる(x,y)座標に関してリレーショナルスキーマへのエントリが存在し、これは、対象のランディング位置の生画像内にどのオブジェクトが存在するかを判断するためにクエリすることができる。
図9は、本発明の例示的実施形態による相互接続を抽出するための方法900を示す。方法900は、図6に示される超解像度再構成モジュール670によって行われるステップの例示的実装形態である。方法900を使用して、分散コンピューティングクラスタの補助によって論理セル間の電気接続を識別する。分散コンピューティングクラスタは、複数のGPU(グラフィカル処理ユニット)、CPU(中央処理装置)、FPGA(フィールドプログラマブルゲートアレイ)、またはそれらの何らかの組合せから構成することができる。波形構造は、各ノード内部で本質的に変わらない。方法900は、ステップ905で始まり、ステップ915に進み、ここで、ランディング位置、すなわちICステージ座標が確立される。次いで、ステップ920で、方法900は、試験対象のデバイス102から、1つまたは複数のテストベクトルセットに対応する幾つかのきれいな波形を測定し、これらの波形は、ノイズを含む幾つかの波形を平均することによって生成される。次に、ステップ925で、方法は、それらの波形を分散コンピューティングクラスタに転送する。ステップ925で、分散コンピューティングクラスタは、波形の内容から特徴ベクトルを計算し、次いでステップ930で、各波形と、データベースに記憶された同様の特徴を有するそれらの一意の波形との間で、相関スコアが計算される。相関が所与のしきい値よりも高い場合、新たな波形が、記憶されたノードIDに関係するとみなされ、そのノードIDに割り当てられ、新たに接合された波形を反映するように、一意のノードに関するデータベース波形が更新される。相関がしきい値よりも低い場合、波形を使用して、新たな一意のノードIDを有する新たなノードを作成する。最後に、ステップ945で、各波形および視野内の位置に関するノードIDは、ランディング位置での各活性領域に関連付けられ、データベースにアップロードされる。アルゴリズムは、ステップ955で終了する。
図10は、本発明の例示的実施形態による活動を検出するための方法1000に関する流れ図を示す。方法1000は、方法700でのステップ755の例示的実施形態を述べる。方法1000を使用して、波形を測定するためにより長く平均する必要なくIC内部の電子波形の存在を識別する。アルゴリズムは、ステップ1005で始まり、デバイス102は、テストベクトルを用いて動作される。ステップ1020で、幾つかのレーザ電圧プローブ(LVP)信号、すなわちノイズを含む波形が、標準のAC結合光検出器およびRF増幅器アセンブリを使用して獲得される。ステップ1025で、活動検出器アルゴリズムが活動スコアAを計算する。例示的実施形態によれば、活動スコアAは、以下の式を使用して計算される。
Figure 2016506623
スコアは、各個の波形と平均の波形とのドット積(相関)を加算し、全ての波形に関する自己相関と平均に対する相関との差の総和で割ることによって計算される。このようにして、わずか数回の測定で、測定対象の波形が存在するか否かを判断することができる。次いで、方法1000は、ステップ1035で活動スコアを返し、ステップ1055で終了する。
図11は、本発明の例示的実施形態による方法1100の流れ図を示す。高速電磁シミュレータ690が、方法1100を実施する。方法1100は、データベース130に含まれるGDSレイアウト情報を入力として取得し、そのようなレイアウトが顕微鏡にどのように現れるかをシミュレートする。方法は、2つの主要な構成部分を有する。第1に、GDSライブラリに含まれる一意のボクセルのみを使用して、シミュレートされたフィーチャのギャラリが生成される。ギャラリ生成は、GDSファイルがシミュレートされている間に行われることがある。方法は、ステップ1105で始まり、ステップ1120に進み、ここで、アルゴリズムが、1つまたは複数のGDSファイルをデータベース130から読み出す。GDS情報の座標スケーリングおよび単位も読み出される。顕微鏡構成情報を使用して、ボクセルのサイズまたはレーザ走査顕微鏡の共焦体積、およびボクセル間隔を計算する。ステップ1135で、GDSファイルは、1組の重複しないボクセルに区画化される。記述子(2値でよい)、すなわち1Dアレイが、各個のボクセルに関して計算される。次いで、ボクセル記述子がクラスタ化され、各一意のボクセルからの代表がメモリに保持される。ステップ1137で、ドット積など任意の様式の特徴ベクトル比較またはNOR演算を使用して、一意のボクセル記述子が、データベース内で見つかった記述子と比較される。ステップ1150で、ボクセルが既に存在していることが判明しなかった場合、ボクセルは、光誘電パラメータを含む点の3Dアレイに転送され、次いで、ステップ1155で、有限差分時間領域(FDTD)または同様のマクスウェルの方程式のソルバを使用してシミュレートされ、ここで、初期ビームは、ボクセルサイズと一致するパラメータを有する集束ビームであると仮定される。次いで、ステップ1155で、シミュレートされた結果がデータベース130にアップロードされ、リレーショナル識別子がボクセルのテーブル内に作成され、このテーブルは、後で画像を検索するために使用することができる。ステップ1150で、ボクセルがライブラリ内に存在することが判明した場合、シミュレートするのではなく、方法1100は、ステップ1140で、単にシミュレーション結果をデータベースからダウンロードし、ステップ1160で、画像シミュレーションのその部分に結果を書き込む。このプロセスは、ライブラリ内のあらゆるセルに関して繰り返すことができ、ステップ1170で完了する。システムをシミュレートするためのこの処置の利点は、GDSファイル内に含まれる高い度合いの対称性により速度が増加されることであり、その一方で、精度は、正確なマクスウェルのソルバによって維持される。典型的には、マクスウェルのソルバだけでは、大きな構造をシミュレートするには遅すぎる。このようにして、多くの大きな構造を、迅速かつ正確にシミュレートすることができる。
本発明の様々な実施形態は、本明細書で述べた技法を使用して生成されるネットリストの検証、設計精度または最適化を保証するための集積回路の試験、未知の集積回路からネットリストを作成するための集積回路のリバースエンジニアリングなど、様々な商業的用途で使用することができる。
上記のことは、本発明の幾つかの実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく本発明の他の実施形態およびさらなる実施形態を開発することができ、本発明の範囲は、添付の特許請求の範囲によって決定される。
100 システム
102 集積回路(IC)アセンブリ
104 分析器装置
108 ポンプレーザ
109 プローブレーザ
110 光学系
112 DC反射率放出検出器
113 AC結合RF放出検出器
116 制御装置およびデータ処理装置
118 ポンプ/プローブアセンブリ
120 自律デバイスネットリスト抽出器
130 データベース
140 分散コンピューティングクラスタ
200 D変換器
204 ポンプ走査光学系
205 結合光学系および対物レンズ
206 プローブ走査光学系
207 電流増幅器
208 プローブ検出光学系
209 RFフィルタおよび増幅器
210 ロックイン増幅器
212 信号発生器
214 ポンプ変調器
215 出力ライン
216 ポンプレーザ源
220 ポンプ検出光学系
300 パルスレーザシステム
302 プローブアーム
304 ポンプアーム
310 同期ユニット
320 光学遅延ライン
328 RF源
330 周波数ミキサ
332 ロックイン増幅器
400 システム
402 プローブアーム
404 ポンプアーム
450 回折格子アセンブリ
500 サブシステム概要
502 メモリ
520 アレイフォーメーション
530 ネットワークインターフェース
540 構成ファイル
545 活動検出器
550 中央処理装置(CPU)
555 顕微鏡制御装置
565 データベースクライアント
570 A/D変換器
580 D/A変換器
590 デジタルIO
595 サポート回路
600 自律デバイスネットリスト抽出器
602 CPU
604 メモリ
610 データベースクライアント
620 超次元論理セル認識モジュール
630 超解像度再構成モジュール
640 画像登録モジュール
655 テストベクトル発生器
660 ネットワークインターフェース
670 相互接続抽出器
680 デバイス構成マネージャ
690 高速電磁シミュレータ
695 サポート回路

Claims (15)

  1. 集積回路を走査するための装置であって、
    複数のレーザ走査顕微鏡であって、各レーザ走査顕微鏡が、試験対象の集積回路の同じ視野を走査するように構成され、これは、前記試験対象の集積回路の複数の画像を生成する、複数のレーザ走査顕微鏡と、
    前記レーザ走査顕微鏡に結合された、前記複数の画像を処理するためのデータ処理装置とを備え、前記データ処理装置が、
    前記試験対象の集積回路の構造を定義する1つまたは複数のネットリストを生成するネットリスト抽出器(NE)を備える
    装置。
  2. 前記複数の画像が、前記試験対象の集積回路の超次元表現を形成する請求項1に記載の装置。
  3. 前記NEが、前記複数の画像のマルチモード処理を使用し、前記複数の画像に基づいて一意の特徴を定義する請求項1に記載の装置。
  4. 前記データ処理装置が、データベース、分散コンピューティングクラスタ、および前記複数の顕微鏡と同時に対話し、前記データベースが、ライブラリ情報、データ、および分析結果を備える請求項1に記載の装置。
  5. 前記レーザ走査顕微鏡が、前記複数の画像を生成するためにポンプ/プローブ技法を利用する請求項1に記載の装置。
  6. 前記ポンプ/プローブ技法が、波面歪曲メカニズムを使用して、所定のパターンで前記試験対象の集積回路内に電荷キャリアを注入するための構造化ポンプレーザを生成して、複数の電荷流画像を発生する請求項5に記載の装置。
  7. 位相解像検出器を用いて電荷流信号を収集すること、
    前記信号の各位相に一意の色を割り当てること、および
    各位相を位相画像としてプロットすること
    をさらに含む請求項6に記載の装置。
  8. 前記複数の電荷流画像を使用して、前記試験対象の集積回路の超解像画像を構成すること
    をさらに含む請求項6に記載の装置。
  9. 前記複数のレーザ走査顕微鏡が、活動を抑制するために前記試験対象の集積回路の幾つかの部分にキャリアを注入するためのポンプレーザと、前記試験対象の集積回路内の他の接続されたトランジスタで前記ポンプレーザを検出するためのプローブレーザとを備える請求項1に記載の装置。
  10. ポンプレーザおよびプローブレーザが、サブピコ秒の超高速レーザである請求項9に記載の装置。
  11. 前記ポンプレーザと前記プローブレーザとの遅延を調節して、前記遅延に基づいて異なる画像を作成すること
    をさらに含む請求項9に記載の装置。
  12. 前記ポンプレーザを使用して、前記試験対象の集積回路内で論理セルの出力を抑制し、プローブレーザを使用して、前記試験対象の集積回路内の他の場所での前記抑制の影響を観察すること
    をさらに含む請求項9に記載の装置。
  13. 前記試験対象の集積回路の要素間の相互接続を決定するために活動マップが使用され、前記活動マップが、データベースに記憶され、前記試験対象の集積回路からRF波形データを収集する場所を決定するために使用され、前記RF波形データが前記データベースに収集および記憶され、前記試験対象の集積回路の領域間の電気接続を識別するために一意の波形が識別されて使用される請求項10に記載の装置。
  14. 集積回路を走査するための方法であって、
    試験対象の集積回路の複数の画像を生成するステップと、
    前記試験対象の集積回路の構造を定義するネットリストを生成するために前記複数の画像を処理するステップであって、前記複数の画像が、前記試験対象の集積回路の超次元表現を形成し、データ処理装置が、デバイスの領域に関する超次元記述子を作成するために前記複数の画像のマルチモード処理を使用するステップと、
    前記マルチモード処理を使用して、オブジェクトのライブラリからオブジェクトを検出するステップと、
    活動を測定するために、前記試験対象の集積回路の1つまたは複数の領域を選択するステップと、
    活動が存在する前記1つまたは複数の領域から波形データを収集するステップと
    を含む方法。
  15. 前記収集された波形および前記波形の対応する領域を使用して、前記マルチモード処理のための追加の次元を構成するステップと、
    分散コンピューティングクラスタを使用して波形データを相関させるステップと、
    前記試験対象の集積回路内で一意のノードを識別するステップであって、前記一意のノードが、前記試験対象の集積回路の電気的に接続された部分を示すステップと
    をさらに含む請求項14に記載の方法。
JP2015547965A 2012-12-14 2013-11-21 自動集積回路分析を行うための方法および装置 Pending JP2016506623A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261737516P 2012-12-14 2012-12-14
US61/737,516 2012-12-14
US201361772712P 2013-03-05 2013-03-05
US61/772,712 2013-03-05
US14/066,111 US10180402B2 (en) 2012-12-14 2013-10-29 Method and apparatus for conducting automated integrated circuit analysis
US14/066,111 2013-10-29
PCT/US2013/071231 WO2014105304A2 (en) 2012-12-14 2013-11-21 Method and apparatus for conducting automated integrated circuit analysis

Publications (2)

Publication Number Publication Date
JP2016506623A true JP2016506623A (ja) 2016-03-03
JP2016506623A5 JP2016506623A5 (ja) 2017-01-12

Family

ID=50931901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015547965A Pending JP2016506623A (ja) 2012-12-14 2013-11-21 自動集積回路分析を行うための方法および装置

Country Status (5)

Country Link
US (1) US10180402B2 (ja)
EP (1) EP2932283A4 (ja)
JP (1) JP2016506623A (ja)
SG (1) SG11201504585QA (ja)
WO (1) WO2014105304A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6281193B2 (ja) * 2013-05-30 2018-02-21 ソニー株式会社 レーザー走査型顕微鏡システム
JP2016109673A (ja) * 2014-10-16 2016-06-20 ディーシージー システムズ、 インコーポレイテッドDcg Systems Inc. レーザボルテージイメージングのシステム及び方法
US10386409B2 (en) 2015-09-15 2019-08-20 International Business Machines Corporation Non-destructive determination of components of integrated circuits
US10282510B2 (en) * 2017-04-07 2019-05-07 Fei Company Alignment of CAD data to images in high resolution optical fault analysis
US10768211B2 (en) * 2017-08-25 2020-09-08 Oracle International Corporation System and method for current sense resistor compensation
CN108613967B (zh) * 2018-08-09 2020-12-08 江苏师范大学 一种拉曼光谱测试系统
KR102594414B1 (ko) * 2018-10-24 2023-10-30 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치
JP7173937B2 (ja) 2019-08-08 2022-11-16 株式会社日立ハイテク 荷電粒子線装置
JP7159128B2 (ja) 2019-08-08 2022-10-24 株式会社日立ハイテク 荷電粒子線装置
JP7189103B2 (ja) * 2019-08-30 2022-12-13 株式会社日立ハイテク 荷電粒子線装置
CN113030713B (zh) * 2021-03-05 2021-11-09 中国科学院国家空间科学中心 一种激光探测集成电路内部电平状态的系统
WO2022191958A1 (en) * 2021-03-12 2022-09-15 Battelle Memorial Institute Systems and methods for backside optical carrier injection into microelectronic devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513560A (ja) * 2002-12-17 2006-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路診断方法、システム、およびプログラム・プロダクト
JP2006319193A (ja) * 2005-05-13 2006-11-24 Nec Electronics Corp 検査装置及び方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479252A (en) 1993-06-17 1995-12-26 Ultrapointe Corporation Laser imaging system for inspection and analysis of sub-micron particles
US5430305A (en) * 1994-04-08 1995-07-04 The United States Of America As Represented By The United States Department Of Energy Light-induced voltage alteration for integrated circuit analysis
CA2216900C (en) * 1996-10-01 2001-12-04 Semiconductor Insights Inc. Method to extract circuit information
US5905577A (en) 1997-03-15 1999-05-18 Schlumberger Technologies, Inc. Dual-laser voltage probing of IC's
JP2000323786A (ja) * 1999-05-14 2000-11-24 Fujitsu Ltd 信号光の波形整形のための方法、装置及びシステム
US6496261B1 (en) 1999-09-24 2002-12-17 Schlumberger Technologies, Inc. Double-pulsed optical interferometer for waveform probing of integrated circuits
US6549022B1 (en) * 2000-06-02 2003-04-15 Sandia Corporation Apparatus and method for analyzing functional failures in integrated circuits
US6536018B1 (en) 2000-06-05 2003-03-18 The University Of Chicago Reverse engineering of integrated circuits
US6381019B1 (en) * 2000-06-30 2002-04-30 Brown University Research Foundation Ultrasonic generator and detector using an optical mask having a grating for launching a plurality of spatially distributed, time varying strain pulses in a sample
US6894518B1 (en) * 2002-03-29 2005-05-17 Advanced Micro Devices, Inc. Circuit analysis and manufacture using electric field-induced effects
US7087902B2 (en) * 2002-04-19 2006-08-08 Rensselaer Polytechnic Institute Fresnel lens tomographic imaging
US7126699B1 (en) 2002-10-18 2006-10-24 Kla-Tencor Technologies Corp. Systems and methods for multi-dimensional metrology and/or inspection of a specimen
US7503021B2 (en) 2002-12-17 2009-03-10 International Business Machines Corporation Integrated circuit diagnosing method, system, and program product
US7250757B1 (en) * 2004-09-16 2007-07-31 Radiation Monitoring Devices, Inc. Apparatus and method for circuit analysis using magnetic and electromagnetic stimulation of the circuit for dual magnetic field imaging
US7453579B2 (en) * 2004-09-27 2008-11-18 Idc, Llc Measurement of the dynamic characteristics of interferometric modulators
US20060103378A1 (en) 2004-11-12 2006-05-18 Nader Pakdaman Apparatus and method for dynamic diagnostic testing of integrated circuits
US7310585B2 (en) * 2005-05-12 2007-12-18 International Business Machines Corporation Method of inspecting integrated circuits during fabrication
US7450245B2 (en) 2005-06-29 2008-11-11 Dcg Systems, Inc. Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system
US7733100B2 (en) * 2005-08-26 2010-06-08 Dcg Systems, Inc. System and method for modulation mapping
US7682311B2 (en) * 2005-09-22 2010-03-23 Siemens Medical Solutions Usa, Inc. Phase unwrapped velocity display for ultrasound medical imaging
US7894126B2 (en) * 2006-04-21 2011-02-22 Eth Zurich Broadband Terahertz radiation generation and detection system and method
WO2008081544A1 (ja) * 2006-12-28 2008-07-10 Fujitsu Limited シミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
KR101138292B1 (ko) * 2010-05-18 2012-04-24 국방과학연구소 전방관측 3차원 영상 레이더 장치 및 그를 이용한 3차원 영상 획득방법
TWI500924B (zh) * 2011-11-16 2015-09-21 Dcg Systems Inc 極化分集成像與對準裝置與方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513560A (ja) * 2002-12-17 2006-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路診断方法、システム、およびプログラム・プロダクト
JP2006319193A (ja) * 2005-05-13 2006-11-24 Nec Electronics Corp 検査装置及び方法

Also Published As

Publication number Publication date
US10180402B2 (en) 2019-01-15
WO2014105304A3 (en) 2014-10-23
EP2932283A2 (en) 2015-10-21
SG11201504585QA (en) 2015-07-30
EP2932283A4 (en) 2016-08-24
US20140172345A1 (en) 2014-06-19
WO2014105304A2 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US10180402B2 (en) Method and apparatus for conducting automated integrated circuit analysis
US9714978B2 (en) At-speed integrated circuit testing using through silicon in-circuit logic analysis
JP6707616B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
JP2020115132A (ja) 多重モードを備えた検査システム及び方法
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
JP6535837B2 (ja) タイミングダイアグラム及びレーザ誘導性アップセットの同時取得のための同期パルスlada
TW201448078A (zh) 通用化的虛擬檢驗器
US9739831B2 (en) Defect isolation methods and systems
JP2016506623A5 (ja)
US10012692B2 (en) Precision probe positioning for at-speed integrated circuit testing using through silicon in-circuit logic analysis
KR20210024193A (ko) 반도체 검사의 다중 모드 결함 분류
JP2018072290A (ja) 故障箇所特定装置および故障箇所特定方法
US20160161556A1 (en) Defect isolation methods and systems
JP7413376B2 (ja) 半導体検査方法及び半導体検査装置
US20220221411A1 (en) Semiconductor apparatus examination method and semiconductor apparatus examination apparatus
US20160116531A1 (en) Minimum voltage and maximum performance mapping using laser-assisted techniques
US20210297882A1 (en) Automated recognition of a device under test
JP2006337203A (ja) 位置出し方法と装置
TWI712811B (zh) 在嵌入記憶體中之瑕疵局部化
TWI780880B (zh) 檢查方法
JP7413375B2 (ja) 半導体検査装置及び半導体検査方法
Villa et al. Exploitation of Laser Voltage techniques for identification and complete characterization of a scan chain transition fail issue using the second harmonic approach
De Wolf et al. Wafer level characterization and failure analysis of microsensors and actuators
US8326558B2 (en) Method of analyzing an integrated circuit, method of observation and their associated installations

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180514