JP2016219737A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2016219737A JP2016219737A JP2015106420A JP2015106420A JP2016219737A JP 2016219737 A JP2016219737 A JP 2016219737A JP 2015106420 A JP2015106420 A JP 2015106420A JP 2015106420 A JP2015106420 A JP 2015106420A JP 2016219737 A JP2016219737 A JP 2016219737A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic device
- thin film
- functional module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000011521 glass Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 12
- 239000011162 core material Substances 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 98
- 239000010410 layer Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本開示は、電子機器に関し、特に、電子基板に実装されているICの動作に起因するノイズをコンデンサによって削減するようにした電子機器に関する。 The present disclosure relates to an electronic device, and more particularly to an electronic device in which noise caused by the operation of an IC mounted on an electronic substrate is reduced by a capacitor.
従来、電子機器には、CPU(Central Processing Unit)、MCU(Micro Controller Unit)、メモリ等の高速動作するICが搭載されており、ICの動作に起因して発生するノイズの電源電圧に対する影響を抑止するための構成として、ICが実装されている基板のIC直下にコンデンサ(バイパスコンデンサ)を埋め込む方法が提案されている(例えば、特許文献1参照)。 Conventionally, electronic devices have been equipped with high-speed ICs such as a CPU (Central Processing Unit), MCU (Micro Controller Unit), and memory. As a configuration for suppressing, a method of embedding a capacitor (bypass capacitor) directly under the IC of the substrate on which the IC is mounted has been proposed (for example, see Patent Document 1).
ところで、例えば、ウェアラブル機器やIoT(Internet of Things)機器に搭載されるMCUは10MHz程度で動作するため、これに起因して発生するノイズを抑止するには0.1μF程度のバイパスコンデンサが必要となる。具体的には、誘電率100、膜厚2μm、静電容量0.044μF/cm2の平行平板コンデンサをバイパスコンデンサとして用いる場合、0.1μFの容量を得るためには約15mm角のサイズが必要となる。 By the way, for example, an MCU mounted on a wearable device or an IoT (Internet of Things) device operates at about 10 MHz, and thus a bypass capacitor of about 0.1 μF is required to suppress noise generated due to this. . Specifically, when a parallel plate capacitor having a dielectric constant of 100, a film thickness of 2 μm, and a capacitance of 0.044 μF / cm 2 is used as a bypass capacitor, a size of about 15 mm square is required to obtain a capacitance of 0.1 μF. .
これに対し、電子基板の面積が小さいウェアラブル機器等では、MCUなどのICチップのサイズが2乃至6mm角程度であることから、その直下にはサイズが小さく容量が0.1μFに満たないバイパスコンデンサを埋め込むことしかできない。したがって、電子基板の面積が小さい電子機器では、10MHz程度で動作するMCUなどに起因する高周波帯域(特にMHz帯)のノイズを抑止することが困難であった。 On the other hand, in wearable devices with a small electronic board area, the size of an IC chip such as an MCU is about 2 to 6 mm square, and therefore a bypass capacitor with a small size and a capacity of less than 0.1 μF is directly underneath. Can only be embedded. Therefore, it is difficult to suppress noise in a high frequency band (particularly in the MHz band) caused by an MCU or the like operating at about 10 MHz in an electronic device having a small area of the electronic substrate.
本開示はこのような状況に鑑みてなされたものであり、半導体チップの動作に起因するノイズの影響を抑止できるようにするものである。 The present disclosure has been made in view of such a situation, and makes it possible to suppress the influence of noise caused by the operation of a semiconductor chip.
本開示の第1の側面である電子機器は、第1の配線基板上に半導体チップが搭載されて成る機能モジュールと、並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第2の配線基板とを備え、前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている。 An electronic apparatus according to a first aspect of the present disclosure includes a functional module in which a semiconductor chip is mounted on a first wiring board and a plurality of the functional modules arranged in parallel. A second wiring board having a layer comprising the thin film capacitor, and the thin film capacitor is disposed across the plurality of functional modules arranged in parallel.
前記第1の配線基板と前記第2の配線基板は、コア材が異なるようにすることができる。 The first wiring board and the second wiring board may have different core materials.
前記第1の配線基板のコア材はガラスであり、前記第2の配線基板のコア材は有機材料であるようにすることができる。 The core material of the first wiring board may be glass, and the core material of the second wiring board may be an organic material.
前記第1の配線基板には、貫通電極が形成されているようにすることができる。 A through electrode may be formed on the first wiring board.
前記第2の配線基板には、前記薄膜コンデンサを挟む対向電極が形成されており、前記第1の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されているようにすることができる。 A counter electrode sandwiching the thin film capacitor is formed on the second wiring board, and the semiconductor chip on the first wiring board is electrically connected to the counter electrode. Can do.
前記第2の配線基板の前記対向電極は、一方はべた電極であり、他方は分割されたパターニング電極であるようにすることができる。 One of the counter electrodes of the second wiring board may be a solid electrode and the other may be a divided patterning electrode.
前記第2の配線基板には、前記機能モジュールが積層されているようにすることができる。 The functional module may be stacked on the second wiring board.
前記第2の配線基板の対向する面それぞれには、前記機能モジュールが接続されているようにすることができる。 The functional module may be connected to each of the opposing surfaces of the second wiring board.
前記機能モジュールは、前記第2の配線基板の凹部位に接続されているようにすることができる。 The functional module may be connected to a recessed portion of the second wiring board.
前記第2の配線基板には、前記前記機能モジュールを接続するための標準化されたランドパターンが形成されているようにすることができる。 A standardized land pattern for connecting the functional module may be formed on the second wiring board.
前記ランドパターンは、少なくともデジタル電源用端子、信号端子、アナログ電源端子、およびGND端子を含むようにすることができる。 The land pattern may include at least a digital power supply terminal, a signal terminal, an analog power supply terminal, and a GND terminal.
本開示の一側面によれば、半導体チップの動作に起因するノイズの影響を抑止することができる。 According to one aspect of the present disclosure, it is possible to suppress the influence of noise caused by the operation of the semiconductor chip.
以下、本開示を実施するための最良の形態(以下、実施の形態と称する)について、図面を参照しながら詳細に説明する。 Hereinafter, the best mode for carrying out the present disclosure (hereinafter referred to as an embodiment) will be described in detail with reference to the drawings.
<電子基板の第1の構成例>
図1は、本開示の実施の形態である電子機器に採用されている電子基板の第1の構成例の断面図を示している。
<First Configuration Example of Electronic Substrate>
FIG. 1 is a cross-sectional view of a first configuration example of an electronic substrate that is employed in an electronic apparatus that is an embodiment of the present disclosure.
第1の構成例は、バイパスコンデンサとしての薄膜コンデンサ12を内蔵する有機基板10の上にガラス基板20が接続され、ガラス基板20の上に半導体チップ31が実装されている構造を有する。以下、半導体チップ31が搭載されているガラス基板20を、機能モジュール41と称する。
The first configuration example has a structure in which a
有機基板10は、薄膜コンデンサ12を挟むようにパターニング電極11とべた電極13が配されている。なお、有機基板10は、例えば、薄膜コンデンサ12の両面側に有機材料を用いてコアレスビルトアップ工法により形成することができる。
The
パターニング電極11は、例えばCuによって形成される。べた電極13は、半田によるガラス基板20との接続時の熱応力の影響を低減させるために、線膨張係数が15ppm/Kよりも低い金属材料、例えば、Niによって形成される。
The
薄膜コンデンサ12は、例えば、10MHz程度で動作するMCUなどに起因する高周波帯域(特にMHz帯)のノイズ抑止を目的とする場合、誘電率100のBaTiO3、膜厚0.9μm、容量0.1μFの平行平板コンデンサを採用することができる。
The
ガラス基板20には、一方の表面に比較的広いピッチの半田接合部22が設けられ、半田接合部22を介して有機基板10と接続される。また、他方の表面に比較的狭いピッチの半田接合部23が設けられ、半田接合部23を介して各種の半導体チップ31が搭載される。さらに、ガラス基板20には、貫通電極(TGV)21が形成される。
The
機能モジュール41は、例えば、最低限の機能(MCU,Bluetooth(登録商標)など)の半導体チップが搭載されているメインモジュールや、電源・バッテリー充放電管理機能、無線給電機能をもった電源モジュール、加速度センサやジャイロ、温度センサ、湿度センサ、圧力センサなどを搭載したセンサモジュール、無線LANや4G LTEなどの通信機能をもった通信モジュールなどである。なお、各機能モジュール41に搭載される半導体チップ31は樹脂封止パッケージ化によりされていてもよいし、ベアチップでも構わない。
The
図2は、機能モジュール41における半導体チップ31の電力配線の一例を示す断面図を示している。
FIG. 2 is a cross-sectional view showing an example of the power wiring of the
同図に示されるように、半導体チップ31の電源端子は、ノイズ低減のために有機基板10の薄膜コンデンサ12を挟むパターニング電極11とべた電極13に接続される。なお、パターニング電極11は、図示するように、デジタル電源用パターニング電極11dとアナログ電源用パターニング電極11aに分けられていてもよい。
As shown in the figure, the power supply terminal of the
図3は、機能モジュール41に対する薄膜コンデンサ12の配置の一例を示す上面図である。
FIG. 3 is a top view showing an example of the arrangement of the
同図に示されるように、薄膜コンデンサ12は、複数の機能モジュール41に跨ることがされているので、必要とされる容量を確保するために十分な面積を占めて形成することができる。なお、図2に示されたように、パターニング電極11がデジタル電源用とアナログ電源用に分けられている場合、薄膜コンデンサ12についても、デジタル電源用薄膜コンデンサ12dとアナログ電源用薄膜コンデンサ12aに分けて形成するようにする。
As shown in the figure, since the
ただし、該電子機器がウェアラブル機器などであって、機能モジュール41に搭載されている半導体チップ31がMCUである場合、該MCUはパーソナルコンピュータなどに搭載されているCPUほどの高速動作は行わない。このような場合、薄膜コンデンサ12は必ずしもICチップ(MCU)の直下に配置しなくてもよい。
However, when the electronic device is a wearable device or the like and the
<電子基板の第2の構成例>
図4は、本開示の実施の形態である電子機器に採用されている電子基板の第2の構成例の断面図を示している。
<Second Configuration Example of Electronic Substrate>
FIG. 4 is a cross-sectional view of a second configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
第2の構成例は、有機基板10上に、それぞれが樹脂封止されている複数の機能モジュール41が積層配置された構造を有する。複数の機能モジュール41を積層配置することにより、電子基板の表面積を小さくすることができる。
The second configuration example has a structure in which a plurality of
複数の樹脂封止された機能モジュール41(41cと41d)の間には、再配線層51が形成されている。また、薄膜コンデンサ12を含む有機基板10に接続されている機能モジュール41dには、樹脂貫通ビア52が形成されている。樹脂貫通ビア52には、信号線、GND線、電源線などを配することができる。なお、これらの配線は、積層される複数の機能モジュール41で共通化することができる。
A rewiring layer 51 is formed between the plurality of resin-sealed functional modules 41 (41c and 41d). In addition, a through resin via 52 is formed in the
なお、図4の場合、機能モジュール41の積層数は2であるが、より多層に機能モジュール41を積層するようにしてもよい。
In the case of FIG. 4, the number of
<薄膜コンデンサの形成方法>
薄膜コンデンサ12は、コアレスビルトアップにより有機基板10内に埋め込むように形成する他、図5に示されるように形成してもよい。
<Method of forming thin film capacitor>
The
図5は、薄膜コンデンサ12の形成方法の一例を示している。同図Aに示されるように、有機材料から成る配線基板61と、パターニング電極11が形成されている薄膜コンデンサ12を別途作成し、同図Bに示されるように、配線基板61に対して接着層62を介して薄膜コンデンサ12を圧着して有機基板10を形成するようにしてもよい。この場合、同図Cに示されるように、薄膜コンデンサ12上に機能モジュール41が接続される。
FIG. 5 shows an example of a method for forming the
<電子基板の第3の構成例>
図6は、本開示の実施の形態である電子機器に採用されている電子基板の第3の構成例の断面図を示している。
<Third configuration example of electronic substrate>
FIG. 6 is a cross-sectional view of a third configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
第3の構成例は、有機基板10の両面に、樹脂封止された機能モジュール41が配置された構造、すなわち、有機基板10が2つの機能モジュール41に挟まれた構造を有する。これにより、電子基板の表面積を小さくすることができる。
The third configuration example has a structure in which the resin-sealed
また、薄膜コンデンサ12を電子基板の中心付近に配した構造となるので、電子基板の表裏の応力バランスを均衡させることができる。ただし、表裏の電流量のバランス等を配慮して、最も電源ノイズが少なくなるような電気的に最適な位置に薄膜コンデンサ12を配置するようにしてもよい。
Further, since the
<電子基板の第4の構成例>
図7は、本開示の実施の形態である電子機器に採用されている電子基板の第4の構成例の断面図を示している。
<Fourth Configuration Example of Electronic Substrate>
FIG. 7 is a cross-sectional view of a fourth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
第4の構成例は、薄膜コンデンサ12を含む有機基板10と、樹脂封止された機能モジュール41の間にアンダーフィル材71を配した構造を有する。アンダーフィル材71を配したことにより、電子基板全体としての剛性を増すことができ、これによって、温度変化によって起こる熱膨張や収縮により電子基板が劣化したり破損したりすることを抑止できる。
The fourth configuration example has a structure in which an underfill material 71 is disposed between the
さらに、温度変化に起因する電子基板の劣化や破損を抑止するためには、有機基板10と、機能モジュール40を成すガラス基板20との熱膨張係数を近づけることが望ましい。具体的には、例えば、有機基板10に所定のフィラーを入れたり、有機基板10内の薄膜コンデンサ12を多層化したりして、有機基板10の熱膨張係数を調整すればよい。
Furthermore, in order to suppress the deterioration and breakage of the electronic substrate due to the temperature change, it is desirable to make the thermal expansion coefficients of the
<電子基板の第5の構成例>
次に、図8は、本開示の実施の形態である電子機器に採用されている電子基板の第5の構成例の断面図を示している。
<Fifth Configuration Example of Electronic Substrate>
Next, FIG. 8 shows a cross-sectional view of a fifth configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
第5の構成例は、有機基板10に接続されている機能モジュール41を、さらに低熱伝導材81と高熱伝導材82により樹脂封止した構造を有する。具体的には、第5の構成例を採用した電子機器がウェアラブル機器である場合、ウェアラブル機器はユーザの皮膚に近い位置で使用されることになるので、ユーザが排熱の影響を受けないように、ユーザの皮膚に近い方には低熱伝導材81を配し、ユーザの皮膚から遠い方には熱伝導性がより高熱伝導材82を配するようにする。これにより、電子基板全体としての強度を増すとともに、半導体チップ31から生じた熱を排熱することができる。
The fifth configuration example has a structure in which the
<電子基板の第6の構成例>
図9は、本開示の実施の形態である電子機器に採用されている電子基板の第6の構成例の断面図を示している。
<Sixth Configuration Example of Electronic Substrate>
FIG. 9 is a cross-sectional view of a sixth configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
第6の構成例は、有機基板10をくりぬいて凹部位91を形成し、凹部位91に機能モジュール41を配した構造を有する。これにより、電子基板の厚みを薄くすることができ、延いては電子機器の低背化を実現することができる。
The sixth configuration example has a structure in which the
<電子基板の第7の構成例>
図10は、本開示の実施の形態である電子機器に採用されている電子基板の第7の構成例の断面図を示している。
<Seventh Configuration Example of Electronic Substrate>
FIG. 10 is a cross-sectional view of a seventh configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
第7の構成例は、第6の構成例と同様、有機基板10をくりぬいて凹部位91を形成し、凹部位91に機能モジュール41を配した構造を有する。
As in the sixth configuration example, the seventh configuration example has a structure in which the
さらに、第7の構成例は、電子基板に対して曲げ応力が生じた場合の湾曲の中心が電子基板の中で最も応力に弱い部分(薄膜コンデンサ12、ガラス基板20、および半田接合部22付近)とほぼ一致するように形成されている。これにより、電子基板の厚みを薄くすることができ、延いては電子機器の低背化を実現することができることに加えて、耐湾曲、耐衝撃性を高めることができる。なお、ガラス基板20の厚さを調整すれば、寄生インダクタンスを調整することができる。
Further, in the seventh configuration example, a portion where the bending center when the bending stress is generated on the electronic substrate is the weakest in the electronic substrate (near the
<電子基板の第8の構成例>
図11は、本開示の実施の形態である電子機器に採用されている電子基板の第8の構成例の断面図を示している。
<Eighth configuration example of electronic substrate>
FIG. 11 is a cross-sectional view of an eighth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
第8の構成例は、有機基板10の表面に、1以上の機能モジュール用ランドパターン100を配置した構造を有する。機能モジュール用ランドパターン100は、機能モジュール41を接続するため接続端子群であり、少なくともデジタル電源用端子101、信号端子102、アナログ電源端子103、およびGND端子104を複数の端子が標準化された位置に配されている。
The eighth configuration example has a structure in which one or more functional
有機基板10の表面に機能モジュール用ランドパターン100を形成することにより、どのような種類の機能モジュール41が接続されても、ノイズ抑止効果を発揮できる有機基板10を実現できる。また、機能モジュール41との接続端子が標準化されるように、空気基板10の設計工数を減らすることができる。さらに、図示は省略するが、有機基板10内の信号線レイアウトも標準化すれば、より工数を削減することができる。
By forming the functional
<電子基板の第9の構成例>
図12は、本開示の実施の形態である電子機器に採用されている電子基板の第9の構成例の断面図を示している。
<Ninth Configuration Example of Electronic Substrate>
FIG. 12 is a cross-sectional view of a ninth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
第9の構成例は、有機基板10内に2層以上の薄膜コンデンサ12を配した構造を有する。
The ninth configuration example has a structure in which two or more
これら2層以上の薄膜コンデンサ12はビア121を介して電気的に並列に接続してもよい。この場合、有機基板10の面積当たりのバイパスコンデンサの容量を増やすことができる。また、これら2層以上の薄膜コンデンサ12のそれぞれを別々の電源に接続してもよい。
These two or more layers of
積層する薄膜コンデンサ12は、全てが同じ面積(容量)である必要はなく、その面積(容量)比を、例えば1,2,4,8…として、それらを任意に組み合わせることにより、バイパスコンデンサの容量を調整するようにしてもよい。
The
また、2層以上の薄膜コンデンサ12を配したことにより、有機基板10の剛性を高めることができる。
Moreover, the rigidity of the
<電子基板の第10の構成例>
図13は、本開示の実施の形態である電子機器に採用されている電子基板の第10の構成例の断面図を示している。第10の構成例は、樹脂材料131により樹脂封止された機能モジュール41の上面に再配線層132が配され、再配線層132の上面に、薄膜コンデンサ12を含む有機基板10が配置された構造を有する。これにより、電子基板の表面積を小さくすることができる。
<Tenth configuration example of electronic substrate>
FIG. 13 is a cross-sectional view of a tenth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure. In the tenth configuration example, the rewiring layer 132 is disposed on the upper surface of the
機能モジュール41を挟む2枚の有機基板10の間は、再配線層132および貫通ビア133を介して接続されており、それぞれに内蔵されている薄膜コンデンサ12は、上述した第9の構成例と同様、両者を電気的に並列に接続してバイパスコンデンサの容量を増やしたり、両者を別々の電源に接続したりすることができる。
The two
<まとめ>
以上に説明した電子基板の第1乃至第10の構成例によれば、半導体チップ31の動作に起因して発生するノイズの電源電圧に対する影響を抑止することができる。また、バイパスコンデンサとして薄膜コンデンサを用いるので、電子基板の表層に実装する部品点数を削減することができ、電子基板の実装面積を減らすことができる。
<Summary>
According to the first to tenth configuration examples of the electronic substrate described above, it is possible to suppress the influence of noise generated due to the operation of the
また、半導体チップ31を薄膜コンデンサ12が内蔵された有機基板10に直接実装するのではなく、半導体チップ31をガラス基板20に搭載した状態で有機基板10に接続するので両差の熱膨張係数の大きなギャップを低減することができる。これによって製造工程やで使用環境における温度の変化による熱応力を緩和することができ、延いては、該電子機器の信頼性を高めることができる。
In addition, the
薄膜コンデンサ12をガラス基板20内ではなく、有機基板10内に配する構造としたことにより、微細加工を必要とするガラス基板作製プロセスと、比較的微細な加工を必要としない有機基板作製プロセスを分離することができるため、工程を簡素化することができる。
By adopting a structure in which the
なお、以上に説明した電子基板の第1乃至第10の構成例は適宜組み合わせることができる。 The first to tenth structural examples of the electronic substrate described above can be combined as appropriate.
また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiments of the present disclosure are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present disclosure.
本開示は以下のような構成も取ることができる。
(1)
第1の配線基板上に半導体チップが搭載されて成る機能モジュールと、
並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第2の配線基板とを備え、
前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている
電子機器。
(2)
前記第1の配線基板と前記第2の配線基板は、コア材が異なる
前記(1)に記載の電子機器。
(3)
前記第1の配線基板のコア材はガラスであり、前記第2の配線基板のコア材は有機材料である
前記(2)に記載の電子機器。
(4)
前記第1の配線基板には、貫通電極が形成されている
前記(1)から(3)のいずれかに記載の電子機器。
(5)
前記第2の配線基板には、前記薄膜コンデンサを挟む対向電極が形成されており、
前記第1の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されている
前記(1)から(4)のいずれかに記載の電子機器。
(6)
前記第2の配線基板の前記対向電極は、一方はべた電極であり、他方は分割されたパターニング電極である
前記(5)に記載の電子機器。
(7)
前記第2の配線基板には、前記機能モジュールが積層されている
前記(1)から(6)のいずれかに記載の電子機器。
(8)
前記第2の配線基板の対向する面それぞれには、前記機能モジュールが接続されている
前記(1)から(7)のいずれかに記載の電子機器。
(9)
前記機能モジュールは、前記第2の配線基板の凹部位に接続されている
前記(1)から(8)のいずれかに記載の電子機器。
(10)
前記第2の配線基板には、前記前記機能モジュールを接続するための標準化されたランドパターンが形成されている
前記(1)から(9)のいずれかに記載の電子機器。
(11)
前記ランドパターンは、少なくともデジタル電源用端子、信号端子、アナログ電源端子、およびGND端子を含む
前記(10)に記載の電子機器。
This indication can also take the following composition.
(1)
A functional module comprising a semiconductor chip mounted on a first wiring board;
A plurality of the functional modules arranged in parallel are connected, and a second wiring board having a layer made of a thin film capacitor;
The thin film capacitor is an electronic device arranged across the plurality of functional modules arranged in parallel.
(2)
The electronic device according to (1), wherein the first wiring board and the second wiring board have different core materials.
(3)
The electronic device according to (2), wherein the core material of the first wiring board is glass, and the core material of the second wiring board is an organic material.
(4)
The through-electrode is formed in the first wiring board. The electronic apparatus according to any one of (1) to (3).
(5)
A counter electrode sandwiching the thin film capacitor is formed on the second wiring board,
The electronic device according to any one of (1) to (4), wherein the semiconductor chip on the first wiring board is electrically connected to the counter electrode.
(6)
One of the counter electrodes of the second wiring board is a solid electrode, and the other is a divided patterning electrode. The electronic apparatus according to (5).
(7)
The electronic device according to any one of (1) to (6), wherein the functional module is stacked on the second wiring board.
(8)
The electronic device according to any one of (1) to (7), wherein the functional module is connected to each of opposing surfaces of the second wiring board.
(9)
The electronic device according to any one of (1) to (8), wherein the functional module is connected to a recessed portion of the second wiring board.
(10)
The electronic device according to any one of (1) to (9), wherein a standardized land pattern for connecting the functional module is formed on the second wiring board.
(11)
The electronic device according to (10), wherein the land pattern includes at least a digital power supply terminal, a signal terminal, an analog power supply terminal, and a GND terminal.
10 有機基板, 11 パターニング電極, 12 薄膜コンデンサ, 13 べた電極, 20 ガラス基板, 21 貫通電極, 22,23 半田接合部, 31 半導体チップ, 41 機能モジュール, 71 アンダーフィル材, 81 低熱伝導材, 82 高熱伝導材, 100 機能モジュールランドパターン, 101 デジタル電源端子, 102 信号性端子, 103 アナログ電源端子, 104 GND端子
DESCRIPTION OF
Claims (11)
並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第2の配線基板とを備え、
前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている
電子機器。 A functional module comprising a semiconductor chip mounted on a first wiring board;
A plurality of the functional modules arranged in parallel are connected, and a second wiring board having a layer made of a thin film capacitor;
The thin film capacitor is an electronic device arranged across the plurality of functional modules arranged in parallel.
請求項1に記載の電子機器。 The electronic device according to claim 1, wherein the first wiring board and the second wiring board have different core materials.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein the core material of the first wiring board is glass, and the core material of the second wiring board is an organic material.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein a through electrode is formed on the first wiring board.
前記第1の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されている
請求項2に記載の電子機器。 A counter electrode sandwiching the thin film capacitor is formed on the second wiring board,
The electronic device according to claim 2, wherein the semiconductor chip on the first wiring board is electrically connected to the counter electrode.
請求項5に記載の電子機器。 The electronic apparatus according to claim 5, wherein one of the counter electrodes of the second wiring board is a solid electrode and the other is a divided patterning electrode.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein the functional module is stacked on the second wiring board.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein the functional module is connected to each of the opposing surfaces of the second wiring board.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein the functional module is connected to a recessed portion of the second wiring board.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein a standardized land pattern for connecting the functional module is formed on the second wiring board.
請求項2に記載の電子機器。 The electronic device according to claim 2, wherein the land pattern includes at least a digital power supply terminal, a signal terminal, an analog power supply terminal, and a GND terminal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015106420A JP2016219737A (en) | 2015-05-26 | 2015-05-26 | Electronic apparatus |
PCT/JP2016/064084 WO2016190114A1 (en) | 2015-05-26 | 2016-05-12 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015106420A JP2016219737A (en) | 2015-05-26 | 2015-05-26 | Electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219737A true JP2016219737A (en) | 2016-12-22 |
Family
ID=57394127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015106420A Pending JP2016219737A (en) | 2015-05-26 | 2015-05-26 | Electronic apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016219737A (en) |
WO (1) | WO2016190114A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181453A (en) * | 1994-12-22 | 1996-07-12 | Fujitsu Ltd | Capacitor containing circuit board |
JP2002076314A (en) * | 2000-08-30 | 2002-03-15 | Texas Instr Japan Ltd | Ultra-miniature imaging device |
JP4529262B2 (en) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | High frequency module device and manufacturing method thereof |
JP5374814B2 (en) * | 2006-09-20 | 2013-12-25 | 富士通株式会社 | Capacitor built-in wiring board and manufacturing method thereof |
JP5757163B2 (en) * | 2011-06-02 | 2015-07-29 | ソニー株式会社 | Multilayer wiring board, manufacturing method thereof, and semiconductor device |
-
2015
- 2015-05-26 JP JP2015106420A patent/JP2016219737A/en active Pending
-
2016
- 2016-05-12 WO PCT/JP2016/064084 patent/WO2016190114A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016190114A1 (en) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889509B2 (en) | Ceramic capacitor | |
US7968991B2 (en) | Stacked package module and board having exposed ends | |
US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
JP5756515B2 (en) | Chip component built-in resin multilayer substrate and manufacturing method thereof | |
US10109576B2 (en) | Capacitor mounting structure | |
US9313911B2 (en) | Package substrate | |
KR20140039736A (en) | Stacked package and method of manufacturing the same | |
TWI566350B (en) | Semiconductor device | |
JP4395166B2 (en) | Semiconductor device with built-in capacitor and manufacturing method thereof | |
KR20100045331A (en) | Semiconductor multi-chip package | |
US10021791B2 (en) | Multilayer wiring substrate | |
CN111696970B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US20080230886A1 (en) | Stacked package module | |
JP2009076815A (en) | Semiconductor device | |
JP5958454B2 (en) | Built-in module | |
JP2008270369A (en) | Wiring board with built-in capacitor | |
US20130228895A1 (en) | Package substrate and semiconductor and semiconductor package | |
JP2008124072A (en) | Semiconductor device | |
JP5011338B2 (en) | Wiring board with built-in capacitor | |
WO2016190114A1 (en) | Electronic device | |
JP4370993B2 (en) | Semiconductor device | |
KR20100066934A (en) | Copper clad lamination having capacitor and printed circuit board using the same and semiconductor package using the same | |
JP4384143B2 (en) | Module for electronic equipment having IC chip laminated structure | |
KR100834835B1 (en) | Semiconductor device incorporating capacitor and process for manufacturing same | |
JP2023047754A (en) | wiring board |