JP2016208071A - 振動子、発振器、電子機器、および移動体 - Google Patents
振動子、発振器、電子機器、および移動体 Download PDFInfo
- Publication number
- JP2016208071A JP2016208071A JP2015083116A JP2015083116A JP2016208071A JP 2016208071 A JP2016208071 A JP 2016208071A JP 2015083116 A JP2015083116 A JP 2015083116A JP 2015083116 A JP2015083116 A JP 2015083116A JP 2016208071 A JP2016208071 A JP 2016208071A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- vibrator
- oscillator
- esd protection
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】小型で信頼性を向上させた振動子を提供する。
【解決手段】ICチップ(振動子チップ)1は、ベース基板2と、振動片3(振動部)と、蓋部4と、空洞部(収容空間)5と、半導体回路61と、を有している。半導体回路61には、ESD保護素子6としてのMOSトランジスターが含まれている。振動片3(振動部)は、ESD保護素子6と電気的に接続されており静電破壊を継続的に防ぐ。ICチップ(振動子チップ)1内に、半導体回路61を作り込むことで、振動片3と半導体回路61とが別体のチップである場合と比較して、小型化を図る。
【選択図】図3
【解決手段】ICチップ(振動子チップ)1は、ベース基板2と、振動片3(振動部)と、蓋部4と、空洞部(収容空間)5と、半導体回路61と、を有している。半導体回路61には、ESD保護素子6としてのMOSトランジスターが含まれている。振動片3(振動部)は、ESD保護素子6と電気的に接続されており静電破壊を継続的に防ぐ。ICチップ(振動子チップ)1内に、半導体回路61を作り込むことで、振動片3と半導体回路61とが別体のチップである場合と比較して、小型化を図る。
【選択図】図3
Description
本発明は、振動子、発振器、電子機器、および移動体に関する。
従来から、通信機器分野や電子機器などにおいて安定な周波数を得るために、水晶やシリコンなどから形成された振動子や、振動子に所望の周波数の信号を出力する発振回路を備えた発振器などの電子部品が用いられていた。これら電子部品は、近年の小型化に伴って静電耐圧も低下しており、わずかな静電気によって生じる断線などの静電破壊を低減する電子部品が提案されている。例えば、特許文献1には、振動腕を駆動する電極に接続する配線パターンよりも細い線幅の複数の金属パターンを設けた音叉型水晶発振子素子が開示されている。この音叉型発振子素子によれば、静電気放電(ESD:Electrostatic Discharge)が発生した場合に、金属パターンに断線を誘発させて、配線パターンが断線するのを防ぐことができるとされている。
しかしながら、特許文献1に記載されている振動子(音叉型水晶発振子素子)にESDに起因するサージ電圧が複数回に亘って印加されると振動子の静電破壊を防止する金属パターンが徐々に断線される。そして、すべての金属パターンが断線された場合には、ESDから振動子を保護する機能が失われてしまう。換言すると、特許文献1に記載の振動子では、ESDに起因するサージ電圧の印加による静電破壊を継続的に防ぐことが困難であった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例に係る振動子は、振動片と、前記振動片と電気的に接続されているESD保護素子と、を有し、前記ESD保護素子は、前記振動片と同一の半導体基板に設けられていること、を特徴とする。
本適用例によれば、振動子は、振動片と、ESDに起因するサージ電圧の印加による振動片の静電破壊を防止するESD保護素子と、が電気的に接続された状態で同一の半導体基板に設けられている。これにより、振動子にESDに起因するサージ電圧が加わった場合でも、ESD保護素子が自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片がESDにより静電破壊されることを継続的に防止することができる。また、同一の半導体基板に設けられ振動片およびESD保護素子は、各々を別体で設けた場合より小型化を図ることができる。したがって、小型で信頼性を向上させた振動子を提供することができる。
[適用例2]本適用例に係る発振器は、上記適用例に記載の振動子と、発振回路と、を備え、前記発振回路は、ESD保護素子を含み前記振動子と電気的に接続されていること、を特徴とする。
本適用例によれば、発振器は、振動子と、所望の周波数の信号を出力させる発振回路と、を備えている。発振回路は、ESDに起因するサージ電圧の印加による発振回路の静電破壊を防止するESD保護素子を含んでおり、振動子と電気的に接続されている。これにより、発振回路にESDが加わった場合でも、ESD保護素子が自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振回路がESDに起因するサージ電圧の印加より静電破壊されることを継続的に防止することができる。したがって、信頼性を向上させた発振器を提供することができる。
[適用例3]上記適用例に記載の発振器において、前記発振回路は、前記振動子と同一の半導体基板に設けられていること、が好ましい。
本適用例によれば、発振回路は、振動子と同一の半導体基板に設けられている。すなわち、発振器はワンチップ化されているので、発振器の小型化と生産効率の向上とを図ることができる。さらに、振動子と発振回路との各々に設けられていたESD保護素子を共用することができる。
[適用例4]上記適用例に記載の発振器において、前記ESD保護素子は容量を有し、前記発振回路の一部を形成していること、が好ましい。
本適用例によれば、発振器は、ESD保護素子が有する容量を考慮して発振回路を形成しているので、安定な発振特性を得ることができる。
[適用例5]本適用例に係る電子機器は、上記適用例に記載の振動子または発振器を備えていることを特徴とする。
本適用例によれば、電子機器は、信頼性を向上させた振動子または発振器を備えているので、信頼性を向上させた電子機器を提供することができる。
[適用例6]本適用例に係る移動体は、上記適用例に記載の振動子または発振器を備えていることを特徴とする。
本適用例によれば、移動体は、信頼性を向上させた振動子または発振器を備えているので、信頼性を向上させた移動体を提供することができる。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせている。
(実施形態1)
<振動子の回路構成>
図1は、実施形態1に係る振動子の概略構成を示す回路図である。図2は、ESD保護素子の一例を示す回路図である。図1および図2を参照して振動子の回路構成について説明する。
<振動子の回路構成>
図1は、実施形態1に係る振動子の概略構成を示す回路図である。図2は、ESD保護素子の一例を示す回路図である。図1および図2を参照して振動子の回路構成について説明する。
図1に示すように、振動子としてのICチップ1は、振動片3(振動部)と、振動片3と電気的に接続されているESD保護素子6と、を有し、ESD保護素子6は後述する振動片3と同一の半導体基板21に設けられている。詳しくは、振動片3の一端は外部接続端子434aに接続され、振動片3の他端は外部接続端子434bに接続されている。ESD保護素子6は、外部接続端子434aとグランドとの間、および外部接続端子434bとグランドとの間に接続されている。なお、本実施形態のICチップ1を振動子チップ1ともよぶ。
図2は、ESD保護素子6の一例としてMOS(Metal Oxide Semiconductor)トランジスターを示している。ESD保護素子6は、ゲート端およびソース端がグランドに接続されドレイン端が外部接続端子434aまたは外部接続端子434bに接続されているNチャンネルMOSトランジスターで構成されている。通常動作において、MOSトランジスターは非導通状態となっている。
外部からESDに起因するサージ電圧が外部接続端子434a,434bに印加された時は、ESD保護素子6としてのMOSトランジスターがアバランシェ降伏により導通する。これにより、振動子チップ1の外部接続端子434a,434bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片3がESDにより静電破壊されることを防止することができる。
なお、本実施形態では、一つのMOSトランジスターで構成されたESD保護素子6を例示したが、振動子チップ1に要求される静電耐圧に応じて、複数のMOSトランジスターを並列接続させた構成でもよい。また、ESD保護素子6としてMOSトランジスターを例示したが、これに限定するものではない。ESD保護素子6として、ダイオードやバイポーラトランジスターなどを使用してもよい。
<振動子の概略構成>
次に、振動子としてのICチップ(振動子チップ)の構成について説明する。
図3は、ICチップの構成を示す断面図である。図4は、図3に示すICチップの構成を示す平面図である。図5から図11は、それぞれ、図3に示すICチップの製造方法を説明するための断面図である。なお、図3は、図4におけるA−A線での断面図である。また、図4は、説明の便宜上、蓋部を透視して記載している。
次に、振動子としてのICチップ(振動子チップ)の構成について説明する。
図3は、ICチップの構成を示す断面図である。図4は、図3に示すICチップの構成を示す平面図である。図5から図11は、それぞれ、図3に示すICチップの製造方法を説明するための断面図である。なお、図3は、図4におけるA−A線での断面図である。また、図4は、説明の便宜上、蓋部を透視して記載している。
図3に示すICチップ(振動子チップ)1は、電圧の印加によって振動する信号(周波数信号)を出力する振動子として用いられる。このようなICチップ1は、図3に示すように、ベース基板2と、振動片3と、蓋部4と、空洞部(収容空間)5と、半導体回路61と、を有している。ベース基板2は、凹部24を有する半導体基板21と、凹部24の内面上に積層された第1絶縁膜22と、第1絶縁膜22上に積層された第2絶縁膜23と、を有している。なお、図3において、蓋部4が形成されている側を「上」、半導体基板21側を「下」とよぶ。
半導体基板21は、例えば、シリコン基板で構成され、第1絶縁膜22は、例えば、シリコン酸化膜(SiO2膜)で構成され、第2絶縁膜23は、例えば、シリコン窒化膜(SiN膜)で構成されている。なお、シリコン基板は、例えば、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させたものを用いてもよい。ただし、半導体基板21としては、シリコン基板に限定されず、例えば、SOI(Silicon On Insulator)基板を用いることができる。また、第1絶縁膜22および第2絶縁膜23としては、製造時に半導体基板21を保護し、また、各部の短絡等を防ぐことができれば特に限定されない。
半導体基板21の凹部24よりも外側の部分には、半導体回路61が作り込まれている。本実施形態では、半導体回路61にESD保護素子6としてのMOSトランジスターが含まれている。このように、振動子チップ1内に、半導体回路61を作り込むことで、例えば、振動片3と半導体回路61とが別体のチップである場合と比較して、小型化を図ることができる。
図3および図4に示すように、凹部24内には、壁部71と、柱状をなす4本の柱部72(72a〜72d)と、が設けられている。4つの柱部72は、壁部71の内側(すなわち空洞部5内)に設けられており、平面視で、振動片3の周囲に沿って互いに離間して設けられている。これら4つの柱部72は、蓋部4を支えているので、蓋部4の下方(空洞部5内)への撓み変形が低減されている。これにより、例えば、蓋部4と振動片3(振動部電極31)との接触を防止することができる。
また、4つの柱部72は、振動片3が有する電極を外部へ引き出すための配線(電気経路)の一部として用いられている。このように、柱部72を配線の一部として用いることで、別途配線を引き回す必要がなく、振動子チップ1の装置構成が簡単なものとなると共に、振動子チップ1の小型化を図ることができる。このような柱部72は、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。なお、柱部72の数としては、4つに限定されない。
壁部71は、枠状をなし、平面視で振動片3および柱部72の周囲を囲むように、凹部24の底面に立設されている。そして、壁部71の内側が空洞部5となっている。また、壁部71は、隣り合う柱部72a,72bの間に入り込むように内側へ突出した突出部711と、隣り合う柱部72b,72cの間に入り込むように内側へ突出した突出部712と、隣り合う柱部72c,72dの間に入り込むように内側へ突出した突出部713と、隣り合う柱部72d,72aの間に入り込むように内側へ突出した突出部714と、を有している。
このような突出部711,712,713,714を設けることで、空洞部5の体積を減少させることができる。これにより、空洞部5を形成する際のエッチング時間や、空洞部5を真空封止する際の真空引き時間を短縮することができる。また、これら4つの突出部711〜714は、柱部72と共に、蓋部4を支えているので、蓋部4の下方への撓み変形がより低減されている。このような壁部71は、例えば、ポリシリコンで構成されている。また、壁部71の外周側(すなわち壁部71と凹部24の内側面との間)には壁部71を補強する補強部73が設けられている。これにより、振動子チップ1の機械的強度を高めることができる。このような補強部73は、例えば、二酸化ケイ素(SiO2)で構成されている。
蓋部4は、ベース基板2の上面側に設けられており、凹部24の開口を塞いでいる。これにより、ベース基板2と蓋部4の間に気密封止された空洞部5が形成される。この空洞部5には振動片3が配置されており、これにより、振動片3を保護することができると共に、振動片3を所定の環境下で駆動することができる。このような蓋部4は、図3に示すように、被覆層41と、被覆層41上に積層された封止層42と、封止層42およびベース基板2上に積層された構造体43と、を有している。
被覆層41は、絶縁層411と、絶縁層411上に積層された導電層412と、を有している。また、被覆層41は、空洞部5の内外を連通する複数の連通孔41aを有している。この連通孔41aは、製造時に空洞部5内の犠牲層をエッチングにより除去するためのリリースホールである。なお、連通孔41aは、ベース基板2の平面視で、振動部電極31と重ならないように配置することが好ましい。これにより、封止層42によって連通孔41aを封止する際に、連通孔41aを通過した封止材料が振動部電極31に付着することを低減することができ、振動片3の駆動周波数(共振周波数)の変化を低減することができる。
また、導電層412は、絶縁層411を貫通して設けられ、柱部72と電気的に接続されているコンタクト部412aを有している。このようなコンタクト部412aは、柱部72と同様に、振動部電極31を半導体回路61に接続するための配線の一部として用いられる。このような被覆層41では、絶縁層411は、例えば、窒化ケイ素(SiN)で構成されており、導電層412は、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。
封止層42は、被覆層41上に積層されており、連通孔41aを塞いでいる。これにより、空洞部5が気密封止される。このように、空洞部5を気密封止することで、空洞部5に収容されている振動片3の雰囲気を安定させることができる。空洞部5は、真空状態(減圧状態)となっていることが好ましい。これにより、粘性抵抗が減り、より効率的かつ安定的に振動片3を駆動することができる。また、封止層42は、コンタクト部412a上に周囲から島状に独立して配置され、コンタクト部412aと電気的に接続されているコンタクト部421を有している。このようなコンタクト部421は、柱部72およびコンタクト部412aと同様に、振動部電極31を半導体回路61に接続するための配線の一部として用いられる。このような封止層42としては、例えば、Al、Cu、W、Ti、TiN等の金属材料(導電性材料)を用いることができる。
構造体43は、層間絶縁膜431と、層間絶縁膜431上に形成された配線層432と、配線層432および層間絶縁膜431上に形成された層間絶縁膜433と、層間絶縁膜433上に形成された配線層434と、配線層434および層間絶縁膜433上に形成された表面保護層435と、を有している。このうち、配線層432,434は、半導体回路61の配線として機能し、半導体回路61は、配線層432,434によって振動子チップ1の上面に引き出され、配線層434の一部が外部接続端子434a,434bとなっている。また、表面保護層435は、振動子チップ1を水分、ゴミ、傷などから保護する。
このような構造体43では、層間絶縁膜431,433は、例えば、二酸化ケイ素(SiO2)で構成されており、配線層432,434は、例えば、アルミニウム(Al)で構成されており、表面保護層435は、例えば、二酸化ケイ素(SiO2)、窒化ケイ素(SiN)、ポリイミド、エポキシ樹脂等で構成されている。
このような構造体43では、層間絶縁膜431,433は、例えば、二酸化ケイ素(SiO2)で構成されており、配線層432,434は、例えば、アルミニウム(Al)で構成されており、表面保護層435は、例えば、二酸化ケイ素(SiO2)、窒化ケイ素(SiN)、ポリイミド、エポキシ樹脂等で構成されている。
振動片3は、静電容量型(静電駆動型)の振動素子であり、図3および図4に示すように、ベース基板2上に設けられた振動部電極31および基板電極32と、を有している。振動部電極31は、凹部24の底面に設けられた固定部311と、固定部311と空隙を隔てて対向配置された振動体312(312a〜312e)と、振動体312および固定部311の間に配置され、振動体312を固定部311に支持する支持部313と、を有している。また、振動体312は、支持部313に支持されている基部312aと、基部312aに接続されている4つの振動部312b,312c,312d,312eと、を有し、略十字状をなしている。なお、振動部の数は、本実施形態の4つに限定されず、1〜3つであってもよいし、5つ以上であってもよい。
基板電極32は、凹部24の底面に設けられ、振動部312bに対向配置されている電極321と、凹部24の底面に設けられ、振動部312dに対向配置されている電極322と、を有している。これら振動部電極31および基板電極32は、それぞれ、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。また、振動部電極31および基板電極32は、それぞれ、柱部72を介して半導体回路61と電気的に接続されており、半導体回路61から振動部電極31と基板電極32との間に所定周波数(振動部電極31の共振周波数とほぼ等しい周波数)の交番電圧が印加されると、振動体312と基板電極32との間に発生する静電力によって、振動部312b,312dと振動部312c,312eとが逆相で振動する。そして、この振動に基づく信号(周波数信号)が基板電極32(または振動部電極31)から出力される。
<振動素子の製造方法>
次に振動子としてのICチップ(振動子チップ)1の製造方法を図5から図11を参照して説明する。なお、半導体回路61が有する回路要素の製造方法は公知技術であるので、その説明は省略する。各回路要素は、下記に説明する工程と同じ工程や、下記に示す工程の合間の工程で、作り込むことができる。
次に振動子としてのICチップ(振動子チップ)1の製造方法を図5から図11を参照して説明する。なお、半導体回路61が有する回路要素の製造方法は公知技術であるので、その説明は省略する。各回路要素は、下記に説明する工程と同じ工程や、下記に示す工程の合間の工程で、作り込むことができる。
まず、半導体基板21を用意し、フォトリソグラフィー技法およびエッチング技法を用いて、半導体基板21の上面211に凹部24を形成する。具体的に説明すると、まず、図5(a)に示すように、半導体基板21を用意し、凹部24の形成領域上に、凹部24の開口よりも小さい開口M11を有するマスクM1を形成する。このマスクM1は、エッチング耐性を有していれば、レジストマスク、メタルマスク等の各種マスクを用いることができる。
次に、図5(b)に示すように、マスクM1を介して半導体基板21にArイオン等の不純物を注入する。これにより、開口M11から露出している部分にArイオンが注入され、当該部分のエッチングレートが、他の部分(マスクM1に覆われ、Arイオンが注入されていない部分)に対して変化する。次に、マスクM1を介して半導体基板21を等方性ドライエッチングでエッチングすると、図6(a)に示すように、湾曲した壁面242を有する凹部24が得られる。そして、最後に、半導体基板21からマスクM1を除去する。
なお、ドライエッチングに用いるガスとしては、半導体基板21を等方的にエッチングすることができれば特に限定されず、例えば、バッファードフッ酸に硝酸を混合したガスを用いることができる。また、凹部24の形成方法としては、上記の方法に限定されず、例えば、まず、マスクM1を介して半導体基板21を異方性ドライエッチングでエッチングした後、等方性のウェットエッチングでエッチングすることで、凹部24を形成してもよい。
次に、図6(b)に示すように、半導体基板21の上面側に、第1絶縁膜22および第2絶縁膜23を順に成膜する。第1絶縁膜22および第2絶縁膜23は、例えば、半導体基板21の表面にシリコン酸化膜を熱酸化法で成膜した後、このシリコン酸化膜上にシリコン窒化膜をスパッタリング法、CVD法等を用いて形成することで得られる。
図7(a)に示すように、基板電極32、固定部311、配線(図示せず)、柱部72の一部および壁部71の一部を形成する。基板電極32、固定部311、配線(図示せず)、柱部72の一部および壁部71の一部は、第2絶縁膜23上にポリシリコンの膜をスパッタリング法、CVD法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで得られる。なお、これら各部の形成方法は、上述の方法に限定されず、例えば、各部のパターニングを終えてから、各部にリン、ボロン等の不純物をドープして導電性を付与してもよい。
次に、図7(b)に示すように、CVD(Chemical Vapor Deposition)法により、シリコン酸化膜からなる第1犠牲層91を形成し、第1犠牲層91には支持部313、柱部72および壁部71に対応する開口を形成する。なお、第1犠牲層91は、CVD法ではなく、熱酸化法、スパッタリング法等により形成してもよい。また、開口は、フォトリソグラフィー技法およびエッチング技法を用いて形成する。
次に、第1犠牲層91上にポリシリコンの膜をスパッタリング法、CVD法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで、支持部313、振動体312、柱部72および壁部71を形成する。まず、図8(a)に示すように、半導体基板21の上面側に一様に前述した導電性のポリシリコン膜95を成膜し、ポリシリコン膜95上に、振動体312(図8(b)参照)、柱部72および壁部71の形状に対応したマスクM2を形成する。次に、マスクM2を介してポリシリコン膜95を異方性ドライエッチングでエッチングし、マスクM2を除去する。これにより、図8(b)に示すように、支持部313、振動体312、柱部72および壁部71が形成される。
次に、CVD法により、図9(a)に示すように、シリコン酸化膜からなる第2犠牲層92を形成し、さらに、第2犠牲層92に所定の開口を形成する。次に、図9(b)に示すように、第2犠牲層92上にシリコン窒化膜からなる絶縁層411を成膜し、この絶縁層411上にポリシリコンをスパッタリング法、CVD法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜からなる導電層412を形成する。そして、これら絶縁層411および導電層412に連通孔41aを形成する。
次に、化学機械研磨(CMP:Chemical Mechanical Polishing)によって、図10(a)に示すように、半導体基板21の上面211上に積層されていた第1絶縁膜22および第2絶縁膜23を除去して、半導体基板21の上面211を露出させる。これにより、半導体基板21の上面211に、例えば、ESD保護素子6としてのMOSトランジスターなどを含む半導体回路61の回路要素を作り込むことができる。
次に、図10(b)に示すように、第1、第2犠牲層91,92(図10(a)参照)のリリースエッチングを行なう。具体的には、半導体基板21を例えばバッファードフッ酸等のエッチング液に晒す。これにより、連通孔41aを介して第1、第2犠牲層91,92がリリースエッチングされ、空洞部5が形成されると共に振動片3(振動部)がリリースされる。次に、空洞部5を真空引きした状態で、図11(a)に示すように、導電層412上にアルミニウム層からなる封止層42を形成して連通孔41aを封止し、封止層42をパターニングすることでコンタクト部421を形成する。
次に、図11(b)に示すように、半導体基板21上にシリコン酸化膜からなる層間絶縁膜431を成膜し、層間絶縁膜431をCMP(化学機械研磨)等によって平坦化する。次に、層間絶縁膜431上に、配線層432、層間絶縁膜433、配線層434および表面保護層435を順に形成する。以上によって、図3に示すICチップ(振動子チップ)1が得られる。
なお、本実施形態では、基板(半導体基板21)に凹部24を形成することで、基板(半導体基板21)と蓋部4との間に空洞部5を形成した構成について説明しているが、基板と蓋部の構成としては、これに限定するものではない。例えば、基板に凹部を設けずに、蓋部の下面(基板側)に凹部を形成することで、基板と蓋部との間に空洞部を形成してもよいし、基板および蓋部の間に、枠状の構造体を介在させて、枠状の構造体の内周面と基板の上面とによって凹部を形成してもよい。すなわち、凹部の底面と壁面とが別部材から形成されており、これらが一体的に形成されていなくてもよい。
また、本実施形態の振動体(可動電極)312は、略十字形状を呈しているものと説明したが、片持ち梁型(clamped‐free beam)、両持ち梁型(clamped‐clamped beam)、両端自由梁型(free‐free beam)などであってもよい。
また、本実施形態の振動体(可動電極)312は、略十字形状を呈しているものと説明したが、片持ち梁型(clamped‐free beam)、両持ち梁型(clamped‐clamped beam)、両端自由梁型(free‐free beam)などであってもよい。
以上述べたように、本実施形態に係る振動子によれば、以下の効果を得ることができる。
振動子としてのICチップ(振動子チップ)1は、振動片3の一端が外部接続端子434aに接続され、振動片3の他端が外部接続端子434bに接続され、外部接続端子434aとグランドとの間、および外部接続端子434bとグランドとの間に振動片3の静電破壊を防止するESD保護素子6としてのMOSトランジスターが接続されている。これにより、振動子チップ1の外部接続端子434a,434bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片3がESDにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた振動子としてのICチップ(振動子チップ)1を提供することができる。
また、ESD保護素子6は、振動片3と同一の半導体基板21に設けられているので、振動片3とESD保護素子6とを別体のチップで設けた場合と比較して、小型化を図ることができる。
振動子としてのICチップ(振動子チップ)1は、振動片3の一端が外部接続端子434aに接続され、振動片3の他端が外部接続端子434bに接続され、外部接続端子434aとグランドとの間、および外部接続端子434bとグランドとの間に振動片3の静電破壊を防止するESD保護素子6としてのMOSトランジスターが接続されている。これにより、振動子チップ1の外部接続端子434a,434bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片3がESDにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた振動子としてのICチップ(振動子チップ)1を提供することができる。
また、ESD保護素子6は、振動片3と同一の半導体基板21に設けられているので、振動片3とESD保護素子6とを別体のチップで設けた場合と比較して、小型化を図ることができる。
(実施形態2)
図12は、実施形態2に係る発振器の概略構成を示す回路図である。まず、発振器の概略構成について、図12を参照して説明する。なお、実施形態1で説明したICチップ(振動子チップ)1と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
図12は、実施形態2に係る発振器の概略構成を示す回路図である。まず、発振器の概略構成について、図12を参照して説明する。なお、実施形態1で説明したICチップ(振動子チップ)1と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
<発振器の回路構成>
図12に示すように、発振器500は、実施形態1に記載の振動子としてのICチップ(振動子チップ)1と、発振回路としてのICチップ50と、を備えている。なお、以下の説明では、ICチップ50を発振用チップ50ともよぶ。
図12に示すように、発振器500は、実施形態1に記載の振動子としてのICチップ(振動子チップ)1と、発振回路としてのICチップ50と、を備えている。なお、以下の説明では、ICチップ50を発振用チップ50ともよぶ。
発振用チップ50は、ESD保護素子6を含み振動子としての振動子チップ1と電気的に接続されている。詳しくは、発振用チップ50は、CMOSインバーターIC1、コンデンサーC1,C2、抵抗Rf,Rd、ESD保護素子6を含んで構成されている。CMOSインバーターIC1の入力端子は、外部接続端子54aに接続されており、CMOSインバーターIC1の出力端子は、抵抗Rd(ダンピング抵抗)を介して外部接続端子54bに接続されている。CMOSインバーターIC1の入力端子と出力端子との間には、抵抗Rf(帰還抵抗)が接続されている。コンデンサーC1の一端は外部接続端子54aに接続され、コンデンサーC1の他端は接地されている。コンデンサーC2一端は外部接続端子54bに接続され、コンデンサーC2の他端は接地されている。
外部接続端子54aには、ESD保護素子6の一例としてのMOSトランジスター(図2参照)のドレイン端が接続され、ゲート端およびソース端がグランドに接続されている。外部接続端子54bには、ESD保護素子6の一例としてのMOSトランジスターのドレイン端が接続され、ゲート端およびソース端がグランドに接続されている。通常動作において、MOSトランジスターは非導通状態となっている。
外部からESDに起因するサージ電圧が外部接続端子54a,54bに印加された時は、ESD保護素子6としてのMOSトランジスターがアバランシェ降伏により導通する。これにより、発振用チップ50の外部接続端子54a,54bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振用チップ50の内部回路がESDにより静電破壊されることを防止することができる。
発振用チップ50の外部接続端子54aと振動子チップ1の外部接続端子434aとが、ワイヤーボンディング55などの導電部材で接続され、発振用チップ50の外部接続端子54bと振動子チップ1の外部接続端子434bとが、ワイヤーボンディング55などの導電部材で接続されている。これにより、発振器500が構成され、振動子チップ1からの信号(周波数信号)が発振用チップ50の外部接続端子54aに入力され、入力された信号を発振用チップ50で処理することにより、CMOSインバーターIC1の出力端子から所定周波数の信号が出力される。
ここで、発振回路の負性抵抗(発振余裕度)とESD保護素子の寄生容量について説明する。
ESD保護素子6の一例としてのMOSトランジスターは、容量(寄生容量)を有しており、通常動作の発振回路においてはコンデンサーとして機能する。図12中のESD保護素子6により、発振用チップ50の外部接続端子54aとグランドとの間にはコンデンサーC3が形成され、外部接続端子54bとグランドとの間にはコンデンサーC4が形成される。同様に、振動子チップ1の外部接続端子434aとグランドとの間にはコンデンサーC5が形成され、外部接続端子434bとグランドとの間にはコンデンサーC6が形成される。
ESD保護素子6の一例としてのMOSトランジスターは、容量(寄生容量)を有しており、通常動作の発振回路においてはコンデンサーとして機能する。図12中のESD保護素子6により、発振用チップ50の外部接続端子54aとグランドとの間にはコンデンサーC3が形成され、外部接続端子54bとグランドとの間にはコンデンサーC4が形成される。同様に、振動子チップ1の外部接続端子434aとグランドとの間にはコンデンサーC5が形成され、外部接続端子434bとグランドとの間にはコンデンサーC6が形成される。
図13は、負性抵抗を説明するための一例としての発振回路と、その等価回路を示す図である。図13(a)は、CMOSインバーターを用いた発振回路である。図13(b)は、図13(a)の発振回路の等価回路である。
図13(a)に示すように、振動片X(振動部)に接続された発振回路は、CMOSインバーターIC1、発振用コンデンサーCg,Cd、抵抗Rf,Rdを含んで構成されている。CMOSインバーターIC1の入力端子は、振動片Xの出力端子に接続されており、CMOSインバーターIC1の出力端子と振動片Xの入力端子との間には、抵抗Rd(ダンピング抵抗)が接続されている。CMOSインバーターIC1の入力端子と出力端子との間には、抵抗Rf(帰還抵抗)が接続されている。振動片Xの出力端子は発振用コンデンサーCgの一端に接続され、発振用コンデンサーCgの他端は接地されている。振動片Xの入力端子は発振用コンデンサーCdの一端に接続され、発振用コンデンサーCdの他端は接地されている。
図13(b)に示すように、振動片Xの等価回路は、実際の発振回路で使用するインダクティブな特性領域だけを考えた場合、等価抵抗Reと等価実効リアクタンスLeとの直列回路と考えることができる。振動片XからみたCMOSインバーターIC1を含む周辺回路は、等価入力容量CLと負性抵抗−Riとの直列回路と考えることができる。なお、等価回路において、負性抵抗Riは、負を表すマイナスを付して「−Ri」と表記している。すなわち、「−Ri」は負の数値を表わしている。
図13(a)に示す発振器は、所定の周波数ωにおいて、以下の関係の場合に発振を継続させることができる。
負性抵抗の絶対値|Ri|≧等価抵抗Re
また、発振器を確実に起動させるためには、負性抵抗の絶対値|Ri|を等価抵抗Reの3〜10倍程度にさせる必要がある。この負性抵抗Riは、次式で表される。
負性抵抗の絶対値|Ri|≧等価抵抗Re
また、発振器を確実に起動させるためには、負性抵抗の絶対値|Ri|を等価抵抗Reの3〜10倍程度にさせる必要がある。この負性抵抗Riは、次式で表される。
ここで、gmは、CMOSインバーターIC1の伝達コンダクタンスを表している。
図12に示すESD保護素子6の寄生容量によってコンデンサーC3〜C6が形成されると、図13(a)の発振回路において、コンデンサーCg,Cdに等価的に並列容量が付加される。コンデンサーCgに負荷される並列容量をコンデンサーΔCg、コンデンサーCdに負荷される並列容量をコンデンサーΔCdとすると、負性抵抗Riは、次式で表される。
図12に示すESD保護素子6の寄生容量によってコンデンサーC3〜C6が形成されると、図13(a)の発振回路において、コンデンサーCg,Cdに等価的に並列容量が付加される。コンデンサーCgに負荷される並列容量をコンデンサーΔCg、コンデンサーCdに負荷される並列容量をコンデンサーΔCdとすると、負性抵抗Riは、次式で表される。
式(1)と式(2)との比較でわかる通り、式(2)の分母には、
(CgΔCd+CdΔCg+ΔCgΔCd)
の項が加わるため、ESD保護素子6の寄生容量によってコンデンサーC3〜C6が形成されると負性抵抗Riが小さくなり、発振器の発振が起動しなかったり、発振が開始されるまでに時間を要したりして、発振特性が低下してしまう恐れがある。
(CgΔCd+CdΔCg+ΔCgΔCd)
の項が加わるため、ESD保護素子6の寄生容量によってコンデンサーC3〜C6が形成されると負性抵抗Riが小さくなり、発振器の発振が起動しなかったり、発振が開始されるまでに時間を要したりして、発振特性が低下してしまう恐れがある。
そこで、本実施形態の発振器500では、図13における発振用コンデンサーCgに相当する容量を、コンデンサーC1,C3,C5の合成容量で形成させ、発振用コンデンサーCdに相当する容量を、コンデンサーC2,C4,C6の合成容量で形成させている。換言すると、ESD保護素子6は、発振回路の一部を形成していることになる。これにより、発振器500は、安定な発振特性を得ることができる。
以上述べたように、本実施形態に係る発振器によれば、以下の効果を得ることができる。
発振器500は、発振回路としてのICチップ(発振用チップ)50と振動子としてのICチップ(振動子チップ)1とを備え、発振用チップ50と振動子チップ1とは電気的に接続されている。発振用チップ50は、外部接続端子54aとグランドとの間、および外部接続端子54bとグランドとの間に発振回路の静電破壊を防止するESD保護素子6としてのMOSトランジスターが接続されている。これにより、発振用チップ50の外部接続端子54a,54bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振回路がESDにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた発振器500を提供することができる。
また、発振器500は、ESD保護素子6の有する容量(寄生容量)C3〜C6を含めて発振回路を形成しているので、安定な発振特性を得ることができる。
発振器500は、発振回路としてのICチップ(発振用チップ)50と振動子としてのICチップ(振動子チップ)1とを備え、発振用チップ50と振動子チップ1とは電気的に接続されている。発振用チップ50は、外部接続端子54aとグランドとの間、および外部接続端子54bとグランドとの間に発振回路の静電破壊を防止するESD保護素子6としてのMOSトランジスターが接続されている。これにより、発振用チップ50の外部接続端子54a,54bにESDによるサージ電圧が加わった場合でも、ESD保護素子6としてのMOSトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振回路がESDにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた発振器500を提供することができる。
また、発振器500は、ESD保護素子6の有する容量(寄生容量)C3〜C6を含めて発振回路を形成しているので、安定な発振特性を得ることができる。
(実施形態3)
図14は、実施形態3に係る発振器の概略構成を示す回路図である。発振器の概略構成について、図14を参照して説明する。本実施形態の発振器は、実施形態1で説明したICチップ(振動子チップ)1の半導体回路61(図3参照)にESD保護素子6を含む発振回路が設けられている。
図14は、実施形態3に係る発振器の概略構成を示す回路図である。発振器の概略構成について、図14を参照して説明する。本実施形態の発振器は、実施形態1で説明したICチップ(振動子チップ)1の半導体回路61(図3参照)にESD保護素子6を含む発振回路が設けられている。
発振器としてのICチップ600は、発振回路が振動子としてのICチップ1と同一の半導体基板21上に設けられている。詳しくは、ICチップ600は、振動片3(振動部)と、CMOSインバーターIC1、コンデンサーC7,C8、抵抗Rf,Rd、ESD保護素子6を含む回路素子と、で構成されている。CMOSインバーターIC1の入力端子は、振動片3の出力端子に接続されており、CMOSインバーターIC1の出力端子は、抵抗Rd(ダンピング抵抗)を介して振動片3の入力他端に接続されている。CMOSインバーターIC1の入力端子と振動片3の出力端子との間には、抵抗Rf(帰還抵抗)が接続されている。
振動片3の出力端子はコンデンサーC7の一端に接続され、コンデンサーC7の他端は接地されている。振動片3の入力端子はコンデンサーC8の一端に接続され、コンデンサーC8の他端は接地されている。また、ICチップ600は、振動片3の特性をチェックするための外部接続端子434a,434bを備えている。振動片3の出力端子は外部接続端子434aに接続され、振動片3の入力端子は外部接続端子434bに接続されている。そして、外部接続端子434aとグランドとの間、および外部接続端子434bとグランドとの間には、ESD保護素子6が接続されている。これにより、外部からESDに起因するサージ電圧が外部接続端子434a,434bに印加された時、振動片3および発振回路(内部回路)が静電破壊されることを防止することができる。
また、ESD保護素子6の一例としてのMOSトランジスターは、容量(寄生容量)を有しており、通常動作の発振回路においてはコンデンサーとして機能する。ESD保護素子6により、振動片3の出力端子とグランドとの間にはコンデンサーC3が形成され、振動片3の入力端子とグランドとの間にはコンデンサーC4が形成される。本実施形態の発振器としてのICチップ600では、図13に示した発振用コンデンサーCgに相当する容量を、コンデンサーC3,C7の合成容量で形成させ、発振用コンデンサーCdに相当する容量を、コンデンサーC4,C8の合成容量で形成させている。換言すると、ESD保護素子6は、発振回路の一部を形成していることになる。これにより、発振器としてのICチップ600は、安定な発振特性を得ることができる。
このようなICチップ600は、図3に示したICチップ1の半導体回路61に、ESD保護素子6を含む発振回路を作り込むことで得られる。すなわち、発振器としてのICチップ600はワンチップ化されている。これにより、発振器としてのICチップ600の小型化と生産効率の向上とを図ることができる。
なお、本実施形態で説明した発振器は、一例であり、電圧制御回路を備えた電圧制御型発振器や、温度補償回路を備えた温度補償型発振器などであってもよい。
以上述べたように、本実施形態に係る発振器によれば、以下の効果を得ることができる。
発振器としてのICチップ600は、ESD保護素子6を含む発振回路が、振動子としてのICチップ1の半導体回路61に設けられているので、振動片3および発振回路(内部回路)が静電破壊されることを防止することができる。また、発振器としてのICチップ600は、ワンチップ化されているので、小型化と生産効率の向上とを図ることができる。
発振器としてのICチップ600は、ESD保護素子6を含む発振回路が、振動子としてのICチップ1の半導体回路61に設けられているので、振動片3および発振回路(内部回路)が静電破壊されることを防止することができる。また、発振器としてのICチップ600は、ワンチップ化されているので、小型化と生産効率の向上とを図ることができる。
(電子機器)
次に、本発明の実施形態に係る振動子または発振器を備えた電子機器について図15から図17を用いて説明する。なお、本説明では、振動子としてのICチップ(振動子チップ)1を用いた例を示している。
次に、本発明の実施形態に係る振動子または発振器を備えた電子機器について図15から図17を用いて説明する。なお、本説明では、振動子としてのICチップ(振動子チップ)1を用いた例を示している。
図15は、本発明の一実施形態に係る電子部品を備える電子機器の一例としてのモバイル型(又はノート型)のパーソナルコンピューター1100の構成の概略を示す斜視図である。図15示すように、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、表示部1008を備えた表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター1100には、振動子としてのICチップ1が内蔵されている。
上述のように、電子機器の一例としてのモバイル型(又はノート型)のパーソナルコンピューター1100に、本発明の一実施形態に係る振動子としてのICチップ1を、例えば、クロック源として備えることにより、モバイル型のパーソナルコンピューター1100に供給されるクロック源としてICチップ1から常に周波数信号が出力される。これにより、モバイル型のパーソナルコンピューター1100の信頼性を向上させることができる。
図16は、本発明の一実施形態に係る振動子としてのICチップ1を備える電子機器の一例としての携帯電話機1200(PHSも含む)の構成の概略を示す斜視図である。図16に示すように、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、表示部1208が配置されている。このような携帯電話機1200には、振動子としてのICチップ1が内蔵されている。
上述のように、電子機器の一例としての携帯電話(PHSを含む)1200に、本発明の一実施形態に係る振動子としてのICチップ1を、例えば、クロック源として備えることにより、携帯電話機1200に供給されるクロック源として振動子としてのICチップ1から常に周波数信号が出力されるため、携帯電話機1200の信頼性を向上させることができる。
図17は、本発明の一実施形態に係る振動子としてのICチップ1を備える電子機器の一例としてのデジタルカメラ1300の構成の概略を示す斜視図である。なお、図17には、外部機器との接続についても簡易的に示されている。ここで、従来のフィルムカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。
デジタルカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。
デジタルカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。
撮影者が表示部1310に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。また、このデジタルカメラ1300においては、ケース1302の側面に、ビデオ信号の出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図示されるように、ビデオ信号の出力端子1312にはテレビモニター1330が、データ通信用の入出力端子1314にはパーソナルコンピューター1340が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1330や、パーソナルコンピューター1340に出力される構成になっている。このようなデジタルカメラ1300には、振動子としてのICチップ1が内蔵されている。
上述のように、電子機器の一例としてのデジタルカメラ1300に、本発明の一実施形態に係る振動子としてのICチップ1を、例えば、クロック源として備えることにより、デジタルカメラ1300に供給されるクロック源として振動子としてのICチップ1から常に周波数信号が出力されるため、デジタルカメラ1300の信頼性を向上させることができる。
なお、本発明の一実施形態に係る振動子としてのICチップ1は、図15のパーソナルコンピューター1100(モバイル型パーソナルコンピューター)、図16の携帯電話機1200、図17のデジタルカメラ1300の他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)などの電子機器に適用することができる。
(移動体)
次に、本発明の実施形態に係る振動子または発振器を備えた移動体について図18を用いて説明する。なお、本説明では、振動子としてのICチップ1を用いた例を示している。
図18は、本発明の一実施形態に係る振動子としてのICチップ1を備える移動体の一例としての自動車1500を概略的に示す斜視図である。
次に、本発明の実施形態に係る振動子または発振器を備えた移動体について図18を用いて説明する。なお、本説明では、振動子としてのICチップ1を用いた例を示している。
図18は、本発明の一実施形態に係る振動子としてのICチップ1を備える移動体の一例としての自動車1500を概略的に示す斜視図である。
自動車1500には、上記実施形態に係る振動子としてのICチップ1が搭載されている。図18に示すように、移動体としての自動車1500には、振動子としてのICチップ1を内蔵してタイヤなどを制御する電子制御ユニット1510が車体に搭載されている。また、振動子としてのICチップ1は、他にもキーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム(ABS)、エアバック、タイヤ・プレッシャー・モニタリング・システム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、などの電子制御ユニット(ECU:Electronic Control Unit)に広く適用できる。
上記のように、移動体の一例としての自動車1500に、本発明の一実施形態に係る振動子としてのICチップ1を、例えば、クロック源として備えることにより、自動車1500および電子制御ユニット1510のうち少なくとも一方に供給されるクロック源としてICチップ1から常に周波数信号が出力される。これにより、自動車1500および電子制御ユニット1510のうち少なくとも一方の信頼性を向上させることができる。
1…振動子としてのICチップ(振動子チップ)、2…ベース基板、3…振動片(振動部)、4…蓋部、5…空洞部、6…ESD保護素子、21…半導体基板、22…第1絶縁膜、23…第2絶縁膜、24…凹部、31…振動部電極、32…基板電極、41…被覆層、41a…連通孔、42…封止層、43…構造体、50…発振回路としてのICチップ(発振用チップ)、54a,54b,434a,434b…外部接続端子、55…ワイヤーボンディング、61…半導体回路、71…壁部、72…柱部、73…補強部、91…第1犠牲層、92…第2犠牲層、95…ポリシリコン膜、311…固定部、312…振動体、312a…基部、312b,312c,312d,312e…振動部、313…支持部、321,322…電極、411…絶縁層、412…導電層、412a,421…コンタクト部、431,433…層間絶縁膜、432,434…配線層、435…表面保護層、500…発振器、600…発振器としてのICチップ、711,712,713,714…突出部、1100…パーソナルコンピューター、1200…携帯電話、1300…デジタルカメラ、1500…自動車、1510…電子制御ユニット。
Claims (6)
- 振動部と、
前記振動部と電気的に接続されているESD保護素子と、を有し、
前記ESD保護素子は、前記振動部と同一の半導体基板に設けられていること、を特徴とする振動子。 - 請求項1に記載の振動子と、
発振回路と、を備え、
前記発振回路は、ESD保護素子を有し、前記振動子と電気的に接続されていること、を特徴とする発振器。 - 前記発振回路は、前記振動子と同一の半導体基板に設けられていること、を特徴とする請求項2に記載の発振器。
- 前記ESD保護素子は容量を有し、前記発振回路の一部を構成していることを、特徴とする請求項2または請求項3に記載の発振器。
- 請求項1から請求項4のいずれか一項に記載の振動子または発振器を備えていることを特徴とする電子機器。
- 請求項1から請求項4のいずれか一項に記載の振動子または発振器を備えていることを特徴とする移動体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015083116A JP2016208071A (ja) | 2015-04-15 | 2015-04-15 | 振動子、発振器、電子機器、および移動体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015083116A JP2016208071A (ja) | 2015-04-15 | 2015-04-15 | 振動子、発振器、電子機器、および移動体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016208071A true JP2016208071A (ja) | 2016-12-08 |
Family
ID=57490549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015083116A Pending JP2016208071A (ja) | 2015-04-15 | 2015-04-15 | 振動子、発振器、電子機器、および移動体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016208071A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552706B2 (en) | 2016-10-24 | 2020-02-04 | Fujitsu Ten Limited | Attachable matter detection apparatus and attachable matter detection method |
-
2015
- 2015-04-15 JP JP2015083116A patent/JP2016208071A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552706B2 (en) | 2016-10-24 | 2020-02-04 | Fujitsu Ten Limited | Attachable matter detection apparatus and attachable matter detection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6822118B2 (ja) | 振動子、発振器、電子機器、および移動体 | |
US20150340968A1 (en) | Mems structure, electronic apparatus, and moving object | |
US9154109B2 (en) | Vibrator, oscillator, electronic apparatus, moving object, and method of manufacturing vibrator | |
US20150315011A1 (en) | Mems structure, electronic apparatus, and moving object | |
JP2016208071A (ja) | 振動子、発振器、電子機器、および移動体 | |
JP2015213963A (ja) | Mems構造体の製造方法およびmems構造体 | |
JP2018093553A (ja) | 電子デバイス、電子機器および移動体 | |
JP6044222B2 (ja) | 振動片、振動子、電子デバイス、電子機器、および移動体 | |
JP2017034435A (ja) | 振動子、振動子の製造方法、発振器、電子機器および移動体 | |
JP2017034334A (ja) | 電子デバイス、電子機器および移動体 | |
JP2016122981A (ja) | モニター素子および振動子の製造方法 | |
US9997370B2 (en) | Electronic apparatus, manufacturing method thereof, oscillator, electronic appliance, and mobile unit | |
US9446942B2 (en) | Electronic part, electronic apparatus, and moving object | |
JP2016163915A (ja) | 半導体デバイス、電子機器および移動体 | |
JP2017034578A (ja) | 電子デバイス、電子デバイスの製造方法、電子機器および移動体 | |
JP2015149590A (ja) | 振動素子の製造方法、振動素子、電子デバイス、電子機器および移動体 | |
JP6443136B2 (ja) | 半導体デバイス、電子機器および移動体 | |
JP6439505B2 (ja) | 半導体デバイス、電子機器および移動体 | |
JP2018201185A (ja) | Mems素子、電子機器および移動体 | |
JP2018201184A (ja) | Mems素子、電子機器および移動体 | |
JP2019035590A (ja) | 電子デバイスの製造方法、電子デバイス、電子機器、および移動体 | |
JP6543889B2 (ja) | 電子デバイス、電子機器および移動体 | |
JP2016076830A (ja) | 振動子、発振器、電子機器および移動体 | |
US20170012604A1 (en) | Vibrator and manufacturing method therefor, oscillator, electronic device, and movable body | |
JP2017054906A (ja) | 電子装置及びその製造方法、発振器、電子機器、並びに、移動体 |