JP2016207814A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2016207814A
JP2016207814A JP2015087018A JP2015087018A JP2016207814A JP 2016207814 A JP2016207814 A JP 2016207814A JP 2015087018 A JP2015087018 A JP 2015087018A JP 2015087018 A JP2015087018 A JP 2015087018A JP 2016207814 A JP2016207814 A JP 2016207814A
Authority
JP
Japan
Prior art keywords
adhesive film
electrode
semiconductor
semiconductor chip
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015087018A
Other languages
Japanese (ja)
Other versions
JP6460896B2 (en
Inventor
幸平 竹田
Kohei Takeda
幸平 竹田
麻衣 永田
Mai NAGATA
麻衣 永田
周治郎 定永
Shujiro Sadanaga
周治郎 定永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2015087018A priority Critical patent/JP6460896B2/en
Publication of JP2016207814A publication Critical patent/JP2016207814A/en
Application granted granted Critical
Publication of JP6460896B2 publication Critical patent/JP6460896B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device with a semiconductor chip being laminated and bonded on a semiconductor wafer, which can suppress a length of a burr protruding around the semiconductor chip and inhibit positional deviation of electrodes from each other.SOLUTION: A semiconductor device manufacturing method comprises: a temporary adhesion process of laminating on a semiconductor wafer via an adhesive film 1, a semiconductor chip 2 with a through electrode having a solder layer; and an electrode bonding process of heating the semiconductor chip temporarily adhered on the semiconductor wafer to a temperature above a solder melting temperature to bond the through electrode having the solder layer of the semiconductor chip and the electrode on the semiconductor wafer. The adhesive film has a modulus of elasticity in shear of not less than 0.2 MPa and less than 20 MPa and is preliminarily supplied to the semiconductor chip or the semiconductor wafer. When assuming that a height of an electrode on the side where the adhesive film is supplied is A and a height of an electrode on the side where the adhesive film is not supplied is B, and a thickness of the adhesive film is X, the following formula (1) is satisfied: 0.50<B/(X-A)≤0.80 (1).SELECTED DRAWING: Figure 1

Description

本発明は、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法に関する。 The present invention suppresses the length of burrs protruding around a semiconductor chip and suppresses the positional deviation between electrodes, and a semiconductor in which a semiconductor chip with a through electrode is stacked and bonded on a semiconductor wafer via an adhesive film The present invention relates to a device manufacturing method.

近年、ハンダ等からなる突起電極(バンプ)を有する半導体チップを用いたフリップチップ実装が注目されている。
フリップチップ実装においては、一般的に、基板上に半導体チップを接合した後、封止樹脂を注入する方法が用いられている。特許文献1には、粘度が50Pa・sec以下(25℃)、注入時の粘度が2Pa・sec以下の封止樹脂が記載されている。
In recent years, flip chip mounting using a semiconductor chip having protruding electrodes (bumps) made of solder or the like has attracted attention.
In flip chip mounting, generally, a method of injecting a sealing resin after bonding a semiconductor chip on a substrate is used. Patent Document 1 describes a sealing resin having a viscosity of 50 Pa · sec or less (25 ° C.) and a viscosity at the time of injection of 2 Pa · sec or less.

また、近年、半導体チップの小型化が進行するとともに電極間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップが狭くなっていることから、接合後に封止樹脂を注入するのではなく、基板上に予め塗布した液状接着剤を介して半導体チップを接合する方法が行われている。特許文献2には、硬化前におけるチキソトロピー指数が1.1〜4.0である、形状を維持したまま塗布できる液状エポキシ樹脂組成物が記載されている。 In recent years, semiconductor chips have been miniaturized, and the pitch between electrodes has become narrower. In addition, the gap between semiconductor chips or between a semiconductor chip and a substrate has become narrower. Therefore, there is a method in which a semiconductor chip is bonded via a liquid adhesive previously applied onto a substrate, instead of injecting a sealing resin after bonding. Patent Document 2 describes a liquid epoxy resin composition having a thixotropy index of 1.1 to 4.0 before curing and capable of being applied while maintaining its shape.

更に、基板又は半導体チップに予め貼り付けた接着フィルム(NCF)を介して半導体チップを接合する方法も行われている。特許文献3には、最小溶融粘度が40Pa・s〜5100Pa・sの範囲にあるシート状接着剤が記載されている。また、特許文献3には、圧接によりシート状接着剤の一部が横方向に染み出し、半導体素子の側面から上面に至るように回り込むという問題があったのに対して、同文献に記載されたシート状接着剤は、接着剤の側方へのはみ出しを好適に抑制することができ、余分なはみ出しによる不良品が生じ難いシート状接着剤であることが記載されている。 Furthermore, a method of bonding a semiconductor chip through an adhesive film (NCF) that is bonded in advance to a substrate or a semiconductor chip is also performed. Patent Document 3 describes a sheet-like adhesive having a minimum melt viscosity in the range of 40 Pa · s to 5100 Pa · s. Patent Document 3 describes a problem that a part of the sheet-like adhesive oozes out in the lateral direction due to the pressure contact and wraps around from the side surface to the upper surface of the semiconductor element. Further, it is described that the sheet-like adhesive is a sheet-like adhesive that can suitably prevent the adhesive from protruding to the side, and hardly causes defective products due to excessive protrusion.

近年、フリップチップ実装のなかでも、複数の半導体チップを積層してデバイスを飛躍的に高性能化、小型化したTSV(Si貫通ビヤ/Through Silicon via)を使った3次元積層技術が注目されている。
TSV積層技術においては、一般的に、半導体ウエハ上の格子状に区切られた各接合部位に、接着フィルムを介して貫通電極付き半導体チップ(TSVチップ)を多層積層したのち、格子状のダイシングラインに沿って半導体ウエハをダイシングすることで多層半導体チップ積層体が製造される。
In recent years, among flip chip mounting, 3D stacking technology using TSV (Through Silicon Via) that has dramatically improved the performance of devices by stacking multiple semiconductor chips has attracted attention. Yes.
In the TSV stacking technology, generally, semiconductor chips with through electrodes (TSV chips) are stacked in multiple layers via adhesive films at each of the bonding portions partitioned in a grid pattern on a semiconductor wafer, and then a grid-shaped dicing line is used. A multi-layered semiconductor chip stack is manufactured by dicing the semiconductor wafer along the line.

しかしながら、大きさの揃った半導体チップを多層積層するため、半導体チップの周囲に接着フィルムがバリ状に突出すことが問題となっている。このようなバリ(縁部、端部)は、積層した半導体チップ間のいずれの箇所でも起こりうるもので、バリが長いとダイシング時にバリが剥がれ落ち、周辺を汚染して製品不良につながる。ダイシングラインの間隔を広くすればバリが長くてもダイシング時に剥がれ落ちることはないが、生産性の観点からは、ダイシングラインの間隔を狭くすることが望まれている。
バリの長さを抑制する方法として、接着フィルムを薄くすることも検討されたが、接着フィルムを薄くすると、積層、接合時に電極同士の位置ズレが発生し、導通不良が生じるという問題があった。
However, since semiconductor chips having the same size are laminated in multiple layers, there is a problem that an adhesive film protrudes in the shape of a burr around the semiconductor chips. Such burrs (edges and edges) can occur at any location between the stacked semiconductor chips. If the burrs are long, the burrs are peeled off during dicing, contaminating the periphery and leading to product defects. If the distance between the dicing lines is increased, even if the burrs are long, they will not be peeled off during dicing, but it is desired to reduce the distance between the dicing lines from the viewpoint of productivity.
As a method for suppressing the length of burrs, it was also considered to make the adhesive film thinner. However, if the adhesive film was made thinner, there was a problem that misalignment of electrodes occurred during lamination and joining, resulting in poor conduction. .

例えば、特許文献3には、基板上に半導体チップを接合する場合の接着剤の側方へのはみ出しを抑制することを目的として設計したシート状接着剤が記載されている。しかしながら、特許文献3に記載されたシート状接着剤をTSV積層技術に適用したとしても、多層積層時におけるバリの長さを抑制するには充分ではなかった。 For example, Patent Document 3 describes a sheet-like adhesive designed for the purpose of suppressing lateral protrusion of an adhesive when a semiconductor chip is bonded on a substrate. However, even if the sheet-like adhesive described in Patent Document 3 is applied to the TSV lamination technique, it is not sufficient to suppress the length of burrs during multilayer lamination.

国際公開第08/018557号公報International Publication No. 08/018557 特開2007−51184号公報JP 2007-51184 A 特開2007−9022号公報JP 2007-9022 A

本発明は、上記現状に鑑み、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することを目的とする。 In view of the above-mentioned present situation, the present invention suppresses the length of burrs protruding around the semiconductor chip and suppresses the positional deviation between the electrodes, and the semiconductor chip with a through electrode on the semiconductor wafer via an adhesive film. It is an object of the present invention to provide a method for manufacturing a semiconductor device to be stacked and bonded.

本発明は、接着フィルムを介して、半田層を有する貫通電極付き半導体チップを半導体ウエハ上に積層して仮接着する仮接着工程と、前記半導体ウエハ上に仮接着された貫通電極付き半導体チップを半田溶融温度以上の温度に加熱して、前記貫通電極付き半導体チップの半田層を有する貫通電極と前記半導体ウエハ上の電極とを接合する電極接合工程を有する半導体装置の製造方法であって、前記接着フィルムは、前記仮接着工程において前記貫通電極付き半導体チップを前記半導体ウエハへ接触させるときの温度における剪断弾性率が0.2MPa以上、20MPa未満であり、前記接着フィルムは、予め前記貫通電極付き半導体チップ又は前記半導体ウエハに供給されているものであり、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、下記式(1)を満たす半導体装置の製造方法である。
0.50<B/(X−A)≦0.80 (1)
以下に本発明を詳述する。
The present invention relates to a temporary bonding step in which a semiconductor chip with a through electrode having a solder layer is laminated on a semiconductor wafer and temporarily bonded via an adhesive film, and a semiconductor chip with a through electrode temporarily bonded on the semiconductor wafer. A method of manufacturing a semiconductor device, comprising: an electrode joining step of joining a through electrode having a solder layer of the semiconductor chip with a through electrode and an electrode on the semiconductor wafer by heating to a temperature equal to or higher than a solder melting temperature, The adhesive film has a shear elastic modulus of 0.2 MPa or more and less than 20 MPa at a temperature when the semiconductor chip with a through electrode is brought into contact with the semiconductor wafer in the temporary bonding step, and the adhesive film has the through electrode in advance. It is supplied to the semiconductor chip or the semiconductor wafer, and the height of the electrode on the side to which the adhesive film is supplied in advance. The A, the height B of the adhesive film on the side not being fed electrode, the thickness of the adhesive film when the X, is a manufacturing method of a semiconductor device satisfying the following formula (1).
0.50 <B / (X−A) ≦ 0.80 (1)
The present invention is described in detail below.

本発明者らは、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法について鋭気検討を行った。その結果、貫通電極付き半導体チップを半導体ウエハへ接触させるときの温度における接着フィルムの剪断弾性率を一定の範囲とし、かつ、予め接着フィルムが供給されている側の電極の高さ、接着フィルムが供給されていない側の電極の高さ及び接着フィルムの厚みが特定の関係となるように調整することにより、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できることを見出し、本発明を完成した。 The inventors of the present invention conducted a keen study on a method for manufacturing a semiconductor device in which a semiconductor chip with a through electrode is laminated and bonded on a semiconductor wafer via an adhesive film. As a result, the shear elastic modulus of the adhesive film at a temperature at which the semiconductor chip with a through electrode is brought into contact with the semiconductor wafer is in a certain range, and the height of the electrode on the side on which the adhesive film is supplied in advance, By adjusting the height of the non-supplied electrode and the thickness of the adhesive film to have a specific relationship, the length of burrs protruding around the semiconductor chip is suppressed, and the positional deviation between the electrodes is suppressed. The present invention has been completed.

本発明の半導体装置の製造方法は、接着フィルムを介して、半田層を有する貫通電極付き半導体チップ(以下、単に「半導体チップ」ともいう。)を半導体ウエハ上に積層して仮接着する仮接着工程を有する。半導体ウエハ上に半導体チップを多層積層して仮接着した後、電極接合工程において仮接着された半導体チップをまとめて電極接合を行うことにより、1段ずつ半導体チップを重ね順々に電極接合を行う場合と比較して、著しく生産性を向上させることができる。 The method for manufacturing a semiconductor device of the present invention includes a temporary bonding process in which a semiconductor chip with a through electrode having a solder layer (hereinafter also simply referred to as “semiconductor chip”) is laminated on a semiconductor wafer and temporarily bonded via an adhesive film. Process. After semiconductor chips are stacked in layers on a semiconductor wafer and temporarily bonded, the semiconductor chips temporarily bonded in the electrode bonding step are collectively bonded to perform electrode bonding, thereby stacking the semiconductor chips one by one and performing electrode bonding in order. Compared with the case, productivity can be remarkably improved.

上記接着フィルムは、上記仮接着工程において上記半導体チップを半導体ウエハへ接触させるときの温度における剪断弾性率(以下、「接触温度弾性率」ともいう。)が0.2MPa以上、20MPa未満である。このような接触温度弾性率を有する接着フィルムを用いることにより、半導体チップの周囲に突出するバリの量を少なくすることができるとともに、電極同士の位置ズレを防止して接続安定性を高めることができる。上記接触温度弾性率が0.2MPa未満であると、対向する電極同士が位置ズレしやすくなり、20MPa以上であると、接着フィルムが半導体チップや半導体ウエハに密着しないことがある。上記接触温度弾性率の好ましい下限は0.25MPa、好ましい上限は19MPaであり、より好ましい下限は0.3MPa、より好ましい上限は18MPaである。
なお、接触温度弾性率は、0〜300℃までの温度領域における剪断弾性率であり、動的粘弾性測定装置(例えば、アイティー計測制御社製のDVA−200)を用いて、サンプル厚み600μm、周波数10Hz、歪量0.008%、昇温速度5℃/minの条件で測定温度範囲0℃から300℃まで測定を行うことで求めることができる。
The adhesive film has a shear elastic modulus (hereinafter also referred to as “contact temperature elastic modulus”) at a temperature when the semiconductor chip is brought into contact with the semiconductor wafer in the temporary bonding step, and is 0.2 MPa or more and less than 20 MPa. By using an adhesive film having such a contact temperature elastic modulus, it is possible to reduce the amount of burrs protruding around the semiconductor chip, and to prevent misalignment between electrodes and improve connection stability. it can. If the contact temperature elastic modulus is less than 0.2 MPa, the opposing electrodes are likely to be misaligned, and if it is 20 MPa or more, the adhesive film may not adhere to the semiconductor chip or the semiconductor wafer. A preferable lower limit of the contact temperature elastic modulus is 0.25 MPa, a preferable upper limit is 19 MPa, a more preferable lower limit is 0.3 MPa, and a more preferable upper limit is 18 MPa.
The contact temperature elastic modulus is a shear elastic modulus in a temperature range from 0 to 300 ° C., and a sample thickness is 600 μm using a dynamic viscoelasticity measuring apparatus (for example, DVA-200 manufactured by IT Measurement Control Co., Ltd.). It can be determined by measuring from a measurement temperature range of 0 ° C. to 300 ° C. under the conditions of a frequency of 10 Hz, a strain amount of 0.008%, and a temperature increase rate of 5 ° C./min.

上記接着フィルムの接触温度弾性率を上記範囲に調整する方法として、例えば、接着フィルムに用いる各成分、例えば熱硬化性樹脂や熱硬化剤のガラス転移温度(Tg)を選択したり、その配合量を調整したりする方法や、接着フィルム中の無機フィラーの配合量を調整する方法等が挙げられる。なかでも、各成分のTgの選定及び添加量によって調整する方法が好ましい。 As a method for adjusting the contact temperature elastic modulus of the adhesive film to the above range, for example, each component used for the adhesive film, for example, the glass transition temperature (Tg) of a thermosetting resin or a thermosetting agent is selected, or its blending amount And a method for adjusting the blending amount of the inorganic filler in the adhesive film. Especially, the method of adjusting with selection and addition amount of Tg of each component is preferable.

上記接着フィルムは、上記半導体チップ又は半導体ウエハのいずれかに、予め供給されている。これにより、作業効率を著しく向上させることができる。予め接着フィルムが供給されるのは半導体チップ又は半導体ウエハのいずれであってもよいが、半導体チップであることが好ましい。
上記接着フィルムを上記半導体チップ又は半導体ウエハに供給する方法は特に限定されず、例えば、上記接着フィルムを半導体チップにラミネートする方法、上記接着フィルムを半導体ウエハにラミネートした後、接着フィルム付き半導体チップに個片化する方法、上記接着フィルムを半導体ウエハにラミネートする方法等が挙げられる。
The adhesive film is supplied in advance to either the semiconductor chip or the semiconductor wafer. Thereby, working efficiency can be remarkably improved. The adhesive film is supplied in advance to either a semiconductor chip or a semiconductor wafer, but is preferably a semiconductor chip.
The method of supplying the adhesive film to the semiconductor chip or the semiconductor wafer is not particularly limited. For example, the method of laminating the adhesive film on the semiconductor chip, the laminate of the adhesive film on the semiconductor wafer, and the semiconductor chip with the adhesive film. Examples thereof include a method of dividing into pieces and a method of laminating the adhesive film on a semiconductor wafer.

本発明の半導体装置の製造方法では、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、上記式(1)を満たす。このような関係を満たすことにより、半導体チップの周囲に突出するバリの量が少なくすることができるとともに、電極同士の位置ズレを防止して接続安定性を高めることができる。「B/(X−A)」の値が0.50以下であると、対向する電極同士に位置ズレが発生しやすくなり、0.80を超えると、半導体チップの周囲に突出するバリの長さを充分に抑制することができず、ダイシング時にバリが剥がれ落ち、周辺を汚染して製品不良につながる。「B/(X−A)」の値の好ましい下限は0.52、好ましい上限は0.78であり、より好ましい下限は0.55、より好ましい上限は0.75である。
なお、上記式(1)における、A、B、Xの各値は積層する前の各部材の実測値を意味する。上記A、B、Xを測定する方法は特に限定されず、レーザー変位計等を用いた非破壊非接触式測定方法、厚み計等を用いた非破壊接触式測定方法、断面研磨後に顕微鏡等を用いた破壊観察測定方法等が挙げられる。
In the manufacturing method of the semiconductor device of the present invention, the height of the electrode on the side to which the adhesive film is supplied in advance is A, the height of the electrode on the side on which the adhesive film is not supplied is B, and the thickness of the adhesive film is X The above equation (1) is satisfied. By satisfying such a relationship, the amount of burrs protruding around the semiconductor chip can be reduced, and positional displacement between the electrodes can be prevented to improve connection stability. When the value of “B / (X−A)” is 0.50 or less, positional deviation tends to occur between the opposing electrodes, and when it exceeds 0.80, the length of the burr protruding around the semiconductor chip is long. This cannot be sufficiently suppressed, and burrs are peeled off during dicing, contaminating the surrounding area and leading to product defects. The preferable lower limit of the value of “B / (X−A)” is 0.52, and the preferable upper limit is 0.78, the more preferable lower limit is 0.55, and the more preferable upper limit is 0.75.
In addition, in the said Formula (1), each value of A, B, and X means the measured value of each member before laminating | stacking. The method for measuring A, B, and X is not particularly limited, and a non-destructive non-contact measurement method using a laser displacement meter or the like, a non-destructive contact measurement method using a thickness meter, or the like after cross-sectional polishing Examples include the destructive observation measurement method used.

上記接着フィルムは、熱硬化性樹脂及び熱硬化剤を含有することが好ましい。
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。
The adhesive film preferably contains a thermosetting resin and a thermosetting agent.
The said thermosetting resin is not specifically limited, For example, the compound hardened | cured by reaction, such as addition polymerization, polycondensation, polyaddition, addition condensation, ring-opening polymerization, is mentioned. Specific examples of the thermosetting resin include urea resin, melamine resin, phenol resin, resorcinol resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polybenzimidazole resin, diallyl phthalate resin, xylene resin, alkyl -A benzene resin, an epoxy acrylate resin, a silicon resin, a urethane resin, etc. are mentioned.

上記エポキシ樹脂は特に限定されず、例えば、軟化点が150℃以下のエポキシ樹脂、常温で液体又は結晶性固体のエポキシ樹脂等が挙げられる。これらのエポキシ樹脂は、単独で用いられてもよく、二種以上が併用されてもよい。 The epoxy resin is not particularly limited, and examples thereof include an epoxy resin having a softening point of 150 ° C. or lower, an epoxy resin that is liquid or crystalline solid at room temperature, and the like. These epoxy resins may be used independently and 2 or more types may be used together.

上記接着フィルムがエポキシ樹脂を含有する場合、更に、上記エポキシ樹脂と反応可能な官能基を有する高分子化合物(単に、高分子化合物ともいう)を含有してもよい。上記高分子化合物は、造膜成分としての役割を果たす。また、上記高分子化合物を含有することで、貫通電極付き半導体チップ用接着フィルムの硬化物は靭性をもち、優れた耐衝撃性を発現することができる。更に、上記高分子化合物のTgは25℃以上であることがより好ましい。上記高分子化合物のTgが25℃以上である場合、接触温度弾性率の調整が行い易くなる。 When the adhesive film contains an epoxy resin, it may further contain a polymer compound having a functional group capable of reacting with the epoxy resin (also simply referred to as a polymer compound). The polymer compound serves as a film forming component. Moreover, the hardened | cured material of the adhesive film for semiconductor chips with a penetration electrode has toughness by containing the said high molecular compound, and can express the outstanding impact resistance. Furthermore, the Tg of the polymer compound is more preferably 25 ° C. or higher. When the Tg of the polymer compound is 25 ° C. or more, the contact temperature elastic modulus can be easily adjusted.

上記高分子化合物は特に限定されず、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を含有することで、貫通電極付き半導体チップ用接着フィルムの硬化物は、上記エポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた靭性とを兼備することにより、高い接合信頼性及び接続信頼性を発現することができる。 The polymer compound is not particularly limited, and examples thereof include polymer compounds having an amino group, a urethane group, an imide group, a hydroxyl group, a carboxyl group, an epoxy group, and the like. Among these, a polymer compound having an epoxy group is preferable. By containing the polymer compound having the epoxy group, the cured product of the adhesive film for a semiconductor chip with a through electrode has excellent mechanical strength, heat resistance and moisture resistance derived from the epoxy resin, and the epoxy group. By combining the excellent toughness derived from the polymer compound, high bonding reliability and connection reliability can be expressed.

上記エポキシ基を有する高分子化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。 The polymer compound having an epoxy group is not particularly limited as long as it is a polymer compound having an epoxy group at the terminal and / or side chain (pendant position). For example, an epoxy group-containing acrylic rubber, an epoxy group-containing butadiene rubber, Examples thereof include bisphenol type high molecular weight epoxy resin, epoxy group-containing phenoxy resin, epoxy group-containing acrylic resin, epoxy group-containing urethane resin, and epoxy group-containing polyester resin.

上記熱硬化剤は特に限定されず、例えば、フェノール系硬化剤、チオール系硬化剤、アミン系硬化剤、酸無水物系硬化剤等が挙げられる。 The said thermosetting agent is not specifically limited, For example, a phenol type hardening | curing agent, a thiol type hardening | curing agent, an amine type hardening | curing agent, an acid anhydride type hardening | curing agent etc. are mentioned.

上記熱硬化剤の含有量は特に限定されないが、上記熱硬化性樹脂と上記高分子化合物との合計100重量部に対する好ましい下限が5重量部、好ましい上限が150重量部である。上記熱硬化剤の含有量が5重量部未満であると、硬化物が固く脆くなり接合信頼性が低下することがある。上記熱硬化剤の含有量が150重量部を超えることでも、貫通電極付き半導体チップ用接着フィルムの接合信頼性が低下することがある。上記熱硬化剤の含有量のより好ましい下限は10重量部、より好ましい上限は140重量部である。 Although content of the said thermosetting agent is not specifically limited, The preferable minimum with respect to a total of 100 weight part of the said thermosetting resin and the said high molecular compound is 5 weight part, and a preferable upper limit is 150 weight part. When the content of the thermosetting agent is less than 5 parts by weight, the cured product becomes hard and brittle, and the bonding reliability may be lowered. Even if content of the said thermosetting agent exceeds 150 weight part, the joining reliability of the adhesive film for semiconductor chips with a penetration electrode may fall. The minimum with more preferable content of the said thermosetting agent is 10 weight part, and a more preferable upper limit is 140 weight part.

上記接着フィルムは、更に、硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されないが、イミダゾール化合物が好ましい。上記イミダゾール化合物は上記エポキシ樹脂との反応性が高いことから、上記エポキシ樹脂と上記イミダゾール化合物とを含有することで、接着フィルムの速硬化性が向上する。
The adhesive film may further contain a curing accelerator.
Although the said hardening accelerator is not specifically limited, An imidazole compound is preferable. Since the said imidazole compound has high reactivity with the said epoxy resin, the quick curability of an adhesive film improves by containing the said epoxy resin and the said imidazole compound.

上記接着フィルムは、本発明の効果を阻害しない範囲内で希釈剤を含有してもよい。上記希釈剤は特に限定されないが、接着フィルムの硬化系に取り込まれる反応性希釈剤が好ましい。なかでも、接着フィルムの接合信頼性を悪化させないために、1分子中に2以上の官能基を有する反応性希釈剤がより好ましい。 The said adhesive film may contain a diluent within the range which does not inhibit the effect of this invention. Although the said diluent is not specifically limited, The reactive diluent taken in into the hardening system of an adhesive film is preferable. Among these, in order not to deteriorate the bonding reliability of the adhesive film, a reactive diluent having two or more functional groups in one molecule is more preferable.

上記希釈剤の含有量は特に限定されないが、上記熱硬化性樹脂と上記高分子化合物との合計100重量部に対する好ましい下限は1重量部、好ましい上限は300重量部である。上記希釈剤の含有量が1重量部未満であると、上記希釈剤を添加する効果をほとんど得ることができないことがある。上記希釈剤の含有量が300重量部を超えると、接着フィルムの硬化物が硬く脆くなるため、接合信頼性が劣ることがある。上記希釈剤の含有量のより好ましい下限は5重量部、より好ましい上限は200重量部である。 The content of the diluent is not particularly limited, but a preferred lower limit for the total of 100 parts by weight of the thermosetting resin and the polymer compound is 1 part by weight, and a preferred upper limit is 300 parts by weight. If the content of the diluent is less than 1 part by weight, the effect of adding the diluent may be hardly obtained. When the content of the diluent exceeds 300 parts by weight, the cured product of the adhesive film becomes hard and brittle, so that the bonding reliability may be inferior. The more preferable lower limit of the content of the diluent is 5 parts by weight, and the more preferable upper limit is 200 parts by weight.

上記接着フィルムは、必要に応じて、無機イオン交換体を含有してもよい。上記無機イオン交換体の含有量は特に限定されないが、接着フィルム中の好ましい下限が1重量%、好ましい上限が10重量%である。
上記接着フィルムは、その他必要に応じて、ブリード防止剤、シランカップリング剤、フラックス剤や増粘剤等の添加剤を含有してもよい。
The said adhesive film may contain an inorganic ion exchanger as needed. Although content of the said inorganic ion exchanger is not specifically limited, The preferable minimum in an adhesive film is 1 weight% and a preferable upper limit is 10 weight%.
The said adhesive film may contain additives, such as a bleed inhibitor, a silane coupling agent, a flux agent, and a thickener, as needed.

上記接着フィルムを製造する方法は特に限定されず、例えば、必要に応じて熱硬化性樹脂、熱硬化剤、硬化促進剤、高分子化合物、無機フィラー、溶剤、その他の添加剤等を所定量配合して混合し、得られた樹脂組成物を離型フィルム上に塗工し、乾燥させる方法等が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。 The method for producing the adhesive film is not particularly limited. For example, a predetermined amount of a thermosetting resin, a thermosetting agent, a curing accelerator, a polymer compound, an inorganic filler, a solvent, or other additives is blended as necessary. And a method of coating the resulting resin composition on a release film and drying it. The mixing method is not particularly limited, and examples thereof include a method using a homodisper, a universal mixer, a Banbury mixer, a kneader and the like.

上記仮接着工程において、接着フィルムを介して半導体チップを半導体ウエハ上に積層する具体的な方法は特に限定されず、例えば、予め接着フィルムが供給された半導体チップを、フリップチップボンダ等の実装用装置を用いて上記半導体ウエハ上の接合部位を位置合わせし、所定温度(以下、「仮接着温度」ともいう。)で所定時間(以下、「仮接着時間」ともいう。)加熱する方法や、予め接着フィルムが供給された半導体ウエハの接合部位に、フリップチップボンダ等の実装用装置を用いて上記半導体チップを位置合わせし、仮接着温度で仮接着時間加熱する方法等が挙げられる。 In the temporary bonding step, the specific method for laminating the semiconductor chip on the semiconductor wafer via the adhesive film is not particularly limited. For example, the semiconductor chip to which the adhesive film has been supplied in advance is used for mounting a flip chip bonder or the like. A method of aligning the bonding sites on the semiconductor wafer using an apparatus and heating at a predetermined temperature (hereinafter also referred to as “temporary bonding temperature”) for a predetermined time (hereinafter also referred to as “temporary bonding time”), Examples include a method in which the semiconductor chip is aligned with a bonding portion of a semiconductor wafer to which an adhesive film has been supplied in advance using a mounting device such as a flip chip bonder and heated at a temporary bonding temperature for a temporary bonding time.

上記仮接着温度及び上記仮接着時間を制御することより、上記接着フィルムを完全には硬化させずに、上記半導体ウエハと半導体チップとを仮接着させることができる。なお、このような仮接着された状態において、貫通電極はまだ接合していない。貫通電極の接合は、後述する電極接合工程において行われる。
上記仮接着温度は特に限定されず、仮接着可能な温度で上記接着フィルムの硬化温度より低い温度を採用すればよく、上記接着フィルムの硬化温度との差の好ましい下限が10℃、好ましい上限が200℃であり、より好ましい下限は15℃、より好ましい上限は150℃である。上記仮接着温度は、具体的には、好ましくは30〜200℃程度、より好ましくは40〜180℃程度である。
上記仮接着時間特に限定されないが、好ましくい下限は0.1秒、好ましい上限は60秒である。
By controlling the temporary bonding temperature and the temporary bonding time, the semiconductor wafer and the semiconductor chip can be temporarily bonded without completely curing the adhesive film. In such a temporarily bonded state, the through electrode is not yet joined. The penetration electrode is joined in an electrode joining step described later.
The temporary bonding temperature is not particularly limited, and a temperature lower than the curing temperature of the adhesive film may be adopted at a temperature at which temporary bonding is possible, and the preferable lower limit of the difference from the curing temperature of the adhesive film is 10 ° C., and the preferable upper limit is 200 ° C., a more preferred lower limit is 15 ° C., and a more preferred upper limit is 150 ° C. Specifically, the temporary bonding temperature is preferably about 30 to 200 ° C, more preferably about 40 to 180 ° C.
The temporary bonding time is not particularly limited, but a preferable lower limit is 0.1 seconds and a preferable upper limit is 60 seconds.

複数の半導体チップを多層積層する場合には、上記仮接着工程を繰り返せばよい。即ち、例えば、半導体ウエハ上の接合部位に接着フィルムを介して第1の半導体チップを仮接着した後、該第1の半導体チップ上に接着フィルムを介して第2の半導体チップを仮接着し、更に、該第2の半導体チップ上に接着フィルムを介して第3の半導体チップを仮接着していけばよい。
このように複数の半導体チップを積層して仮接着することにより、上記半導体ウエハ上に仮接着された半導体チップに対してまとめて電極接合を行うことができ、1段ずつ半導体チップを重ね順々に電極接合を行う場合と比較して、生産性を向上させることができる。更に、上記半導体ウエハ上の複数の仮接着体に対してまとめて電極接合を行うことで、生産性を更に向上させることができる。
When a plurality of semiconductor chips are stacked in multiple layers, the above temporary bonding process may be repeated. That is, for example, after temporarily bonding the first semiconductor chip to the bonding site on the semiconductor wafer via the adhesive film, the second semiconductor chip is temporarily bonded to the first semiconductor chip via the adhesive film, Furthermore, the third semiconductor chip may be temporarily bonded onto the second semiconductor chip via an adhesive film.
By laminating and temporarily bonding a plurality of semiconductor chips in this manner, electrode bonding can be performed collectively on the semiconductor chips temporarily bonded onto the semiconductor wafer, and the semiconductor chips are stacked one by one in order. The productivity can be improved as compared with the case where electrode bonding is performed. Furthermore, productivity can be further improved by collectively performing electrode bonding to the plurality of temporary bonded bodies on the semiconductor wafer.

本発明の半導体装置の製造方法では、次いで、半導体ウエハ上に仮接着された半導体チップを半田溶融温度以上の温度に加熱して、半導体チップの半田層を有する貫通電極と半導体ウエハ上の電極とを接合する電極接合工程を行う。
具体的には例えば、フリップチップボンダ等の実装用装置を用いて、60〜220℃程度の接触温度(電極を接触させる温度)で0.1〜60秒程度加熱した後、230〜300℃程度の半田溶融温度以上の温度で0.1〜60秒程度加熱する方法等が挙げられる。
加熱条件を制御することより、良好に電極接合を行うことができる。また、加熱条件によっては接着フィルムを完全に硬化させて、半導体チップを良好に接着することもできる。
In the method of manufacturing a semiconductor device of the present invention, the semiconductor chip temporarily bonded on the semiconductor wafer is then heated to a temperature equal to or higher than the solder melting temperature, and the through electrode having the solder layer of the semiconductor chip, the electrode on the semiconductor wafer, An electrode joining step for joining the two is performed.
Specifically, for example, after using a mounting device such as a flip chip bonder for about 0.1 to 60 seconds at a contact temperature of 60 to 220 ° C. (temperature for contacting the electrodes), about 230 to 300 ° C. And a method of heating for about 0.1 to 60 seconds at a temperature equal to or higher than the solder melting temperature.
By controlling the heating conditions, electrode bonding can be performed satisfactorily. Also, depending on the heating conditions, the adhesive film can be completely cured to bond the semiconductor chip satisfactorily.

上記電極接合工程では、最上段の半導体チップに対し押圧し、貫通電極の電極接合を行うとともに接着フィルムを封止領域に充填することが好ましい。
上記押圧する際の圧力は特に限定されないが、1〜300Nが好ましい。また、電極1つ当たりの圧力は、0.0001〜2Nが好ましい。上記電極1つ当たりの圧力が0.0001N未満であると、電極同士が接触しないことがある。上記電極1つ当たりの圧力が2Nを超えると、電極がつぶれすぎて隣の電極と接触し、ショートすることがある。
In the electrode joining step, it is preferable to press against the uppermost semiconductor chip to perform electrode joining of the through electrodes and to fill the sealing region with an adhesive film.
Although the pressure at the time of the said press is not specifically limited, 1-300N is preferable. The pressure per electrode is preferably 0.0001 to 2N. If the pressure per electrode is less than 0.0001 N, the electrodes may not contact each other. If the pressure per one electrode exceeds 2N, the electrode may be crushed too much to contact the adjacent electrode and cause a short circuit.

上記電極接合工程では、上記接着フィルムは、完全に硬化してもよいし、途中段階まで硬化していてもよい。
電極接合の際に上記接着フィルムが完全に硬化せず途中段階まで硬化している場合には、電極接合後に上記接着フィルムを完全に硬化させる2段階の加熱を行ってもよい。即ち、上記仮接着工程及び電極接合工程の後、更に、上記接着フィルムを完全に硬化させる硬化工程を別途行ってもよい。上記硬化工程を行う場合には、電極接合と接着フィルムの硬化とを同時に行うために一挙に加熱する必要がないため、半導体チップの厚み又は電極高さのばらつきに起因して均一に加熱できず歩留りが低下するという問題を防ぐことができる。
In the electrode joining step, the adhesive film may be completely cured or may be cured halfway.
When the adhesive film is not completely cured at the time of electrode bonding but is cured to a middle stage, two-stage heating for completely curing the adhesive film after electrode bonding may be performed. That is, after the temporary bonding step and the electrode bonding step, a curing step for completely curing the adhesive film may be performed separately. In the case of performing the curing step, since it is not necessary to heat at once to perform electrode bonding and curing of the adhesive film at the same time, heating cannot be performed uniformly due to variations in the thickness of the semiconductor chip or the electrode height. The problem that the yield decreases can be prevented.

本発明の半導体装置の製造方法によれば、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合した半導体装置を製造することができる。
図1に、接着フィルムにより半導体ウエハ上に半導体チップが積層されている状態の一例を示す断面模式図を示す。図1においては、接着フィルム1により半導体ウエハ3上に貫通電極付き半導体チップ2が積層されている。
本発明の半導体装置の製造方法によれば、半導体チップの周囲に突出するバリ5の長さを抑制すると共に電極の位置ズレを抑制することができる。このため、格子状のダイシングラインに沿ってダイシングブレード4を用いて半導体ウエハ3をダイシングする際、バリが剥がれ落ちて周辺を汚染することを抑制すると共に、電極を安定して接続することができる。また、バリ5の長さを抑制できるため、ダイシングラインの間隔を狭くすることができ、生産性を更に向上させることができる。
According to the method for manufacturing a semiconductor device of the present invention, it is possible to manufacture a semiconductor device in which a semiconductor chip with a through electrode is laminated and bonded on a semiconductor wafer via an adhesive film.
FIG. 1 is a schematic cross-sectional view showing an example of a state in which semiconductor chips are stacked on a semiconductor wafer with an adhesive film. In FIG. 1, a semiconductor chip 2 with a through electrode is laminated on a semiconductor wafer 3 by an adhesive film 1.
According to the method for manufacturing a semiconductor device of the present invention, it is possible to suppress the length of the burr 5 protruding around the semiconductor chip and to suppress the displacement of the electrode. For this reason, when dicing the semiconductor wafer 3 using the dicing blade 4 along the grid-like dicing line, it is possible to suppress the burr from peeling off and contaminating the periphery, and to stably connect the electrodes. . Moreover, since the length of the burr | flash 5 can be suppressed, the space | interval of a dicing line can be narrowed and productivity can further be improved.

本発明によれば、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することができる。 According to the present invention, the length of the burr protruding around the semiconductor chip can be suppressed, and the positional deviation between the electrodes can be suppressed. A method for manufacturing a semiconductor device can be provided.

接着フィルムにより半導体ウエハ上に複数の貫通電極付き半導体チップが積層されている状態の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the state by which the several semiconductor chip with a penetration electrode is laminated | stacked on the semiconductor wafer with the adhesive film.

以下に実施例を挙げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例にのみ限定されるものではない。 Hereinafter, embodiments of the present invention will be described in more detail with reference to examples. However, the present invention is not limited to these examples.

(実施例1)
(1)接着フィルムの製造
表1、2に記載の組成に従って、下記に示す材料を溶剤に添加して攪拌混合し、樹脂組成物を調製した。得られた樹脂組成物を離型フィルム上に塗工し、乾燥させて、各樹脂厚みの接着フィルムを得た。
Example 1
(1) Manufacture of adhesive film According to the composition described in Tables 1 and 2, the following materials were added to a solvent and mixed by stirring to prepare a resin composition. The obtained resin composition was applied onto a release film and dried to obtain an adhesive film having each resin thickness.

1.エポキシ樹脂
・ジシクロペンタジエン型液状エポキシ樹脂(EP−4088L、ADEKA社製)
・ジシクロペンタジエン型エポキシ樹脂(HP7200HH、DIC社製)
2.高分子化合物
・エポキシ基含有アクリル樹脂(G−2050M、日油社製)
3.熱硬化剤及び硬化促進剤
・酸無水物(YH−306、三菱化学社製)
・イミダゾール(2MAOK−PW、四国化成工業社製)
4.無機フィラー
・球状シリカ(SE1050−SPJ、アドマテックス社製、平均粒子径0.3μm)
5.その他
・アジピン酸(和光純薬工業社製)
1. Epoxy resin / dicyclopentadiene type liquid epoxy resin (EP-4088L, manufactured by ADEKA)
・ Dicyclopentadiene type epoxy resin (HP7200HH, manufactured by DIC)
2. High molecular compound / epoxy group-containing acrylic resin (G-2050M, NOF Corporation)
3. Thermosetting agent and curing accelerator / acid anhydride (YH-306, manufactured by Mitsubishi Chemical Corporation)
・ Imidazole (2MAOK-PW, manufactured by Shikoku Chemicals)
4). Inorganic filler, spherical silica (SE1050-SPJ, manufactured by Admatechs, average particle size 0.3 μm)
5. Others ・ Adipic acid (Wako Pure Chemical Industries)

得られた接着フィルムについて、動的粘弾性測定装置(アイティー計測制御社製のDVA−200)を用いて、サンプル厚み600μm、周波数10Hz、歪量0.008%、昇温速度5℃/minの条件で測定温度範囲0℃から300℃まで測定を行った。この結果をもとに、各接触温度における剪断貯蔵弾性率を求めた。
結果を表1、2に示した。
About the obtained adhesive film, using a dynamic viscoelasticity measuring apparatus (DVA-200 manufactured by IT Measurement Control Co., Ltd.), the sample thickness is 600 μm, the frequency is 10 Hz, the strain amount is 0.008%, and the temperature rising rate is 5 ° C./min. The measurement was performed in the measurement temperature range from 0 ° C. to 300 ° C. Based on this result, the shear storage modulus at each contact temperature was determined.
The results are shown in Tables 1 and 2.

(2)接着フィルムが供給された半導体チップの調製
以下の部材1、部材2を準備した。部材1、2共にシリコンチップαの第1面、又は、シリコンチップβの電極の形成されている面に接着フィルムを、真空ラミネーター(ATM−812M、タカトリ社製)を用いて、ステージ温度80℃、真空度100Pa・sの条件下でラミネートし、その後、シリコンチップからはみ出した余分な接着フィルムをカッターで切断除去した。
レーザー変位計を用いた非破壊非接触式測定方法により測定して、接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをBとした。
(2) Preparation of semiconductor chip supplied with adhesive film The following members 1 and 2 were prepared. For both the members 1 and 2, an adhesive film is applied to the first surface of the silicon chip α or the surface on which the electrode of the silicon chip β is formed, and a stage temperature of 80 ° C. using a vacuum laminator (ATM-812M, manufactured by Takatori). The laminate was laminated under the condition of a vacuum degree of 100 Pa · s, and then the excess adhesive film protruding from the silicon chip was cut and removed with a cutter.
Measured by a nondestructive non-contact measuring method using a laser displacement meter, the height of the electrode on the side to which the adhesive film is supplied is A, and the height of the electrode on the side to which the adhesive film is not supplied is B did.

(部材1)
シリコンチップα1:厚みが50μmtで、第1面にφ20μm、高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されており、もう一方の第2面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されているTSVチップ
シリコンチップβ1:片面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されており、もう一方の面にはパッドやバンプは形成されていないチップ
(Component 1)
Silicon chip α1: Cu bump having a thickness of 50 μm, φ20 μm and height of 10 μm formed on the first surface, and a Sn-3.5Ag solder layer having a thickness of 5 μm formed thereon, the other second surface A TSV chip silicon chip β1 having a Cu / Ni / Au plated pad with a diameter of 20 μm and a height of 5 μm is formed. A Cu / Ni / Au plated pad with a diameter of 20 μm and a height of 5 μm is formed on one side, Chip with no pads or bumps on the other side

(部材2)
シリコンチップα2:厚みが50μmtで、第1面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されており、もう一方の第2面にφ20μm、高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されているTSVチップ
シリコンチップβ2:高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されており、もう一方の面にはパッドやバンプは形成されていないチップ
(Component 2)
Silicon chip α2: Cu / Ni / Au plated pad having a thickness of 50 μmt, φ20 μm and height of 5 μm is formed on the first surface, and Cu bumps of φ20 μm and height of 10 μm are formed on the other second surface. TSV chip silicon chip β2 formed on which a Sn-3.5Ag solder layer having a thickness of 5 μm is formed: Cu bump having a height of 10 μm is formed, and a Sn-3.5Ag solder layer having a thickness of 5 μm is formed thereon. Chip with no pad or bump formed on the other side

(3)半導体装置の製造
フリップチップボンダ(FC3000S、東レエンジニアリング社製)を用いて、シリコンチップAの第1面を、シリコンチップBに対してステージ温度30℃、ボンディングツールを各温度(仮接着温度)に設定し2秒間、100Nで仮接着させた。これにより、シリコンチップBのバンプが形成されている面側に接着フィルムを介してシリコンチップAが1段積層された仮接着体を作製した。なお、この時点ではそれぞれのシリコンチップのハンダ層を有するCuバンプはまだ電極接合していなかった。
(3) Manufacture of semiconductor device Using flip chip bonder (FC3000S, manufactured by Toray Engineering Co., Ltd.), the first surface of silicon chip A is placed on silicon chip B at a stage temperature of 30 ° C., and the bonding tool is set at various temperatures (temporary bonding). Temperature) and temporarily bonded at 100 N for 2 seconds. As a result, a temporary adhesive body in which one silicon chip A was laminated on the surface side on which the bumps of the silicon chip B were formed via the adhesive film was produced. At this time, the Cu bumps having the solder layers of the respective silicon chips were not yet electrode-bonded.

次いで、仮接着体を大気圧下、以下の温度条件で加熱してシリコンチップのハンダ層を有するCuバンプを電極接合した。なお、1〜4の加熱の間、100Nの荷重をかけた。
その後、170℃で30分間加熱し、接着フィルムを完全に硬化させた。
1.100℃で5秒間加熱
2.5秒間で100℃から280℃まで昇温
3.280℃で5秒間維持
4.5秒間で280℃から100℃まで降温
同様の方法により、各10個の半導体装置を製造した。
Next, the temporary bonded body was heated under atmospheric pressure under the following temperature conditions, and Cu bumps having a silicon chip solder layer were electrode bonded. In addition, the load of 100N was applied during the heating of 1-4.
Then, it heated at 170 degreeC for 30 minute (s), and the adhesive film was fully hardened.
1. Heating at 100 ° C. for 5 seconds Heating from 100 ° C. to 280 ° C. in 2.5 seconds 3. Maintaining at 280 ° C. for 5 seconds Cooling down from 280 ° C. to 100 ° C. in 4.5 seconds A semiconductor device was manufactured.

(評価)
実施例及び比較例で得られた半導体装置について、下記の評価を行った。
結果を表1、2に示した。
(Evaluation)
The following evaluation was performed about the semiconductor device obtained by the Example and the comparative example.
The results are shown in Tables 1 and 2.

(1)密着性評価
仮接着工程が終了した際に、密着力不足によりチップが自然剥離したものを「不良」とし、自然剥離しなかったものを「良好」と評価した。
なお、不良な半導体装置に関しては以後の評価を行わなかった。
(1) Adhesion evaluation When the temporary adhesion step was completed, the chip was naturally peeled off due to insufficient adhesion, and the chip was not peeled naturally.
In addition, subsequent evaluation was not performed regarding the defective semiconductor device.

(2)バリの長さ評価
得られた半導体装置10個を、光学顕微鏡で300倍に拡大し、観察視野にある半導体装置をそれぞれ上から写真撮影した。得られたそれぞれの写真を観察し、それぞれの半導体装置についてシリコンチップの周囲に突出しているバリの長さが一番長い部分を選んでその長さ(バリの最大長さ)を測定した。半導体装置10個についてのバリの最大長さの平均値を求めた。なお、バリの最大長さを測定する際には、バリが伸びている根元の半導体チップの端部から、バリが半導体チップの端部から一番離れている部分までの長さを測定した。
バリの長さが100μm未満であったものを「良好」とし、100μm以上であったものを「不良」と評価した。
(2) Burr length evaluation Ten semiconductor devices obtained were magnified 300 times with an optical microscope, and each semiconductor device in the observation field was photographed from above. Each of the obtained photographs was observed, and for each semiconductor device, a portion having the longest burr protruding around the silicon chip was selected and the length (maximum burr length) was measured. The average value of the maximum burr length for 10 semiconductor devices was determined. When measuring the maximum length of the burr, the length from the end of the base semiconductor chip where the burr extends to the part where the burr is farthest from the end of the semiconductor chip was measured.
A burr length of less than 100 μm was evaluated as “good”, and a burr length of 100 μm or more was evaluated as “bad”.

(3)電極同士の位置ズレの評価
得られた半導体装置10個について、X線検査装置(SMX−2000、島津製作所社製)を用いてシリコンチップAのバンプとシリコンチップBのバンプの位置ズレを計測した。いずれの半導体装置も位置ズレが5μm未満であったものを「良好」とし、1個でも位置ズレが5μm以上であった場合を「不良」と評価した。
(3) Evaluation of positional misalignment between electrodes About 10 semiconductor devices obtained, positional misalignment between bumps of silicon chip A and silicon chip B using an X-ray inspection apparatus (SMX-2000, manufactured by Shimadzu Corporation). Was measured. In any of the semiconductor devices, a case where the positional deviation was less than 5 μm was evaluated as “good”, and a case where even one of the positional deviations was 5 μm or more was evaluated as “defective”.

Figure 2016207814
Figure 2016207814

Figure 2016207814
Figure 2016207814

本発明によれば、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することができる。 According to the present invention, the length of the burr protruding around the semiconductor chip can be suppressed, and the positional deviation between the electrodes can be suppressed. A method for manufacturing a semiconductor device can be provided.

1 接着フィルム
2 貫通電極付き半導体チップ
3 半導体ウエハ
4 ダイシングブレード
5 バリ
DESCRIPTION OF SYMBOLS 1 Adhesive film 2 Semiconductor chip with a penetration electrode 3 Semiconductor wafer 4 Dicing blade 5 Burr

Claims (1)

接着フィルムを介して、半田層を有する貫通電極付き半導体チップを半導体ウエハ上に積層して仮接着する仮接着工程と、前記半導体ウエハ上に仮接着された貫通電極付き半導体チップを半田溶融温度以上の温度に加熱して、前記貫通電極付き半導体チップの半田層を有する貫通電極と前記半導体ウエハ上の電極とを接合する電極接合工程を有する半導体装置の製造方法であって、
前記接着フィルムは、前記仮接着工程において前記貫通電極付き半導体チップを前記半導体ウエハへ接触させるときの温度における剪断弾性率が0.2MPa以上、20MPa未満であり、
前記接着フィルムは、予め前記貫通電極付き半導体チップ又は前記半導体ウエハに供給されているものであり、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、下記式(1)を満たす
ことを特徴とする半導体装置の製造方法。
0.50<B/(X−A)≦0.80 (1)
A temporary bonding step in which a semiconductor chip with a through electrode having a solder layer is laminated on a semiconductor wafer and temporarily bonded via an adhesive film, and the semiconductor chip with a through electrode temporarily bonded on the semiconductor wafer is at a solder melting temperature or higher. A method of manufacturing a semiconductor device comprising an electrode bonding step of bonding a through electrode having a solder layer of the semiconductor chip with a through electrode and an electrode on the semiconductor wafer by heating to a temperature of
The adhesive film has a shear elastic modulus at a temperature at which the semiconductor chip with a through electrode is brought into contact with the semiconductor wafer in the temporary bonding step is 0.2 MPa or more and less than 20 MPa,
The adhesive film is supplied in advance to the semiconductor chip with penetrating electrodes or the semiconductor wafer, the height of the electrode on the side to which the adhesive film is supplied in advance is A, and the side on which the adhesive film is not supplied A manufacturing method of a semiconductor device characterized by satisfying the following formula (1), where B is the height of the electrode and X is the thickness of the adhesive film.
0.50 <B / (X−A) ≦ 0.80 (1)
JP2015087018A 2015-04-21 2015-04-21 Manufacturing method of semiconductor device Active JP6460896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015087018A JP6460896B2 (en) 2015-04-21 2015-04-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087018A JP6460896B2 (en) 2015-04-21 2015-04-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016207814A true JP2016207814A (en) 2016-12-08
JP6460896B2 JP6460896B2 (en) 2019-01-30

Family

ID=57490312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087018A Active JP6460896B2 (en) 2015-04-21 2015-04-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6460896B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278331A (en) * 2009-05-29 2010-12-09 Hitachi Chem Co Ltd Circuit board, and method of manufacturing the same
JP2012089877A (en) * 2010-04-13 2012-05-10 Sekisui Chem Co Ltd Adhesive material for bonding semiconductor chip, adhesive film for bonding semiconductor chip, and method of manufacturing semiconductor device
JP2014060241A (en) * 2012-09-18 2014-04-03 Toray Ind Inc Semiconductor device manufacturing method
JP2015056480A (en) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 Underfill material, and method for manufacturing semiconductor device using the same
JP2015056464A (en) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 Underfill material, and method for manufacturing semiconductor device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278331A (en) * 2009-05-29 2010-12-09 Hitachi Chem Co Ltd Circuit board, and method of manufacturing the same
JP2012089877A (en) * 2010-04-13 2012-05-10 Sekisui Chem Co Ltd Adhesive material for bonding semiconductor chip, adhesive film for bonding semiconductor chip, and method of manufacturing semiconductor device
JP2014060241A (en) * 2012-09-18 2014-04-03 Toray Ind Inc Semiconductor device manufacturing method
JP2015056480A (en) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 Underfill material, and method for manufacturing semiconductor device using the same
JP2015056464A (en) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 Underfill material, and method for manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
JP6460896B2 (en) 2019-01-30

Similar Documents

Publication Publication Date Title
JP5991335B2 (en) Adhesive film, dicing sheet integrated adhesive film, back grind tape integrated adhesive film, back grind tape and dicing sheet integrated adhesive film, laminate, cured product of semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device
KR20140140042A (en) Method and apparatus for manufacturing semiconductor device
JP6670156B2 (en) Circuit member connection sheet and method of manufacturing semiconductor device
TWI594344B (en) Semiconductor device manufacturing method and flip chip mounting adhesive
JP4705192B2 (en) Manufacturing method of semiconductor chip laminated body
CN104956471B (en) Underfill material and method for manufacturing semiconductor device using the same
TWI629335B (en) Semiconductor adhesive
JP2016092188A (en) Adhesive film for semiconductor wafer
JP6009860B2 (en) Manufacturing method of semiconductor device
JP6438340B2 (en) Adhesive film for semiconductor bonding and method for manufacturing semiconductor device
JP6460899B2 (en) Adhesive for semiconductor bonding
JP6030233B2 (en) Adhesive film for semiconductor chip with through electrode and method for producing adhesive film for semiconductor chip with through electrode
TWI722115B (en) Three-dimensional build-up volume layer circuit manufacturing plate and three-dimensional build-up volume layer circuit manufacturing method
TWI701800B (en) Plate for manufacturing three-dimensional volume layer circuit and manufacturing method of three-dimensional volume layer circuit
JP2011198953A (en) Method of manufacturing electronic component laminate
JP6460896B2 (en) Manufacturing method of semiconductor device
JP2016035971A (en) Adhesive film for semiconductor chip with through electrode
JP2016072400A (en) Semiconductor device manufacturing method
JP5989397B2 (en) Semiconductor device manufacturing method and semiconductor bonding adhesive
JP2012069893A (en) Method of mounting semiconductor chip
JP2013214619A (en) Semiconductor device manufacturing method
JP6009743B2 (en) Manufacturing method of semiconductor package
JP2015126120A (en) Semiconductor device manufacturing method
JP2014111680A (en) Adhesive film, method for producing electronic component, and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R151 Written notification of patent or utility model registration

Ref document number: 6460896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151