JP2013214619A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013214619A
JP2013214619A JP2012084081A JP2012084081A JP2013214619A JP 2013214619 A JP2013214619 A JP 2013214619A JP 2012084081 A JP2012084081 A JP 2012084081A JP 2012084081 A JP2012084081 A JP 2012084081A JP 2013214619 A JP2013214619 A JP 2013214619A
Authority
JP
Japan
Prior art keywords
bonding material
semiconductor
electrode
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012084081A
Other languages
Japanese (ja)
Inventor
Munehiro Hatai
宗宏 畠井
Kohei Takeda
幸平 竹田
Toshio Enami
俊夫 江南
Hisatoshi Okayama
久敏 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2012084081A priority Critical patent/JP2013214619A/en
Publication of JP2013214619A publication Critical patent/JP2013214619A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which can achieve high reliability by inhibiting voids and which has excellent manufacturing efficiency.SOLUTION: A manufacturing method of a semiconductor device in which a plurality of semiconductor chips are mounted on a mother wafer, comprises: an arrangement process of arranging the semiconductor chips on each of which bump electrodes having tips composed of solder on the mother wafer via a joining material; an electrode joining process of heating the semiconductor chips at a temperature to not lower than a solder melting point to fusion join the bump electrodes of the semiconductor chips with electrode parts of the mother wafer and temporarily curing the joining material to a gel percentage of 40% or less; and a bubble removing process of heating the mother wafer in a pressurized atmosphere to remove bubbles included in the joining material after performing the arrangement process and the electrode joining process on all of the semiconductor chips.

Description

本発明は、ボイドを抑制して高い信頼性を実現することができる生産効率に優れた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device excellent in production efficiency capable of realizing high reliability by suppressing voids.

近年、ますます進展する半導体装置の小型化、高集積化に対応するために、半田等からなる突起電極(バンプ)を有する半導体チップを用いたフリップチップ実装が多用されている。
フリップチップ実装においては、一般的に、半導体チップの突起電極と、基板、マザーウエハ、他の半導体チップ等の電極部とを溶融接合した後、アンダーフィルを注入して封止を行う方法が用いられている。しかしながら、近年、半導体チップの小型化が進行するとともに突起電極間のピッチもますます狭くなっており、また、これらに伴って半導体チップと、基板、マザーウエハ、他の半導体チップ等との間のギャップが狭くなっていることから、アンダーフィルの注入時に気泡が混入し、ボイドとして残りやすくなっている。
In recent years, flip-chip mounting using a semiconductor chip having protruding electrodes (bumps) made of solder or the like is frequently used in order to cope with miniaturization and high integration of a semiconductor device that is increasingly developed.
In flip chip mounting, a method is generally used in which a protruding electrode of a semiconductor chip and an electrode portion of a substrate, a mother wafer, another semiconductor chip or the like are melt-bonded and then sealed by injecting an underfill. ing. However, in recent years, semiconductor chips have been miniaturized, and the pitch between the protruding electrodes has become narrower. Along with these, the gap between the semiconductor chip and the substrate, mother wafer, other semiconductor chip, etc. Because of the narrowing, bubbles are easily mixed in when the underfill is injected and remain as voids.

ボイドを抑制するために、例えば、被着体を乾燥させる方法、アンダーフィルの樹脂そのものからの発生ガスを抑える方法、封止工程で真空にすることにより気泡を抜く方法等が検討されている。また、電極接合後にアンダーフィルを注入するのではなく、半導体チップ又はウエハに予め樹脂を塗布、印刷又は貼り合わせておく方法、更には、樹脂を塗布、印刷又は貼り合わせた半導体チップ又はウエハに対して加圧及び加熱を行うことで気泡を除去する方法等も検討されている。 In order to suppress voids, for example, a method of drying an adherend, a method of suppressing gas generated from the underfill resin itself, a method of removing bubbles by evacuating in a sealing process, and the like have been studied. Also, rather than injecting underfill after electrode bonding, a method of applying, printing, or bonding a resin to a semiconductor chip or wafer in advance, and further to a semiconductor chip or wafer that has been applied, printed, or bonded to a resin A method for removing bubbles by applying pressure and heating has been studied.

例えば、特許文献1には、(1)バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、(2)耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上で硬化反応開始温度以下の温度で、気体圧縮による加圧を該ウエハに行う工程、(3)該ウエハをチップに切断する工程、および(4)該チップを配線回路基板に搭載する工程を含む、半導体装置の製造方法が記載されている。 For example, Patent Document 1 discloses (1) a step of bonding a sheet-like thermosetting resin composition to a pattern surface of a wafer having bumps, and (2) a softening point of the thermosetting resin composition in a pressure resistant container. The step of applying pressure to the wafer by gas compression at a temperature not higher than the curing reaction start temperature, (3) cutting the wafer into chips, and (4) mounting the chip on a printed circuit board. In addition, a method for manufacturing a semiconductor device is described.

しかしながら、従来の方法では、工程が煩雑になる一方でボイドが残る可能性を充分には排除できていなかった。また、半導体チップ又はウエハに予め樹脂を塗布、印刷又は貼り合わせておく方法では、加熱により電極接合と樹脂硬化とを同時に行うことから、精度の高い電極接合とボイドの抑制とを両立することは容易ではなかった。 However, the conventional method cannot sufficiently eliminate the possibility that voids remain while the process becomes complicated. Also, in the method of applying, printing, or bonding a resin to a semiconductor chip or wafer in advance, since electrode bonding and resin curing are simultaneously performed by heating, it is possible to achieve both high precision electrode bonding and void suppression. It was not easy.

特許第4397837号公報Japanese Patent No. 4397837

本発明は、ボイドを抑制して高い信頼性を実現することができる生産効率に優れた半導体装置の製造方法を提供することを目的とする。 It is an object of the present invention to provide a method for manufacturing a semiconductor device excellent in production efficiency that can suppress voids and realize high reliability.

本発明は、マザーウエハ上に複数の半導体チップが搭載された半導体装置を製造する方法であって、半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介してマザーウエハ上に配置する配置工程と、前記半導体チップを半田溶融点以上の温度に加熱して、前記半導体チップの突起電極と前記マザーウエハの電極部とを溶融接合するとともに、前記接合材をゲル化率40%以下に仮硬化させる電極接合工程と、全ての半導体チップについて前記配置工程と前記電極接合工程とを行った後、前記マザーウエハを加圧雰囲気下で加熱し、前記接合材に含まれる気泡を除去する気泡除去工程とを有する半導体装置の製造方法である。
以下、本発明を詳述する。
The present invention is a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a mother wafer, and a semiconductor chip on which a protruding electrode having a tip portion made of solder is formed is formed on a mother wafer via a bonding material. An arrangement step of arranging and heating the semiconductor chip to a temperature equal to or higher than a solder melting point to melt-bond the protruding electrode of the semiconductor chip and the electrode portion of the mother wafer, and the gelling rate of the bonding material is 40% or less After performing the electrode bonding step of pre-curing, and the placement step and the electrode bonding step for all the semiconductor chips, the mother wafer is heated in a pressurized atmosphere to remove bubbles contained in the bonding material A method for manufacturing a semiconductor device including a removing step.
The present invention is described in detail below.

本発明者は、電極接合時に接合材を所定のゲル化率以下に仮硬化し、その後、接合材を加圧雰囲気下で加熱して接合材に含まれる気泡を除去する方法によれば、仮に接合材に気泡が混入した場合であっても気泡を除去してボイドを抑制することができ、かつ、電極接合を良好に行い高い信頼性を実現できることを見出した。接合材を加圧雰囲気下で加熱することにより、接合材に含まれる気泡を単に成長させないだけではなく、積極的に除去できるものと考えられる。また、本発明者は、複数個の半導体チップが配置及び電極接合したマザーウエハに対して加圧雰囲気下での加熱を行うことで生産効率を向上させることができることを見出し、本発明を完成させるに至った。 According to the method of temporarily curing the bonding material to a predetermined gelation rate or less during electrode bonding and then heating the bonding material in a pressurized atmosphere to remove bubbles contained in the bonding material, It has been found that even when air bubbles are mixed into the bonding material, the air bubbles can be removed to suppress voids, and electrode bonding can be performed well to achieve high reliability. By heating the bonding material in a pressurized atmosphere, it is considered that bubbles contained in the bonding material are not simply grown but can be actively removed. In addition, the present inventors have found that production efficiency can be improved by heating a mother wafer having a plurality of semiconductor chips arranged and electrode-bonded in a pressurized atmosphere, thereby completing the present invention. It came.

本発明の半導体装置の製造方法は、マザーウエハ上に複数の半導体チップが搭載された半導体装置を製造する方法である。なお、複数個とは、2以上の個数であればよく、特に限定されない。
本発明の半導体装置の製造方法では、まず、半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介してマザーウエハ上に配置する配置工程を行う。この工程では、半導体チップの突起電極とマザーウエハの電極部とが対向するようにして、半導体チップをマザーウエハ上に配置する。上記配置工程は、例えば、従来公知のフリップチップボンダ等のボンディング装置を用いて行うことができる。
The semiconductor device manufacturing method of the present invention is a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a mother wafer. Note that the plural number is not particularly limited as long as it is two or more.
In the method for manufacturing a semiconductor device according to the present invention, first, an arrangement step is performed in which a semiconductor chip on which a protruding electrode having a tip portion made of solder is formed is arranged on a mother wafer via a bonding material. In this step, the semiconductor chip is placed on the mother wafer so that the protruding electrode of the semiconductor chip and the electrode portion of the mother wafer face each other. The arrangement step can be performed using, for example, a conventionally known bonding apparatus such as a flip chip bonder.

上記半導体チップとして、例えば、シリコン、ガリウム砒素等の半導体からなり、半田からなる先端部を有する突起電極が表面に形成された半導体チップが挙げられる。なお、半田からなる先端部を有する突起電極は、半田からなる先端部を有していれば、突起電極全体が半田からなっていてもよい。 Examples of the semiconductor chip include a semiconductor chip made of a semiconductor such as silicon or gallium arsenide and having a protruding electrode having a tip portion made of solder formed on the surface. Note that the protruding electrode having the tip made of solder may have the entire protruding electrode made of solder as long as it has the tip made of solder.

上記配置工程では、半導体チップ側に接合材が塗布、印刷又は貼り合わされていてもよいし、マザーウエハ上に接合材が塗布、印刷又は貼り合わされていてもよい。
上記半導体チップ側に接合材を塗布、印刷又は貼り合わせる方法として、例えば、ペースト状接合材を半導体チップの突起電極を有する面に塗布又は印刷する方法、フィルム状接合材を半導体チップの突起電極を有する面に貼り合わせる方法等が挙げられる。また、ペースト状接合材を半導体ウエハの突起電極を有する面に塗布又は印刷して塗膜を形成したり、フィルム状接合材を半導体ウエハの突起電極を有する面に貼り合わせたりした後、半導体ウエハをダイシングし、接合材が付着した半導体チップを得る方法も挙げられる。
In the arrangement step, the bonding material may be applied, printed, or bonded to the semiconductor chip side, or the bonding material may be applied, printed, or bonded to the mother wafer.
As a method of applying, printing, or bonding a bonding material to the semiconductor chip side, for example, a method of applying or printing a paste-like bonding material on a surface having a protruding electrode of a semiconductor chip, a film-shaped bonding material using a protruding electrode of a semiconductor chip For example, a method of pasting on the surface to have. In addition, the paste-like bonding material is applied or printed on the surface of the semiconductor wafer having the protruding electrodes to form a coating film, or the film-shaped bonding material is bonded to the surface of the semiconductor wafer having the protruding electrodes, and then the semiconductor wafer. There is also a method of obtaining a semiconductor chip to which a bonding material is adhered.

上記ペースト状接合材を塗布又は印刷する方法は特に限定されず、例えば、ディスペンサ装置を用いる方法等が挙げられる。
上記フィルム状接合材を貼り合わせる方法は特に限定されず、例えば、常圧ラミネート、真空ラミネート等が挙げられる。なかでも、真空ラミネートでは大型で高価な装置を必要とすることから、常圧ラミネートが好ましい。
The method for applying or printing the paste-like bonding material is not particularly limited, and examples thereof include a method using a dispenser device.
The method for laminating the film-like bonding material is not particularly limited, and examples thereof include normal pressure lamination and vacuum lamination. Of these, the vacuum lamination requires a large and expensive apparatus, and therefore the normal pressure lamination is preferable.

特に、本発明の半導体装置の製造方法は、上記配置工程を行う前に、フィルム状接合材を半導体ウエハの突起電極を有する面に貼り合せる貼付工程と、上記半導体ウエハを加圧雰囲気下で加熱し、上記フィルム状接合材に含まれる気泡を除去するラミボイド除去工程と、上記半導体ウエハをダイシングし、接合材が付着した半導体チップを得るダイシング工程とを有することが好ましい。
フィルム状接合材を貼り合せた後で半導体ウエハを加圧雰囲気下で加熱することにより、仮に接合材に気泡が混入した場合であっても気泡を除去してボイド(ラミボイド)を抑制することができる。なお、ラミボイドとは、フィルム状接合材を貼り合わせる際に生じる気泡をいう。
In particular, the semiconductor device manufacturing method of the present invention includes a bonding step of bonding a film-like bonding material to the surface of the semiconductor wafer having the protruding electrodes, and heating the semiconductor wafer in a pressurized atmosphere before the placement step. It is preferable to include a lami-void removing step for removing bubbles contained in the film-like bonding material and a dicing step for dicing the semiconductor wafer to obtain a semiconductor chip to which the bonding material is adhered.
By heating the semiconductor wafer in a pressurized atmosphere after laminating the film-like bonding material, even if bubbles are mixed into the bonding material, the bubbles can be removed to suppress voids (lami voids). it can. In addition, a lami void means the bubble produced when bonding a film-like joining material.

上記半導体ウエハをダイシングする方法として、例えば、従来公知の砥石、レーザー等を用いて切断分離する方法等が挙げられる。 Examples of the method for dicing the semiconductor wafer include a method of cutting and separating using a conventionally known grindstone, a laser, or the like.

上記接合材は、ペースト状であってもフィルム状であってもよく、電極接合時にゲル化率40%以下に仮硬化されるように設計される。このためには、上記接合材は、比較的長いゲルタイムを有することが好ましく、240℃でのゲルタイムが5秒以上であることがより好ましい。
上記ゲルタイムが5秒未満であると、電極接合時に硬化が進行しすぎてしまい、その結果、気泡除去工程を行っても気泡を充分に除去できないことがある。上記ゲルタイムは10秒以上であることが更に好ましい。なお、接合材のゲルタイムは、ホットプレート上で接合材が硬化して硬くなる時間をスパチュラ等の接触により測定することで求めることができる。
The bonding material may be in the form of a paste or a film, and is designed to be temporarily cured to a gelation rate of 40% or less during electrode bonding. For this purpose, the bonding material preferably has a relatively long gel time, and more preferably has a gel time at 240 ° C. of 5 seconds or more.
When the gel time is less than 5 seconds, curing proceeds too much during electrode bonding, and as a result, the bubbles may not be sufficiently removed even if the bubble removal step is performed. The gel time is more preferably 10 seconds or longer. In addition, the gel time of a joining material can be calculated | required by measuring the time when a joining material hardens | cures and hardens on a hotplate by contact, such as a spatula.

上記接合材の240℃でのゲルタイムの上限は特に限定されないが、30秒以下であることが好ましい。上記ゲルタイムが30秒を超えると、接合材を完全に硬化するために非常に長い時間を要してしまい、生産性に影響を及ぼすことがある。 The upper limit of the gel time at 240 ° C. of the bonding material is not particularly limited, but is preferably 30 seconds or less. When the gel time exceeds 30 seconds, it takes a very long time to completely cure the bonding material, which may affect productivity.

上記接合材は、硬化性化合物及び硬化剤を含有することが好ましい。硬化性化合物と硬化剤との組み合わせによって、接合材の硬化性を制御することができる。
上記硬化性化合物は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記硬化性化合物として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の熱硬化性化合物が挙げられる。なかでも、半導体装置の信頼性及び接合強度に優れていることから、エポキシ樹脂、アクリル樹脂が好ましく、イミド骨格を有するエポキシ樹脂がより好ましい。
The bonding material preferably contains a curable compound and a curing agent. The combination of the curable compound and the curing agent can control the curability of the bonding material.
The said curable compound is not specifically limited, For example, the compound hardened | cured by reaction, such as addition polymerization, polycondensation, polyaddition, addition condensation, ring-opening polymerization, is mentioned. Specific examples of the curable compound include urea resin, melamine resin, phenol resin, resorcinol resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polybenzimidazole resin, diallyl phthalate resin, xylene resin, alkyl- Examples thereof include thermosetting compounds such as benzene resin, epoxy acrylate resin, silicon resin, and urethane resin. Especially, since it is excellent in the reliability and joining strength of a semiconductor device, an epoxy resin and an acrylic resin are preferable and the epoxy resin which has an imide skeleton is more preferable.

上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールA型、ビスフェノールF型、ビスフェノールAD型、ビスフェノールS型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、NBR変性エポキシ樹脂、CTBN変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、粘度の低い接合材が得られることから、ビスフェノールF型エポキシ樹脂、レゾルシノール型エポキシ樹脂、ポリエーテル変性エポキシ樹脂が好ましい。 The epoxy resin is not particularly limited. For example, bisphenol type epoxy resins such as bisphenol A type, bisphenol F type, bisphenol AD type and bisphenol S type, novolac type epoxy resins such as phenol novolak type and cresol novolak type, resorcinol type epoxy Resin, aromatic epoxy resin such as trisphenolmethane triglycidyl ether, naphthalene type epoxy resin, fluorene type epoxy resin, dicyclopentadiene type epoxy resin, polyether modified epoxy resin, NBR modified epoxy resin, CTBN modified epoxy resin, and These hydrogenated products can be mentioned. Among them, bisphenol F type epoxy resin, resorcinol type epoxy resin, and polyether-modified epoxy resin are preferable because a bonding material having a low viscosity can be obtained.

上記ビスフェノールF型エポキシ樹脂のうち、市販品として、例えば、EXA−830−LVP、EXA−830−CRP(以上、DIC社製)等が挙げられる。また、上記レゾルシノール型エポキシ樹脂のうち、市販品として、例えば、EX−201(ナガセケムテックス社製)等が挙げられる。また、上記ポリエーテル変性エポキシ樹脂のうち、市販品として、例えば、EX−931(ナガセケムテックス社製)、EXA−4850−150(DIC社製)、EP−4005(アデカ社製)等が挙げられる。 Among the bisphenol F-type epoxy resins, as commercial products, for example, EXA-830-LVP, EXA-830-CRP (manufactured by DIC) and the like can be mentioned. Moreover, EX-201 (made by Nagase ChemteX Corporation) etc. are mentioned as a commercial item among the said resorcinol type epoxy resins. Moreover, as a commercial item among the said polyether modified epoxy resins, EX-931 (made by Nagase ChemteX), EXA-4850-150 (made by DIC), EP-4005 (made by ADEKA) etc. are mentioned, for example. It is done.

上記硬化性化合物は、吸湿率の好ましい上限が1.5%であり、より好ましい上限が1.1%である。このような吸湿率を有する硬化性化合物として、例えば、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。 The above-mentioned curable compound has a preferable upper limit of moisture absorption of 1.5% and a more preferable upper limit of 1.1%. Examples of the curable compound having such a moisture absorption rate include naphthalene type epoxy resins, fluorene type epoxy resins, dicyclopentadiene type epoxy resins, phenol novolac type epoxy resins, cresol novolac type epoxy resins and the like.

上記硬化性化合物は、更に、エポキシ樹脂等と反応可能な官能基を有する高分子化合物(単に、反応可能な官能基を有する高分子化合物ともいう)を含有することが好ましい。このような高分子化合物を含有することにより、熱によるひずみが発生する際の接合信頼性が向上する。 The curable compound preferably further contains a polymer compound having a functional group capable of reacting with an epoxy resin or the like (also simply referred to as a polymer compound having a reactive functional group). By including such a polymer compound, the bonding reliability when heat distortion occurs is improved.

上記反応可能な官能基を有する高分子化合物として、上記硬化性化合物としてエポキシ樹脂を用いる場合には、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を添加することで、接合材の硬化物は、優れた可撓性を発現する。即ち、上記接合材の硬化物は、上記硬化性化合物としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性又は高い導通信頼性を発現することとなる。 When an epoxy resin is used as the curable compound as the polymer compound having a reactive functional group, for example, a polymer compound having an amino group, a urethane group, an imide group, a hydroxyl group, a carboxyl group, an epoxy group, or the like. Etc. Among these, a polymer compound having an epoxy group is preferable. By adding the polymer compound having an epoxy group, the cured product of the bonding material exhibits excellent flexibility. That is, the cured product of the bonding material has excellent mechanical strength, heat resistance and moisture resistance derived from the epoxy resin as the curable compound, and excellent flexibility derived from the polymer compound having the epoxy group. Therefore, the heat cycle resistance, solder reflow resistance, dimensional stability and the like are excellent, and high bonding reliability or high conduction reliability is exhibited.

上記エポキシ基を有する高分子化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度又は耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子化合物は、単独で用いてもよく、2種以上を併用してもよい。 The polymer compound having an epoxy group is not particularly limited as long as it is a polymer compound having an epoxy group at the terminal and / or side chain (pendant position). For example, an epoxy group-containing acrylic rubber, an epoxy group-containing butadiene rubber, Examples thereof include bisphenol type high molecular weight epoxy resin, epoxy group-containing phenoxy resin, epoxy group-containing acrylic resin, epoxy group-containing urethane resin, and epoxy group-containing polyester resin. Among these, an epoxy group-containing acrylic resin is preferable because a polymer compound containing a large amount of epoxy groups can be obtained, and the cured product has better mechanical strength or heat resistance. These polymer compounds having an epoxy group may be used alone or in combination of two or more.

上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物の重量平均分子量の好ましい下限が1万である。重量平均分子量が1万未満であると、接合材の造膜性が不充分となって、接合材の硬化物の可撓性が充分に向上しないことがある。 As the polymer compound having a functional group capable of reacting, a polymer compound having the epoxy group, particularly when an epoxy group-containing acrylic resin is used, the preferred lower limit of the weight average molecular weight of the polymer compound having the epoxy group is 1. Ten thousand. When the weight average molecular weight is less than 10,000, the film forming property of the bonding material becomes insufficient, and the flexibility of the cured product of the bonding material may not be sufficiently improved.

上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物のエポキシ当量の好ましい下限が200、好ましい上限が1000である。エポキシ当量が200未満であると、接合材の硬化物の可撓性が充分に向上しないことがある。エポキシ当量が1000を超えると、接合材の硬化物の機械的強度又は耐熱性が不充分となることがある。 When the polymer compound having an epoxy group is used as the polymer compound having a functional group capable of reacting, particularly when an epoxy group-containing acrylic resin is used, the preferred lower limit of the epoxy equivalent of the polymer compound having the epoxy group is 200, A preferred upper limit is 1000. When the epoxy equivalent is less than 200, the flexibility of the cured product of the bonding material may not be sufficiently improved. When the epoxy equivalent exceeds 1000, the mechanical strength or heat resistance of the cured product of the bonding material may be insufficient.

上記反応可能な官能基を有する高分子化合物の配合量は特に限定されないが、上記硬化性化合物100重量部中の好ましい下限が1重量部、好ましい上限が40重量部である。上記反応可能な官能基を有する高分子化合物の配合量が1重量部未満であると、熱ひずみに対する充分な信頼性が得られないことがある。上記反応可能な官能基を有する高分子化合物の配合量が40重量部を超えると、接合材の耐熱性が低下することがある。 Although the compounding quantity of the high molecular compound which has the said functional group which can react is not specifically limited, The preferable minimum in 100 weight part of the said sclerosing | hardenable compound is 1 weight part, and a preferable upper limit is 40 weight part. If the amount of the polymer compound having a functional group capable of reacting is less than 1 part by weight, sufficient reliability against thermal strain may not be obtained. When the compounding amount of the polymer compound having a functional group capable of reacting exceeds 40 parts by weight, the heat resistance of the bonding material may be lowered.

上記硬化剤は特に限定されず、従来公知の硬化剤を上記硬化性化合物に合わせて適宜選択することができる。上記硬化性化合物としてエポキシ樹脂を用いる場合、上記硬化剤として、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いてもよく、2種以上を併用してもよい。 The said hardening | curing agent is not specifically limited, A conventionally well-known hardening | curing agent can be suitably selected according to the said sclerosing | hardenable compound. When using an epoxy resin as the curable compound, examples of the curing agent include latent heat-curing acid anhydride-based curing agents such as trialkyltetrahydrophthalic anhydride, phenol-based curing agents, amine-based curing agents, and dicyandiamide. For example, a cationic curing agent and a cationic catalyst-type curing agent. These curing agents may be used alone or in combination of two or more.

上記硬化剤の配合量は特に限定されないが、上記硬化性化合物の官能基と等量反応する硬化剤を用いる場合、上記硬化性化合物の官能基量に対して、60〜100当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、上記硬化剤の配合量は、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が40重量部である。 Although the compounding quantity of the said hardening | curing agent is not specifically limited, When using the hardening | curing agent which reacts equally with the functional group of the said sclerosing | hardenable compound, it is 60-100 equivalent with respect to the functional group amount of the said sclerosing | hardenable compound. preferable. Moreover, when using the hardening | curing agent which functions as a catalyst, as for the compounding quantity of the said hardening | curing agent, a preferable minimum is 1 weight part with respect to 100 weight part of said curable compounds, and a preferable upper limit is 40 weight part.

上記接合材は、硬化速度、硬化物の物性等を調整するために、上記硬化剤に加えて硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、3級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。これらの硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
The bonding material may contain a curing accelerator in addition to the curing agent in order to adjust the curing speed, physical properties of the cured product, and the like.
The said hardening accelerator is not specifically limited, For example, an imidazole series hardening accelerator, a tertiary amine type hardening accelerator, etc. are mentioned. Of these, an imidazole curing accelerator is preferred because it is easy to control the reaction system for adjusting the curing speed and the physical properties of the cured product. These hardening accelerators may be used independently and may use 2 or more types together.

上記イミダゾール系硬化促進剤は特に限定されず、例えば、イミダゾールの1位をシアノエチル基で保護した1−シアノエチル−2−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤(商品名「2MA−OK」、四国化成工業社製)、2MZ、2MZ−P、2PZ、2PZ−PW、2P4MZ、C11Z−CNS、2PZ−CNS、2PZCNS−PW、2MZ−A、2MZA−PW、C11Z−A、2E4MZ−A、2MAOK−PW、2PZ−OK、2MZ−OK、2PHZ、2PHZ−PW、2P4MHZ、2P4MHZ−PW、2E4MZ・BIS、VT、VT−OK、MAVT、MAVT−OK(以上、四国化成工業社製)等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。 The imidazole-based curing accelerator is not particularly limited. For example, 1-cyanoethyl-2-phenylimidazole in which the 1-position of imidazole is protected with a cyanoethyl group, and an imidazole-based curing accelerator whose basicity is protected with isocyanuric acid (trade name “ 2MA-OK ", manufactured by Shikoku Kasei Kogyo Co., Ltd.), 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ, C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ-A, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ-PW, 2E4MZ · BIS, VT, VT-OK, MAVT, MAVT-OK (above, Shikoku Chemical Industries, Ltd.) Manufactured) and the like. These imidazole type hardening accelerators may be used independently and may use 2 or more types together.

上記硬化促進剤の配合量は特に限定されず、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が10重量部である。 The compounding quantity of the said hardening accelerator is not specifically limited, A preferable minimum is 1 weight part with respect to 100 weight part of said curable compounds, and a preferable upper limit is 10 weight part.

上記硬化性化合物としてエポキシ樹脂を用い、かつ、上記硬化剤と上記硬化促進剤とを併用する場合、用いる硬化剤の配合量は、用いるエポキシ樹脂中のエポキシ基に対して理論的に必要な当量以下とすることが好ましい。上記硬化剤の配合量が理論的に必要な当量を超えると、接合材を硬化して得られる硬化物から、水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、接合材の硬化物から熱水で溶出成分を抽出した際に、抽出水のpHが4〜5程度となるため、エポキシ樹脂から塩素イオンが多量溶出することがある。従って、接合材の硬化物1gを、100℃の純水10gで2時間浸した後の純水のpHが6〜8であることが好ましく、pHが6.5〜7.5であることがより好ましい。 When an epoxy resin is used as the curable compound and the curing agent and the curing accelerator are used in combination, the blending amount of the curing agent used is equivalent to the theoretically required equivalent to the epoxy group in the epoxy resin to be used. The following is preferable. If the blending amount of the curing agent exceeds the theoretically required equivalent, chlorine ions may be easily eluted by moisture from a cured product obtained by curing the bonding material. That is, if the curing agent is excessive, for example, when the elution component is extracted from the cured material of the bonding material with hot water, the pH of the extracted water becomes about 4 to 5, so that a large amount of chloride ions are eluted from the epoxy resin. There are things to do. Accordingly, it is preferable that the pH of the pure water after 1 g of the cured product of the bonding material is immersed in 10 g of pure water at 100 ° C. for 2 hours is 6 to 8, and the pH is 6.5 to 7.5. More preferred.

上記接合材は、粘度を低減させるために希釈剤を含有してもよい。
上記希釈剤は、エポキシ基を有することが好ましく、1分子中のエポキシ基数の好ましい下限が2、好ましい上限が4である。1分子中のエポキシ基数が2未満であると、接合材の硬化後に充分な耐熱性が発現しないことがある。1分子中のエポキシ基数が4を超えると、硬化によるひずみが発生したり、未硬化のエポキシ基が残存したりすることがあり、これにより、接合強度の低下又は繰り返しの熱応力による接合不良が発生することがある。上記希釈剤の1分子中のエポキシ基数のより好ましい上限は3である。
また、上記希釈剤は、芳香環及び/又はジシクロペンタジエン構造を有することが好ましい。
The bonding material may contain a diluent in order to reduce the viscosity.
The diluent preferably has an epoxy group, and the preferable lower limit of the number of epoxy groups in one molecule is 2, and the preferable upper limit is 4. If the number of epoxy groups in one molecule is less than 2, sufficient heat resistance may not be exhibited after the bonding material is cured. If the number of epoxy groups in one molecule exceeds 4, distortion due to curing may occur, or uncured epoxy groups may remain, which may result in poor bonding strength or poor bonding due to repeated thermal stress. May occur. A more preferable upper limit of the number of epoxy groups in one molecule of the diluent is 3.
The diluent preferably has an aromatic ring and / or a dicyclopentadiene structure.

上記希釈剤は、120℃での重量減少量及び150℃での重量減少量の好ましい上限が1%である。120℃での重量減少量及び150℃での重量減少量が1%を超えると、接合材の硬化中又は硬化後に未反応物が揮発してしまい、生産性又は半導体装置の性能に悪影響を与えることがある。
また、上記希釈剤は、他の硬化性化合物よりも硬化開始温度が低く、硬化速度が大きいものであることが好ましい。
The preferable upper limit of the weight loss at 120 ° C. and the weight loss at 150 ° C. is 1%. If the weight loss at 120 ° C. and the weight loss at 150 ° C. exceed 1%, the unreacted material volatilizes during or after the bonding material is cured, which adversely affects productivity or performance of the semiconductor device. Sometimes.
The diluent preferably has a lower curing start temperature and a higher curing rate than other curable compounds.

上記接合材における希釈剤の配合量の好ましい下限は1重量%、好ましい上限は20重量%である。上記希釈剤の配合量が上記範囲外であると、接合材の粘度を充分に低減できないことがある。 The preferable lower limit of the blending amount of the diluent in the bonding material is 1% by weight, and the preferable upper limit is 20% by weight. If the blending amount of the diluent is out of the above range, the viscosity of the bonding material may not be sufficiently reduced.

上記接合材は、更に、チキソトロピー付与剤を含有することが好ましい。上記チキソトロピー付与剤を含有することにより、接合材は所望の粘度挙動を達成することができる。
上記チキソトロピー付与剤は特に限定されず、例えば、金属微粒子、炭酸カルシウム、ヒュームドシリカ、酸化アルミニウム、窒化硼素、窒化アルミニウム、硼酸アルミ等の無機微粒子等が挙げられる。なかでも、ヒュームドシリカが好ましい。また、上記チキソトロピー付与剤として、必要に応じて、表面処理を行ったチキソトロピー付与剤を用いることができる。特に、上記チキソトロピー付与剤として、表面に親水基を有する粒子を用いることが好ましい。上記表面に親水基を有する粒子として、具体的には例えば、表面に親水基を有するヒュームドシリカ等が挙げられる。
It is preferable that the bonding material further contains a thixotropic agent. By containing the thixotropic agent, the bonding material can achieve a desired viscosity behavior.
The thixotropy imparting agent is not particularly limited, and examples thereof include fine metal particles, calcium carbonate, fumed silica, inorganic fine particles such as aluminum oxide, boron nitride, aluminum nitride, and aluminum borate. Of these, fumed silica is preferable. Moreover, as the thixotropy-imparting agent, a thixotropy-imparting agent subjected to surface treatment can be used as necessary. In particular, it is preferable to use particles having a hydrophilic group on the surface as the thixotropic agent. Specific examples of the particles having a hydrophilic group on the surface include fumed silica having a hydrophilic group on the surface.

上記チキソトロピー付与剤として、粒子状のチキソトロピー付与剤を用いる場合、平均粒子径の好ましい上限は1μmである。上記チキソトロピー付与剤の平均粒子径が1μmを超えると、接合材が所望のチキソトロピー性を発現できないことがある。 When a particulate thixotropy imparting agent is used as the thixotropy imparting agent, the preferable upper limit of the average particle diameter is 1 μm. When the average particle diameter of the thixotropy-imparting agent exceeds 1 μm, the bonding material may not exhibit the desired thixotropy.

上記接合材における上記チキソトロピー付与剤の配合量は特に限定されないが、好ましい下限が0.5重量%、好ましい上限が20重量%である。上記チキソトロピー付与剤の配合量が0.5重量%未満であると、接合材に充分なチキソトロピー性を付与することができないことがある。上記チキソトロピー付与剤の配合量が20重量%を超えると、接合材の排除性が低下することがある。上記チキソトロピー付与剤の配合量のより好ましい下限は3重量%、より好ましい上限は10重量%である。 The blending amount of the thixotropy imparting agent in the bonding material is not particularly limited, but a preferred lower limit is 0.5% by weight and a preferred upper limit is 20% by weight. If the blending amount of the thixotropy-imparting agent is less than 0.5% by weight, sufficient thixotropy may not be imparted to the bonding material. If the amount of the thixotropy-imparting agent exceeds 20% by weight, the exclusion property of the bonding material may be lowered. A more preferable lower limit of the amount of the thixotropy-imparting agent is 3% by weight, and a more preferable upper limit is 10% by weight.

上記接合材は、更に、表面処理されたシリカフィラーを含有することが好ましい。上記表面処理されたシリカフィラーは特に限定されないが、フェニルシランカップリング剤で表面処理されたシリカフィラーが好ましい。 It is preferable that the bonding material further contains a surface-treated silica filler. Although the said surface-treated silica filler is not specifically limited, The silica filler surface-treated with the phenylsilane coupling agent is preferable.

上記表面処理されたシリカフィラーの配合量は特に限定されないが、上記硬化性化合物100重量部に対し、好ましい下限が30重量部、好ましい上限が400重量部である。上記表面処理されたシリカフィラーの配合量が30重量部未満であると、接合材が充分な信頼性を保持することができないことがある。上記表面処理されたシリカフィラーの配合量が400重量部を超えると、接合材の粘度が高くなりすぎて、塗布安定性が低下することがある。 The amount of the surface-treated silica filler is not particularly limited, but a preferable lower limit is 30 parts by weight and a preferable upper limit is 400 parts by weight with respect to 100 parts by weight of the curable compound. When the blending amount of the surface-treated silica filler is less than 30 parts by weight, the bonding material may not be able to maintain sufficient reliability. When the compounding amount of the surface-treated silica filler exceeds 400 parts by weight, the viscosity of the bonding material becomes too high, and the coating stability may be lowered.

上記接合材は、必要に応じて、溶媒を含有してもよい。
上記溶媒は特に限定されず、例えば、芳香族炭化水素類、塩化芳香族炭化水素類、塩化脂肪族炭化水素類、アルコール類、エステル類、エーテル類、ケトン類、グリコールエーテル(セロソルブ)類、脂環式炭化水素類、脂肪族炭化水素類等が挙げられる。
The bonding material may contain a solvent as necessary.
The solvent is not particularly limited, and examples thereof include aromatic hydrocarbons, chlorinated aromatic hydrocarbons, chlorinated aliphatic hydrocarbons, alcohols, esters, ethers, ketones, glycol ethers (cellosolves), and fats. Examples thereof include cyclic hydrocarbons and aliphatic hydrocarbons.

上記接合材は、必要に応じて、無機イオン交換体を含有してもよい。
上記無機イオン交換体のうち、市販品としては、例えば、IXEシリーズ(東亞合成社製)等が挙げられる。上記接合材における上記無機イオン交換体の配合量の好ましい上限は10重量%、好ましい下限は1重量%である。
The said joining material may contain an inorganic ion exchanger as needed.
Among the inorganic ion exchangers, examples of commercially available products include IXE series (manufactured by Toagosei Co., Ltd.). A preferable upper limit of the amount of the inorganic ion exchanger in the bonding material is 10% by weight, and a preferable lower limit is 1% by weight.

上記接合材は、必要に応じて、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤、密着性付与剤等のその他の添加剤を含有してもよい。 The said bonding | jointing material may contain other additives, such as adhesive imparting agents, such as a bleed inhibitor and an imidazole silane coupling agent, and an adhesive imparting agent as needed.

上記接合材は、常温から半田溶融点までの温度域における最低溶融粘度の好ましい下限が0.1Pa・s、好ましい上限が10Pa・sである。最低溶融粘度が0.1Pa・s未満であると、フィレットのはみ出しが多すぎて、他デバイスを汚染してしまうことがある。最低溶融粘度が10Pa・sを超えると、ボイドを充分に抑制できないことがある。
なお、常温から半田溶融点までの温度域における最低溶融粘度は、レオメーターを用いて測定することができる。
In the bonding material, the preferable lower limit of the minimum melt viscosity in the temperature range from room temperature to the solder melting point is 0.1 Pa · s, and the preferable upper limit is 10 4 Pa · s. If the minimum melt viscosity is less than 0.1 Pa · s, the fillet may protrude too much and contaminate other devices. If the minimum melt viscosity exceeds 10 4 Pa · s, voids may not be sufficiently suppressed.
The minimum melt viscosity in the temperature range from room temperature to the solder melting point can be measured using a rheometer.

上記接合材を製造する方法は特に限定されず、例えば、硬化性化合物及び硬化剤に、必要に応じて硬化促進剤、反応可能な官能基を有する高分子化合物、チキソトロピー付与剤、その他の添加剤等を所定量配合して混合する方法が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。 The method for producing the bonding material is not particularly limited. For example, a curing accelerator, a polymer compound having a functional group capable of reacting, a thixotropy imparting agent, and other additives as necessary to the curable compound and the curing agent. A method of mixing a predetermined amount of the above and the like. The mixing method is not particularly limited, and examples thereof include a method using a homodisper, a universal mixer, a Banbury mixer, a kneader and the like.

本発明の半導体装置の製造方法では、次いで、上記半導体チップを半田溶融点以上の温度に加熱して、上記半導体チップの突起電極と上記マザーウエハの電極部とを溶融接合するとともに、上記接合材をゲル化率40%以下に仮硬化させる電極接合工程を行う。
このような工程を行い、次いで、気泡除去工程を行うことにより、仮に接合材に気泡が混入した場合であっても気泡を除去してボイドを抑制することができ、かつ、電極接合を良好に行うことができる。上記電極接合工程は、例えば、従来公知のフリップチップボンダ等のボンディング装置を用いて行うことができる。
In the method for manufacturing a semiconductor device of the present invention, the semiconductor chip is then heated to a temperature equal to or higher than the solder melting point to melt-bond the protruding electrode of the semiconductor chip and the electrode portion of the mother wafer, and An electrode joining step is performed in which the gelation rate is temporarily cured to 40% or less.
By performing such a process and then performing a bubble removal process, even if bubbles are mixed into the bonding material, the bubbles can be removed and voids can be suppressed, and electrode bonding can be improved. It can be carried out. The electrode bonding step can be performed using, for example, a conventionally known bonding apparatus such as a flip chip bonder.

上記マザーウエハとして、例えば、シリコン、ガリウム砒素等の半導体からなり、半田からなる電極部又は表面処理(OSP、Au/Ni、Snめっき等)されたCu電極が表面に形成されたウエハが挙げられる。 Examples of the mother wafer include a wafer made of a semiconductor such as silicon or gallium arsenide, and an electrode portion made of solder or a surface treated (OSP, Au / Ni, Sn plating, etc.) Cu electrode formed on the surface.

上記半導体チップを半田溶融点以上の温度に加熱して、上記半導体チップの突起電極と上記マザーウエハの電極部とを溶融接合する方法として、例えば、半導体チップを半田溶融点以上の温度に加熱しながら半導体チップに荷重を付与する方法等が挙げられる。なお、半田溶融点は、通常、225〜235℃程度である。
上記半導体チップを加熱する温度は特に限定されないが、好ましい下限は240℃、好ましい上限は400℃である。上記半導体チップに付与する荷重は特に限定されないが、好ましい下限は10N、好ましい上限は200Nである。
As a method of heating the semiconductor chip to a temperature equal to or higher than the solder melting point to melt-bond the protruding electrode of the semiconductor chip and the electrode portion of the mother wafer, for example, while heating the semiconductor chip to a temperature equal to or higher than the solder melting point For example, a method of applying a load to the semiconductor chip may be used. The solder melting point is usually about 225 to 235 ° C.
Although the temperature which heats the said semiconductor chip is not specifically limited, A preferable minimum is 240 degreeC and a preferable upper limit is 400 degreeC. The load applied to the semiconductor chip is not particularly limited, but a preferred lower limit is 10N and a preferred upper limit is 200N.

上記接合材のゲル化率が40%を超えると、ボイドを充分に抑制することができない。上記接合材のゲル化率は30%以下であることが好ましい。
上記接合材のゲル化率の下限は特に限定されないが、3%以上であることが好ましい。上記接合材のゲル化率が3%未満であると、突起電極の保持性が低下するため、絶縁層間膜としてLow−k材等の脆性材料を用いた場合には、絶縁層間膜の加熱後の応力緩和が不足して、突起電極直下の絶縁層間膜が破壊又は剥離することがある。
なお、接合材のゲル化率(%)とは、下記式(1)により求められる値を意味する。
接合材のゲル化率(%)=(1−Dh/Di)×100 (1)
式(1)中、Diは示差走査熱量計にて算出される接合材の初期状態の発熱量を表し、Dhは示差走査熱量計にて算出される接合材の加熱処理後の発熱量を表す。
If the gelation rate of the bonding material exceeds 40%, voids cannot be sufficiently suppressed. The gelling rate of the bonding material is preferably 30% or less.
The lower limit of the gelation rate of the bonding material is not particularly limited, but is preferably 3% or more. When the gelation rate of the bonding material is less than 3%, the retention of the protruding electrode is lowered. Therefore, when a brittle material such as a low-k material is used as the insulating interlayer film, the insulating interlayer film is heated. Insufficient stress relaxation may cause the insulating interlayer film immediately below the bump electrode to break down or peel off.
The gelation rate (%) of the bonding material means a value obtained by the following formula (1).
Gelling rate of bonding material (%) = (1−Dh / Di) × 100 (1)
In formula (1), Di represents the heating value in the initial state of the bonding material calculated by the differential scanning calorimeter, and Dh represents the heating value after the heat treatment of the bonding material calculated by the differential scanning calorimeter. .

本発明の半導体装置の製造方法では、次いで、全ての半導体チップについて上記配置工程と上記電極接合工程とを行った後、上記マザーウエハを加圧雰囲気下で加熱し、上記接合材に含まれる気泡を除去する気泡除去工程を行う。
加圧雰囲気下とは、常圧(大気圧)より高い圧力雰囲気下を意味する。このような工程を行うことにより、仮に接合材に気泡が混入した場合であっても気泡を除去してボイドを抑制することができる。ここでは、接合材に含まれる気泡を単に成長させないだけではなく、積極的に除去できるものと考えられる。
In the method for manufacturing a semiconductor device according to the present invention, after the placement step and the electrode bonding step are performed on all semiconductor chips, the mother wafer is heated in a pressurized atmosphere, and bubbles contained in the bonding material are removed. The bubble removal process to remove is performed.
Under a pressurized atmosphere means a pressure atmosphere higher than normal pressure (atmospheric pressure). By performing such a process, even if bubbles are mixed into the bonding material, the bubbles can be removed and the voids can be suppressed. Here, it is considered that the bubbles contained in the bonding material are not simply grown but can be positively removed.

上記マザーウエハを加圧雰囲気下で加熱する方法として、例えば、加圧キュアオーブン(例えば、NTTアトバンステクノロジ社製のPCO−083TA等)を用いる方法等が挙げられる。上記加圧キュアオーブンは大気雰囲気であってもよいが、窒素等の不活性気体雰囲気であることが好ましい。 Examples of a method for heating the mother wafer under a pressurized atmosphere include a method using a pressure curing oven (for example, PCO-083TA manufactured by NTT Atvans Technology). The pressure curing oven may be an air atmosphere, but is preferably an inert gas atmosphere such as nitrogen.

上記加圧キュアオーブンの圧力の好ましい下限は0.1MPa、好ましい上限は10MPaである。圧力が0.1MPa未満であると、気泡を充分に除去できないことがある。圧力が10MPaを超えると、接合材自体の変形が生じ、半導体装置の信頼性に悪影響を及ぼすことがある。圧力のより好ましい下限は0.3MPa、より好ましい上限は1MPaである。
上記加圧キュアオーブンの温度は、接合材の最低溶融粘度を目安に設定することが好ましく、具体的には、接合材が最低溶融粘度を示す温度の±20℃の範囲内であることが好ましい。
The preferable lower limit of the pressure of the pressure curing oven is 0.1 MPa, and the preferable upper limit is 10 MPa. If the pressure is less than 0.1 MPa, bubbles may not be sufficiently removed. When the pressure exceeds 10 MPa, the bonding material itself is deformed, which may adversely affect the reliability of the semiconductor device. The more preferable lower limit of the pressure is 0.3 MPa, and the more preferable upper limit is 1 MPa.
The temperature of the pressure curing oven is preferably set with reference to the minimum melt viscosity of the bonding material, and specifically, preferably within a range of ± 20 ° C. of the temperature at which the bonding material exhibits the minimum melt viscosity. .

本発明の半導体装置の製造方法では、全ての半導体チップについて上記配置工程と上記電極接合工程とを行った後、複数個の半導体チップが配置及び電極接合したマザーウエハに対して加圧雰囲気下での加熱を行うことから、本発明の半導体装置の製造方法は生産効率に優れた方法となる。 In the method for manufacturing a semiconductor device of the present invention, after performing the placement step and the electrode bonding step for all the semiconductor chips, a mother wafer in which a plurality of semiconductor chips are placed and electrode-bonded is applied in a pressurized atmosphere. Since the heating is performed, the semiconductor device manufacturing method of the present invention is a method with excellent production efficiency.

上記気泡除去工程では上記接合材の硬化も進行するが、上記接合材を完全に硬化してもよいし、途中段階まで硬化し、その後更に、上記接合材を完全に硬化する硬化工程を行ったのでもよい。
上記接合材を完全に硬化する方法として、例えば、上記加圧キュアオーブンの温度を上昇させて上記接合材を加熱し、完全に硬化する方法、常圧下で上記接合材を加熱し、完全に硬化する方法等が挙げられる。なかでも、工程数の観点から、上記加圧キュアオーブンの温度を上昇させて上記接合材を加熱し、完全に硬化する方法が好ましい。
In the bubble removal step, the bonding material is also cured. However, the bonding material may be completely cured, or it is cured to an intermediate stage, and then the curing step is performed to completely cure the bonding material. It's okay.
As a method of completely curing the bonding material, for example, a method of heating the bonding material by raising the temperature of the pressure curing oven to completely cure, the heating of the bonding material under normal pressure, and complete curing And the like. Among these, from the viewpoint of the number of steps, a method in which the temperature of the pressure curing oven is raised to heat the bonding material and completely cure is preferable.

本発明の半導体装置の製造方法によれば、仮に接合材に気泡が混入した場合であっても気泡を除去してボイドを抑制することができ、かつ、電極接合を良好に行い高い信頼性を実現することができる。また、本発明の半導体装置の製造方法によれば、複数個の半導体チップが配置及び電極接合したマザーウエハに対して加圧雰囲気下での加熱を行うことから、生産効率を向上させることができる。
本発明の半導体装置の製造方法によって製造されるマザーウエハ上に複数の半導体チップが搭載された半導体装置は、例えば、電極から再配線されたり、半導体チップごと又は一括して封止され、必要に応じてマザーウエハのバックグラインド工程を経た後、半導体チップごとにダイシングにより個片化され、更なる電子部品の製造に用いられたりする。
According to the method for manufacturing a semiconductor device of the present invention, even if air bubbles are mixed in the bonding material, the air bubbles can be removed and voids can be suppressed, and electrode bonding can be performed well and high reliability can be achieved. Can be realized. In addition, according to the method for manufacturing a semiconductor device of the present invention, since the mother wafer in which a plurality of semiconductor chips are arranged and electrode-bonded is heated in a pressurized atmosphere, production efficiency can be improved.
A semiconductor device in which a plurality of semiconductor chips are mounted on a mother wafer manufactured by the method for manufacturing a semiconductor device of the present invention, for example, is re-wired from an electrode, or is sealed for each semiconductor chip or in a lump. After the back grinding process of the mother wafer, each semiconductor chip is separated into pieces by dicing and used for manufacturing further electronic components.

本発明によれば、ボイドを抑制して高い信頼性を実現することのできる生産効率に優れた半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device excellent in the production efficiency which can suppress a void and can implement | achieve high reliability can be provided.

以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。 Examples of the present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.

(実施例1)
(1)フィルム状接合材の製造
表1に記載の組成に従って、各材料を溶媒としてのMEKに添加し、ホモディスパーを用いて攪拌混合することにより接合材組成物を製造した。得られた接合材組成物をアプリケーターを用いて離型PET上に乾燥後の厚みが20μmとなるように塗工し、乾燥することによりフィルム状接合材を製造した。得られた接合材について、240℃でのゲルタイムを測定すると、10秒であった。なお、接合材のゲルタイムは、ホットプレート上で接合材が硬化して硬くなる時間をスパチュラ等の接触により測定することで求めた。
Example 1
(1) Manufacture of film-like bonding material According to the composition described in Table 1, each material was added to MEK as a solvent, and a bonding material composition was manufactured by stirring and mixing using a homodisper. The obtained bonding material composition was coated on a release PET using an applicator so that the thickness after drying was 20 μm, and dried to produce a film-shaped bonding material. With respect to the obtained bonding material, the gel time at 240 ° C. was measured and found to be 10 seconds. The gel time of the bonding material was determined by measuring the time during which the bonding material hardens and hardens on a hot plate by contact with a spatula or the like.

(2)半導体装置の製造
(2−1)貼付工程、ダイシング工程
50μmピッチでペリフェラル状に突起電極(30μm□、高さ15μm(Cu10μm、半田5μm))が形成された半導体ウエハ(200mmφサイズ、725μm厚み)を用意した。
得られたフィルム状接合材を、常圧加熱ラミネーターを用いて、常圧下、80℃で半導体ウエハの突起電極を有する面に貼り合わせた(貼付工程)。次いで、研削装置(DFG8560、ディスコ社製)を用いて、厚みが50μmとなるまで半導体ウエハの裏面を研削した。半導体ウエハの研削した面にダイシングテープを貼り付け、ダイシング装置(DFD651、ディスコ社製)を用いて、送り速度20mm/秒で半導体ウエハをダイシングし、得られた半導体チップをピックアップしてトレイ詰めして、厚みが20μmの接合材が付着した半導体チップ(7.6mm□)を得た(ダイシング工程)。
(2) Manufacture of semiconductor device (2-1) Adhesion process, dicing process Semiconductor wafer (200 mmφ size, 725 μm) with protruding electrodes (30 μm □, height 15 μm (Cu 10 μm, solder 5 μm)) formed in a peripheral shape at a pitch of 50 μm Thickness) was prepared.
The obtained film-like bonding material was bonded to a surface having a protruding electrode of a semiconductor wafer at 80 ° C. under normal pressure using a normal pressure heating laminator (sticking step). Subsequently, the back surface of the semiconductor wafer was ground using a grinding apparatus (DFG8560, manufactured by Disco Corporation) until the thickness became 50 μm. A dicing tape is affixed to the ground surface of the semiconductor wafer, and the dicing apparatus (DFD651, manufactured by Disco Corporation) is used to dice the semiconductor wafer at a feed rate of 20 mm / second, and the obtained semiconductor chips are picked up and packed in a tray. Thus, a semiconductor chip (7.6 mm □) to which a bonding material having a thickness of 20 μm was attached was obtained (dicing step).

(2−2)配置工程、電極接合工程
電極部(25μm□、表面Au/Ni処理、高さ5μm)が形成されたマザーウエハ(200mmφサイズ、725μm厚み)を用意した。
フリップチップボンダ(FC−3000、東レエンジニアリング社製)を用いて、得られた接合材が付着した半導体チップを、接合材を介してマザーウエハ上に配置し(配置工程)、160℃接触で280℃昇温、20Nで2秒間荷重、ステージ温度120℃で、半導体チップの突起電極とマザーウエハの電極部とを溶融接合した(電極接合工程)。この操作を16個の半導体チップに対して繰り返し、16個の半導体チップを順にマザーウエハ上に配置及び電極接合させた。
このとき、接合材のゲル化率は5%であった。なお、接合材のゲル化率(%)は、ゲル化率を測定するためのサンプルを別途、同条件で作製し、得られたサンプルから半導体チップを剥がして接合材の一部をかきとり、DSC6220(Seiko Instruments社製)により測定した発熱量から、式(1)により求めた。
(2-2) Arrangement Step, Electrode Bonding Step A mother wafer (200 mmφ size, 725 μm thickness) on which an electrode portion (25 μm □, surface Au / Ni treatment, height 5 μm) was formed was prepared.
Using a flip chip bonder (FC-3000, manufactured by Toray Engineering Co., Ltd.), the obtained semiconductor chip to which the bonding material is attached is placed on the mother wafer via the bonding material (placement step), and 280 ° C. at 160 ° C. contact. The bump electrode of the semiconductor chip and the electrode portion of the mother wafer were melt bonded at a temperature increase of 20 N for 2 seconds at a stage temperature of 120 ° C. (electrode bonding process). This operation was repeated for 16 semiconductor chips, and the 16 semiconductor chips were sequentially arranged on the mother wafer and electrode-bonded.
At this time, the gelation rate of the bonding material was 5%. Note that the gelation rate (%) of the bonding material is obtained by separately preparing a sample for measuring the gelation rate under the same conditions, peeling off the semiconductor chip from the obtained sample, scraping part of the bonding material, and DSC 6220 It calculated | required by Formula (1) from the emitted-heat amount measured by (Seiko Instruments company make).

(2−3)気泡除去工程
得られた16個の半導体チップが配置及び電極接合したマザーウエハを、加圧キュアオーブン(PCO−083TA、NTTアドバンステクノロジ社製)に投入し、以下の加圧、加熱条件により気泡を除去するとともに接合材を硬化させて(気泡除去工程)、16個の半導体チップが搭載された半導体装置を得た。
<加圧、加熱条件>
STEP1:25℃から80℃まで10分で一定昇温、0.5MPa
STEP2:80℃で60分保持、0.5MPa
STEP3:80℃から170℃まで一定昇温、0.5MPa
STEP4:170℃で10分保持、0.5MPa
STEP5:170℃から25℃まで30分で降温、0.5MPa
STEP6:室温まで60分で一定降温、0.5MPa
(2-3) Bubble removal step The mother wafer on which the 16 semiconductor chips obtained were placed and electrode-bonded was put into a pressure cure oven (PCO-083TA, manufactured by NTT Advanced Technology) and subjected to the following pressure and heating. Bubbles were removed under certain conditions and the bonding material was cured (bubble removal step) to obtain a semiconductor device on which 16 semiconductor chips were mounted.
<Pressurization and heating conditions>
STEP1: Constant temperature increase from 25 ° C to 80 ° C in 10 minutes, 0.5 MPa
STEP2: Hold at 80 ° C. for 60 minutes, 0.5 MPa
STEP3: Constant temperature increase from 80 ° C to 170 ° C, 0.5 MPa
STEP 4: Hold at 170 ° C. for 10 minutes, 0.5 MPa
STEP5: Temperature drop from 170 ° C to 25 ° C in 30 minutes, 0.5 MPa
STEP6: Constant temperature drop to room temperature in 60 minutes, 0.5 MPa

(2−4)パッケージ個片化工程
得られた16個の半導体チップが搭載された半導体装置について、モールド樹脂により半導体チップ部分を封止した後、1つの基板サイズ(15mm□)にダイシングし、16個のパッケージを得た。
(2-4) Package singulation process For the semiconductor device mounted with 16 semiconductor chips obtained, after sealing the semiconductor chip portion with mold resin, dicing into one substrate size (15 mm □), 16 packages were obtained.

(実施例2)
電極接合工程での条件を160℃接触で280℃昇温、20Nで5秒間荷重、ステージ温度120℃に変更し、このときの接合材のゲル化率を35%としたこと以外は実施例1と同様にして、16個のパッケージを得た。
(Example 2)
Example 1 except that the conditions in the electrode joining step were changed to 280 ° C. heating at 160 ° C., a load of 20 N for 5 seconds and a stage temperature of 120 ° C., and the gelation rate of the joining material at this time was 35%. In the same manner, 16 packages were obtained.

(実施例3)
貼付工程での条件を80Pa、80℃での真空ラミネーション(ATM−812M タカトリ社製)に変更したこと以外は実施例1と同様にして、16個のパッケージを得た。
(Example 3)
Sixteen packages were obtained in the same manner as in Example 1 except that the conditions in the attaching step were changed to vacuum lamination at 80 Pa and 80 ° C. (manufactured by ATM-812M Takatori).

(実施例4)
気泡除去工程での条件を以下の加圧、加熱条件に変更したこと以外は実施例1と同様にして、16個のパッケージを得た。
<加圧、加熱条件>
STEP1:25℃から100℃まで10分で一定昇温、0.5MPa
STEP2:100℃で60分保持、0.5MPa
STEP3:100℃から170℃まで一定昇温、0.5MPa
STEP4:170℃で10分保持、0.5MPa
STEP5:170℃から25℃まで30分で降温、0.5MPa
STEP6:室温まで60分で一定降温、0.5MPa
Example 4
Sixteen packages were obtained in the same manner as in Example 1 except that the conditions in the bubble removal step were changed to the following pressure and heating conditions.
<Pressurization and heating conditions>
STEP1: Constant temperature increase from 25 ° C to 100 ° C in 10 minutes, 0.5 MPa
STEP 2: Hold at 100 ° C. for 60 minutes, 0.5 MPa
STEP 3: Constant temperature increase from 100 ° C to 170 ° C, 0.5 MPa
STEP 4: Hold at 170 ° C. for 10 minutes, 0.5 MPa
STEP5: Temperature drop from 170 ° C to 25 ° C in 30 minutes, 0.5 MPa
STEP6: Constant temperature drop to room temperature in 60 minutes, 0.5 MPa

(比較例1)
気泡除去工程での条件を以下の加圧、加熱条件に変更したこと(加圧は行わなかった)以外は実施例1と同様にして、16個のパッケージを得た。
<加圧、加熱条件>
STEP1:25℃から80℃まで10分で一定昇温、0.1MPa(1atm)
STEP2:80℃で60分保持、0.1MPa(1atm)
STEP3:80℃から170℃まで一定昇温、0.1MPa(1atm)
STEP4:170℃10分保持、0.1MPa(1atm)
STEP5:170℃から25℃まで30分で降温、0.1MPa(1atm)
STEP6:室温まで60分で一定降温、0.1MPa(1atm)
(Comparative Example 1)
Sixteen packages were obtained in the same manner as in Example 1 except that the conditions in the bubble removal step were changed to the following pressurization and heating conditions (no pressurization was performed).
<Pressurization and heating conditions>
STEP1: Constant temperature increase in 10 minutes from 25 ° C to 80 ° C, 0.1 MPa (1 atm)
STEP 2: Hold at 80 ° C. for 60 minutes, 0.1 MPa (1 atm)
STEP3: Constant temperature increase from 80 ° C to 170 ° C, 0.1 MPa (1 atm)
STEP 4: Hold at 170 ° C. for 10 minutes, 0.1 MPa (1 atm)
STEP5: Temperature drop from 170 ° C to 25 ° C in 30 minutes, 0.1 MPa (1 atm)
STEP 6: Constant temperature drop in 60 minutes to room temperature, 0.1 MPa (1 atm)

(比較例2)
電極接合工程での条件を160℃接触で280℃昇温、20Nで10秒間荷重、ステージ温度120℃に変更し、このときの接合材のゲル化率を50%としたこと以外は実施例1と同様にして、16個のパッケージを得た。
(Comparative Example 2)
Example 1 except that the conditions in the electrode joining step were changed to 280 ° C. heating at 160 ° C., 10 N load at 20 N, and stage temperature 120 ° C., and the gelation rate of the joining material at this time was 50%. In the same manner, 16 packages were obtained.

(評価)
実施例及び比較例で得られた半導体装置又はパッケージについて、以下の評価を行った。結果を表1に示した。
(Evaluation)
The following evaluation was performed on the semiconductor devices or packages obtained in the examples and comparative examples. The results are shown in Table 1.

(1)ボイドの有無
超音波探査映像装置(C−SAM D9500、日本バーンズ社製)を用いて、気泡除去工程を行う前後の半導体装置のボイドを観察し、ボイドの有無を評価した。
(1) Presence / absence of voids Using an ultrasonic exploration imaging apparatus (C-SAM D9500, manufactured by Nihon Burns Co., Ltd.), the voids of the semiconductor device before and after the bubble removal process were observed, and the presence / absence of voids was evaluated.

(2)接続信頼性
得られた16個のパッケージについて、温度サイクル試験を行うことにより接続信頼性を評価した。温度サイクル試験は、プリコンディション条件をJEDEC LEVEL3 テストコンディションBとし、−55℃〜125℃、1000サイクルの条件とした。試験後の抵抗値が初期値の±5%以内で導通していることを良品の基準として、16個のパッケージのうちの良品率を求めることで評価した。
(2) Connection reliability The connection reliability was evaluated by performing a temperature cycle test on the 16 packages obtained. In the temperature cycle test, precondition conditions were set to JEDEC LEVEL3 test condition B, and the conditions were −55 ° C. to 125 ° C. and 1000 cycles. Evaluation was made by determining the non-defective product ratio among the 16 packages, with the resistance value after the test being conducted within ± 5% of the initial value as a good product standard.

Figure 2013214619
Figure 2013214619

本発明によれば、ボイドを抑制して高い信頼性を実現することができる生産効率に優れた半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device excellent in the production efficiency which can suppress a void and can implement | achieve high reliability can be provided.

Claims (3)

マザーウエハ上に複数の半導体チップが搭載された半導体装置を製造する方法であって、
半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介してマザーウエハ上に配置する配置工程と、
前記半導体チップを半田溶融点以上の温度に加熱して、前記半導体チップの突起電極と前記マザーウエハの電極部とを溶融接合するとともに、前記接合材をゲル化率40%以下に仮硬化させる電極接合工程と、
全ての半導体チップについて前記配置工程と前記電極接合工程とを行った後、前記マザーウエハを加圧雰囲気下で加熱し、前記接合材に含まれる気泡を除去する気泡除去工程とを有する
ことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a mother wafer,
An arrangement step of arranging a semiconductor chip on which a protruding electrode made of solder is formed on a mother wafer via a bonding material;
Electrode bonding in which the semiconductor chip is heated to a temperature equal to or higher than the solder melting point to melt-bond the protruding electrode of the semiconductor chip and the electrode portion of the mother wafer, and to temporarily cure the bonding material to a gelation rate of 40% or less. Process,
A bubble removing step of removing the bubbles contained in the bonding material by heating the mother wafer in a pressurized atmosphere after performing the placement step and the electrode bonding step for all semiconductor chips. A method for manufacturing a semiconductor device.
接合材は、240℃でのゲルタイムが5秒以上であることを特徴とする請求項1記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the bonding material has a gel time at 240 ° C. of 5 seconds or more. 配置工程を行う前に、フィルム状接合材を半導体ウエハの突起電極を有する面に貼り合せる貼付工程と、前記半導体ウエハを加圧雰囲気下で加熱し、前記フィルム状接合材に含まれる気泡を除去するラミボイド除去工程と、前記半導体ウエハをダイシングし、接合材が付着した半導体チップを得るダイシング工程とを有することを特徴とする請求項1又は2記載の半導体装置の製造方法。 Prior to the placement step, the film bonding material is bonded to the surface of the semiconductor wafer having the protruding electrodes, and the semiconductor wafer is heated in a pressurized atmosphere to remove bubbles contained in the film bonding material. 3. The method of manufacturing a semiconductor device according to claim 1, further comprising: a lami-void removing step for dicing, and a dicing step for dicing the semiconductor wafer to obtain a semiconductor chip having a bonding material attached thereto.
JP2012084081A 2012-04-02 2012-04-02 Semiconductor device manufacturing method Pending JP2013214619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012084081A JP2013214619A (en) 2012-04-02 2012-04-02 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012084081A JP2013214619A (en) 2012-04-02 2012-04-02 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013214619A true JP2013214619A (en) 2013-10-17

Family

ID=49587763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012084081A Pending JP2013214619A (en) 2012-04-02 2012-04-02 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013214619A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220619A (en) * 2018-06-21 2019-12-26 日立化成株式会社 Method of manufacturing semiconductor device, and adhesive for semiconductor used therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306927A (en) * 1999-04-20 2000-11-02 Sony Chem Corp Manufacture of semiconductor device
JP2003077953A (en) * 2001-09-06 2003-03-14 Sony Corp Flip chip mounting method and apparatus, and semiconductor device
JP2006245242A (en) * 2005-03-02 2006-09-14 Nitto Denko Corp Method for manufacturing semiconductor device
JP2011061073A (en) * 2009-09-11 2011-03-24 Toshiba Corp Method of manufacturing semiconductor device and semiconductor device
JP2011157529A (en) * 2010-02-03 2011-08-18 Sekisui Chem Co Ltd Adhesive composition, method for manufacturing semiconductor device and semiconductor device
JP2011211156A (en) * 2009-10-19 2011-10-20 Sumitomo Bakelite Co Ltd Process for production electronic device, and electronic device
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
JP2013123033A (en) * 2011-11-09 2013-06-20 Sekisui Chem Co Ltd Semiconductor device manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306927A (en) * 1999-04-20 2000-11-02 Sony Chem Corp Manufacture of semiconductor device
JP2003077953A (en) * 2001-09-06 2003-03-14 Sony Corp Flip chip mounting method and apparatus, and semiconductor device
JP2006245242A (en) * 2005-03-02 2006-09-14 Nitto Denko Corp Method for manufacturing semiconductor device
JP2011061073A (en) * 2009-09-11 2011-03-24 Toshiba Corp Method of manufacturing semiconductor device and semiconductor device
JP2011211156A (en) * 2009-10-19 2011-10-20 Sumitomo Bakelite Co Ltd Process for production electronic device, and electronic device
JP2011157529A (en) * 2010-02-03 2011-08-18 Sekisui Chem Co Ltd Adhesive composition, method for manufacturing semiconductor device and semiconductor device
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
JP2013123033A (en) * 2011-11-09 2013-06-20 Sekisui Chem Co Ltd Semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220619A (en) * 2018-06-21 2019-12-26 日立化成株式会社 Method of manufacturing semiconductor device, and adhesive for semiconductor used therefor
JP7172167B2 (en) 2018-06-21 2022-11-16 昭和電工マテリアルズ株式会社 Semiconductor device manufacturing method and semiconductor adhesive used therefor

Similar Documents

Publication Publication Date Title
KR102020084B1 (en) Method for manufacturing semiconductor device and adhesive for mounting flip chip
JP5788107B2 (en) Adhesive for semiconductor
JP4705192B2 (en) Manufacturing method of semiconductor chip laminated body
JP6009860B2 (en) Manufacturing method of semiconductor device
JP6438340B2 (en) Adhesive film for semiconductor bonding and method for manufacturing semiconductor device
JP5771084B2 (en) Manufacturing method of semiconductor chip package and sealing resin
JP2013102092A (en) Semiconductor device manufacturing method
TW201945423A (en) Underfill film and method of manufacturing for semiconductor device using thereof
JP2011198953A (en) Method of manufacturing electronic component laminate
JP6030233B2 (en) Adhesive film for semiconductor chip with through electrode and method for producing adhesive film for semiconductor chip with through electrode
JP2013214619A (en) Semiconductor device manufacturing method
JP2012216831A (en) Semiconductor chip packaging body manufacturing method
JP5989397B2 (en) Semiconductor device manufacturing method and semiconductor bonding adhesive
JP2016035971A (en) Adhesive film for semiconductor chip with through electrode
JP2014107354A (en) Method for manufacturing semiconductor device
JP2014107355A (en) Method for manufacturing semiconductor device
JP2012069893A (en) Method of mounting semiconductor chip
JP5688278B2 (en) Manufacturing method of semiconductor package
JP2015002338A (en) Method for manufacturing semiconductor device
JP2012060021A (en) Semiconductor chip mounting body manufacturing method and semiconductor device
JP2012060020A (en) Semiconductor chip mounting body manufacturing method and semiconductor device
JP6009743B2 (en) Manufacturing method of semiconductor package
JP2007258207A (en) Mounting method of bumped chip or package
JP2016072400A (en) Semiconductor device manufacturing method
JP2015216273A (en) Thermosetting resin composition, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329