JP2016205973A - Light pulse detection circuit and electronic apparatus - Google Patents

Light pulse detection circuit and electronic apparatus Download PDF

Info

Publication number
JP2016205973A
JP2016205973A JP2015087083A JP2015087083A JP2016205973A JP 2016205973 A JP2016205973 A JP 2016205973A JP 2015087083 A JP2015087083 A JP 2015087083A JP 2015087083 A JP2015087083 A JP 2015087083A JP 2016205973 A JP2016205973 A JP 2016205973A
Authority
JP
Japan
Prior art keywords
light
signal
power supply
detection circuit
optical pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015087083A
Other languages
Japanese (ja)
Other versions
JP6482938B2 (en
Inventor
吉紀 生田
Yoshinori Ikuta
吉紀 生田
卓磨 平松
Takuma Hiramatsu
卓磨 平松
金森 淳
Atsushi Kanamori
淳 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015087083A priority Critical patent/JP6482938B2/en
Publication of JP2016205973A publication Critical patent/JP2016205973A/en
Application granted granted Critical
Publication of JP6482938B2 publication Critical patent/JP6482938B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Geophysics And Detection Of Objects (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent decrease of hysteresis of a hysteresis comparator caused by increase of power supply noise.SOLUTION: A light pulse detection circuit (1) includes a light receiving element (2a), a dummy light receiving element (2b), and a hysteresis comparator (3), and is provided with a capacitive element (C1) for injecting noise of a power supply line (L) into at least one of a route of a pulse voltage signal (S13) and a route of a shading voltage signal (S17).SELECTED DRAWING: Figure 1

Description

本発明は、光パルスを検出する光パルス検出回路及び電子機器に関し、特に、携帯電話機等のポータブル機器に搭載するための小型物体検出装置の主要な構成要素である光パルス検出回路及び電子機器に関する。   The present invention relates to an optical pulse detection circuit and an electronic device for detecting an optical pulse, and more particularly to an optical pulse detection circuit and an electronic device which are main components of a small object detection device to be mounted on a portable device such as a mobile phone. .

近年、近接する物体の有無を検出するセンサ(以下「近接センサ」とも言う)が携帯電話機等のポータブル機器に搭載されることが一般的になっている。上記のようなポータブル機器のアプリケーションに向けた近接センサは、太陽光や蛍光灯などの外乱光耐性と、所望の検知感度、応答時間等のセンシング特性とを極めて小さい実装面積で実現することが必要である。また、近接センサ自身が極めて低消費電力であることが強く望まれる。このような近接センサが、例えば、特許文献1に開示されている。   In recent years, a sensor that detects the presence or absence of a nearby object (hereinafter also referred to as “proximity sensor”) is generally mounted on a portable device such as a mobile phone. Proximity sensors for portable device applications such as those described above must be able to achieve resistance to ambient light, such as sunlight and fluorescent lamps, and sensing characteristics such as desired detection sensitivity and response time in a very small mounting area. It is. Further, it is strongly desired that the proximity sensor itself has extremely low power consumption. Such a proximity sensor is disclosed in Patent Document 1, for example.

特許第04644732号明細書(2011年03月02日発行)Patent No. 04644732 (issued on March 2, 2011)

上記のような携帯電話機等のポータブル機器では、小型化、低価格化等により、光パルス検出回路(近接センサ)に入力される電源ラインノイズが十分平滑化されない状況が存在する。スイッチング電源、デジタル回路等から発生する電源ラインノイズは上記光パルス検出回路の受光帯域周波数に含まれる周波数を有するノイズを出すことが多い。このような電源ラインノイズが光パルス検出回路に入力されると、安定性を高めるために設定している光パルス検出回路のヒステリシスが低下し、入力信号の検知閾値付近ではチャタリングが発生する場合がある。   In portable devices such as the above-described mobile phones, there is a situation where power line noise input to the optical pulse detection circuit (proximity sensor) is not sufficiently smoothed due to downsizing and price reduction. In many cases, power line noise generated from a switching power supply, a digital circuit, or the like generates noise having a frequency included in the light receiving band frequency of the optical pulse detection circuit. When such power supply line noise is input to the optical pulse detection circuit, the hysteresis of the optical pulse detection circuit that is set to increase stability decreases, and chattering may occur near the detection threshold of the input signal. is there.

以下、電源ラインノイズにより従来の光パルス検出回路のヒステリシスが低下する原因を説明する。   The reason why the hysteresis of the conventional optical pulse detection circuit is lowered due to power line noise will be described below.

図17は、従来の光パルス検出回路90の回路図である。光パルス検出回路90は発光素子駆動回路6を備えている。発光素子駆動回路6は、ある一定の周期の発光素子電流を表す信号S11により発光素子5を駆動する。発光素子駆動回路6により駆動された発光素子5が照射パルス光L1を被検出物Dに向かって照射する。照射パルス光L1が被検出物Dにより反射された反射パルス光L2(信号S12)が、受光アンプ回路7に設けられた受光素子2aにより受光されてパルス電流信号に変換される。パルス電流信号は、受光アンプ回路7に設けられたトランスインピーダンスアンプ4aによりパルス電圧信号S13に変換される。トランスインピーダンスアンプ4aにより変換されたパルス電圧信号S13は、ヒステリシスコンパレータ3に入力される。   FIG. 17 is a circuit diagram of a conventional optical pulse detection circuit 90. The optical pulse detection circuit 90 includes a light emitting element driving circuit 6. The light emitting element driving circuit 6 drives the light emitting element 5 by a signal S11 representing a light emitting element current having a certain period. The light emitting element 5 driven by the light emitting element driving circuit 6 irradiates the object D with the irradiation pulse light L1. The reflected pulsed light L2 (signal S12) obtained by reflecting the irradiation pulsed light L1 by the detected object D is received by the light receiving element 2a provided in the light receiving amplifier circuit 7 and converted into a pulse current signal. The pulse current signal is converted into a pulse voltage signal S13 by a transimpedance amplifier 4a provided in the light receiving amplifier circuit 7. The pulse voltage signal S13 converted by the transimpedance amplifier 4a is input to the hysteresis comparator 3.

ダミーアンプ回路8は遮光板9により遮光されたダミー受光素子2bを備える。遮光板9により遮光されたダミー受光素子2bから遮光電流信号がトランスインピーダンスアンプ4bに供給される。遮光電流信号は、ダミーアンプ回路8に設けられたトランスインピーダンスアンプ4bにより遮光電圧信号S17に変換される。トランスインピーダンスアンプ4bにより変換された遮光電圧信号S17は、ヒステリシスコンパレータ3に入力される。   The dummy amplifier circuit 8 includes a dummy light receiving element 2 b shielded from light by a light shielding plate 9. A light shielding current signal is supplied to the transimpedance amplifier 4b from the dummy light receiving element 2b shielded by the light shielding plate 9. The light shielding current signal is converted into a light shielding voltage signal S17 by a transimpedance amplifier 4b provided in the dummy amplifier circuit 8. The shading voltage signal S17 converted by the transimpedance amplifier 4b is input to the hysteresis comparator 3.

ヒステリシスコンパレータ3は、トランスインピーダンスアンプ4aにより変換されたパルス電圧信号S13と、トランスインピーダンスアンプ4bにより変換された遮光電圧信号S17と、閾値電流値Ithとに基づいて、コンパレータ出力信号Vcmpを出力する。   The hysteresis comparator 3 outputs a comparator output signal Vcmp based on the pulse voltage signal S13 converted by the transimpedance amplifier 4a, the shading voltage signal S17 converted by the transimpedance amplifier 4b, and the threshold current value Ith.

図18は、光パルス検出回路90に設けられたヒステリシスコンパレータ3の回路図である。図19(a)〜(g)は、光パルス検出回路90の電源ノイズが無い場合の検知時における動作を示すタイミングチャートである。   FIG. 18 is a circuit diagram of the hysteresis comparator 3 provided in the optical pulse detection circuit 90. FIGS. 19A to 19G are timing charts showing the operation at the time of detection when the optical pulse detection circuit 90 has no power supply noise.

受光アンプ回路7のトランスインピーダンスアンプ4aからコンパレータ入力1にパルス電圧信号S13が入力される。ダミーアンプ回路8のトランスインピーダンスアンプ4bからコンパレータ入力2に遮光電圧信号S17が入力される。   The pulse voltage signal S13 is input to the comparator input 1 from the transimpedance amplifier 4a of the light receiving amplifier circuit 7. The light shielding voltage signal S17 is input to the comparator input 2 from the transimpedance amplifier 4b of the dummy amplifier circuit 8.

図19(g)に示されるオフセットキャンセル信号S16がオンのオフセットキャンセル期間に、ヒステリシスコンパレータ3に設けられたスイッチSW01、SW02、及びSW05がオンになる。すると、PMOSトランジスタ415、NMOSトランジスタ419のドレイン出力がPMOSトランジスタ405のゲートに入力されることにより負帰還の構成が現れる。そして、基準電圧源401の電圧がPMOSトランジスタ406のゲートに入力され、基準電圧源401の電圧をPMOSトランジスタ405のゲートに仮想短絡することにより、このヒステリシスコンパレータ3に存在するオフセット電圧が容量素子403と容量素子403とに保持される。   The switches SW01, SW02, and SW05 provided in the hysteresis comparator 3 are turned on during the offset cancellation period in which the offset cancellation signal S16 shown in FIG. Then, the drain output of the PMOS transistor 415 and the NMOS transistor 419 is input to the gate of the PMOS transistor 405, so that a negative feedback configuration appears. Then, the voltage of the reference voltage source 401 is input to the gate of the PMOS transistor 406, and the voltage of the reference voltage source 401 is virtually short-circuited to the gate of the PMOS transistor 405, whereby the offset voltage present in the hysteresis comparator 3 is changed to the capacitive element 403. And the capacitor 403.

図19(g)に示されるオフセットキャンセル期間では、スイッチSW03、スイッチSW04がオンになり、容量素子402と容量素子403とにオフセット電圧が保持されていることにより、ヒステリシスコンパレータ3に存在するオフセットがキャンセルされる。スイッチSW03が設けられたラインから供給される閾値電流値Ithがこのヒステリシスコンパレータ3の閾値となる。ヒステリシスコンパレータ3の外部からの制御により、この閾値電流値Ithの値が切り替えられる。これにより、ヒステリシスコンパレータ3のヒステリシスが設けられる。   In the offset cancel period shown in FIG. 19G, the switches SW03 and SW04 are turned on, and the offset voltage is held in the capacitive element 402 and the capacitive element 403, so that the offset present in the hysteresis comparator 3 is reduced. Canceled. The threshold current value Ith supplied from the line provided with the switch SW03 becomes the threshold value of the hysteresis comparator 3. The threshold current value Ith is switched by control from the outside of the hysteresis comparator 3. Thereby, the hysteresis of the hysteresis comparator 3 is provided.

図18に示されるヒステリシスコンパレータ3の構成においては、オフセットキャンセル期間中に基準電圧源401がヒステリシスコンパレータ3の一方のコンパレータ入力1に接続されるため、電源ノイズが同相でキャンセルされない。このため、電源ノイズがオフセットキャンセルに大きく影響する。   In the configuration of the hysteresis comparator 3 shown in FIG. 18, since the reference voltage source 401 is connected to one comparator input 1 of the hysteresis comparator 3 during the offset cancellation period, the power supply noise is not canceled in the same phase. For this reason, power supply noise greatly affects offset cancellation.

図19には、電源ノイズが存在しない場合のヒステリシスコンパレータ3の検知判定時のタイミングチャートが示されている。ヒステリシスコンパレータ3の検知判定時の状態ではヒステリシスコンパレータ3の閾値電流値Ithが閾値電流値Ithonの値に設定される。   FIG. 19 shows a timing chart at the time of detection determination of the hysteresis comparator 3 when there is no power supply noise. In the state at the time of detection determination of the hysteresis comparator 3, the threshold current value Ith of the hysteresis comparator 3 is set to the threshold current value Ithon.

反射パルス光L2を表す信号S12がオンになると、パルス電流信号(発光素子電流)もオンになり、パルス電圧信号S13(受光アンプ出力)も立上る。そして、反射パルス光L2に基づくパルス電圧信号S13と遮光電圧信号S17とに基づく差動電流Idiffを表す信号S14が閾値電流値Ithonに到達するとコンパレータ出力信号Vcmpがオンになる。   When the signal S12 representing the reflected pulsed light L2 is turned on, the pulse current signal (light emitting element current) is also turned on, and the pulse voltage signal S13 (light receiving amplifier output) also rises. When the signal S14 representing the differential current Idiff based on the pulse voltage signal S13 based on the reflected pulsed light L2 and the light shielding voltage signal S17 reaches the threshold current value Iton, the comparator output signal Vcmp is turned on.

図20(a)〜(g)は光パルス検出回路90の電源ノイズが無い場合の非検知時における動作を示すタイミングチャートである。図19を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は繰り返さない。   20A to 20G are timing charts showing the operation at the time of non-detection in the case where there is no power supply noise of the optical pulse detection circuit 90. FIG. The same components as those described above with reference to FIG. 19 are denoted by the same reference numerals. Detailed description of these components will not be repeated.

ヒステリシスコンパレータ3の非検知判定時の状態ではヒステリシスコンパレータ3の閾値電流値IthがIthonよりも小さいIthoffの値に設定される。反射パルス光L2に基づくパルス電圧信号S13と遮光電圧信号S17とに基づく差動電流Idiffを表す信号S14が閾値電流値Ithoffに到達しなくなると、コンパレータ出力信号Vcmpが反応しなくなる。   In the state at the time of non-detection determination of the hysteresis comparator 3, the threshold current value Ith of the hysteresis comparator 3 is set to a value of Ithoff smaller than Ithon. When the signal S14 representing the differential current Idiff based on the pulse voltage signal S13 based on the reflected pulsed light L2 and the light-shielding voltage signal S17 does not reach the threshold current value Ithoff, the comparator output signal Vcmp does not react.

次に、電源ノイズが存在する場合の検知判定時のタイミングチャート、非検知判定時のタイミングチャートをそれぞれ図21、図22に示す。図21(a)〜(g)は光パルス検出回路90の電源ノイズが存在する場合の検知時における動作を示すタイミングチャートである。図22(a)〜(g)は光パルス検出回路90の電源ノイズが存在する場合の非検知時における動作を示すタイミングチャートである。   Next, FIGS. 21 and 22 show timing charts at the time of detection determination in the presence of power supply noise and timing charts at the time of non-detection determination, respectively. 21A to 21G are timing charts showing the operation at the time of detection when the power pulse noise of the optical pulse detection circuit 90 exists. FIGS. 22A to 22G are timing charts showing the operation at the time of non-detection when the power pulse noise of the optical pulse detection circuit 90 exists.

図21は、検知判定時に、差動電流Idiffを表す信号S14のピーク値から電源ノイズ成分Iocと通常時電源ノイズ成分Ipdとを減算した信号光成分Ionが最も小さくなる状態(検知距離が長くなる状態)を示している。オフセットキャンセル期間には基準電圧源401から電源ノイズが入る。図21(e)に示されるように、オフセットキャンセル期間の終わりが電源ノイズの+側ピークで終わった場合には、差動電流Idiffを表す信号S14が、電源ノイズの+側のピーク電圧に保持される。この電源ノイズ成分Iocは、閾値電流値Ith=Ithonに対する信号成分Ionを小さくする方向に働き、検知距離が長くなる方向に働く。   FIG. 21 shows a state in which the signal light component Ion obtained by subtracting the power supply noise component Ioc and the normal power supply noise component Ipd from the peak value of the signal S14 representing the differential current Idiff is the smallest during detection determination (the detection distance becomes long). State). Power supply noise enters from the reference voltage source 401 during the offset cancellation period. As shown in FIG. 21E, when the end of the offset cancellation period ends with the + side peak of the power supply noise, the signal S14 representing the differential current Idiff is held at the peak voltage on the + side of the power supply noise. Is done. This power supply noise component Ioc works in the direction of decreasing the signal component Ion with respect to the threshold current value Ith = Ithon, and works in the direction of increasing the detection distance.

図22は、非検知判定時に、差動電流Idiffを表す信号S14のピーク値から電源ノイズ成分Iocと通常時電源ノイズ成分Ipdとを減算した信号光成分Ionが最も大きくなる状態(検知距離が短くなる状態)を示している。オフセットキャンセル期間には基準電圧源401から電源ノイズが入る。図22(e)に示されるように、オフセットキャンセル期間の終わりが電源ノイズの−側ピークで終わった場合には、差動電流Idiffを表す信号S14が、電源ノイズの−側のピーク電圧が保持される。この電源ノイズ成分Iocが、閾値電流値Ith=Ithoffに対する信号成分Ioffを大きくする方向に働き、検知距離が短くなる方向に働く。   FIG. 22 shows a state in which the signal light component Ion obtained by subtracting the power supply noise component Ioc and the normal power supply noise component Ipd from the peak value of the signal S14 representing the differential current Idiff is maximized at the time of non-detection determination (the detection distance is short). State). Power supply noise enters from the reference voltage source 401 during the offset cancellation period. As shown in FIG. 22E, when the end of the offset cancellation period ends with the negative peak of the power supply noise, the signal S14 representing the differential current Idiff holds the negative peak voltage of the power supply noise. Is done. This power supply noise component Ioc works to increase the signal component Ioff with respect to the threshold current value Ith = Ithoff, and works to reduce the detection distance.

図21、図22に示されるような現象により、閾値電流値Ithの設定値であるIthon、Ithoffによるヒステリシスが、電源ノイズの増大により小さくなることが示される。   The phenomenon shown in FIG. 21 and FIG. 22 shows that the hysteresis due to Ithon and Ithoff, which are the set values of the threshold current value Ith, becomes smaller as the power supply noise increases.

これらの効果を距離換算として定式化すると図23のようになる。図23は、検知距離及び非検知距離の計算式を示す図である。   These effects are formulated as distance conversion as shown in FIG. FIG. 23 is a diagram illustrating calculation formulas for the detection distance and the non-detection distance.

一般的に光パルス検出回路では発光部、受光部にレンズが用いられるため、距離の換算は信号光の大きさの2分の1乗の逆数に比例するとして示している。検知距離Lonを表す数式を(式1)に示し、非検知距離Loffを表す数式を(式2)に示す。ヒステリシスの定義式を(式3)に示す。   In general, a lens is used for a light emitting unit and a light receiving unit in an optical pulse detection circuit, and therefore the distance conversion is shown to be proportional to the inverse of the half power of the signal light. A formula representing the detection distance Lon is shown in (Formula 1), and a formula showing the non-detection distance Loff is shown in (Formula 2). The formula for defining hysteresis is shown in (Formula 3).

ここで、
Ithon:検知時の閾値電流値、
Ithoff:非検知時の閾値電流値、
Goc:電源電圧に対するオフセットキャンセル期間中のGm、
Gpd:電源電圧に対する通常期間以外のGm、
Vac:電源ノイズ振幅、
である。
here,
Ithon: threshold current value at the time of detection,
Ithoff: threshold current value at non-detection,
Goc: Gm during the offset cancellation period with respect to the power supply voltage,
Gpd: Gm other than the normal period for the power supply voltage,
Vac: power supply noise amplitude,
It is.

従来の構成では、オフセットキャンセル期間のGmのGocが十分大きいとして、オフセットキャンセル期間外のGmのGpd=0として考えると、検知距離の特性は、図24で示されるように、検知距離Lonに対応する曲線G1、非検知距離Loffに対応する曲線G2により表される(検知距離Lonはノイズ無しの条件で1になるように規格化している)。横軸により表される電源ノイズ振幅が大きくなるにつれて、検知距離Lonに対応する曲線G1と、Loffに対応する曲線G2との間の距離が縮まり、チャタリングが発生しやすい状態になることが示される。   In the conventional configuration, assuming that Gm of Gm in the offset cancellation period is sufficiently large and Gpd of Gm outside the offset cancellation period is considered as 0, the detection distance characteristic corresponds to the detection distance Lon as shown in FIG. And a curve G2 corresponding to the non-detection distance Loff (the detection distance Lon is normalized so as to be 1 under the condition of no noise). As the power supply noise amplitude represented by the horizontal axis increases, the distance between the curve G1 corresponding to the detection distance Lon and the curve G2 corresponding to Loff decreases, and chattering is likely to occur. .

ここで、
Ithon=1、
Ithoff=0.5、
Goc=0.002、
Gpd=0
である。
here,
Ithon = 1,
Ithoff = 0.5,
Goc = 0.002,
Gpd = 0
It is.

図25は、光パルス検出回路90の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。曲線G3は、図24に示される曲線G2に対応する値から曲線G1に対応する値を減算した値に対応しており、Lonに対応する検知距離とLoffに対応する検知距離との差分によりヒステリシスコンパレータ3の距離に換算したヒステリシスの絶対値を示している。   FIG. 25 is a graph showing distance-converted hysteresis with respect to the power supply noise amplitude of the optical pulse detection circuit 90. The curve G3 corresponds to a value obtained by subtracting the value corresponding to the curve G1 from the value corresponding to the curve G2 shown in FIG. 24, and the hysteresis is determined by the difference between the detection distance corresponding to Lon and the detection distance corresponding to Loff. The absolute value of hysteresis converted to the distance of the comparator 3 is shown.

このように、従来の構成では、電源ノイズの増大により、閾値電流値Ithの設定値であるIthon、Ithoffによるヒステリシスコンパレータのヒステリシスが減少するという課題があった。   As described above, the conventional configuration has a problem that the hysteresis of the hysteresis comparator due to the set values of the threshold current value Ith decreases due to an increase in power supply noise.

本発明の目的は、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる光パルス検出回路及び電子機器を提供することにある。   An object of the present invention is to provide an optical pulse detection circuit and an electronic device that can prevent a decrease in hysteresis of a hysteresis comparator due to an increase in power supply noise.

上記の課題を解決するために、本発明の一態様に係る光パルス検出回路は、パルス光をパルス電気信号に変換する第1受光素子と、遮光されて遮光電気信号を供給する第2受光素子と、前記第1受光素子が前記パルス光を受信しない非受信期間に前記パルス電気信号及び前記遮光電気信号の経路を遮断することにより自身のオフセットを抑制し、前記パルス光を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号及び前記遮光電気信号の経路を再接続するヒステリシスコンパレータとを備え、電源のノイズを前記パルス電気信号の経路に注入する第1容量素子を前記第1受光素子と前記電源との間に設けたことを特徴とする。   In order to solve the above problems, an optical pulse detection circuit according to an aspect of the present invention includes a first light receiving element that converts pulsed light into a pulse electric signal, and a second light receiving element that is shielded from light and supplies the light shielded electric signal. And, during the non-reception period in which the first light receiving element does not receive the pulsed light, the path of the pulse electrical signal and the light-shielded electrical signal is blocked to suppress its own offset, and in the reception period in which the pulsed light is received. A first capacitor that maintains a state in which the offset is suppressed and includes a hysteresis comparator that reconnects the path of the pulse electrical signal and the light-shielded electrical signal, and injects noise of a power source into the path of the pulse electrical signal An element is provided between the first light receiving element and the power source.

本発明の一態様によれば、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができるという効果を奏する。   According to one aspect of the present invention, it is possible to prevent a decrease in hysteresis of the hysteresis comparator due to an increase in power supply noise.

実施形態1に係る光パルス検出回路の回路図である。1 is a circuit diagram of an optical pulse detection circuit according to Embodiment 1. FIG. (a)〜(g)は上記光パルス検出回路の検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of the detection of the said optical pulse detection circuit. (a)〜(g)は上記光パルス検出回路の非検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of the non-detection of the said optical pulse detection circuit. 上記光パルス検出回路の電源ノイズ振幅に対する検知距離特性を示すグラフである。It is a graph which shows the detection distance characteristic with respect to the power supply noise amplitude of the said optical pulse detection circuit. 上記光パルス検出回路の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。It is a graph which shows the hysteresis of distance conversion with respect to the power supply noise amplitude of the said optical pulse detection circuit. 上記光パルス検出回路の電源ノイズ振幅に対する他の検知距離特性を示すグラフである。It is a graph which shows the other detection distance characteristic with respect to the power supply noise amplitude of the said optical pulse detection circuit. 上記光パルス検出回路の電源ノイズ振幅に対する距離換算の他のヒステリシスを示すグラフである。It is a graph which shows the other hysteresis of distance conversion with respect to the power supply noise amplitude of the said optical pulse detection circuit. 実施形態2に係る光パルス検出回路の回路図である。6 is a circuit diagram of an optical pulse detection circuit according to Embodiment 2. FIG. 実施形態3に係る光パルス検出回路の回路図である。FIG. 6 is a circuit diagram of an optical pulse detection circuit according to a third embodiment. 実施形態4に係る光パルス検出回路の回路図である。FIG. 6 is a circuit diagram of an optical pulse detection circuit according to a fourth embodiment. 実施形態5に係る物体検出センサの回路図である。FIG. 9 is a circuit diagram of an object detection sensor according to a fifth embodiment. 上記物体検出センサに設けられた信号処理回路の回路図である。It is a circuit diagram of a signal processing circuit provided in the object detection sensor. 上記物体検出センサの非検知状態から検知状態への移行タイミングを示すタイミングチャートである。It is a timing chart which shows the transition timing to the detection state from the non-detection state of the said object detection sensor. 上記物体検出センサの検知状態から非検知状態への移行タイミングを示すタイミングチャートである。It is a timing chart which shows the transition timing from the detection state of the said object detection sensor to a non-detection state. (a)は実施形態6に係る光パルス検出回路のキャパシタ構造を示す図であり、(b)は上記光パルス検出回路を説明するための回路図である。(A) is a figure which shows the capacitor structure of the optical pulse detection circuit which concerns on Embodiment 6, (b) is a circuit diagram for demonstrating the said optical pulse detection circuit. (a)〜(i)は実施形態7に係る光パルス検出回路の動作を説明するためのフローチャートである。(A)-(i) is a flowchart for demonstrating operation | movement of the optical pulse detection circuit which concerns on Embodiment 7. FIG. 従来の光パルス検出回路の回路図である。It is a circuit diagram of the conventional optical pulse detection circuit. 上記光パルス検出回路に設けられたヒステリシスコンパレータの回路図である。It is a circuit diagram of a hysteresis comparator provided in the optical pulse detection circuit. (a)〜(g)は上記光パルス検出回路の電源ノイズが無い場合の検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of the detection when there is no power supply noise of the said optical pulse detection circuit. (a)〜(g)は上記光パルス検出回路の電源ノイズが無い場合の非検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of the non-detection in case there is no power supply noise of the said optical pulse detection circuit. (a)〜(g)は上記光パルス検出回路の電源ノイズが存在する場合の検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of detection when the power supply noise of the said optical pulse detection circuit exists. (a)〜(g)は上記光パルス検出回路の電源ノイズが存在する場合の非検知時における動作を示すタイミングチャートである。(A)-(g) is a timing chart which shows the operation | movement at the time of non-detection in case the power supply noise of the said optical pulse detection circuit exists. 検知距離及び非検知距離の計算式を示す図である。It is a figure which shows the calculation formula of a detection distance and a non-detection distance. 上記光パルス検出回路の電源ノイズが存在する場合の検知距離の特性を示すグラフである。It is a graph which shows the characteristic of the detection distance when the power supply noise of the said optical pulse detection circuit exists. 上記光パルス検出回路の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。It is a graph which shows the hysteresis of distance conversion with respect to the power supply noise amplitude of the said optical pulse detection circuit.

以下、本発明の実施の形態について、詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

〔実施形態1〕
(光パルス検出回路1の構成)
図1は、実施形態1に係る光パルス検出回路1の回路図である。
Embodiment 1
(Configuration of optical pulse detection circuit 1)
FIG. 1 is a circuit diagram of an optical pulse detection circuit 1 according to the first embodiment.

光パルス検出回路1は発光素子駆動回路6を備えている。発光素子駆動回路6は、ある一定の周期の発光素子電流を表す信号S11により発光素子5を駆動する。発光素子駆動回路6により駆動された発光素子5が照射パルス光L1を被検出物Dに向かって照射する。照射パルス光L1が被検出物Dにより反射された反射パルス光L2(パルス光、信号S12)が、受光アンプ回路7に設けられた受光素子2a(第1受光素子)により受光されてパルス電流信号(パルス電気信号)に変換される。パルス電流信号は、受光アンプ回路7に設けられたトランスインピーダンスアンプ4a(第1トランスインピーダンスアンプ)によりパルス電圧信号S13(パルス電気信号)に変換される。トランスインピーダンスアンプ4aにより変換されたパルス電圧信号S13は、ヒステリシスコンパレータ3に入力される。   The optical pulse detection circuit 1 includes a light emitting element driving circuit 6. The light emitting element driving circuit 6 drives the light emitting element 5 by a signal S11 representing a light emitting element current having a certain period. The light emitting element 5 driven by the light emitting element driving circuit 6 irradiates the object D with the irradiation pulse light L1. The reflected pulsed light L2 (pulsed light, signal S12) obtained by reflecting the irradiation pulsed light L1 by the detection object D is received by the light receiving element 2a (first light receiving element) provided in the light receiving amplifier circuit 7 to be a pulse current signal. (Pulse electric signal). The pulse current signal is converted into a pulse voltage signal S13 (pulse electric signal) by a transimpedance amplifier 4a (first transimpedance amplifier) provided in the light receiving amplifier circuit 7. The pulse voltage signal S13 converted by the transimpedance amplifier 4a is input to the hysteresis comparator 3.

本実施形態では、受光素子2aと電源ラインL(電源)との間に容量素子C1(第1容量素子)が設けられる。電源ラインLは、光パルス検出回路1の全体に係る電源ラインである。図18で前述した基準電圧源401に使用される電源ラインも電源ラインLと同じ電源ラインである。   In the present embodiment, a capacitive element C1 (first capacitive element) is provided between the light receiving element 2a and the power supply line L (power supply). The power supply line L is a power supply line related to the entire optical pulse detection circuit 1. The power supply line used for the reference voltage source 401 described above with reference to FIG.

ダミーアンプ回路8は遮光板9により遮光されたダミー受光素子2b(第2受光素子)を備える。遮光板9により遮光されたダミー受光素子2bから遮光電流信号(遮光電気信号)がトランスインピーダンスアンプ4b(第2トランスインピーダンスアンプ)に供給される。遮光電流信号は、ダミーアンプ回路8に設けられたトランスインピーダンスアンプ4bにより遮光電圧信号S17(遮光電気信号)に変換される。トランスインピーダンスアンプ4bにより変換された遮光電圧信号S17は、ヒステリシスコンパレータ3に入力される。   The dummy amplifier circuit 8 includes a dummy light receiving element 2b (second light receiving element) shielded by the light shielding plate 9. A light shielding current signal (light shielding electrical signal) is supplied from the dummy light receiving element 2b shielded by the light shielding plate 9 to the transimpedance amplifier 4b (second transimpedance amplifier). The light-shielded current signal is converted into a light-shielded voltage signal S17 (light-shielded electrical signal) by a transimpedance amplifier 4b provided in the dummy amplifier circuit 8. The shading voltage signal S17 converted by the transimpedance amplifier 4b is input to the hysteresis comparator 3.

ヒステリシスコンパレータ3は、トランスインピーダンスアンプ4aにより変換されたパルス電圧信号S13と、トランスインピーダンスアンプ4bにより変換された遮光電圧信号S17と、閾値電流値Ithとに基づいて、コンパレータ出力信号Vcmpを出力する。ヒステリシスコンパレータ3は、図12を参照して前述した構成と同様の構成を有する。   The hysteresis comparator 3 outputs a comparator output signal Vcmp based on the pulse voltage signal S13 converted by the transimpedance amplifier 4a, the shading voltage signal S17 converted by the transimpedance amplifier 4b, and the threshold current value Ith. The hysteresis comparator 3 has a configuration similar to that described above with reference to FIG.

ヒステリシスコンパレータ3は、受光素子2aが反射パルス光L2を受信しない非受信期間に、パルス電圧信号S13及び遮光電圧信号S17の経路を遮断することにより自身のオフセットを抑制する。そして、ヒステリシスコンパレータ3は、受光素子2aが反射パルス光L2を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、パルス電圧信号S13及び遮光電圧信号S17の経路を再接続する。   The hysteresis comparator 3 suppresses its own offset by blocking the path of the pulse voltage signal S13 and the light-shielding voltage signal S17 during the non-reception period in which the light receiving element 2a does not receive the reflected pulsed light L2. The hysteresis comparator 3 maintains the state in which the offset is suppressed during the reception period in which the light receiving element 2a receives the reflected pulsed light L2, and reconnects the paths of the pulse voltage signal S13 and the light shielding voltage signal S17.

受光素子2aと電源ラインLとの間に設けられた容量素子C1は、電源ラインLからのノイズをパルス電圧信号S13の経路に注入する。   The capacitive element C1 provided between the light receiving element 2a and the power supply line L injects noise from the power supply line L into the path of the pulse voltage signal S13.

(光パルス検出回路1の動作)
図2(a)〜(g)は光パルス検出回路1の検知時における動作を示すタイミングチャートである。
(Operation of optical pulse detection circuit 1)
FIGS. 2A to 2G are timing charts showing operations at the time of detection by the optical pulse detection circuit 1.

図2は、前述した図15に対応し、検知判定時に、差動電流Idiffを表す信号S21のピーク値から電源ノイズ成分Iocと通常時電源ノイズ成分Ipdとを減算した信号光成分Ionが最も小さくなる状態(検知距離が長くなる状態)を示している。   FIG. 2 corresponds to FIG. 15 described above, and the signal light component Ion obtained by subtracting the power supply noise component Ioc and the normal power supply noise component Ipd from the peak value of the signal S21 representing the differential current Idiff at the time of detection determination is the smallest. (A state where the detection distance becomes long).

図15との差異は、受光素子2aと電源ラインLとの間の容量素子C1を通って注入されたノイズが、差動電流Idiffを表す信号S14に重畳される点にある。この結果、通常時電源ノイズ成分Ipdが増大し、オフセットキャンセル時電源ノイズ成分Iocの通常時電源ノイズ成分Ipdに対する割合が低下する。   The difference from FIG. 15 is that the noise injected through the capacitive element C1 between the light receiving element 2a and the power supply line L is superimposed on the signal S14 representing the differential current Idiff. As a result, the normal power noise component Ipd increases, and the ratio of the offset cancel power noise component Ioc to the normal power noise component Ipd decreases.

図3(a)〜(g)は光パルス検出回路1の非検知時における動作を示すタイミングチャートである。   FIGS. 3A to 3G are timing charts showing the operation when the optical pulse detection circuit 1 is not detected.

図3は、前述した図16に対応し、非検知判定時に、差動電流Idiffを表す信号S14のピーク値から電源ノイズ成分Iocと通常時電源ノイズ成分Ipdとを減算した信号光成分Ioffが最も大きくなる状態(検知距離が短くなる状態)を示している。   FIG. 3 corresponds to FIG. 16 described above, and the signal light component Ioff obtained by subtracting the power supply noise component Ioc and the normal power supply noise component Ipd from the peak value of the signal S14 representing the differential current Idiff at the time of non-detection determination is the highest. A state in which the detection distance increases (a state in which the detection distance decreases) is shown.

図16との差異は、図2と同様に、受光素子2aと電源ラインLとの間の容量素子C1を通って注入されたノイズが差動電流Idiffを表す信号S14に重畳される点にある。この結果、通常時電源ノイズ成分Ipdが増大し、オフセットキャンセル時電源ノイズ成分Iocの通常時電源ノイズ成分Ipdに対する割合が低下する。   The difference from FIG. 16 is that the noise injected through the capacitive element C1 between the light receiving element 2a and the power supply line L is superimposed on the signal S14 representing the differential current Idiff, as in FIG. . As a result, the normal power noise component Ipd increases, and the ratio of the offset cancel power noise component Ioc to the normal power noise component Ipd decreases.

図2及び図3に示すように、電源ラインLから容量素子C1を介してノイズを注入し、ヒステリシスコンパレータ3の差動電流Idiffに重畳する通常時電源ノイズ成分Ipdを増大させることにより、検知判定時、非検知判定時共にオフセットキャンセル時電源ノイズ成分Iocのヒステリシスに対する割合を低下させることができる。   As shown in FIGS. 2 and 3, noise is injected from the power supply line L through the capacitive element C1, and the normal-time power supply noise component Ipd superimposed on the differential current Idiff of the hysteresis comparator 3 is increased, thereby detecting detection. The ratio of the offset noise power noise component Ioc to the hysteresis can be reduced both at the time of non-detection determination.

図23で示されるように、検知距離Lonと非検知距離Loffとに基づいて、ヒステリシスをLoff−Lonと定義すると(式3)、オフセットキャンセル時電源ノイズ成分Iocに比べ通常時電源ノイズ成分Ipdを大きくすることにより、電源ノイズに対するヒステリシスの低下が抑えられることが分かる。   As shown in FIG. 23, when the hysteresis is defined as Loff−Lon based on the detection distance Lon and the non-detection distance Loff (Equation 3), the power noise component Ipd during normal time is compared with the power noise component Ioc during offset cancellation. It can be seen that a decrease in hysteresis with respect to power supply noise can be suppressed by increasing the value.

図4は、光パルス検出回路1の電源ノイズ振幅に対する検知距離特性を示すグラフである。横軸は電源ノイズ振幅(mV)を表しており、縦軸は検知距離を表している。電源ノイズに対する通常期間以外のGmのGpdを、電源ノイズに対するオフセットキャンセル期間のGmのGocの2倍にした場合の検知距離の特性が示されている。検知距離の特性は、図4に示されるように、検知距離Lonに対応する曲線G4、非検知距離Loffに対応する曲線G5により表される。   FIG. 4 is a graph showing the detection distance characteristic with respect to the power supply noise amplitude of the optical pulse detection circuit 1. The horizontal axis represents power supply noise amplitude (mV), and the vertical axis represents the detection distance. The characteristic of the detection distance when Gpd of Gm other than the normal period with respect to power supply noise is set to twice Gc of Gm in the offset cancellation period with respect to power supply noise is shown. As shown in FIG. 4, the characteristic of the detection distance is represented by a curve G4 corresponding to the detection distance Lon and a curve G5 corresponding to the non-detection distance Loff.

図5は、光パルス検出回路1の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。横軸は電源ノイズ振幅(mV)を表しており、縦軸は検知距離に換算したヒステリシスの絶対値を表している。曲線G6は、図4に示される曲線G5に対応する値から曲線G4に対応する値を減算した値に対応しており、Lonに対応する検知距離とLoffに対応する検知距離との差分によりヒステリシスコンパレータ3の距離に換算したヒステリシスの絶対値を示している。   FIG. 5 is a graph showing the distance-converted hysteresis with respect to the power supply noise amplitude of the optical pulse detection circuit 1. The horizontal axis represents the power supply noise amplitude (mV), and the vertical axis represents the absolute value of hysteresis converted to the detection distance. The curve G6 corresponds to a value obtained by subtracting a value corresponding to the curve G4 from a value corresponding to the curve G5 shown in FIG. 4, and a hysteresis is obtained by a difference between a detection distance corresponding to Lon and a detection distance corresponding to Loff. The absolute value of hysteresis converted to the distance of the comparator 3 is shown.

GpdがGocの2倍になった効果により、電源ノイズ振幅の増加による曲線G6のヒステリシスの低下が、図19に示す従来の曲線G3のヒステリシスの低下よりも遅延している態様が図5に示される。このように、本実施形態によれば、電源ノイズの増大によるヒステリシスコンパレータ3のヒステリシスの減少が防止される。   FIG. 5 shows an aspect in which the decrease in the hysteresis of the curve G6 due to the increase in power supply noise amplitude is delayed from the decrease in the hysteresis of the conventional curve G3 shown in FIG. 19 due to the effect that Gpd is twice that of Goc. It is. Thus, according to the present embodiment, a decrease in hysteresis of the hysteresis comparator 3 due to an increase in power supply noise is prevented.

図6は、光パルス検出回路1の電源ノイズ振幅に対する他の検知距離特性を示すグラフである。横軸は電源ノイズ振幅(mV)を表しており、縦軸は検知距離を表している。電源電圧に対する通常期間以外のGmのGpdを、電源電圧に対するオフセットキャンセル期間のGmのGocの3倍にした場合の検知距離の特性が示されている。検知距離の特性は、図6に示されるように、検知距離Lonに対応する曲線G7、非検知距離Loffに対応する曲線G8により表される。   FIG. 6 is a graph showing another detection distance characteristic with respect to the power supply noise amplitude of the optical pulse detection circuit 1. The horizontal axis represents power supply noise amplitude (mV), and the vertical axis represents the detection distance. The characteristic of the detection distance when Gpd of Gm other than the normal period with respect to the power supply voltage is set to 3 times Goc of Gm in the offset cancellation period with respect to the power supply voltage is shown. The characteristic of the detection distance is represented by a curve G7 corresponding to the detection distance Lon and a curve G8 corresponding to the non-detection distance Loff, as shown in FIG.

図7は、光パルス検出回路1の電源ノイズ振幅に対する距離換算の他のヒステリシスを示すグラフである。横軸は電源ノイズ振幅(mV)を表しており、縦軸は検知距離に換算したヒステリシスの絶対値を表している。   FIG. 7 is a graph showing another hysteresis of distance conversion with respect to the power supply noise amplitude of the optical pulse detection circuit 1. The horizontal axis represents the power supply noise amplitude (mV), and the vertical axis represents the absolute value of hysteresis converted to the detection distance.

GpdがGocの3倍になった効果により、電源ノイズ振幅の増加に従って、ヒステリシス動作可能な電源ノイズ振幅の限界の120mVまでヒステリシスが低下しないことが示される。   The effect that Gpd is three times that of Goc indicates that the hysteresis does not decrease to 120 mV, which is the limit of the power supply noise amplitude capable of hysteresis operation, as the power supply noise amplitude increases.

〔実施形態2〕
本発明の他の実施形態について、図8に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

図8は、実施形態2に係る光パルス検出回路1aの回路図である。実施形態1で前述した光パルス検出回路1と異なる点は、全差動オペアンプ10を設けた点である。トランスインピーダンスアンプ4aから供給されるパルス電圧信号S13が全差動オペアンプ10の非反転入力端子に入力される。トランスインピーダンスアンプ4bから供給される遮光電圧信号S17が全差動オペアンプ10の反転入力端子に入力される。全差動オペアンプ10の2個の出力が容量素子402、容量素子403にそれぞれ接続される。   FIG. 8 is a circuit diagram of an optical pulse detection circuit 1a according to the second embodiment. The difference from the optical pulse detection circuit 1 described in the first embodiment is that a fully differential operational amplifier 10 is provided. The pulse voltage signal S13 supplied from the transimpedance amplifier 4a is input to the non-inverting input terminal of the fully differential operational amplifier 10. The shading voltage signal S17 supplied from the transimpedance amplifier 4b is input to the inverting input terminal of the fully differential operational amplifier 10. Two outputs of the fully differential operational amplifier 10 are connected to the capacitive element 402 and the capacitive element 403, respectively.

全差動オペアンプ10をヒステリシスコンパレータ3の前段に挿入することにより、光パルス検出回路1aのゲイン調整が容易になる。また、光パルス検出回路1aのトータルのゲインを高くできるため、電源電圧に接続する容量素子、受光素子を縮小することができ、小型化、低コスト化が可能になる。   By inserting the fully differential operational amplifier 10 before the hysteresis comparator 3, the gain adjustment of the optical pulse detection circuit 1a is facilitated. In addition, since the total gain of the optical pulse detection circuit 1a can be increased, the capacitive element and the light receiving element connected to the power supply voltage can be reduced, and the size and cost can be reduced.

〔実施形態3〕
図9は、実施形態3に係る光パルス検出回路1bの回路図である。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 3]
FIG. 9 is a circuit diagram of an optical pulse detection circuit 1b according to the third embodiment. About the member which has the same function as the member demonstrated in the said embodiment, the same code | symbol is attached and the description is abbreviate | omitted.

図1に示される実施形態1の光パルス検出回路1及び図8に示される実施形態2の光パルス検出回路1aにおいて、容量素子C1を受光素子2aと電源ラインLとの間に設ける代わりに、ダミー受光素子2bと電源ラインLとの間に容量素子C1を設けてもよい。ヒステリシスコンパレータ3は、パルス電圧信号S13と遮光電圧信号S17とを差動入力するため、実施の形態1、2と同じ効果を得られるからである。   In the optical pulse detection circuit 1 of the first embodiment shown in FIG. 1 and the optical pulse detection circuit 1a of the second embodiment shown in FIG. 8, instead of providing the capacitive element C1 between the light receiving element 2a and the power supply line L, A capacitive element C1 may be provided between the dummy light receiving element 2b and the power supply line L. This is because the hysteresis comparator 3 differentially inputs the pulse voltage signal S13 and the light-shielding voltage signal S17, so that the same effect as in the first and second embodiments can be obtained.

なお、受光素子2aと電源ラインLとの間と、ダミー受光素子2bと電源ラインLとの間との双方に容量素子を設けてもよい。   Capacitance elements may be provided both between the light receiving element 2a and the power supply line L and between the dummy light receiving element 2b and the power supply line L.

〔実施形態4〕
図10は、実施形態4に係る光パルス検出回路1cの回路図である。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 4]
FIG. 10 is a circuit diagram of an optical pulse detection circuit 1c according to the fourth embodiment. About the member which has the same function as the member demonstrated in the said embodiment, the same code | symbol is attached and the description is abbreviate | omitted.

実施形態1〜3において、ダミー受光素子2bをダミー容量素子Cdで代用することができる。ダミー容量素子Cdの容量値をダミー受光素子2bの容量値と同じ容量値に設定すれば、ダミー容量素子Cdはダミー受光素子2bと同一のAC特性を得られるため、好適である。光パルス検出回路1cを半導体チップ内に形成する場合、受光素子の容量値はMOSのゲート酸化膜を用いた容量値よりも小さいため、ダミー受光素子2bをダミー容量素子Cdで代用することにより光パルス検出回路1cを小型化、低コスト化することができる。   In the first to third embodiments, the dummy light receiving element 2b can be substituted with the dummy capacitive element Cd. It is preferable to set the capacitance value of the dummy capacitance element Cd to the same capacitance value as that of the dummy light receiving element 2b, because the dummy capacitance element Cd can obtain the same AC characteristics as the dummy light receiving element 2b. When the optical pulse detection circuit 1c is formed in the semiconductor chip, since the capacitance value of the light receiving element is smaller than the capacitance value using the gate oxide film of the MOS, the dummy light receiving element 2b is replaced by the dummy capacitance element Cd. The pulse detection circuit 1c can be reduced in size and cost.

〔実施形態5〕
図11は、実施形態5に係る物体検出センサ11の回路図である。図12は、物体検出センサ11に設けられた信号処理回路13の回路図である。図13は、物体検出センサ11の非検知状態から検知状態への移行タイミングを示すタイミングチャートである。図14は、物体検出センサ11の検知状態から非検知状態への移行タイミングを示すタイミングチャートである。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 5]
FIG. 11 is a circuit diagram of the object detection sensor 11 according to the fifth embodiment. FIG. 12 is a circuit diagram of the signal processing circuit 13 provided in the object detection sensor 11. FIG. 13 is a timing chart showing the transition timing of the object detection sensor 11 from the non-detection state to the detection state. FIG. 14 is a timing chart showing the transition timing from the detection state of the object detection sensor 11 to the non-detection state. About the member which has the same function as the member demonstrated in the said embodiment, the same code | symbol is attached and the description is abbreviate | omitted.

上記の実施形態1〜4の構成の光パルス検出回路と、発光パルス、オフセットキャンセルタイミングの制御回路と、検知、非検知判定を保持するロジック回路と、照射パルス光L1、反射パルス光L2(又は透過パルス光)を集光するための光学レンズ12a・12bとを一体化することにより、電源ノイズによるヒステリシス低下を軽減することを可能とする、反射光検出型、或いは、透過光検出型の物体検出センサ11が実現できる。   The optical pulse detection circuit configured as described in the first to fourth embodiments, the light emission pulse, offset cancel timing control circuit, the logic circuit that holds the detection / non-detection determination, and the irradiation pulse light L1 and the reflected pulse light L2 (or By integrating the optical lenses 12a and 12b for condensing the transmitted pulsed light), the reflected light detection type or the transmitted light detection type object that makes it possible to reduce the decrease in hysteresis due to power supply noise. The detection sensor 11 can be realized.

物体検出センサ11は、光パルス検出回路1を備えている。物体検出センサ11には、照射パルス光L1を集光する光学レンズ12aと、反射パルス光L2を集光する光学レンズ12bとが設けられている。   The object detection sensor 11 includes an optical pulse detection circuit 1. The object detection sensor 11 is provided with an optical lens 12a that condenses the irradiation pulsed light L1 and an optical lens 12b that condenses the reflected pulsed light L2.

物体検出センサ11は、クロック信号S38を生成する発振回路15と、クロック信号S38に基づいて、オフセットキャンセル信号S37を生成してヒステリシスコンパレータ3に供給し、発光素子駆動信号S35を生成して発光素子駆動回路6に供給し、閾値切り替え信号S32を生成して閾値電流切り替え回路16に供給するタイミング生成回路14と、ヒステリシスコンパレータ3からのコンパレータ出力信号Vcmp、タイミング生成回路14からの同期ゲート信号S36、及びリセット信号S34に基づいて信号処理回路出力信号S33を生成してタイミング生成回路14に供給する信号処理回路13と、タイミング生成回路14からの検知状態出力信号S31に基づいて出力信号S39を出力する出力回路17とを備える。   The object detection sensor 11 generates an offset cancel signal S37 based on the oscillation circuit 15 that generates the clock signal S38, and supplies the offset cancel signal S37 to the hysteresis comparator 3, and generates a light emitting element driving signal S35. A timing generation circuit 14 that supplies the drive circuit 6 to generate a threshold switching signal S32 and supplies the threshold switching signal S32 to the threshold current switching circuit 16, a comparator output signal Vcmp from the hysteresis comparator 3, a synchronization gate signal S36 from the timing generation circuit 14, The signal processing circuit 13 generates a signal processing circuit output signal S33 based on the reset signal S34 and supplies the signal processing circuit output signal S33 to the timing generation circuit 14, and outputs the output signal S39 based on the detection state output signal S31 from the timing generation circuit 14. And an output circuit 17.

信号処理回路13は、コンパレータ出力信号Vcmpと同期ゲート信号S36とが供給されるAND回路18と、リセット信号S34とAND回路18の出力とに基づいて信号処理回路出力信号S33を出力するSRラッチ回路19とを有する。図13、図14に示すタイミングA1における信号処理回路出力信号S33に基づいて、物体検出センサ11の検知状態が判定される。   The signal processing circuit 13 includes an AND circuit 18 to which the comparator output signal Vcmp and the synchronization gate signal S36 are supplied, and an SR latch circuit that outputs the signal processing circuit output signal S33 based on the reset signal S34 and the output of the AND circuit 18. 19. Based on the signal processing circuit output signal S33 at the timing A1 shown in FIGS. 13 and 14, the detection state of the object detection sensor 11 is determined.

さらに、上記の物体検出センサを、複写機、携帯端末等の電子機器に搭載することにより、ヒステリシス低下によるチャタリングの誤動作が防止可能となるため、誤動作耐性の高いセンシング動作が実現可能となる。   Further, by mounting the object detection sensor on an electronic device such as a copying machine or a portable terminal, it is possible to prevent a chattering malfunction due to a decrease in hysteresis, thereby realizing a sensing operation with high malfunction tolerance.

〔実施形態6〕
図15(a)は実施形態6に係る光パルス検出回路のキャパシタ構造を示す図であり、(b)は上記光パルス検出回路を説明するための回路図である。
[Embodiment 6]
FIG. 15A is a diagram showing a capacitor structure of the optical pulse detection circuit according to the sixth embodiment, and FIG. 15B is a circuit diagram for explaining the optical pulse detection circuit.

半導体チップ内に電源ラインLに接続する容量素子C1を実装する場合、図15に示されるようなダブルポリキャパシタDPCの構造を有する寄生容量を用いて実装することができる。   When the capacitive element C1 connected to the power supply line L is mounted in the semiconductor chip, it can be mounted using a parasitic capacitance having a double polycapacitor DPC structure as shown in FIG.

ダブルポリキャパシタDPCは、P型シリコン基板(Psub)に形成されたN型ウェル(NWell)と、ポリシリコンGP・FGを備える。ポリシリコンGPとポリシリコンFGとの間に薄い絶縁膜が形成され(図示せず)、この絶縁膜の厚さに反比例する容量が存在する。ポリシリコンGPとN型ウェル(NWell)との間に、ポリシリコンGPとポリシリコンFGとの間の絶縁膜よりも厚い絶縁膜が形成され(図示せず)、この絶縁膜の厚さに反比例する寄生容量が存在する。この構成により、ポリシリコンFGとポリシリコンGPとを電極とした容量としてダブルポリキャパシタDPCを使用することができる。   The double polycapacitor DPC includes an N-type well (NWell) formed on a P-type silicon substrate (Psub) and polysilicon GP · FG. A thin insulating film is formed between the polysilicon GP and the polysilicon FG (not shown), and a capacitance that is inversely proportional to the thickness of the insulating film exists. An insulating film thicker than the insulating film between the polysilicon GP and the polysilicon FG (not shown) is formed between the polysilicon GP and the N-type well (NWell), and is inversely proportional to the thickness of the insulating film. There is a parasitic capacitance. With this configuration, the double polycapacitor DPC can be used as a capacitor having the polysilicon FG and the polysilicon GP as electrodes.

この場合、電源ラインLに接続する容量素子C1の面積を縮小することができ、光パルス検出回路の小型化、低コスト化につながる。実際の容量素子C1を用いる箇所では、トランスインピーダンスアンプに用いる容量素子などを容量素子C1として使用できる。   In this case, the area of the capacitive element C1 connected to the power supply line L can be reduced, leading to a reduction in size and cost of the optical pulse detection circuit. In a place where the actual capacitive element C1 is used, a capacitive element used for a transimpedance amplifier or the like can be used as the capacitive element C1.

〔実施形態7〕
図16(a)〜(i)は実施形態7に係る光パルス検出回路の動作を説明するためのフローチャートである。
[Embodiment 7]
FIGS. 16A to 16I are flowcharts for explaining the operation of the optical pulse detection circuit according to the seventh embodiment.

上記実施形態1〜6において、図16に示されるタイミングチャートのようなノイズ判定を行うことで、図2に示されるような通常時電源ノイズ成分Ipdを大きくとっている場合にノイズピーク時の周期の検知判定を無効化することができる。このため、検知の信号成分が大きい周期で判定でき、ヒステリシスをより高く保つことができる。   In the first to sixth embodiments, the noise peak period when the normal power supply noise component Ipd as shown in FIG. 2 is large by performing noise determination as shown in the timing chart of FIG. Can be invalidated. For this reason, the detection signal component can be determined with a large period, and the hysteresis can be kept higher.

まず、オフセットキャンセル信号S16がオンであるオフセットキャンセル期間が終了した後、閾値電流値IthがIthonからIthoffに変更される。そして、ノイズ判定タイミング信号S18がオンであるノイズ判定タイミング期間で差動電流Idiffを表す信号S21と閾値電流値Ith=Ithoffとが比較される。   First, after the offset cancel period in which the offset cancel signal S16 is on ends, the threshold current value Ith is changed from Ithon to Ithoff. Then, the signal S21 representing the differential current Idiff is compared with the threshold current value Ith = Ithoff in the noise determination timing period in which the noise determination timing signal S18 is on.

信号S21がIthoffよりも大きくなり、コンパレータ出力信号Vcmpが現れるときは、ノイズ判定保持信号S19がオンになり、1周期が終了するまで保持される。その後、閾値電流値IthがIthoffからIthonに戻される。そして、差動電流Idiffを表す信号S21と閾値電流値Ith=Ithonとが比較される。信号S21がIthonに到達している場合、コンパレータ出力信号Vcmpがオンになるが、ノイズ判定保持信号S19がオンで保持されている場合、コンパレータ出力信号Vcmpが無効とされる。   When the signal S21 becomes larger than Ithoff and the comparator output signal Vcmp appears, the noise determination holding signal S19 is turned on and held until one cycle is completed. Thereafter, the threshold current value Ith is returned from Ithoff to Ithon. Then, the signal S21 representing the differential current Idiff is compared with the threshold current value Ith = Ithon. When the signal S21 reaches Iton, the comparator output signal Vcmp is turned on. However, when the noise determination holding signal S19 is held on, the comparator output signal Vcmp is invalidated.

信号S21がIthoffに到達しないときは、ノイズ判定保持信号S19がオフのまま、1周期が終了するまで保持される。その後、閾値電流値IthがIthoffからIthonに戻される。そして、差動電流Idiffを表す信号S21と閾値電流値Ith=Ithonとが比較される。信号S21がIthonに到達している場合、コンパレータ出力信号Vcmpがオンになり、ヒステリシスコンパレータ3から出力される。   When the signal S21 does not reach Ithoff, the noise determination holding signal S19 is held off until one cycle is completed. Thereafter, the threshold current value Ith is returned from Ithoff to Ithon. Then, the signal S21 representing the differential current Idiff is compared with the threshold current value Ith = Ithon. When the signal S21 has reached Iton, the comparator output signal Vcmp is turned on and output from the hysteresis comparator 3.

実施形態1〜7に係るパルス光受信回路は、少ない部品で電源ノイズによるヒステリシスの低下を抑えることができ、安定性向上を小型、低コストで実施可能となる。   The pulse light receiving circuits according to the first to seventh embodiments can suppress a reduction in hysteresis due to power supply noise with a small number of components, and can improve stability at a small size and at low cost.

〔まとめ〕
本発明の態様1に係る光パルス検出回路1・1aは、パルス光(反射パルス光L2)をパルス電気信号(パルス電流信号)に変換する第1受光素子(受光素子2a)と、遮光されて遮光電気信号(遮光電流信号)を供給する第2受光素子(ダミー受光素子2b)と、前記第1受光素子(受光素子2a)が前記パルス光(反射パルス光L2)を受信しない非受信期間に前記パルス電気信号(パルス電圧信号S13)及び前記遮光電気信号(遮光電圧信号S17)の経路を遮断することにより自身のオフセットを抑制し、前記パルス光(反射パルス光L2)を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号(パルス電圧信号S13)及び前記遮光電気信号(遮光電圧信号S17)の経路を再接続するヒステリシスコンパレータ3とを備え、前記パルス電気信号(パルス電圧信号S13)の経路と前記遮光電気信号(遮光電圧信号S17)の経路との少なくとも一方に電源(電源ラインL)のノイズを注入する容量素子C1を設けている。
[Summary]
The optical pulse detection circuits 1 and 1a according to the first aspect of the present invention are shielded from light by a first light receiving element (light receiving element 2a) that converts pulsed light (reflected pulsed light L2) into a pulse electric signal (pulse current signal). A second light receiving element (dummy light receiving element 2b) for supplying a light shielding electric signal (light shielding current signal) and a non-reception period in which the first light receiving element (light receiving element 2a) does not receive the pulsed light (reflected pulsed light L2). By blocking the path of the pulse electric signal (pulse voltage signal S13) and the light shielding electric signal (light shielding voltage signal S17), the offset of itself is suppressed, and during the reception period of receiving the pulsed light (reflected pulsed light L2). , Maintaining the state in which the offset is suppressed, and reconnecting the path of the pulse electric signal (pulse voltage signal S13) and the light shielding electric signal (light shielding voltage signal S17). And a hysteresis comparator 3 for injecting noise of the power supply (power supply line L) into at least one of the path of the pulse electric signal (pulse voltage signal S13) and the path of the light shielding electric signal (light shielding voltage signal S17). An element C1 is provided.

上記の構成によれば、電源から容量素子を通って注入されたノイズがパルス電気信号と遮光電気信号との少なくとも一方に重畳される。このため、通常時電源ノイズ成分が増大し、オフセットキャンセル時電源ノイズ成分のヒステリシスに対する割合が低下する。従って、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。   According to said structure, the noise inject | poured through the capacitive element from the power supply is superimposed on at least one of a pulse electric signal and a light-shielding electric signal. For this reason, the power noise component at the normal time increases, and the ratio of the power noise component at the time of offset cancellation to the hysteresis decreases. Therefore, it is possible to prevent the hysteresis comparator from decreasing the hysteresis due to an increase in power supply noise.

本発明の態様2に係る光パルス検出回路1aは、上記態様1において、前記パルス電気信号(パルス電圧信号S13)と前記遮光電気信号(遮光電圧信号S17)との差分を増幅する全差動オペアンプ10をさらに備え、前記全差動オペアンプ10からの出力が前記ヒステリシスコンパレータ3に入力されてもよい。   The optical pulse detection circuit 1a according to the second aspect of the present invention is the fully differential operational amplifier according to the first aspect, which amplifies a difference between the pulse electric signal (pulse voltage signal S13) and the light shielding electric signal (light shielding voltage signal S17). 10 and the output from the fully differential operational amplifier 10 may be input to the hysteresis comparator 3.

上記の構成によれば、光パルス検出回路1aのゲイン調整が容易になる。また、光パルス検出回路1aのトータルのゲインを高くできるため、電源電圧に接続する容量素子、受光素子を縮小することができ、小型化、低コスト化が可能になる。   According to said structure, the gain adjustment of the optical pulse detection circuit 1a becomes easy. In addition, since the total gain of the optical pulse detection circuit 1a can be increased, the capacitive element and the light receiving element connected to the power supply voltage can be reduced, and the size and cost can be reduced.

本発明の態様3に係る光パルス検出回路は、上記態様1において、前記容量素子C1が、前記電源(電源ラインL)のノイズを前記パルス電気信号(パルス電圧信号S13)の経路に注入するために前記第1受光素子(受光素子2a)と前記電源(電源ラインL)との間に設けられる。   The optical pulse detection circuit according to Aspect 3 of the present invention is the optical pulse detection circuit according to Aspect 1, because the capacitive element C1 injects noise of the power supply (power supply line L) into the path of the pulse electric signal (pulse voltage signal S13). Are provided between the first light receiving element (light receiving element 2a) and the power supply (power supply line L).

上記の構成によれば、電源から容量素子を通って注入されたノイズがパルス電気信号に重畳される。このため、通常時電源ノイズ成分が増大し、オフセットキャンセル時電源ノイズ成分のヒステリシスに対する割合が低下する。従って、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。   According to said structure, the noise inject | poured through the capacitive element from the power supply is superimposed on a pulse electrical signal. For this reason, the power noise component at the normal time increases, and the ratio of the power noise component at the time of offset cancellation to the hysteresis decreases. Therefore, it is possible to prevent the hysteresis comparator from decreasing the hysteresis due to an increase in power supply noise.

本発明の態様4に係る光パルス検出回路は、上記態様1において、前記第2受光素子(ダミー受光素子2b)がダミーの容量素子であってもよい。   In the optical pulse detection circuit according to aspect 4 of the present invention, in the above aspect 1, the second light receiving element (dummy light receiving element 2b) may be a dummy capacitive element.

上記の構成によれば、光パルス検出回路を小型化、低コスト化することができる。   According to said structure, an optical pulse detection circuit can be reduced in size and cost.

本発明の態様5に係る光パルス検出回路1・1aは、上記態様1において、前記第1受光素子(受光素子2a)が前記パルス光(反射パルス光L2)をパルス電流信号に変換し、前記第2受光素子(ダミー受光素子2b)が遮光電流信号を供給し、前記パルス電流信号をパルス電圧信号S13に変換する第1トランスインピーダンスアンプ(トランスインピーダンスアンプ4a)と、前記遮光電流信号を遮光電圧信号S17に変換する第2トランスインピーダンスアンプ(トランスインピーダンスアンプ4b)とをさらに備えてもよい。   In the optical pulse detection circuits 1 and 1a according to the aspect 5 of the present invention, in the above aspect 1, the first light receiving element (light receiving element 2a) converts the pulsed light (reflected pulsed light L2) into a pulse current signal. A second light-receiving element (dummy light-receiving element 2b) supplies a light-shielding current signal, converts the pulse current signal into a pulse voltage signal S13, and the light-shielding current signal as a light-shielding voltage. You may further provide the 2nd transimpedance amplifier (transimpedance amplifier 4b) converted into signal S17.

上記の構成によれば、簡素な構成で、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。   According to the above configuration, it is possible to prevent the hysteresis comparator from decreasing due to an increase in power supply noise with a simple configuration.

本発明の態様6に係る電子機器は、本発明の態様1〜5のいずれか一態様に係る光パルス検出回路を搭載する。   An electronic device according to aspect 6 of the present invention includes the optical pulse detection circuit according to any one of aspects 1 to 5 of the present invention.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

本発明は、光パルスを検出する光パルス検出回路及び電子機器に利用することができ、特に、携帯電話機等のポータブル機器に搭載するための小型物体検出装置の主要な構成要素である光パルス検出回路及び電子機器に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used in an optical pulse detection circuit and an electronic device that detect an optical pulse, and in particular, an optical pulse detection that is a main component of a small object detection device to be mounted on a portable device such as a cellular phone. It can be used for circuits and electronic devices.

1 光パルス検出回路
2a 受光素子(第1受光素子)
2b ダミー受光素子(第2受光素子)
3 ヒステリシスコンパレータ
4a トランスインピーダンスアンプ(第1トランスインピーダンスアンプ)
4b トランスインピーダンスアンプ(第2トランスインピーダンスアンプ)
5 発光素子
6 発光素子駆動回路
7 受光アンプ回路
8 ダミーアンプ回路
9 遮光板
10 全差動オペアンプ
11 物体検出センサ
12a、12b レンズ
13 信号処理回路
14 タイミング生成回路
15 発振回路
16 閾値電流切り替え回路
17 出力回路
18 AND回路
19 SRラッチ回路
C1 容量素子(第1容量素子)
L 電源ライン
L1 照射パルス光
L2 反射パルス光(パルス光)
S1 パルス電流信号(パルス電気信号)
S2 パルス電圧信号(パルス電気信号)
S3 遮光電流信号(遮光電気信号)
S4 遮光電圧信号(遮光電気信号)
D 被検出物
1 Optical Pulse Detection Circuit 2a Light Receiving Element (First Light Receiving Element)
2b Dummy light receiving element (second light receiving element)
3 Hysteresis Comparator 4a Transimpedance Amplifier (First Transimpedance Amplifier)
4b Transimpedance amplifier (second transimpedance amplifier)
DESCRIPTION OF SYMBOLS 5 Light emitting element 6 Light emitting element drive circuit 7 Light reception amplifier circuit 8 Dummy amplifier circuit 9 Shading board 10 Fully differential operational amplifier 11 Object detection sensor 12a, 12b Lens 13 Signal processing circuit 14 Timing generation circuit 15 Oscillation circuit 16 Threshold current switching circuit 17 Output Circuit 18 AND circuit 19 SR latch circuit C1 Capacitance element (first capacitance element)
L Power line L1 Irradiation pulsed light L2 Reflected pulsed light (pulsed light)
S1 Pulse current signal (pulse electric signal)
S2 Pulse voltage signal (pulse electrical signal)
S3 Shading current signal (shading electrical signal)
S4 Shading voltage signal (shading electrical signal)
D Object to be detected

Claims (5)

パルス光をパルス電気信号に変換する第1受光素子と、
遮光されて遮光電気信号を供給する第2受光素子と、
前記第1受光素子が前記パルス光を受信しない非受信期間に前記パルス電気信号及び前記遮光電気信号の経路を遮断することにより自身のオフセットを抑制し、前記パルス光を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号及び前記遮光電気信号の経路を再接続するヒステリシスコンパレータとを備え、
前記パルス電気信号の経路と前記遮光電気信号の経路との少なくとも一方に電源のノイズを注入する容量素子を設けたことを特徴とする光パルス検出回路。
A first light receiving element that converts pulsed light into a pulsed electrical signal;
A second light-receiving element that is shielded from light and supplies a light-shielded electrical signal;
The first light receiving element suppresses its own offset by blocking the path of the pulse electric signal and the light shielding electric signal in a non-reception period in which the pulse light is not received, and in the reception period in which the pulse light is received, A hysteresis comparator that maintains the state in which the offset is suppressed and reconnects the path of the pulse electrical signal and the light-shielded electrical signal,
An optical pulse detection circuit, wherein a capacitive element for injecting power source noise is provided in at least one of the path of the pulse electric signal and the path of the light shielding electric signal.
前記パルス電気信号と前記遮光電気信号との差分を増幅する全差動オペアンプをさらに備え、
前記全差動オペアンプからの出力が前記ヒステリシスコンパレータに入力される請求項1に記載の光パルス検出回路。
Further comprising a fully differential operational amplifier for amplifying a difference between the pulse electrical signal and the light shielding electrical signal;
The optical pulse detection circuit according to claim 1, wherein an output from the fully differential operational amplifier is input to the hysteresis comparator.
前記容量素子が、前記電源のノイズを前記パルス電気信号の経路に注入するために前記第1受光素子と前記電源との間に設けられる請求項1に記載の光パルス検出回路。   2. The optical pulse detection circuit according to claim 1, wherein the capacitive element is provided between the first light receiving element and the power supply in order to inject noise of the power supply into a path of the pulse electric signal. 前記第2受光素子がダミーの容量素子である請求項1に記載の光パルス検出回路。   The optical pulse detection circuit according to claim 1, wherein the second light receiving element is a dummy capacitive element. 請求項1〜4のいずれか一項に記載の光パルス検出回路を搭載することを特徴とする電子機器。   An electronic apparatus comprising the optical pulse detection circuit according to any one of claims 1 to 4.
JP2015087083A 2015-04-21 2015-04-21 Optical pulse detection circuit and electronic device Active JP6482938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015087083A JP6482938B2 (en) 2015-04-21 2015-04-21 Optical pulse detection circuit and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087083A JP6482938B2 (en) 2015-04-21 2015-04-21 Optical pulse detection circuit and electronic device

Publications (2)

Publication Number Publication Date
JP2016205973A true JP2016205973A (en) 2016-12-08
JP6482938B2 JP6482938B2 (en) 2019-03-13

Family

ID=57486957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087083A Active JP6482938B2 (en) 2015-04-21 2015-04-21 Optical pulse detection circuit and electronic device

Country Status (1)

Country Link
JP (1) JP6482938B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285537A (en) * 1986-06-03 1987-12-11 Sumitomo Electric Ind Ltd Optical reception circuit
US4730108A (en) * 1986-04-11 1988-03-08 Ampex Corporation Ambient light insensitive circuit with frequency matching
JPH0477632A (en) * 1990-07-20 1992-03-11 Tokyo Pijiyon Kk Chattering preventing circuit for optical-type detecting device
JPH06283983A (en) * 1993-01-27 1994-10-07 Sharp Corp Pulse light receiving circuit
JPH08163054A (en) * 1994-12-07 1996-06-21 Sharp Corp Optical pulse reception circuit
JP2010071811A (en) * 2008-09-18 2010-04-02 Sharp Corp Optical modulation type detection device and electronic equipment
JP2013156085A (en) * 2012-01-27 2013-08-15 Sharp Corp Photodetector, object detection sensor, and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730108A (en) * 1986-04-11 1988-03-08 Ampex Corporation Ambient light insensitive circuit with frequency matching
JPS62285537A (en) * 1986-06-03 1987-12-11 Sumitomo Electric Ind Ltd Optical reception circuit
JPH0477632A (en) * 1990-07-20 1992-03-11 Tokyo Pijiyon Kk Chattering preventing circuit for optical-type detecting device
JPH06283983A (en) * 1993-01-27 1994-10-07 Sharp Corp Pulse light receiving circuit
JPH08163054A (en) * 1994-12-07 1996-06-21 Sharp Corp Optical pulse reception circuit
JP2010071811A (en) * 2008-09-18 2010-04-02 Sharp Corp Optical modulation type detection device and electronic equipment
JP2013156085A (en) * 2012-01-27 2013-08-15 Sharp Corp Photodetector, object detection sensor, and electronic apparatus

Also Published As

Publication number Publication date
JP6482938B2 (en) 2019-03-13

Similar Documents

Publication Publication Date Title
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
US7924055B2 (en) Data transmitting system
US9531336B2 (en) Operational amplifier and driving circuit
CN110710105B (en) Amplifier arrangement and sensor arrangement having such an amplifier arrangement
KR102029541B1 (en) Position control apparatus of camera module using single coil
JP6482938B2 (en) Optical pulse detection circuit and electronic device
JP2015186194A5 (en)
US9285269B2 (en) Light receiving circuit
JP2010050590A (en) Comparator circuit
US9166069B2 (en) Light receiving circuit
JP5383465B2 (en) Photoelectric conversion device, focus detection device, and imaging system
US20160241222A1 (en) Comparison circuit
TWI502443B (en) Rc delay detection circuit for baseline calibration of touch panel
JP6223672B2 (en) Voltage output device and offset cancel method for voltage output device
CN110740276A (en) Method for reducing crosstalk of input ramp signals in image sensor and differential circuit
JP2013055448A (en) Photodetecting apparatus
JP5526935B2 (en) Current control circuit
JP5734791B2 (en) Chopper type comparator
US9264640B2 (en) Photoelectric conversion apparatus, method for driving photoelectric conversion apparatus, and imaging system
US8624666B2 (en) Interleaved noise reduction circuit and method
Di Cataldo et al. Single-miller all-passive compensation network for three-stage OTAs
JP4648830B2 (en) Optical sensor circuit
KR20120036798A (en) Amplifier circuit, integrating circuit, and light-detection device
Ignjatovic et al. CMOS image sensor readout employing in-pixel transistor current sensing
US9897483B2 (en) Photoelectric conversion apparatus, focus detection apparatus, and image capturing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190213

R150 Certificate of patent or registration of utility model

Ref document number: 6482938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150