JPH08163054A - Optical pulse reception circuit - Google Patents
Optical pulse reception circuitInfo
- Publication number
- JPH08163054A JPH08163054A JP6303396A JP30339694A JPH08163054A JP H08163054 A JPH08163054 A JP H08163054A JP 6303396 A JP6303396 A JP 6303396A JP 30339694 A JP30339694 A JP 30339694A JP H08163054 A JPH08163054 A JP H08163054A
- Authority
- JP
- Japan
- Prior art keywords
- output
- maximum value
- circuit
- differential amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光パルス信号を受光
し、増幅、波形整形し、電気信号として出力するパルス
光受信回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse light receiving circuit which receives an optical pulse signal, amplifies it, shapes its waveform, and outputs it as an electric signal.
【０００２】[0002]
【従来の技術】従来のパルス光受信回路には、電源ノイ
ズ等のような同相ノイズの影響を防止するために、パル
ス光を受光する光電変換素子とは別に遮光された光電変
換素子を設けたものがある。そして、この種のパルス光
受信回路は、図７に示す従来例１のように、両光電変換
素子ＰＤ７１，ＰＤ７２の出力を同一構成の増幅器Ａ７
１，Ａ７２にて夫々増幅し、これらの出力差を差動増幅
器Ａ７３により増幅して、増幅された出力Ｖ７１の最大
値を最大値ホールド回路Ａ７４により保持し、最小値を
最小値ホールド回路Ａ７５により保持し、これら出力Ｖ
７２，Ｖ７３の中点レベルＶ７４の電位をしきい値とし
てコンパレータＡ７６において差動増幅器Ａ７３の出力
Ｖ７１と比較する構成となっていた。なお、Ｒ７１およ
びＲ７２は、増幅器Ａ７１，Ａ７２に負帰還接続された
抵抗であり、Ｒ７１＝Ｒ７２に設定されている。また、
Ｒ７３およびＲ７４は、出力Ｖ７２，Ｖ７３の中点レベ
ルＶ７４を得るための抵抗であり、Ｒ７３＝Ｒ７４に設
定されている。2. Description of the Related Art In a conventional pulsed light receiving circuit, a photoelectric conversion element shielded separately from a photoelectric conversion element for receiving pulsed light is provided in order to prevent the influence of in-phase noise such as power source noise. There is something. Then, in this type of pulsed light receiving circuit, as in the conventional example 1 shown in FIG. 7, the outputs of both photoelectric conversion elements PD71 and PD72 are the amplifier A7 having the same configuration.
1 and A72, the difference between these outputs is amplified by the differential amplifier A73, the maximum value of the amplified output V71 is held by the maximum value hold circuit A74, and the minimum value is held by the minimum value hold circuit A75. Hold these outputs V
The comparator A76 is configured to compare with the output V71 of the differential amplifier A73 by using the potential of the midpoint level V74 of 72 and V73 as a threshold value. Note that R71 and R72 are resistors negatively connected to the amplifiers A71 and A72, and are set to R71 = R72. Also,
R73 and R74 are resistors for obtaining the midpoint level V74 of the outputs V72 and V73, and are set to R73 = R74.
【０００３】また、図８に示す従来例２のように、両光
電変換素子ＰＤ８１，ＰＤ８２の出力を同一構成の増幅
器Ａ８１，Ａ８２にて夫々増幅し、これらの出力差を差
動増幅器Ａ８３により増幅して、増幅された相補二出力
Ｖ８１，Ｖ８２の夫々の最大値を同一構成の第一および
第二最大値ホールド回路Ａ８４、Ａ８５により保持し、
演算増幅器Ａ８６により差動増幅器Ａ８３の相補二出力
Ｖ８１，Ｖ８２の中点レベルＶ８５に両最大値ホールド
回路Ａ８４，Ａ８５における出力差の二分の一のレベル
を加算し、このレベルの電位をしきい値Ｖ８６としてコ
ンパレータＡ８７において差動増幅器Ａ８３の出力Ｖ８
１と比較する構成のものも提案されている。なお、Ｒ８
１およびＲ８２は、増幅器Ａ８１，Ａ８２に負帰還接続
された抵抗であり、Ｒ８１＝Ｒ８２に設定されている。
また、Ｒ８３およびＲ８４は、相補二出力Ｖ８１，Ｖ８
２の中点レベルＶ８５を得るための抵抗であり、Ｒ８３
＝Ｒ８４に設定されている。さらに、Ｒ８５、Ｒ８６、
Ｒ８７、Ｒ８８は、演算を行うための抵抗であり、Ｒ８
５＝Ｒ８６＝２×Ｒ８７＝２×Ｒ８８に設定されてい
る。Further, as in the conventional example 2 shown in FIG. 8, the outputs of both photoelectric conversion elements PD81 and PD82 are respectively amplified by amplifiers A81 and A82 having the same structure, and the output difference between them is amplified by a differential amplifier A83. Then, the respective maximum values of the amplified complementary two outputs V81, V82 are held by the first and second maximum value holding circuits A84, A85 having the same configuration,
The operational amplifier A86 adds a half level of the output difference between the maximum value hold circuits A84 and A85 to the midpoint level V85 of the complementary two outputs V81 and V82 of the differential amplifier A83, and the potential of this level is set to the threshold value. Output V8 of the differential amplifier A83 in the comparator A87 as V86
A configuration to be compared with 1 is also proposed. In addition, R8
1 and R82 are resistors negatively connected to the amplifiers A81 and A82, and are set to R81 = R82.
Further, R83 and R84 are complementary dual outputs V81 and V8.
R83 is a resistance for obtaining the midpoint level V85 of 2.
= R84 is set. Furthermore, R85, R86,
R87 and R88 are resistors for performing calculation, and R8
5 = R86 = 2 × R87 = 2 × R88.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来例
１のパルス光受信回路においては、最大値および最小値
ホールド回路Ａ７４，Ａ７５に入力された差動増幅器Ａ
７３の出力Ｖ７１のパルス幅がホールド回路中のコンデ
ンサの放電時間よりも長くなるとき、すなわち低周波パ
ルスが入力されたときには、図９（ａ）に示す入力波形
である差動増幅器Ａ７３の出力Ｖ７１が、最大値および
最小値ホールド回路Ａ７４，Ａ７５において図９（ｂ）
に示す出力Ｖ７２，Ｖ７３となり、この出力Ｖ７２，Ｖ
７３が共に差動増幅器Ａ７３の出力Ｖ７１と等しくなる
期間Ｔ９１，Ｔ９２ができてしまうため、図９（ｃ）に
示すように差動増幅器Ａ７３の出力Ｖ７１（入力波形）
としきい値Ｖ７４（出力Ｖ７２，Ｖ７３の中点レベルの
電位）が期間Ｔ９１，Ｔ９２において等しくなり、出力
不定となってしまう。However, in the pulsed light receiving circuit of the first conventional example, the differential amplifier A input to the maximum and minimum value hold circuits A74 and A75.
When the pulse width of the output V71 of 73 is longer than the discharge time of the capacitor in the hold circuit, that is, when a low-frequency pulse is input, the output V71 of the differential amplifier A73 having the input waveform shown in FIG. In the maximum value and minimum value hold circuits A74 and A75 shown in FIG.
Outputs V72 and V73 shown in
Since there are periods T91 and T92 in which both 73 are equal to the output V71 of the differential amplifier A73, the output V71 (input waveform) of the differential amplifier A73 as shown in FIG. 9C.
And the threshold value V74 (potential at the midpoint level of the outputs V72 and V73) become equal in the periods T91 and T92, and the output becomes indefinite.
【０００５】また、従来例２のパルス光受信回路におい
ては、両最大値ホールド回路Ａ８４，Ａ８５のコンデン
サの放電時間よりも入力パルス幅が長くなると、図１０
（ａ）に示す差動増幅器Ａ８３の相補二出力Ｖ８１，Ｖ
８２が、両最大値ホールド回路Ａ８４，Ａ８５において
図１０（ｂ）に示す出力Ｖ８３，Ｖ８４となり、この出
力Ｖ８３が差動増幅器Ａ８３の出力Ｖ８１と等しくしか
も出力Ｖ８４が出力Ｖ８２と等しくなる期間Ｔ１０１，
Ｔ１０２ができてしまうため、図１０（ｃ）に示すよう
に差動増幅器Ａ８３の出力Ｖ８１（入力波形）としきい
値Ｖ８６（出力Ｖ８１，Ｖ８２の中点レベルＶ８５に出
力Ｖ８３，Ｖ８４の出力差の二分の一のレベルを加算し
たレベルの電位）とが期間Ｔ１０１，Ｔ１０２において
等しくなり、出力不定となってしまう。Further, in the pulse light receiving circuit of the conventional example 2, when the input pulse width becomes longer than the discharge time of the capacitors of both maximum value holding circuits A84 and A85, FIG.
Complementary two outputs V81, V of the differential amplifier A83 shown in (a)
82 is the output V83, V84 shown in FIG. 10B in both maximum value hold circuits A84, A85, and this output V83 is equal to the output V81 of the differential amplifier A83, and the output V84 is equal to the output V82.
Since T102 is generated, as shown in FIG. 10C, the output V81 (input waveform) of the differential amplifier A83 and the threshold V86 (output V81, V82 midpoint level V85 of the output difference of the outputs V83, V84) The potential of the level obtained by adding the half level) becomes equal in the periods T101 and T102, and the output becomes indefinite.
【０００６】このように、従来においては、ホールド回
路のコンデンサの放電時間よりも長いパルス幅のパルス
光すなわち低周波信号が入力された場合、ホールド回路
のコンデンサの放電完了と同時にコンパレータの出力が
不定となるといった問題があった。As described above, conventionally, when pulsed light having a pulse width longer than the discharge time of the capacitor of the hold circuit, that is, a low frequency signal is input, the output of the comparator is undefined at the same time when the discharge of the capacitor of the hold circuit is completed. There was a problem that became.
【０００７】本発明は、上記に鑑み、低周波から高周波
領域のパルス光の入力に対して安定した伝送を可能とす
るパルス光受信回路の提供を目的とする。In view of the above, it is an object of the present invention to provide a pulsed light receiving circuit that enables stable transmission of pulsed light in the low to high frequency range.
【０００８】[0008]
【課題を解決するための手段】請求項１の発明による課
題解決手段は、図１の如く、パルス光を受光する第一光
電変換素子ＰＤ１１と、該第一光電変換素子ＰＤ１１の
出力を増幅する第一初段増幅器Ａ１１と、遮光された第
二光電変換素子ＰＤ１２と、該第二光電変換素子ＰＤ１
２の出力を増幅する第二初段増幅器Ａ１２と、前記第一
初段増幅器Ａ１１と前記第二初段増幅器Ａ１２との出力
差を増幅する差動増幅器Ａ１３と、前記差動増幅器Ａ１
３の出力Ｖ１１の最大値を保持する最大値ホールド回路
Ａ１４と、前記差動増幅器Ａ１３の出力Ｖ１１の最小値
を保持する最小値ホールド回路Ａ１５と、前記最大値ホ
ールド回路Ａ１４の出力Ｖ１２の下降を前記差動増幅器
Ａ１３の最大出力と最小出力との間に設定された所定の
レベルでクランプする最大値回路Ａ１６と、前記最小値
ホールド回路Ａ１５の出力の上昇を前記所定のレベルで
クランプする最小値回路Ａ１７と、前記最大値回路Ａ１
６の出力Ｖ１６と最小値回路Ａ１７の出力Ｖ１７との中
点レベルＶ１８と前記差動増幅器Ａ１３の出力Ｖ１１と
を比較する比較器Ａ１８とを備えたものである。According to a first aspect of the present invention, there is provided a first photoelectric conversion element PD11 for receiving pulsed light and an output of the first photoelectric conversion element PD11, as shown in FIG. First first-stage amplifier A11, second photoelectric conversion element PD12 shielded from light, and second photoelectric conversion element PD1
A second initial stage amplifier A12 that amplifies the output of No. 2, a differential amplifier A13 that amplifies the output difference between the first initial stage amplifier A11 and the second initial stage amplifier A12, and the differential amplifier A1.
The maximum value hold circuit A14 that holds the maximum value of the output V11 of No. 3, the minimum value hold circuit A15 that holds the minimum value of the output V11 of the differential amplifier A13, and the decrease of the output V12 of the maximum value hold circuit A14. A maximum value circuit A16 that clamps at a predetermined level set between the maximum output and the minimum output of the differential amplifier A13, and a minimum value that clamps an increase in the output of the minimum value hold circuit A15 at the predetermined level. Circuit A17 and the maximum value circuit A1
A comparator A18 for comparing the midpoint level V18 of the output V16 of 6 and the output V17 of the minimum value circuit A17 with the output V11 of the differential amplifier A13.
【０００９】請求項２の発明による課題解決手段は、最
大値回路Ａ１６および最小値回路Ａ１７におけるクラン
プレベルは、第二初段増幅器Ａ１２の出力Ｖ１４に一定
のオフセット量Ｖ１５を加えたレベルとされたものであ
る。According to the second aspect of the invention, the clamp level in the maximum value circuit A16 and the minimum value circuit A17 is set to a level obtained by adding a constant offset amount V15 to the output V14 of the second first stage amplifier A12. Is.
【００１０】請求項３の発明による課題解決手段は、図
４の如く、パルス光を受光する第一光電変換素子ＰＤ２
１と、該第一光電変換素子ＰＤ２１の出力を増幅する第
一初段増幅器Ａ２１と、遮光された第二光電変換素子Ｐ
Ｄ２２と、該第二光電変換素子ＰＤ２２の出力を増幅す
る第二初段増幅器Ａ２２と、前記第一初段増幅器Ａ２１
と前記第二初段増幅器Ａ２２との出力差を増幅して相補
二出力Ｖ２１，Ｖ２２とする差動増幅器Ａ２３と、該差
動増幅器Ａ２３の前記第一初段増幅器Ａ２１が接続され
た側の出力Ｖ２１の最大値を保持する第一最大値ホール
ド回路Ａ２４と、前記差動増幅器Ａ２３の前記第二初段
増幅器Ａ２２が接続された側の出力Ｖ２２の最大値を保
持する第二最大値ホールド回路Ａ２５と、前記第一最大
値ホールド回路Ａ２４の出力Ｖ２３の下降を前記差動増
幅器Ａ２３の前記第一初段増幅器Ａ２１が接続された側
の最大出力と最小出力との間に設定された所定のレベル
でクランプする第一最大値回路Ａ２６と、前記第二最大
値ホールド回路Ａ２５の出力Ｖ２４の下降を前記差動増
幅器Ａ２３の前記第二初段増幅器Ａ２２が接続された側
の最大出力と最小出力との間に設定された所定のレベル
でクランプする第二最大値回路Ａ２７と、前記差動増幅
器Ａ２３の相補二出力Ｖ２１，Ｖ２２の中点レベルＶ２
５に前記第一最大値回路Ａ２６の出力Ｖ２８と前記第二
最大値回路Ａ２７の出力Ｖ２９との出力差の二分の一の
出力を加算する演算増幅器Ａ２８と、該演算増幅器Ａ２
８の出力Ｖ２０と前記差動増幅器Ａ２３の前記第一初段
増幅器Ａ２１が接続された側の出力Ｖ２１とを比較する
比較器Ａ２９とを備えたものである。As shown in FIG. 4, the means for solving the problem according to the invention of claim 3 is a first photoelectric conversion element PD2 for receiving pulsed light.
1, a first first-stage amplifier A21 that amplifies the output of the first photoelectric conversion element PD21, and a second photoelectric conversion element P that is shielded from light.
D22, a second initial stage amplifier A22 for amplifying the output of the second photoelectric conversion element PD22, and the first initial stage amplifier A21.
Of the differential amplifier A23 that amplifies the output difference between the first first-stage amplifier A21 and the differential amplifier A23 by amplifying the output difference between the first first-stage amplifier A21 and the complementary second output V21 and V22. A first maximum value hold circuit A24 that holds a maximum value; a second maximum value hold circuit A25 that holds a maximum value of an output V22 of the differential amplifier A23 to which the second first stage amplifier A22 is connected; Clamping the fall of the output V23 of the first maximum value hold circuit A24 at a predetermined level set between the maximum output and the minimum output of the side of the differential amplifier A23 to which the first initial stage amplifier A21 is connected. The output V24 of the one maximum value circuit A26 and the second maximum value holding circuit A25 is reduced to the maximum output and minimum value of the side of the differential amplifier A23 to which the second first stage amplifier A22 is connected. A second maximum value circuit A27 for clamping at a predetermined level which is set between the force, the complementary second output V21, V22 middle level of the differential amplifier A23 V2
5, an operational amplifier A28 for adding a half of the output difference between the output V28 of the first maximum value circuit A26 and the output V29 of the second maximum value circuit A27, and the operational amplifier A2.
8 and the output V21 of the differential amplifier A23 on the side to which the first initial stage amplifier A21 is connected, and a comparator A29.
【００１１】[0011]
【作用】上記請求項１，２における課題解決手段におい
て、第一光電変換素子ＰＤ１１が低周波のパルス光を受
光した場合、その出力電流は増幅され、第二光電変換素
子ＰＤ１２の出力も増幅されて、差動増幅器Ａ１３に入
力される。差動増幅器Ａ１３では出力差を増幅するが、
同相信号に対しては増幅作用を持たないことから、ノイ
ズが発生した場合には同相ノイズは打ち消し合って除去
される。When the first photoelectric conversion element PD11 receives low-frequency pulsed light, the output current thereof is amplified and the output of the second photoelectric conversion element PD12 is also amplified. And is input to the differential amplifier A13. The differential amplifier A13 amplifies the output difference,
Since in-phase signals do not have an amplifying action, when noise occurs, the in-phase noises are canceled out and removed.
【００１２】最大値ホールド回路Ａ１４では、差動増幅
器Ａ１３の出力Ｖ１１の最大値を保持し、最小値ホール
ド回路Ａ１５では、差動増幅器Ａ１３の出力Ｖ１１の最
小値を保持する。最大値回路Ａ１６では、最大値ホール
ド回路Ａ１４の出力Ｖ１２の下降を第二初段増幅器Ａ１
２の出力Ｖ１４にオフセット量Ｖ１５を加えたレベルで
クランプし、また最小値回路Ａ１７では、最小値ホール
ド回路Ａ１５の出力Ｖ１３の上昇を前記レベルでクラン
プする。これにより得られた出力Ｖ１６，Ｖ１７の中点
レベルＶ１８がしきい値として比較器Ａ１８に入力さ
れ、差動増幅器Ａ１３の出力Ｖ１１と比較される。この
とき、図２（ｄ）に示すように差動増幅器Ａ１３の出力
Ｖ１１（入力波形）としきい値Ｖ１８が等しくなる期間
がないため、低周波信号入力に対する比較器Ａ１８の出
力の不定を回避できる。The maximum value hold circuit A14 holds the maximum value of the output V11 of the differential amplifier A13, and the minimum value hold circuit A15 holds the minimum value of the output V11 of the differential amplifier A13. In the maximum value circuit A16, the decrease of the output V12 of the maximum value hold circuit A14 is controlled by the second first stage amplifier A1.
The output V14 of 2 is clamped at a level obtained by adding the offset amount V15, and the minimum value circuit A17 clamps the rise of the output V13 of the minimum value holding circuit A15 at the level. The midpoint level V18 of the outputs V16 and V17 thus obtained is input to the comparator A18 as a threshold and compared with the output V11 of the differential amplifier A13. At this time, as shown in FIG. 2D, since there is no period in which the output V11 (input waveform) of the differential amplifier A13 and the threshold value V18 are equal to each other, it is possible to avoid indefiniteness of the output of the comparator A18 with respect to the low frequency signal input. .
【００１３】一方、高周波のパルス光を受光した場合に
は、最大値回路Ａ１６および最小値回路Ａ１７において
最大値ホールド回路Ａ１４の出力Ｖ１２および最小値ホ
ールド回路Ａ１５の出力Ｖ１３はクランプされないの
で、しきい値である中点レベルＶ１８は、図３（ｄ）に
示すように差動増幅器Ａ１３の出力Ｖ１１（入力波形）
の中央のレベルとなり、比較器Ａ１８の出力のパルス幅
歪みを最小限に抑えることができる。On the other hand, when high-frequency pulsed light is received, the output V12 of the maximum value holding circuit A14 and the output V13 of the minimum value holding circuit A15 are not clamped in the maximum value circuit A16 and the minimum value circuit A17, so the threshold value is reached. The midpoint level V18 which is the value is the output V11 (input waveform) of the differential amplifier A13 as shown in FIG.
The pulse width distortion of the output of the comparator A18 can be minimized.
【００１４】請求項３における課題解決手段において、
低周波のパルス光を受光した場合、第一最大値回路Ａ２
６では、第一最大値ホールド回路Ａ２４の出力Ｖ２３の
下降を差動増幅器Ａ２３の出力Ｖ２１の最大値と最小値
との間に設定されたレベルでクランプし、また第二最大
値回路Ａ２７では、第二最大値ホールド回路Ａ２５の出
力Ｖ２４の下降を差動増幅器Ａ２３の出力Ｖ２２の最大
値と最小値との間に設定されたレベルでクランプする。
これらの結果に対して、演算増幅器Ａ２８では差動増幅
器Ａ２３の相補出力Ｖ２１，Ｖ２２の中点レベルＶ２５
に第一最大値回路Ａ２６の出力Ｖ２８と第二最大値回路
Ａ２７の出力Ｖ２９との出力差の二分の一の出力を加算
する。このときの出力Ｖ２０をしきい値として比較器Ａ
２９において差動増幅器Ａ２３の出力Ｖ２１と比較され
る。このとき、図５（ｄ）に示すように差動増幅器Ａ２
３の出力Ｖ２１としきい値Ｖ２０が等しくなる期間がな
いため、低周波信号入力に対する比較器Ａ２９の出力の
不定を回避できる。In the problem solving means according to claim 3,
When receiving low-frequency pulsed light, the first maximum value circuit A2
In 6, the drop of the output V23 of the first maximum value hold circuit A24 is clamped at a level set between the maximum value and the minimum value of the output V21 of the differential amplifier A23, and in the second maximum value circuit A27, The fall of the output V24 of the second maximum value hold circuit A25 is clamped at the level set between the maximum value and the minimum value of the output V22 of the differential amplifier A23.
In response to these results, the operational amplifier A28 outputs the midpoint level V25 of the complementary outputs V21 and V22 of the differential amplifier A23.
To the output V28 of the first maximum value circuit A26 and the output V29 of the second maximum value circuit A27 are added. Comparator A using the output V20 at this time as a threshold value
At 29 it is compared with the output V21 of the differential amplifier A23. At this time, as shown in FIG. 5D, the differential amplifier A2
Since there is no period in which the output V21 of 3 and the threshold value V20 are equal to each other, it is possible to avoid the indefiniteness of the output of the comparator A29 with respect to the low frequency signal input.
【００１５】一方、高周波のパルス光を受光した場合に
は、第一最大値回路Ａ２６および第二最大値回路Ａ２７
において第一最大値ホールド回路Ａ２４の出力Ｖ２３お
よび第二最大値ホールド回路Ａ２５の出力Ｖ２４はクラ
ンプされないので、しきい値である演算増幅器Ａ２８の
出力Ｖ２０は、図６（ｄ）に示すように差動増幅器Ａ２
３の出力Ｖ２１（入力波形）の中央のレベルとなり、比
較器Ａ２９の出力のパルス幅歪みを最小限に抑えること
ができる。On the other hand, when the high frequency pulsed light is received, the first maximum value circuit A26 and the second maximum value circuit A27.
In, the output V23 of the first maximum value hold circuit A24 and the output V24 of the second maximum value hold circuit A25 are not clamped, so that the output V20 of the operational amplifier A28, which is the threshold value, is different as shown in FIG. 6 (d). Motion amplifier A2
3 becomes the center level of the output V21 (input waveform) of 3, and the pulse width distortion of the output of the comparator A29 can be minimized.
【００１６】[0016]
（第一実施例）第一実施例のパルス光受信回路を図１に
基づいて説明する。図１において、ＰＤ１１は、外部か
らのパルス光を受光して光電変換するフォトダイオード
である第一光電変換素子であり、Ａ１１は、第一光電変
換素子ＰＤ１１に流れる光電流を増幅する第一初段増幅
器である。そして、第一初段増幅器Ａ１１の正入力端子
には、基準電圧源が接続されており、負入力端子には、
第一光電変換素子ＰＤ１１が接続されるとともに出力端
子が抵抗Ｒ１１を介して負帰還接続されている。(First Embodiment) A pulsed light receiving circuit of the first embodiment will be described with reference to FIG. In FIG. 1, PD11 is a first photoelectric conversion element that is a photodiode that receives pulsed light from the outside and photoelectrically converts it, and A11 is a first first stage that amplifies the photocurrent flowing through the first photoelectric conversion element PD11. It is an amplifier. A reference voltage source is connected to the positive input terminal of the first initial stage amplifier A11, and the negative input terminal is
The first photoelectric conversion element PD11 is connected and the output terminal is negatively feedback-connected via the resistor R11.
【００１７】ＰＤ１２は、ダミー素子として一切の光源
から遮光された第二光電変換素子であり、Ａ１２は、第
二光電変換素子ＰＤ１２の出力を増幅する第一初段増幅
器Ａ１１と同等回路の第二初段増幅器である。第二初段
増幅器Ａ１２は、第二光電変換素子ＰＤ１２の出力環境
を第一光電変換素子ＰＤ１１と同条件とするためのもの
であり、第一初段増幅器Ａ１１と同様に正入力端子に
は、基準電圧源が接続されており、負入力端子には、第
二光電変換素子ＰＤ１２が接続されるとともに出力端子
が抵抗Ｒ１２を介して負帰還接続されている。なお、抵
抗Ｒ１２は、第一初段増幅器Ａ１１の抵抗Ｒ１１と等価
とされている。PD12 is a second photoelectric conversion element which is shielded from any light source as a dummy element, and A12 is a second first stage of a circuit equivalent to the first first stage amplifier A11 for amplifying the output of the second photoelectric conversion element PD12. It is an amplifier. The second first-stage amplifier A12 is for making the output environment of the second photoelectric conversion element PD12 the same condition as that of the first photoelectric conversion element PD11. Like the first first-stage amplifier A11, the positive input terminal has a reference voltage The source is connected, the second photoelectric conversion element PD12 is connected to the negative input terminal, and the output terminal is connected to the negative feedback via the resistor R12. The resistor R12 is equivalent to the resistor R11 of the first initial stage amplifier A11.
【００１８】Ａ１３は、第一初段増幅器Ａ１１の出力お
よび第二初段増幅器Ａ１２の出力Ｖ１４の出力差を増幅
する一般的な差動増幅器であり、差動増幅器Ａ１３の正
入力端子には、第一初段増幅器Ａ１１の出力端子が接続
され、負入力端子には、第二初段増幅器Ａ１２の出力端
子が接続されている。なお、無信号時における差動増幅
器Ａ１３の出力Ｖ１１は、第二初段増幅器Ａ１２の出力
Ｖ１４と等しくなる。A13 is a general differential amplifier for amplifying the output difference between the output of the first initial stage amplifier A11 and the output V14 of the second initial stage amplifier A12, and the positive input terminal of the differential amplifier A13 has a first input terminal The output terminal of the first-stage amplifier A11 is connected, and the output terminal of the second first-stage amplifier A12 is connected to the negative input terminal. The output V11 of the differential amplifier A13 when there is no signal is equal to the output V14 of the second first stage amplifier A12.
【００１９】Ａ１４は、差動増幅器Ａ１３の出力Ｖ１１
の最大値を保持する最大値（ピーク）ホールド回路であ
り、Ａ１５は、差動増幅器Ａ１３の出力Ｖ１１の最小値
を保持する最小値（ボトム）ホールド回路である。A14 is the output V11 of the differential amplifier A13.
Is a maximum value (peak) hold circuit that holds the maximum value of, and A15 is a minimum value (bottom) hold circuit that holds the minimum value of the output V11 of the differential amplifier A13.
【００２０】最大値ホールド回路Ａ１４は、一対の演算
増幅子、ダイオードＤ１１およびコンデンサＣ１１から
構成されている。そして、入力側の演算増幅子の正入力
端子には、差動増幅器Ａ１３の出力端子が接続され、負
入力端子には、出力側の演算増幅子の出力端子が負帰還
接続されており、出力側の演算増幅子の正入力端子に
は、ダイオードＤ１１およびコンデンサＣ１１の接続中
間点が接続され、負入力端子には、その出力端子が負帰
還接続されている。The maximum value hold circuit A14 is composed of a pair of operational amplifiers, a diode D11 and a capacitor C11. The output terminal of the differential amplifier A13 is connected to the positive input terminal of the operational amplifier on the input side, and the output terminal of the operational amplifier on the output side is connected to the negative feedback terminal to the negative input terminal. The intermediate input point of the diode D11 and the capacitor C11 is connected to the positive input terminal of the side operational amplifier, and the output terminal thereof is connected to the negative feedback of the negative input terminal.
【００２１】最小値ホールド回路Ａ１５は、一対の演算
増幅子、ダイオードＤ１２およびコンデンサＣ１２から
構成されている。そして、入力側の演算増幅子の正入力
端子には、差動増幅器Ａ１３の出力端子が接続され、負
入力端子には、出力側の演算増幅子の出力端子が負帰還
接続されており、出力側の演算増幅子の正入力端子に
は、最大値ホールド回路Ａ１４とは逆向きにダイオード
Ｄ１２およびコンデンサＣ１２の接続中間点が接続さ
れ、負入力端子には、その出力端子が負帰還接続されて
いる。The minimum value hold circuit A15 is composed of a pair of operational amplifiers, a diode D12 and a capacitor C12. The output terminal of the differential amplifier A13 is connected to the positive input terminal of the operational amplifier on the input side, and the output terminal of the operational amplifier on the output side is connected to the negative feedback terminal to the negative input terminal. The positive input terminal of the operational amplifier on the side is connected to the connection intermediate point of the diode D12 and the capacitor C12 in the opposite direction to the maximum value hold circuit A14, and the negative input terminal is connected to the negative feedback connection of its output terminal. There is.
【００２２】Ａ１６は、最大値ホールド回路Ａ１４の出
力１２の下降を第二初段増幅器Ａ１２の出力Ｖ１４にオ
フセット量Ｖ１５を加えたレベル（差動増幅器Ａ１３の
出力Ｖ１１の最大値と最小値との間に設定されたレベ
ル）でクランプするクランプ回路からなる最大値回路で
あり、Ａ１７は、最小値ホールド回路Ａ１５の出力Ｖ１
３の上昇を前記レベルでクランプするクランプ回路から
なる最小値回路である。最大値回路Ａ１６の一方の入力
端子には、最大値ホールド回路Ａ１４の出力端子が接続
され、他方の入力端子には、第二初段増幅器Ａ１２の出
力に接続されたオフセット電圧源Ｖ１５の他方の端子が
接続されている。最小値回路Ａ１７の一方の入力端子に
は、第二初段増幅器Ａ１２の出力に接続されたオフセッ
ト電圧源Ｖ１５の他方の端子が接続され、他方の入力端
子には、最小値ホールド回路Ａ１５の出力端子が接続さ
れている。A16 is a level (between the maximum value and the minimum value of the output V11 of the differential amplifier A13) obtained by adding the offset amount V15 to the output V14 of the second first-stage amplifier A12 to decrease the output 12 of the maximum value hold circuit A14. A17 is a maximum value circuit composed of a clamp circuit for clamping at a level set to (1), and A17 is an output V1 of the minimum value hold circuit A15.
3 is a minimum value circuit including a clamp circuit that clamps the rise of 3 at the level. The output terminal of the maximum value holding circuit A14 is connected to one input terminal of the maximum value circuit A16, and the other terminal of the offset voltage source V15 connected to the output of the second first stage amplifier A12 is connected to the other input terminal. Are connected. The other terminal of the offset voltage source V15 connected to the output of the second initial stage amplifier A12 is connected to one input terminal of the minimum value circuit A17, and the other input terminal is the output terminal of the minimum value holding circuit A15. Are connected.
【００２３】Ｒ１３およびＲ１４は、最大値回路Ａ１６
の出力Ｖ１６と最小値回路Ａ１７の出力Ｖ１７との中点
レベルＶ１８＝（Ｖ１６＋Ｖ１７）／２を得るための抵
抗であり、最大値回路Ａ１６の出力端子と最小値回路Ａ
１７の出力端子との間に接続され、共に同特性を有して
いる。R13 and R14 are maximum value circuits A16.
Is a resistance for obtaining a midpoint level V18 = (V16 + V17) / 2 between the output V16 of the output voltage V16 and the output V17 of the minimum value circuit A17, and the output terminal of the maximum value circuit A16 and the minimum value circuit A16.
It is connected between 17 output terminals and both have the same characteristics.
【００２４】Ａ１８は、しきい値である中点レベルＶ１
８と差動増幅器Ａ１３の出力Ｖ１１とを比較する比較器
（コンパレータ）である。このコンパレータＡ１８の正
入力端子には、差動増幅器Ａ１３の出力Ｖ１１が入力さ
れ、負入力端子には、しきい値である中点レベルＶ１８
が入力される。A18 is a midpoint level V1 which is a threshold value.
8 and the output V11 of the differential amplifier A13. The output V11 of the differential amplifier A13 is input to the positive input terminal of the comparator A18, and the midpoint level V18 which is a threshold value is input to the negative input terminal.
Is entered.
【００２５】上記構成において、第一光電変換素子ＰＤ
１１が低周波のパルス光を受光した場合、その出力電流
は第一初段増幅器Ａ１１により増幅される。第一初段増
幅器Ａ１１からの出力は、差動増幅器Ａ１３の正入力端
子に入力される。一方、第二光電変換素子ＰＤ１２は遮
光されているため、第二初段増幅器Ａ１２はノイズ以外
の出力を発信することはないが、ノイズが発生したとき
には、これが第二初段増幅器Ａ１２で増幅されて差動増
幅器Ａ１３の負入力端子に入力される。差動増幅器Ａ１
３では、第一初段増幅器Ａ１１と第二初段増幅器Ａ１２
の出力差を増幅するが、同相信号に対しては増幅作用を
持たないことから、ノイズが発生した場合には同相ノイ
ズは打ち消し合って除去される。In the above structure, the first photoelectric conversion element PD
When the low frequency pulse light is received by 11, the output current is amplified by the first initial stage amplifier A11. The output from the first initial stage amplifier A11 is input to the positive input terminal of the differential amplifier A13. On the other hand, since the second photoelectric conversion element PD12 is shielded from light, the second first-stage amplifier A12 does not emit any output other than noise. However, when noise occurs, this is amplified by the second first-stage amplifier A12 and the difference is generated. It is input to the negative input terminal of the dynamic amplifier A13. Differential amplifier A1
3, the first first stage amplifier A11 and the second first stage amplifier A12
Although the output difference is amplified, it does not amplify the in-phase signal. Therefore, when noise occurs, the in-phase noise is canceled and canceled.
【００２６】ここで、差動増幅器Ａ１３の出力Ｖ１１と
第二初段増幅器Ａ１２の出力Ｖ１４の波形は、図２
（ａ）に示すようになっている。なお、信号の高いレベ
ルをＶＨ、信号の低いレベルをＶＬとし、ノイズは発生
していないものとする。The waveforms of the output V11 of the differential amplifier A13 and the output V14 of the second initial stage amplifier A12 are shown in FIG.
It is as shown in (a). It is assumed that the high level of the signal is VH and the low level of the signal is VL, and no noise is generated.
【００２７】そして、差動増幅器Ａ１３の出力Ｖ１１
は、コンパレータＡ１８の正入力端子に入力されると同
時に、最大値ホールド回路Ａ１４の入力側の演算増幅子
および最小値ホールド回路Ａ１５の入力側の演算増幅子
に入力される。最大値ホールド回路Ａ１４では、ホール
ド回路中のコンデンサＣ１１の充電により差動増幅器Ａ
１３の出力Ｖ１１の最大値を保持し、最小値ホールド回
路Ａ１５では、ホールド回路中のコンデンサＣ１２の充
電により差動増幅器Ａ１３の出力Ｖ１１の最小値を保持
する。このとき、最大値ホールド回路Ａ１４および最小
値ホールド回路Ａ１５のコンデンサＣ１１，Ｃ１２の放
電時間よりも入力パルス幅が長いと、最大値ホールド回
路Ａ１４および最小値ホールド回路Ａ１５の出力側の演
算増幅子の各出力Ｖ１２，Ｖ１３は、図２（ｂ）に示す
ようになる。この出力Ｖ１２，Ｖ１３においては、共に
差動増幅器Ａ１３の出力Ｖ１１と等しくなる期間Ｔ５
１，Ｔ５２ができる。The output V11 of the differential amplifier A13
Is input to the positive input terminal of the comparator A18, and at the same time, is input to the operational amplifier on the input side of the maximum value hold circuit A14 and the operational amplifier on the input side of the minimum value hold circuit A15. In the maximum value hold circuit A14, the differential amplifier A is charged by charging the capacitor C11 in the hold circuit.
13 holds the maximum value of the output V11, and the minimum value hold circuit A15 holds the minimum value of the output V11 of the differential amplifier A13 by charging the capacitor C12 in the hold circuit. At this time, if the input pulse width is longer than the discharge time of the capacitors C11 and C12 of the maximum value hold circuit A14 and the minimum value hold circuit A15, the output side operational amplifiers of the maximum value hold circuit A14 and the minimum value hold circuit A15 will operate. The outputs V12 and V13 are as shown in FIG. In these outputs V12 and V13, a period T5 in which both are equal to the output V11 of the differential amplifier A13.
1, T52 can be made.
【００２８】次に、最大値ホールド回路Ａ１４の出力Ｖ
１２は、最大値回路Ａ１６に入力され、最小値ホールド
回路Ａ１５の出力Ｖ１３は、最小値回路Ａ１７に入力さ
れる。最大値回路Ａ１６では、最大値ホールド回路Ａ１
４の出力Ｖ１２の下降を第二初段増幅器Ａ１２の出力Ｖ
１４にオフセット量Ｖ１５を加えたレベル（図２（ｂ）
の一点鎖線に示す）でクランプし、出力端子の出力Ｖ１
６は図２（ｃ）に示すようになる。また、最小値回路Ａ
１７では、最小値ホールド回路Ａ１５の出力Ｖ１３の上
昇を第二初段増幅器Ａ１２の出力Ｖ１４にオフセット量
Ｖ１５を加えたレベルでクランプし、出力端子の出力Ｖ
１７は図２（ｃ）に示すようになる。このとき、最大値
回路Ａ１６の出力Ｖ１６および最小値回路Ａ１７の出力
Ｖ１７が共に差動増幅器Ａ１３の出力Ｖ１１と等しくな
るといった期間がなくなる。Next, the output V of the maximum value hold circuit A14
12 is input to the maximum value circuit A16, and the output V13 of the minimum value holding circuit A15 is input to the minimum value circuit A17. In the maximum value circuit A16, the maximum value hold circuit A1
The output V12 of No. 4 is decreased by the output V of the second first stage amplifier A12.
14 plus the offset amount V15 (FIG. 2 (b)
(Shown by the one-dot chain line), and output V1 of the output terminal
6 is as shown in FIG. Also, the minimum value circuit A
At 17, the rise of the output V13 of the minimum value hold circuit A15 is clamped at a level obtained by adding the offset amount V15 to the output V14 of the second first stage amplifier A12, and the output V13 of the output terminal is clamped.
17 is as shown in FIG. At this time, there is no period in which the output V16 of the maximum value circuit A16 and the output V17 of the minimum value circuit A17 are both equal to the output V11 of the differential amplifier A13.
【００２９】そして、抵抗Ｒ１３，Ｒ１４を介して最大
値回路Ａ１６および最小値回路Ａ１７の中点レベルＶ１
８＝（Ｖ１６＋Ｖ１７）／２（図２（ｃ）の点線に示
す）がコンパレータＡ１８の負入力端子に入力され、コ
ンパレータＡ１８においてしきい値である中点レベルＶ
１８と差動増幅器Ａ１３の出力Ｖ１１とが比較される。Then, the midpoint level V1 of the maximum value circuit A16 and the minimum value circuit A17 is passed through the resistors R13 and R14.
8 = (V16 + V17) / 2 (shown by the dotted line in FIG. 2 (c)) is input to the negative input terminal of the comparator A18, and the middle point level V which is the threshold value in the comparator A18.
18 and the output V11 of the differential amplifier A13 are compared.
【００３０】ここで、しきい値である中点レベルＶ１８
の波形は、図２（ｄ）に示すように、最大値ホールド回
路Ａ１４および最小値ホールド回路Ａ１５のコンデンサ
Ｃ１１，Ｃ１２が完全に放電している状態でも、ＶＨに
対しては、 ＶＨ−Ｖ１８＝｛ＶＨ−（ＶＬ＋Ｖ１５）｝／２ 以上の余裕をもって、またＶＬに対しても、 Ｖ１８−ＶＬ＝Ｖ１５／２ 以上の余裕をもってコンパレータＡ１８に入力され、差
動増幅器Ａ１３の出力Ｖ１１（入力波形）としきい値Ｖ
１８が等しくなる期間がないため、低周波信号入力に対
するコンパレータＡ１８の出力の不定を回避できる。Here, the midpoint level V18 which is a threshold value
2D, as shown in FIG. 2D, even when the capacitors C11 and C12 of the maximum value hold circuit A14 and the minimum value hold circuit A15 are completely discharged, VH-V18 = {VH- (VL + V15)} / 2 With a margin of not less than, and also with respect to VL, it is input to the comparator A18 with a margin of not less than V18-VL = V15 / 2 and used as the output V11 (input waveform) of the differential amplifier A13. Threshold value V
Since there is no period in which 18 is equal, indefiniteness of the output of the comparator A18 with respect to the low frequency signal input can be avoided.
【００３１】一方、高周波のパルス光を受光した場合に
は、差動増幅器Ａ１３の出力Ｖ１１および第二初段増幅
器Ａ１２の出力Ｖ１４は、図３（ａ）に示すようにな
る。そして、最大値ホールド回路Ａ１４の出力Ｖ１２、
最小値ホールド回路Ａ１５の出力Ｖ１３、最大値回路Ａ
１６および最小値回路Ａ１７のクランプレベルは、図３
（ｂ）に示すようになる。なお、この場合、高周波入力
信号に対して最大値ホールド回路Ａ１４および最小値ホ
ールド回路Ａ１５の各コンデンサＣ１１，Ｃ１２の放電
時間は無視できるものとする。On the other hand, when high-frequency pulsed light is received, the output V11 of the differential amplifier A13 and the output V14 of the second first-stage amplifier A12 are as shown in FIG. 3 (a). Then, the output V12 of the maximum value hold circuit A14,
Output V13 of minimum value hold circuit A15, maximum value circuit A
16 and the minimum value circuit A17 have clamp levels shown in FIG.
As shown in (b). In this case, the discharge time of the capacitors C11 and C12 of the maximum value hold circuit A14 and the minimum value hold circuit A15 with respect to the high frequency input signal can be ignored.
【００３２】すると、最大値回路Ａ１６においては、最
大値ホールド回路Ａ１４の出力Ｖ１２はクランプされ
ず、また最小値回路Ａ１７においても、最小値ホールド
回路Ａ１５の出力Ｖ１３はクランプされない。したがっ
て、図３（ｃ）のように、最大値回路Ａ１６の出力Ｖ１
６はＶＨのままであり、最小値回路Ａ１７の出力Ｖ１７
はＶＬのままであるため、しきい値である中点レベルＶ
１８はＶＨとＶＬとの中間に位置する。これにより、コ
ンパレータＡ１８に入力されるしきい値である中点レベ
ルＶ１８は、図３（ｄ）に示すように差動増幅器Ａ１３
の出力Ｖ１１（入力波形）の中央のレベルとなり、コン
パレータＡ１８の出力のパルス幅歪みを最小限に抑える
ことができる。Then, the maximum value circuit A16 does not clamp the output V12 of the maximum value hold circuit A14, and the minimum value circuit A17 does not clamp the output V13 of the minimum value hold circuit A15. Therefore, as shown in FIG. 3C, the output V1 of the maximum value circuit A16
6 remains VH, and the output V17 of the minimum value circuit A17
Remains at VL, the midpoint level V which is a threshold value
18 is located between VH and VL. As a result, the midpoint level V18, which is the threshold value input to the comparator A18, changes to the differential amplifier A13 as shown in FIG.
Output V11 (input waveform) at the center level, and the pulse width distortion of the output of the comparator A18 can be minimized.
【００３３】このように、パルス光を受光する第一光電
変換素子ＰＤ１１および遮光された第二光電変換素子Ｐ
Ｄ１２を用いることにより、電源ノイズ等の同相ノイズ
を互い打ち消しあって耐ノイズ性の向上をするパルス光
受信回路において、最大値ホールド回路Ａ１４の出力Ｖ
１２の下降および最小値ホールド回路Ａ１５の出力Ｖ１
３の上昇を所定のレベルでクランプして（ホールド回路
Ａ１４，Ａ１５のコンデンサＣ１１，Ｃ１２を完全に放
電させない状態とする）、その中点レベルＶ１８をしき
い値として差動増幅器Ａ１３の出力Ｖ１１（入力波形）
と比較させているので、低周波のパルス光の入力（低周
波信号入力）において入力波形としきい値とが重なら
ず、コンパレータＡ１８の出力の不定を防止でき、低周
波信号入力に対する安定した伝送が可能となる。As described above, the first photoelectric conversion element PD11 that receives the pulsed light and the second photoelectric conversion element P that is shielded from light.
In the pulsed light receiving circuit in which common mode noise such as power supply noise is canceled by using D12 to improve noise resistance, the output V of the maximum value hold circuit A14
12 and the output V1 of the minimum value hold circuit A15
3 is clamped at a predetermined level (the capacitors C11 and C12 of the hold circuits A14 and A15 are not completely discharged), and the output V11 ( Input waveform)
Since the input waveform and the threshold value do not overlap at the input of low-frequency pulsed light (low-frequency signal input), indefinite output of the comparator A18 can be prevented, and stable transmission to the low-frequency signal input can be prevented. Is possible.
【００３４】また、高周波のパルス光の入力（高周波信
号入力）に対しては、しきい値が入力波形の中央のレベ
ルとなり、コンパレータＡ１８の出力のパルス幅歪みを
最小限に抑えることができる。For high frequency pulsed light input (high frequency signal input), the threshold value is at the center level of the input waveform, and the pulse width distortion of the output of the comparator A18 can be minimized.
【００３５】（第二実施例）第二実施例のパルス光受信
回路を図４に基づいて説明する。図４において、ＰＤ２
１は第一光電変換素子、Ａ２１は第一初段増幅器、Ｒ２
１は抵抗、ＰＤ２２は第二光電変換素子、Ａ２２は第二
初段増幅器、Ｒ２２は抵抗であり、これらの構成は第一
実施例と同様であるため省略する。(Second Embodiment) A pulsed light receiving circuit of a second embodiment will be described with reference to FIG. In FIG. 4, PD2
1 is a first photoelectric conversion element, A21 is a first initial stage amplifier, R2
Reference numeral 1 is a resistor, PD22 is a second photoelectric conversion element, A22 is a second first-stage amplifier, and R22 is a resistor. Since these configurations are the same as those in the first embodiment, description thereof will be omitted.
【００３６】Ａ２３は、第一初段増幅器Ａ２１および第
二初段増幅器Ａ２２の出力差を増幅して相補二出力Ｖ２
１，Ｖ２２とする差動増幅器であり、差動増幅器Ａ２３
の正入力端子には、第一初段増幅器Ａ２１の出力端子が
接続され、負入力端子には、第二初段増幅器Ａ２２の出
力端子が接続されている。なお、無信号時における差動
増幅器Ａ２３の相補二出力Ｖ２１，Ｖ２２は、互いに等
しくなる。A23 amplifies the output difference between the first initial stage amplifier A21 and the second initial stage amplifier A22, and complements two outputs V2.
1, V22, and a differential amplifier A23
The output terminal of the first initial stage amplifier A21 is connected to the positive input terminal of, and the output terminal of the second initial stage amplifier A22 is connected to the negative input terminal. The two complementary outputs V21 and V22 of the differential amplifier A23 when there is no signal are equal to each other.
【００３７】Ａ２４は、差動増幅器Ａ２３の第一初段増
幅器Ａ２１が接続された側の出力Ｖ２１（以下、正出力
と称す）の最大値を保持する第一最大値（ピーク）ホー
ルド回路であり、Ａ２５は、差動増幅器Ａ２３の第二初
段増幅器Ａ２２が接続された側の出力Ｖ２２（以下、負
出力と称す）の最大値を保持する第二最大値（ピーク）
ホールド回路であり、その内部構成は共に第一実施例の
最大値（ピーク）ホールド回路Ａ１４と同様であるため
省略する。なお、Ｃ２１，Ｃ２２はコンデンサ、Ｄ２
１，Ｄ２２はダイオードである。A24 is a first maximum value (peak) hold circuit for holding the maximum value of the output V21 (hereinafter referred to as positive output) of the differential amplifier A23 to which the first initial stage amplifier A21 is connected, A25 is a second maximum value (peak) that holds the maximum value of the output V22 (hereinafter, referred to as negative output) of the differential amplifier A23 on the side to which the second first-stage amplifier A22 is connected.
Since it is a hold circuit, and its internal configuration is the same as that of the maximum value (peak) hold circuit A14 of the first embodiment, its description is omitted. C21 and C22 are capacitors and D2
1, D22 are diodes.
【００３８】Ｒ２３，Ｒ２４は、差動増幅器Ａ２３の相
補二出力Ｖ２１，Ｖ２２の中点レベルＶ２５＝（Ｖ２１
＋Ｖ２２）／２を得るための抵抗であり、差動増幅器Ａ
２３の両出力端子の間に接続されており、共に同特性を
有している。R23 and R24 are the midpoint levels V25 = (V21) of the complementary two outputs V21 and V22 of the differential amplifier A23.
+ V22) / 2 is a resistor for obtaining a differential amplifier A
It is connected between both output terminals of 23 and both have the same characteristics.
【００３９】Ａ２６は、第一最大値ホールド回路Ａ２４
の出力Ｖ２３の下降を差動増幅器Ａ２３の相補二出力Ｖ
２１，Ｖ２２の中点レベルＶ２５にオフセット量Ｖ２６
を加えたレベル（差動増幅器Ａ２３の正出力Ｖ２１の最
大値と最小値との間に設定された所定のレベル）でクラ
ンプするクランプ回路からなる第一最大値回路であり、
Ａ２７は、第二最大値ホールド回路Ａ２５の出力Ｖ２４
の下降を差動増幅器Ａ２３の相補二出力Ｖ２１，Ｖ２２
の中点レベルＶ２５からオフセット量Ｖ２７を減じたレ
ベル（差動増幅器Ａ２３の負出力Ｖ２２の最大値と最小
値との間に設定された所定のレベル）でクランプするク
ランプ回路からなる第二最大値回路である。A26 is a first maximum value hold circuit A24.
Output V23 of the differential amplifier A23 complementary two output V
21, V22 midpoint level V25 with offset amount V26
Is a first maximum value circuit composed of a clamp circuit for clamping at a level (a predetermined level set between the maximum value and the minimum value of the positive output V21 of the differential amplifier A23)
A27 is the output V24 of the second maximum value hold circuit A25.
Of the complementary two outputs V21 and V22 of the differential amplifier A23.
Second maximum value composed of a clamp circuit that clamps at a level obtained by subtracting the offset amount V27 from the midpoint level V25 (a predetermined level set between the maximum value and the minimum value of the negative output V22 of the differential amplifier A23) Circuit.
【００４０】第一最大値回路Ａ２６の一方の入力端子に
は、第一最大値ホールド回路Ａ２４の出力端子が接続さ
れ、他方の入力端子には、抵抗Ｒ２３，Ｒ２４の接続中
間点に接続されたオフセット電圧源Ｖ２６の他方の端子
が接続されている。第二最大値回路Ａ２７の一方の入力
端子には、抵抗Ｒ２３，Ｒ２４の接続中間点に接続され
たオフセット電圧源Ｖ２７の他方の端子が接続され、他
方の入力端子には、第二最大値ホールド回路Ａ２５の出
力端子が接続されている。The output terminal of the first maximum value holding circuit A24 is connected to one input terminal of the first maximum value circuit A26, and the other input terminal is connected to the connection intermediate point of the resistors R23 and R24. The other terminal of the offset voltage source V26 is connected. The second maximum value circuit A27 has one input terminal connected to the other terminal of the offset voltage source V27 connected to the connection intermediate point of the resistors R23 and R24, and the other input terminal to the second maximum value hold. The output terminal of the circuit A25 is connected.
【００４１】Ａ２８は、演算増幅器であり、その正入力
端子には、第一最大値回路Ａ２６の出力端子が抵抗Ｒ２
５を介して接続されるとともに抵抗Ｒ２３，Ｒ２４の接
続中間点が抵抗Ｒ２７を介して接続されており、負入力
端子には、第二最大値回路Ａ２７の出力端子が抵抗Ｒ２
６を介して接続されるとともに演算増幅器Ａ２８の出力
端子が抵抗Ｒ２８を介して負帰還接続されている。A28 is an operational amplifier whose positive input terminal is connected to the output terminal of the first maximum value circuit A26 by a resistor R2.
5 and the connection midpoint of the resistors R23 and R24 is connected via the resistor R27, and the output terminal of the second maximum value circuit A27 is connected to the resistor R2 at the negative input terminal.
6, and the output terminal of the operational amplifier A28 is negatively feedback-connected via the resistor R28.
【００４２】そして、各抵抗Ｒ２５、Ｒ２６、Ｒ２７、
Ｒ２８の相互の関係は、 Ｒ２５＝Ｒ２６＝２×Ｒ２７＝２×Ｒ２８ とされており、演算増幅器Ａ２８の出力Ｖ２０と各入力
との間には、 Ｖ２０＝Ｖ２５＋（Ｖ２８−Ｖ２９）×（Ｒ２８／Ｒ２
６） の関係が成立するように構成されている。したがって、
演算増幅器Ａ２８においては、 Ｖ２０＝Ｖ２５＋（Ｖ２８−Ｖ２９）／２ を与えることができ、差動増幅器Ａ２３の相補二出力Ｖ
２１，Ｖ２２の中点レベルＶ２５に第一最大値回路Ａ２
６の出力Ｖ２８と第二最大値回路Ａ２７の出力Ｖ２９と
の出力差の二分の一の出力を加算して出力Ｖ２０を得る
ことになる。The resistors R25, R26, R27,
The mutual relationship of R28 is R25 = R26 = 2 × R27 = 2 × R28, and between the output V20 of the operational amplifier A28 and each input, V20 = V25 + (V28−V29) × (R28 / R2
The relationship of 6) is established. Therefore,
In the operational amplifier A28, V20 = V25 + (V28-V29) / 2 can be given, and the complementary two output V of the differential amplifier A23 can be obtained.
The first maximum value circuit A2 is connected to the midpoint level V25 of V21.
The output V20 is obtained by adding the output of one half of the output difference between the output V28 of 6 and the output V29 of the second maximum value circuit A27.
【００４３】Ａ２９は、しきい値である演算増幅器Ａ２
８の出力Ｖ２０と差動増幅器Ａ２３の正出力Ｖ２１とを
比較する比較器（コンパレータ）である。このコンパレ
ータＡ２９の正入力端子には、差動増幅器Ａ２３の正出
力Ｖ２１が入力され、負入力端子には、しきい値である
演算増幅器Ａ２８の出力Ｖ２０が入力される。A29 is an operational amplifier A2 which is a threshold value.
8 is an output V20 of the differential amplifier A23 and a positive output V21 of the differential amplifier A23. The positive input terminal of the comparator A29 receives the positive output V21 of the differential amplifier A23, and the negative input terminal thereof receives the output V20 of the operational amplifier A28 which is a threshold value.
【００４４】上記構成において、低周波のパルス光を受
光した場合、差動増幅器Ａ２３の正出力Ｖ２１、負出力
Ｖ２２、正出力Ｖ２１と負出力Ｖ２２の中点レベルＶ２
５は、図５（ａ）に示すようになる。In the above configuration, when low-frequency pulsed light is received, the positive output V21, the negative output V22 of the differential amplifier A23, and the midpoint level V2 of the positive output V21 and the negative output V22.
5 is as shown in FIG.
【００４５】そして、第一最大値ホールド回路Ａ２４お
よび第二最大値ホールド回路Ａ２５のコンデンサＣ２
１，Ｃ２２の放電時間よりも入力パルス幅が長いと、第
一最大値ホールド回路Ａ２４の出力Ｖ２３、第二最大値
ホールド回路Ａ２５の出力Ｖ２４は、図５（ｂ）に示す
ようになる。このとき、出力Ｖ２３が差動増幅器Ａ２３
の正出力Ｖ２１と等しくしかも出力Ｖ２４が負出力Ｖ２
２と等しくなる期間Ｔ６１，Ｔ６２ができる。Then, the capacitors C2 of the first maximum value hold circuit A24 and the second maximum value hold circuit A25.
When the input pulse width is longer than the discharge time of 1 and C22, the output V23 of the first maximum value hold circuit A24 and the output V24 of the second maximum value hold circuit A25 are as shown in FIG. 5 (b). At this time, the output V23 is the differential amplifier A23.
Is equal to the positive output V21 and the output V24 is the negative output V2.
There are periods T61 and T62 that are equal to 2.
【００４６】第一最大値回路Ａ２６では、第一最大値ホ
ールド回路Ａ２４の出力Ｖ２３の下降を中点レベルＶ２
５にオフセット量Ｖ２６を加えたレベル（図５（ｂ）の
一点鎖線に示す）でクランプし、出力端子の出力Ｖ２８
は図５（ｃ）に示すようになる。また、第二最大値回路
Ａ２７では、第二最大値ホールド回路Ａ２５の出力Ｖ２
４の下降を中点レベルＶ２５にオフセット量Ｖ２７を減
じたレベル（図５（ｂ）の点線に示す）でクランプし、
出力端子の出力Ｖ２９は図５（ｃ）に示すようになる。
このとき、出力Ｖ２８が差動増幅器Ａ２３の正出力Ｖ２
１と等しくしかも出力Ｖ２９が負出力Ｖ２２と等しくな
るといった期間がなくなる。In the first maximum value circuit A26, the output V23 of the first maximum value holding circuit A24 is lowered to the midpoint level V2.
5 is clamped at a level obtained by adding the offset amount V26 (shown by the alternate long and short dash line in FIG. 5B), and output V28 of the output terminal
Is as shown in FIG. The second maximum value circuit A27 outputs the output V2 of the second maximum value hold circuit A25.
4 is clamped at a level obtained by subtracting the offset amount V27 from the midpoint level V25 (shown by the dotted line in FIG. 5B),
The output V29 of the output terminal is as shown in FIG.
At this time, the output V28 is the positive output V2 of the differential amplifier A23.
There is no period in which the output V29 is equal to 1 and the output V29 is equal to the negative output V22.
【００４７】これらの結果に対して、演算増幅器Ａ２８
ではＶ２５＋（Ｖ２８−Ｖ２９）／２なる演算を行い、
このときの出力Ｖ２０の波形は図５（ｄ）の点線に示す
ようになる。そして、しきい値である出力Ｖ２０と差動
増幅器Ａ２３の正出力Ｖ２１とがコンパレータＡ２９に
おいて比較される。For these results, the operational amplifier A28
Then, the calculation of V25 + (V28-V29) / 2 is performed,
The waveform of the output V20 at this time is as shown by the dotted line in FIG. Then, the output V20 which is the threshold value and the positive output V21 of the differential amplifier A23 are compared in the comparator A29.
【００４８】ここで、しきい値である出力Ｖ２０の波形
は、図５（ｄ）に示すように、第一最大値ホールド回路
Ａ２４および第二最大値ホールド回路Ａ２５のコンデン
サＣ２１，Ｃ２２が完全に放電している状態でも、ＶＨ
に対しては、 ＶＨ−Ｖ２０＝｛（ＶＨ−Ｖ２５）−Ｖ２７｝／２ 以上の余裕をもって、またＶＬに対しても、 Ｖ２０−ＶＬ＝｛（Ｖ２５＋Ｖ２６）−ＶＬ｝／２ 以上の余裕をもってコンパレータＡ２９の入力にされ、
差動増幅器Ａ２３の正出力Ｖ２１としきい値Ｖ２０が等
しくなる期間がないため、低周波信号入力に対するコン
パレータＡ２９の出力の不定を回避できる。Here, as shown in FIG. 5D, the waveform of the output V20 which is the threshold value shows that the capacitors C21 and C22 of the first maximum value hold circuit A24 and the second maximum value hold circuit A25 are completely removed. Even when discharged, VH
For VH-V20 = {(VH-V25) -V27} / 2 or more, and for VL, V20-VL = {(V25 + V26) -VL} / 2 or more Input to A29,
Since there is no period in which the positive output V21 of the differential amplifier A23 and the threshold value V20 are equal to each other, it is possible to avoid indefiniteness of the output of the comparator A29 with respect to the low frequency signal input.
【００４９】一方、高周波のパルス光を受光した場合に
は、差動増幅器Ａ２３の正出力Ｖ２１および負出力Ｖ２
２は、図６（ａ）に示すようになる。そして、第一最大
値ホールド回路Ａ２４の出力Ｖ２３、第二最大値ホール
ド回路Ａ２５の出力Ｖ２４、第一最大値回路Ａ２６およ
び第二最大値回路Ａ２７のクランプレベルは、図６
（ｂ）に示すようになる。なお、この場合、高周波入力
信号に対して第一最大値ホールド回路Ａ２４および第二
最大値ホールド回路Ａ２５の各コンデンサＣ２１，Ｃ２
２の放電時間は無視できるものとする。On the other hand, when the high frequency pulsed light is received, the positive output V21 and the negative output V2 of the differential amplifier A23 are received.
2 is as shown in FIG. The output V23 of the first maximum value hold circuit A24, the output V24 of the second maximum value hold circuit A25, the clamp levels of the first maximum value circuit A26 and the second maximum value circuit A27 are as shown in FIG.
As shown in (b). In this case, the capacitors C21 and C2 of the first maximum value hold circuit A24 and the second maximum value hold circuit A25 are applied to the high frequency input signal.
The discharge time of 2 is negligible.
【００５０】すると、第一最大値回路Ａ２６において
は、第一最大値ホールド回路Ａ２４の出力Ｖ２３はクラ
ンプされず、また第二最大値回路Ａ２７においても、第
二最大値ホールド回路Ａ２５の出力Ｖ２４はクランプさ
れない。したがって、図６（ｃ）のように、第一最大値
回路Ａ２６の出力Ｖ２８はＶＨのままであり、第二最大
値回路Ａ２７の出力Ｖ２９はＶ２５−（ＶＬ−Ｖ２５）
となるため、しきい値である演算増幅器Ａ２８の出力Ｖ
２０は（ＶＨ＋ＶＬ）／２となってＶＨとＶＬとの中間
に位置する。これにより、コンパレータＡ２９に入力さ
れるしきい値Ｖ２０は、図６（ｄ）に示すように差動増
幅器Ａ２３の正出力Ｖ２１（入力波形）の中央のレベル
となり、コンパレータＡ２９の出力のパルス幅歪みを最
小限に抑えることができる。Then, the output V23 of the first maximum value holding circuit A24 is not clamped in the first maximum value circuit A26, and the output V24 of the second maximum value holding circuit A25 is also in the second maximum value circuit A27. Not clamped. Therefore, as shown in FIG. 6C, the output V28 of the first maximum value circuit A26 remains VH and the output V29 of the second maximum value circuit A27 is V25− (VL−V25).
Therefore, the output V of the operational amplifier A28, which is the threshold value,
20 becomes (VH + VL) / 2, and is located between VH and VL. As a result, the threshold value V20 input to the comparator A29 becomes the center level of the positive output V21 (input waveform) of the differential amplifier A23 as shown in FIG. 6D, and the pulse width distortion of the output of the comparator A29. Can be minimized.
【００５１】このように、第一最大値ホールド回路Ａ２
４の出力Ｖ２３の下降および第二最大値ホールド回路Ａ
２５の出力Ｖ２４の下降を夫々所定のレベルでクランプ
して（ホールド回路Ａ２４，Ａ２５のコンデンサＣ２
１，Ｃ２２を完全に放電させない状態とする）、その出
力差の二分の一の出力を差動増幅器Ａ２３の相補二出力
Ｖ２１，Ｖ２２の中点レベルＶ２５に加算してしきい値
である出力Ｖ２０を得ており、このしきい値Ｖ２０と差
動増幅器Ａ２３の正出力Ｖ２１（入力波形）とを比較さ
せているので、低周波のパルス光の入力（低周波信号入
力）において入力波形としきい値とが重ならず、コンパ
レータＡ２９の出力の不定を防止でき、低周波信号入力
に対する安定した伝送が可能となる。Thus, the first maximum value hold circuit A2
4 output V23 falling and second maximum value hold circuit A
The output V24 of the No. 25 output V24 is clamped at a predetermined level (capacitor C2 of the hold circuits A24 and A25, respectively).
1 and C22 are not completely discharged), and the output of one half of the output difference is added to the midpoint level V25 of the complementary two outputs V21 and V22 of the differential amplifier A23 to output V20 which is a threshold value. Since this threshold value V20 is compared with the positive output V21 (input waveform) of the differential amplifier A23, the input waveform and the threshold value at the input of low-frequency pulsed light (low-frequency signal input) Therefore, the output of the comparator A29 can be prevented from becoming indefinite, and stable transmission with respect to the low frequency signal input can be performed.
【００５２】また、高周波のパルス光の入力（高周波信
号入力）に対しては、しきい値が入力波形の中央のレベ
ルとなり、コンパレータＡ２９の出力のパルス幅歪みを
最小限に抑えることができる。For high frequency pulsed light input (high frequency signal input), the threshold value is at the center level of the input waveform, and the pulse width distortion of the output of the comparator A29 can be minimized.
【００５３】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。例えば、第
一実施例におけるクランプレベルは、差動増幅器Ａ１３
の最大出力と最小出力との間であれば自由に設定しても
よい。また、第二実施例において、第一最大値回路Ａ２
６のクランプレベルは、差動増幅器Ａ２３の正出力Ｖ２
１の最大値と最小値との間、第二最大値回路Ａ２７のク
ランプレベルは、差動増幅器Ａ２３の負出力Ｖ２２の最
大値と最小値との間であれば自由に設定してもよい。The present invention is not limited to the above embodiments, and it goes without saying that many modifications and changes can be made to the above embodiments within the scope of the present invention. For example, the clamp level in the first embodiment is the differential amplifier A13.
It may be freely set as long as it is between the maximum output and the minimum output of. In the second embodiment, the first maximum value circuit A2
The clamp level of 6 is the positive output V2 of the differential amplifier A23.
Between the maximum value and the minimum value of 1, the clamp level of the second maximum value circuit A27 may be freely set as long as it is between the maximum value and the minimum value of the negative output V22 of the differential amplifier A23.
【００５４】[0054]
【発明の効果】以上の説明から明らかな通り、請求項
１，２の発明によると、パルス光を受光する第一光電変
換素子および遮光された第二光電変換素子を用いること
により、電源ノイズ等の同相ノイズを互い打ち消しあっ
て耐ノイズ性の向上をするパルス光受信回路において、
最大値ホールド回路の出力の下降および最小値ホールド
回路の出力の上昇を所定のレベルでクランプして、その
中点レベルをしきい値として差動増幅器の出力（入力波
形）と比較させているので、低周波のパルス光の入力
（低周波信号入力）において入力波形としきい値とが重
ならず、比較器の出力の不定を防止でき、低周波信号入
力に対する安定した伝送が可能となる。また、高周波の
パルス光の入力（高周波信号入力）に対しては、しきい
値が入力波形の中央のレベルとなり、比較器の出力のパ
ルス幅歪みを最小限に抑えることができる。As is apparent from the above description, according to the first and second aspects of the invention, by using the first photoelectric conversion element that receives pulsed light and the second photoelectric conversion element that is shielded, power supply noise and the like can be reduced. In a pulsed light receiving circuit that cancels each other's common-mode noise to improve noise resistance,
The output of the maximum value hold circuit and the output of the minimum value hold circuit are clamped at a predetermined level and compared with the output (input waveform) of the differential amplifier using the midpoint level as a threshold. In the input of low-frequency pulsed light (low-frequency signal input), the input waveform and the threshold value do not overlap, the indefinite output of the comparator can be prevented, and stable transmission to the low-frequency signal input becomes possible. Further, for high frequency pulsed light input (high frequency signal input), the threshold value is at the center level of the input waveform, and pulse width distortion of the output of the comparator can be minimized.
【００５５】請求項３の発明によると、第一最大値ホー
ルド回路の出力の下降および第二最大値ホールド回路の
出力の下降を夫々所定のレベルでクランプして、その出
力差の二分の一の出力を差動増幅器の相補二出力の中点
レベルに加算してしきい値である出力を得ており、この
しきい値と差動増幅器の第一初段増幅器が接続された側
の出力（入力波形）とを比較させているので、低周波の
パルス光の入力（低周波信号入力）において入力波形と
しきい値とが重ならず、比較器の出力の不定を防止で
き、低周波信号入力に対する安定した伝送が可能とな
る。また、高周波のパルス光の入力（高周波信号入力）
に対しては、しきい値が入力波形の中央のレベルとな
り、比較器の出力のパルス幅歪みを最小限に抑えること
ができる。According to the third aspect of the present invention, the fall of the output of the first maximum value hold circuit and the fall of the output of the second maximum value hold circuit are clamped at predetermined levels, respectively, and one half of the output difference is clamped. The output is added to the midpoint level of the complementary two outputs of the differential amplifier to obtain an output that is a threshold, and this threshold and the output (input of the first initial stage amplifier of the differential amplifier are connected Waveform), the input waveform and the threshold value do not overlap in the low-frequency pulsed light input (low-frequency signal input), and the indefiniteness of the output of the comparator can be prevented, and the low-frequency signal input can be prevented. Stable transmission is possible. Also, high-frequency pulsed light input (high-frequency signal input)
On the other hand, the threshold value becomes the center level of the input waveform, and the pulse width distortion of the output of the comparator can be minimized.
【図１】第一実施例のパルス光受信回路の回路構成図FIG. 1 is a circuit configuration diagram of a pulsed light receiving circuit according to a first embodiment.
【図２】低周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器および第二初期増幅器の出力波形を
示す図、（ｂ）は最大値および最小値ホールド回路の出
力波形、クランプレベルを示す図、（ｃ）は最大値およ
び最小値回路の出力波形、しきい値を示す図、（ｄ）は
入力波形としきい値との関係を示す図FIG. 2 shows various waveforms for a low frequency input signal,
(A) is a figure which shows the output waveform of a differential amplifier and a 2nd initial stage amplifier, (b) is a figure which shows the output waveform of a maximum value and minimum value hold circuit, a clamp level, (c) is a maximum value and minimum value circuit Of the output waveform and threshold of FIG. 5, (d) shows the relationship between the input waveform and the threshold
【図３】高周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器および第二初期増幅器の出力波形を
示す図、（ｂ）は最大値および最小値ホールド回路の出
力波形、クランプレベルを示す図、（ｃ）は最大値およ
び最小値回路の出力波形、しきい値を示す図、（ｄ）は
入力波形としきい値との関係を示す図FIG. 3 shows various waveforms for a high frequency input signal,
(A) is a figure which shows the output waveform of a differential amplifier and a 2nd initial stage amplifier, (b) is a figure which shows the output waveform of a maximum value and minimum value hold circuit, a clamp level, (c) is a maximum value and minimum value circuit Of the output waveform and threshold of FIG. 5, (d) shows the relationship between the input waveform and the threshold
【図４】第二実施例のパルス光受信回路の回路構成図FIG. 4 is a circuit configuration diagram of a pulsed light receiving circuit according to a second embodiment.
【図５】低周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器の相補二出力波形、中点レベルを示
す図、（ｂ）は第一および第二最大値ホールド回路の出
力波形、クランプレベルを示す図、（ｃ）は第一および
第二最大値回路の出力波形を示す図、（ｄ）は入力波形
としきい値との関係を示す図FIG. 5 shows various waveforms for a low frequency input signal,
(A) is a figure which shows a complementary two output waveform of a differential amplifier, a midpoint level, (b) is a figure which shows the output waveform of a 1st and 2nd maximum value hold circuit, a clamp level, (c) is a 1st and The figure which shows the output waveform of a 2nd maximum value circuit, (d) is a figure which shows the relationship between an input waveform and a threshold value.
【図６】高周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器の相補二出力波形、中点レベルを示
す図、（ｂ）は第一および第二最大値ホールド回路の出
力波形、クランプレベルを示す図、（ｃ）は第一および
第二最大値回路の出力波形を示す図、（ｄ）は入力波形
としきい値との関係を示す図FIG. 6 shows various waveforms for a high frequency input signal,
(A) is a figure which shows a complementary two output waveform of a differential amplifier, a midpoint level, (b) is a figure which shows the output waveform of a 1st and 2nd maximum value hold circuit, a clamp level, (c) is a 1st and The figure which shows the output waveform of a 2nd maximum value circuit, (d) is a figure which shows the relationship between an input waveform and a threshold value.
【図７】従来例１のパルス光受信回路の回路構成図FIG. 7 is a circuit configuration diagram of a pulsed light receiving circuit of Conventional Example 1.
【図８】従来例２のパルス光受信回路の回路構成図FIG. 8 is a circuit configuration diagram of a pulsed light receiving circuit of Conventional Example 2.
【図９】低周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器の出力波形を示す図、（ｂ）は最大
値および最小値ホールド回路の出力波形を示す図、
（ｃ）は入力波形としきい値との関係を示す図FIG. 9 shows various waveforms for a low frequency input signal,
(A) is a diagram showing an output waveform of a differential amplifier, (b) is a diagram showing an output waveform of a maximum value and a minimum value holding circuit,
(C) is a diagram showing the relationship between the input waveform and the threshold value.
【図１０】低周波入力信号に対する各種波形を示し、
（ａ）は差動増幅器の相補二出力波形、中点レベルを示
す図、（ｂ）は第一および第二最大値ホールド回路の出
力波形を示す図、（ｃ）は入力波形としきい値との関係
を示す図FIG. 10 shows various waveforms for a low frequency input signal,
(A) is a diagram showing two complementary output waveforms of the differential amplifier, a midpoint level, (b) is a diagram showing output waveforms of the first and second maximum value holding circuits, and (c) is an input waveform and a threshold value. Diagram showing the relationship between
ＰＤ１１，２１ 第一光電変換素子 ＰＤ１２ ２２ 第二光電変換素子 Ａ１１，２１ 第一初段増幅器 Ａ１２，２２ 第二初段増幅器 Ａ１３ ２３ 差動増幅器 Ａ１４ 最大値ホールド回路 Ａ１５ 最小値ホールド回路 Ａ１６ 最大値回路 Ａ１７ 最小値回路 Ａ１８，２９ 比較器 Ａ２４ 第一最大値ホールド回路 Ａ２５ 第二最大値ホールド回路 Ａ２６ 第一最大値回路 Ａ２７ 第二最大値回路 Ａ２８ 演算増幅器 PD11, 21 First photoelectric conversion element PD12 22 Second photoelectric conversion element A11, 21 First initial stage amplifier A12, 22 Second initial stage amplifier A13 23 Differential amplifier A14 Maximum value hold circuit A15 Minimum value hold circuit A16 Maximum value circuit A17 Minimum Value circuit A18,29 Comparator A24 First maximum value hold circuit A25 Second maximum value hold circuit A26 First maximum value circuit A27 Second maximum value circuit A28 Operational amplifier
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06 10/02 10/18 Ｈ０４Ｂ 9/00 Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H04B 10/04 10/06 10/02 10/18 H04B 9/00 M
Claims (3)
と、該第一光電変換素子の出力を増幅する第一初段増幅
器と、遮光された第二光電変換素子と、該第二光電変換
素子の出力を増幅する第二初段増幅器と、前記第一初段
増幅器と前記第二初段増幅器との出力差を増幅する差動
増幅器と、前記差動増幅器の出力の最大値を保持する最
大値ホールド回路と、前記差動増幅器の出力の最小値を
保持する最小値ホールド回路と、前記最大値ホールド回
路の出力の下降を前記差動増幅器の最大出力と最小出力
との間に設定された所定のレベルでクランプする最大値
回路と、前記最小値ホールド回路の出力の上昇を前記所
定のレベルでクランプする最小値回路と、前記最大値回
路の出力と最小値回路の出力との中点レベルと前記差動
増幅器の出力とを比較する比較器とを備えたことを特徴
とするパルス光受信回路。1. A first photoelectric conversion element that receives pulsed light, a first first-stage amplifier that amplifies the output of the first photoelectric conversion element, a shielded second photoelectric conversion element, and the second photoelectric conversion element. Second initial stage amplifier for amplifying the output of the differential amplifier, a differential amplifier for amplifying the output difference between the first initial stage amplifier and the second initial stage amplifier, and a maximum value hold circuit for holding the maximum value of the output of the differential amplifier A minimum value hold circuit for holding the minimum value of the output of the differential amplifier, and a predetermined level for setting the decrease of the output of the maximum value hold circuit between the maximum output and the minimum output of the differential amplifier. , A minimum value circuit that clamps an increase in the output of the minimum value hold circuit at the predetermined level, a midpoint level between the output of the maximum value circuit and the output of the minimum value circuit, and the difference. Compare with the output of the dynamic amplifier And a comparator for controlling the pulsed light receiving circuit.
ランプレベルは、第二初段増幅器の出力に一定のオフセ
ット量を加えたレベルとされたことを特徴とする請求項
１記載のパルス光受信回路。2. The pulsed light receiving circuit according to claim 1, wherein the clamp level in the maximum value circuit and the minimum value circuit is a level obtained by adding a constant offset amount to the output of the second initial stage amplifier.
と、該第一光電変換素子の出力を増幅する第一初段増幅
器と、遮光された第二光電変換素子と、該第二光電変換
素子の出力を増幅する第二初段増幅器と、前記第一初段
増幅器と前記第二初段増幅器との出力差を増幅して相補
二出力とする差動増幅器と、該差動増幅器の前記第一初
段増幅器が接続された側の出力の最大値を保持する第一
最大値ホールド回路と、前記差動増幅器の前記第二初段
増幅器が接続された側の出力の最大値を保持する第二最
大値ホールド回路と、前記第一最大値ホールド回路の出
力の下降を前記差動増幅器の前記第一初段増幅器が接続
された側の最大出力と最小出力との間に設定された所定
のレベルでクランプする第一最大値回路と、前記第二最
大値ホールド回路の出力の下降を前記差動増幅器の前記
第二初段増幅器が接続された側の最大出力と最小出力と
の間に設定された所定のレベルでクランプする第二最大
値回路と、前記差動増幅器の相補二出力の中点レベルに
前記第一最大値回路の出力と前記第二最大値回路の出力
との出力差の二分の一の出力を加算する演算増幅器と、
該演算増幅器の出力と前記差動増幅器の前記第一初段増
幅器が接続された側の出力とを比較する比較器とを備え
たことを特徴とするパルス光受信回路。3. A first photoelectric conversion element that receives pulsed light, a first first-stage amplifier that amplifies the output of the first photoelectric conversion element, a shielded second photoelectric conversion element, and the second photoelectric conversion element. Second initial stage amplifier for amplifying the output of the differential amplifier, a differential amplifier for amplifying the output difference between the first initial stage amplifier and the second initial stage amplifier to form complementary two outputs, and the first initial stage amplifier of the differential amplifier. Maximum value hold circuit for holding the maximum value of the output on the side connected to the second maximum value hold circuit for holding the maximum value of the output on the side to which the second first stage amplifier of the differential amplifier is connected And a first output that clamps a decrease in the output of the first maximum value hold circuit at a predetermined level set between the maximum output and the minimum output of the differential amplifier on the side to which the first initial stage amplifier is connected. The maximum value circuit and the output of the second maximum value hold circuit A second maximum value circuit for clamping the decrease in force at a predetermined level set between the maximum output and the minimum output of the differential amplifier on the side to which the second first-stage amplifier is connected; An operational amplifier that adds a half of the output difference between the output of the first maximum value circuit and the output of the second maximum value circuit to the midpoint level of complementary two outputs,
A pulsed light receiving circuit comprising a comparator for comparing the output of the operational amplifier and the output of the differential amplifier on the side to which the first initial stage amplifier is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303396A JPH08163054A (en) | 1994-12-07 | 1994-12-07 | Optical pulse reception circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303396A JPH08163054A (en) | 1994-12-07 | 1994-12-07 | Optical pulse reception circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08163054A true JPH08163054A (en) | 1996-06-21 |
Family
ID=17920526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6303396A Pending JPH08163054A (en) | 1994-12-07 | 1994-12-07 | Optical pulse reception circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08163054A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449669B2 (en) | 2005-10-14 | 2008-11-11 | Kabushiki Kaisha Toshiba | Receiving apparatus |
| JP2013030991A (en) * | 2011-07-28 | 2013-02-07 | Sumitomo Electric Ind Ltd | Binarization circuit |
| JP2016205973A (en) * | 2015-04-21 | 2016-12-08 | シャープ株式会社 | Light pulse detection circuit and electronic apparatus |
-
1994
- 1994-12-07 JP JP6303396A patent/JPH08163054A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449669B2 (en) | 2005-10-14 | 2008-11-11 | Kabushiki Kaisha Toshiba | Receiving apparatus |
| US7663089B2 (en) | 2005-10-14 | 2010-02-16 | Kabushiki Kaisha Toshiba | Receiving apparatus |
| JP2013030991A (en) * | 2011-07-28 | 2013-02-07 | Sumitomo Electric Ind Ltd | Binarization circuit |
| JP2016205973A (en) * | 2015-04-21 | 2016-12-08 | シャープ株式会社 | Light pulse detection circuit and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8229384B2 (en) | Filter circuit and receiving apparatus | |
| JPH09331363A (en) | Transmission line loss equalization circuit | |
| US20020153958A1 (en) | Signal amplifier and optical signal receiver using the same | |
| KR101477853B1 (en) | Differential amplifying apparatus | |
| JP3039439B2 (en) | Identification level control circuit | |
| US7209060B2 (en) | Reducing variation in reference voltage when the load varies dynamically | |
| US10320371B2 (en) | Method and apparatus for reducing impact of transistor random mismatch in circuits | |
| JPS6252963B2 (en) | ||
| JPH08163054A (en) | Optical pulse reception circuit | |
| TWI748128B (en) | ΔΣ modulator | |
| AU622799B2 (en) | A method and arrangement for avoiding erroneous echo-elimination and/or equalization in a telecommunication system | |
| KR101058703B1 (en) | Time Division Frequency Correction and DC Offset Rejection Circuit for Continuous-Time Analog Filters | |
| US20200259503A1 (en) | Semiconductor device for reading and outputting signal from a sensor | |
| US20080201396A1 (en) | Signal processing apparatus and the correcting method | |
| JPS5947348B2 (en) | decision device | |
| JP4693533B2 (en) | Automatic offset cancel circuit | |
| GB2437414A (en) | Sigma-delta modulator | |
| CN113406602B (en) | Pulse peak hold circuit and control method | |
| JP4085475B2 (en) | Amplifier circuit | |
| JPH08250955A (en) | Equalizer amplifier circuit | |
| JP3152563B2 (en) | Automatic gain control circuit | |
| US10116319B2 (en) | Resistive interpolation for an amplifier array | |
| JP4408085B2 (en) | FM demodulation circuit | |
| US20220329255A1 (en) | D/a converter | |
| US20220224293A1 (en) | Class-d amplifier, a method of controlling a gain of an input audio signal in a class-d amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060322 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |