JP2016197808A - 負荷駆動装置 - Google Patents

Abstract

【課題】様々なゲート抵抗に対応して耐量確保を行えるようにする。
【解決手段】第１スイッチングデバイス２のゲート−ドレイン間に第２スイッチングデバイス５を配置する。また、第２スイッチングデバイス５のゲート−ドレイン間にツェナーダイオード６を配置し、ゲートに第２ゲート抵抗７を接続する。このような構成とすることで、ツェナーダイオード６のブレイク電圧Ｖｚと第２ゲート抵抗７の抵抗値およびツェナーダイオード６および第２ゲート抵抗７に流れる電流に基づいて、第２スイッチングデバイス５を動作させられる。そして、第２スイッチングデバイス５をオンさせることで高い動作電流を得ることができることから、ツェナーダイオード６の容量を増大させなくても、第１スイッチングデバイス５をオンさせられる。したがって、第１ゲート抵抗４の抵抗値が様々に変化したとしても、それに対応して耐量確保を行うことが可能となる。
【選択図】図１

Description

本発明は、負荷への電力供給を制御するスイッチングデバイス（半導体スイッチング素子）を有し、このスイッチングデバイスを駆動回路によって駆動することで負荷への電力供給を制御する負荷駆動装置に関するものである。

従来より、負荷への電力供給をスイッチングデバイスを用いて行う負荷駆動装置が知られている。特に、窒化ガリウム（以下、ＧａＮという）に代表される窒化物半導体は、その物性値（バンドギャップエネルギーＥｇ＝３．４ｅＶ、電子のドリフト速度２．７×１０⁷ｃｍ／ｓ、絶縁破壊電界４．０×１０⁶Ｖ／ｃｍ）より、パワー系のスイッチングデバイスに適している。

例えば、非特許文献１において、その素材のもつ能力の高さから、窒化物半導体を代表する素子であるＧａＮ−ＨＥＭＴ（窒化ガリウム高電子移動度トランジスタ）において、低オン抵抗化が実現されていることが記載されている。具体的には、オン抵抗、耐圧の素子リミットとして、２００Ｖ耐圧をもつＧａＮ−ＨＥＭＴデバイスにおいて、Ｓｉを用いたＭＯＳＦＥＴ（金属―酸化膜―半導体電界効果トランジスタ）の１／１０、ＩＧＢＴ（絶縁ゲート倍ポートトランジスタ）の１／３以下の低オン抵抗化が実現されている。

しかしながら、半導体スイッチング素子、特にＧａＮ−ＨＥＭＴを例えばインダクタ素子などの誘導負荷（以下、Ｌ負荷という）のある電源や、Ｌ負荷モータを有するインバータ等のスイッチとして適用する場合、Ｌ負荷耐量が無いという問題がある。このため、保護ダイオードを用いてＬ負荷耐量を得られるようにしている。これは、より大きなＬ負荷が用いられる場合に、Ｓｉ−ＩＧＢＴでも使われている方法である。

W. Satito et al., "IEEE Transactions on Electron Devices", 2003, Vol. 50, No. 12, pp. 2528

上記した保護ダイオードを用いる形態をＧａＮ−ＨＥＭＴに応用する場合のクランプ動作について、図７に示す負荷駆動装置の回路構成を参照して説明する。これは、ノーマリオフ型のＧａＮ−ＨＥＭＴがオフ、つまりゲート電圧ＶＧ＝０Ｖのときの動作である。ＧａＮ−ＨＥＭＴがオフの際に、ドレインに印加される高電圧、高エネルギーから、スイッチングデバイスを保護する機能を発揮する。

図７に示すように、ＧａＮ−ＨＥＭＴ１００のゲートに駆動回路１０１からゲート抵抗１０２を介してゲート電圧を印加することでＧａＮ−ＨＥＭＴ１００をオンさせ、ＧａＮ−ＨＥＭＴ１００のドレインに接続されたＬ負荷１０３に電流供給を行う回路になっている。ＧａＮ−ＨＥＭＴ１００のゲート−ドレイン間にはツェナーダイオード１０４が接続され、ゲート−ソース間にも高電圧保護用のツェナーダイオード１０５が接続されている。

このような回路において、ＧａＮ−ＨＥＭＴ１００のドレイン電圧が、ツェナーダイオード１０４の動作電圧となるツェナー降伏電圧（以下、ブレイク電圧という）Ｖｚ以上になると、このツェナーダイオード１０４を通ってＧａＮ−ＨＥＭＴ１００のドレインからゲートを経てＧＮＤに電流が流れる（図７中の経路（１）参照）。このときに流れる電流とゲート抵抗１０２により、ゲート電圧ＶＧが発生し、この電流が所定の電流値以上になるとＧａＮ−ＨＥＭＴ１００が再びオンすることでＬ負荷１０３側から電流が流される（図７中の経路（２）参照）。

この結果、ドレインに印加される高電圧、印加エネルギーは、ＧａＮ−ＨＥＭＴ１００などが形成されたチップ全体で消費されることとなり、高エネルギー耐量を確保し易くなる。

したがって、ＧａＮ−ＨＥＭＴ１００のしきい値電圧Ｖｔとゲート抵抗１０２の関係から求まる電流値のときにゲート−ドレイン間のツェナーダイオード１０４のブレイク電圧Ｖｚがドレイン・クランプ電圧となる。

しかしながら、このような回路構成を用いたドレインに印加される高電圧、高エネルギーの耐量確保は、次に示すような問題が発生する。

すなわち、上記回路構成では、回路速度を決定するゲート抵抗１０２の抵抗値に依存して、経路（１）を流れる電流の電流値とそのときのゲート電圧ＶＧが変化するので、ゲート抵抗１０２に対する汎用性がない。また、回路速度を高速化するために、ゲート抵抗１０２を低抵抗化すると、ＧａＮ−ＨＥＭＴ１００をオンするゲート電圧ＶＧにするための電流値が必要になり、ツェナーダイオード１０４の容量の増大を招く。ツェナーダイオード１０４の容量の増大は、ＧａＮ−ＨＥＭＴ１００と同一チップ内にツェナーダイオード１０４を内蔵する形態ならばチップ面積の増大を招く。また、ツェナーダイオード１０４をＧａＮ−ＨＥＭＴ１００が形成されたチップに対して外付けする外付けツェナーダイオードとする形態ならば、同じツェナーダイオードを用いることができず、汎用性に欠ける。いずれにしてもコスト増大を招く。

なお、ここではスイッチングデバイスとしてＧａＮ−ＨＥＭＴ１００を用いた回路構成について説明したが、他のスイッチングデバイス、例えばＭＯＳＦＥＴやＩＧＢＴについても、同様のことが言える。

本発明は上記点に鑑みて、ゲートに対してゲート抵抗を介して駆動回路からのゲート電圧が印加されるスイッチングデバイスを備えた負荷駆動装置において、様々なゲート抵抗に対応して耐量確保を行えるようにすることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、ゲートに対してゲート電圧が印加されることによりドレイン−ソース間に電流を流すことで、負荷（１）への電流供給を行う半導体スイッチング素子にて構成された第１スイッチングデバイス（２）と、第１スイッチングデバイスのゲートに接続された第１ゲート抵抗（４）と、第１ゲート抵抗のうち第１スイッチングデバイスのゲートと接続される側と反対側に接続され、ゲート電圧の印加を行う駆動回路（３）と、ゲートの電圧が所定のしきい値電圧よりも高くなるとドレイン−ソース間に電流を流すと共に、該ドレイン−ソースが第１スイッチングデバイスのゲート−ドレイン間に接続され、半導体スイッチング素子にて構成された第２スイッチングデバイス（５）と、第２スイッチングデバイスのゲートに対して接続された第２ゲート抵抗（７）と、第２スイッチングデバイスのゲート−ドレイン間に接続されたツェナーダイオード（６）と、を有していることを特徴としている。

このように、第１スイッチングデバイスのゲート−ドレイン間に第２スイッチングデバイスを配置している。また、第２スイッチングデバイスのゲート−ドレイン間にツェナーダイオードを配置し、ゲートに第２ゲート抵抗を接続している。このような構成とすることで、ツェナーダイオードのブレイク電圧および第２ゲート抵抗の抵抗値とツェナーダイオードおよび第２ゲート抵抗に流れる電流に基づいて、第２スイッチングデバイスを動作させられる。そして、第２スイッチングデバイスをオンさせることで高い動作電流を得ることができることから、ツェナーダイオードの容量を増大させなくても、第１スイッチングデバイスをオンさせられる。

したがって、第１ゲート抵抗の抵抗値が様々に変化したとしても、それに対応して耐量確保を行うことが可能となる。さらに、第１ゲート抵抗の抵抗値のレンジを広げられることから、回路速度の高速化のために第１ゲート抵抗の抵抗値を低抵抗化したとしても、ツェナーダイオードの容量を増大させることなく、耐量確保が行える。したがって、ツェナーダイオードを第１スイッチングデバイスなどと同一チップに内蔵する場合であればチップ面積増大を抑制できるし、外付けツェナーダイオードとする場合には同じものを用いることができて汎用性を高めることが可能となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の第１実施形態にかかる負荷駆動装置の回路構成を示した図である。 本発明の第２実施形態にかかる負荷駆動装置の回路構成を示した図である。 本発明の第３実施形態で説明する負荷駆動装置を構成する各部の実装構造の一例を示した図である。 本発明の第４実施形態で説明する負荷駆動装置を構成する各部の実装構造の一例を示した図である。 本発明の第５実施形態で説明する負荷駆動装置を構成する各部の実装構造の一例を示した図である。 本発明の第６実施形態で説明する負荷駆動装置を構成する各部の実装構造の一例を示した図である。 従来の負荷駆動装置の回路構成を示した図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態にかかる負荷駆動装置について、図１を参照して説明する。

図１に示す負荷駆動装置は、負荷１に接続された第１スイッチングデバイス２と、第１スイッチングデバイス２をオンすることにより負荷１への電力供給を行う駆動回路３などを有するものである。

負荷１は、電力供給のオンオフによって駆動される装置であればどのようなものであってもよく、例えば第１スイッチングデバイス２を複数個備えることでインバータを構成すれば、三相モータなどとすることもできる。例えば、本実施形態の場合、負荷１を挟んで第１スイッチングデバイス２の反対側に図示しない電源が備えられており、第１スイッチングデバイス２がオンさせられると、電源からＧＮＤへの電流経路が導通させられ、負荷１に対して電流供給が為される。

第１スイッチングデバイス２は、ＧａＮ−ＨＥＭＴ、ＩＧＢＴもしくはパワーＭＯＳＦＥＴなどの半導体スイッチング素子によって構成される。なお、本実施形態では第１スイッチングデバイス２をＧａＮ−ＨＥＭＴで構成している場合を想定して説明する。第１スイッチングデバイス２のドレイン端子Ｄ１が負荷１に接続され、ソース端子Ｓ１がＧＮＤ接地されている。なお、ここではソース端子Ｓ１をＧＮＤ接地した場合について示してあるが、ソース端子Ｓ１側は基準電位点とされ、他の電位とされることもある。

また、第１スイッチングデバイス２のゲートＧ１が第１ゲート抵抗４を介して駆動回路３に接続されており、駆動回路３から出力されるゲート電圧が第１ゲート抵抗４を介して第１スイッチングデバイス２のゲートＧ１に印加されるようになっている。

さらに、第１スイッチングデバイス２のゲート−ドレイン間には、もう一つのスイッチングデバイスとなる第２スイッチングデバイス５がツェナーダイオード６および第２ゲート抵抗７と共に配置されている。

具体的には、第１スイッチングデバイス２のゲートＧ１に対して第２スイッチングデバイス５のソース端子Ｓ２が接続され、第１スイッチングデバイス２と第２スイッチングデバイス５の各ドレイン端子Ｄ１、Ｄ２同士が接続されている。第１スイッチングデバイス２のサイズと比較して、第２スイッチングデバイス５のサイズが小さくされている。より詳しくは、第１スイッチングデバイス２のゲート幅をＷｇ１とし、第２スイッチングデバイス５のゲート幅をＷｇ２とすると、これらの関係はＷｇ１＞Ｗｇ２が成り立つように第１、第２スイッチングデバイス２、５の寸法設計が為されている。

ツェナーダイオード６は、第２スイッチングデバイス５のゲート−ドレイン間に接続されている。ツェナーダイオード６は、例えばｐ型およびｎ型にドープしたポリシリコンを複数個多段に並べることによって構成されている。ツェナーダイオード６は、第２スイッチングデバイス５のドレイン側から第２ゲート抵抗７の方向に対してもその逆方向に対しても、所定のツェナー降伏電圧をブレイク電圧Ｖｚとして、ブレイク電圧Ｖｚ以上の電圧が掛かったときに電流が流れるようになっている。そして、第１スイッチングデバイス２を耐圧ＶＢ１、第２スイッチングデバイス５の耐圧をＶＢ２とすると、ツェナーダイオード６のブレイク電圧Ｖｚは耐圧ＶＢ１、ＶＢ２よりも低く設定してある。したがって、第１、第２スイッチングデバイス２、５が破壊される前にツェナーダイオード６のブレイク電圧Ｖｚに達して、ツェナーダイオード６が導通させられるようになっている。

第２ゲート抵抗７は、第２スイッチングデバイス５のゲートに接続されており、本実施形態の場合、第２ゲート抵抗７のうち第２スイッチングデバイス５のゲートＧ２に接続される側とは反対側がＧＮＤ接地されている。

なお、第１スイッチングデバイス２のゲート−ソース間に備えられたツェナーダイオード８は、高電圧保護用ツェナーダイオードである。第１スイッチングデバイス２のゲート−ソース間電圧が高電圧になろうとしたときにツェナーダイオード８が導通させられることで、これらの間が所定電圧以上になることを防止し、第１スイッチングデバイス２が保護されるようにしてある。

以上のようにして、本実施形態にかかる負荷駆動装置が構成されている。続いて、このように構成された本実施形態にかかる負荷駆動装置の作動について説明する。

まず、駆動回路３から例えばパルス状のゲート電圧（例えば２０Ｖ）が印加されることによって第１スイッチングデバイス２がオンさせられる。これにより、第１スイッチングデバイス２のドレイン−ソース間が導通し、図示しない電源からの電流供給に基づいて負荷１を通じてＧＮＤに電流Ｉが流れる電流経路が導通させられる。これにより、負荷１に対して電流供給が為され、負荷１が駆動させられる。

一方、駆動回路３からのゲート電圧の印加が停止させられると、第１スイッチングデバイス２はオフさせられる。このとき、第１、第２スイッチングデバイス２、５のドレイン電圧が負荷１のＬ負荷エネルギーによって上昇する。そして、第１、第２スイッチングデバイス２、５のドレイン電圧がツェナーダイオード６の動作電圧となるブレイク電圧Ｖｚ以上になると、ツェナーダイオード６が導通させられる。このため、ツェナーダイオード６を通じて第２スイッチングデバイス５のドレインからゲートおよび第２ゲート抵抗７を経て、ＧＮＤに電流が流れる（図１中の経路（１）参照）。このときに流れる電流の電流値は、ツェナーダイオード６および第２ゲート抵抗７によって決まる。

そして、第２ゲート抵抗７に対して電流が流れることで、第２スイッチングデバイス５のゲート電圧が第２スイッチングデバイス５のしきい値電圧よりも高くなり、第２スイッチングデバイス５がオンされてドレイン−ソース間に電流が流れる（図１中の経路（２）参照）。

このとき、第２スイッチングデバイス５がオンされていて駆動能力が高く、第２スイッチングデバイス５のドレイン−ソース間に電流を多く流すことができる。このため、第１スイッチングデバイス２のゲートや第１ゲート抵抗４側に流せる電流（以下、動作電流という）を多くすることができる。例えば、従来の回路構成のように第１スイッチングデバイス２のゲート−ドレイン間にツェナーダイオードのみを配置する構造である場合と比較して、本実施形態のツェナーダイオード６の寸法を小さくしても、従来と同様の駆動能力を得ることができる。具体的には、本実施形態の回路構成に備えられるツェナーダイオード６の幅を従来の構造のツェナーダイオードと同じ幅とした場合を想定すると、動作電流を１桁以上高くできる。

したがって、第１ゲート抵抗４については、従来の回路構成の場合と比較して１／１０の抵抗値であったとしても第１スイッチングデバイス２をオンさせることができ、Ｌ負荷エネルギーを放出させることが可能となる。また、第１ゲート抵抗４の抵抗値を従来の回路構成の場合と比較して１／１０にしても良くなることから、第１ゲート抵抗４の抵抗値のレンジを従来の回路構成と比較して１０倍に高めることが可能になる。よって、第１ゲート抵抗４の抵抗値が様々に変化したとしても、それに対応して耐量確保を行うことが可能となる。

以上説明したように、本実施形態にかかる負荷駆動装置では、第１スイッチングデバイス２のゲート−ドレイン間に第２スイッチングデバイス５を配置している。また、第２スイッチングデバイス５のゲート−ドレイン間にツェナーダイオード６を配置し、ゲートに第２ゲート抵抗７を接続している。このような構成とすることで、ツェナーダイオード６のブレイク電圧Ｖｚと第２ゲート抵抗７の抵抗値およびツェナーダイオード６および第２ゲート抵抗７に流れる電流に基づいて、第２スイッチングデバイス５を動作させられる。そして、第２スイッチングデバイス５をオンさせることで高い動作電流を得ることができることから、ツェナーダイオード６の容量を増大させなくても、第１スイッチングデバイス５をオンさせられる。

したがって、第１ゲート抵抗４の抵抗値が様々に変化したとしても、それに対応して耐量確保を行うことが可能となる。さらに、第１ゲート抵抗４の抵抗値のレンジを広げられることから、回路速度の高速化のために第１ゲート抵抗４の抵抗値を低抵抗化したとしても、ツェナーダイオード６の容量を増大させることなく、耐量確保が行える。したがって、ツェナーダイオード６を第１スイッチングデバイス２などと同一チップに内蔵する場合であればチップ面積増大を抑制できるし、外付けツェナーダイオードとする場合には同じものを用いることができて汎用性を高めることが可能となる。

例えば、第１ゲート抵抗４の抵抗値Ｒｇ１＝１００Ωの場合、ゲート電圧Ｇ１を５Ｖに持ち上げるためには、５０ｍＡの動作電流を要する。従来構造において、ツェナーダイオードにブレイク電圧Ｖｚが加わっているときに発生させられる動作電流が５０ｍＡであるとする場合、例えば厚さ２５０ｎｍのポリシリコンでツェナーダイオードを構成すると１００ｍｍ以上の幅を必要とする。このポリシリコンを設置する面積がチップ面積増大要因になる。

これに対して、本実施形態の構造の場合、第２ゲート抵抗７が駆動回路３から切り離されていて第２ゲート抵抗７の抵抗値Ｒｇ２を任意に設定できる。このため、動作電流として５０ｍＡを発生させるために、ゲート幅Ｗｇ２＝２５０μｍ程度とされる第２スイッチングデバイス５を備えると共に第２ゲート抵抗７の抵抗値Ｒｇ２を１００００Ωとすれば、ツェナーダイオード６を構成するポリシリコンの幅は従来構造の１／１００、つまり１ｍｍにできる。したがって、本実施形態の構造の場合、ツェナーダイオード６を第１スイッチングデバイス２などと同一チップに内蔵する場合であればチップ面積増大を抑制できるし、外付けツェナーダイオードとする場合には同じものを用いることができて汎用性を高めることが可能となる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２ゲート抵抗７の接続先を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。

図２に示すように、本実施形態にかかる負荷駆動装置は、基本的な回路構成については第１実施形態と同様である。ただし、第２ゲート抵抗７のうち第２スイッチングデバイス５のゲートに接続される側とは反対側が第１スイッチングデバイス２のゲートと第１ゲート抵抗４との間に接続されるようにしている。

このような構成とされる場合、第１スイッチングデバイス２をオンさせるときは、第２スイッチングデバイス５におけるゲート−ソース間の電位が同じであることから、第２スイッチングデバイス５はオフの状態のままとなる。このため、第２スイッチングデバイス５やツェナーダイオード６および第２ゲート抵抗７は特に作用せず、駆動回路３は第１ゲート抵抗４を介して第１スイッチングデバイス２を制御できる。

一方、駆動回路３からのゲート電圧の印加が停止させられて第１スイッチングデバイス２がオフさせられるときには、第１、第２スイッチングデバイス２、５のドレイン電圧が負荷１のＬ負荷エネルギーによって上昇する。そして、第１、第２スイッチングデバイス２、５のドレイン電圧がツェナーダイオード６の動作電圧となるブレイク電圧Ｖｚ以上になると、ツェナーダイオード６が導通させられる。このため、ツェナーダイオード６を通じて第２スイッチングデバイス５のドレインからゲート、さらには第２ゲート抵抗７および第１ゲート抵抗４を経て、ＧＮＤに電流が流れる（図２中の経路（１）参照）。これにより、第１実施形態と同様の動作が行われ、Ｌ負荷エネルギーを放出させることが可能となる。

このように、第２ゲート抵抗７の接続先を第１スイッチングデバイス２のゲートと第１ゲート抵抗４との間としても、第１実施形態と同様の効果を得ることができる。また、このような構成の場合、駆動回路３より第１スイッチングデバイス２に印加するゲート電圧を正電圧だけでなく負電圧とすることも可能となる。例えば、ゲート電圧を±２０Ｖに制御できる。すなわち、負荷１から第１スイッチングデバイス２のゲートと第１ゲート抵抗４との接続点までの間にツェナーダイオード６が備えられていることから、第１スイッチングデバイス２のゲート電圧が負電圧となっても、ツェナーダイオード６によって負荷１側に電流が流れない。このように、第１スイッチングデバイス２に印加するゲート電圧を正電圧だけでなく負電圧にもできるようにすることで、ターンオフ時の速度を早くすることが可能となり、スイッチング損失の低減を図ることが可能となる。

（第３実施形態）
本実施形態では、第１、第２実施形態で説明した負荷駆動装置の実装構造について説明する。

第１、第２実施形態で示した負荷駆動装置について、図３に示すように、第１スイッチングデバイス２と第２スイッチングデバイス５およびツェナーダイオード６などをすべてディスクリート素子（外付け素子）としてプリント基板１０上に実装することで構成している。このように、例えば、すべての素子をディスクリート素子として組むことができる。

（第４実施形態）
本実施形態も、第１、第２実施形態で説明した負荷駆動装置の実装構造について説明する。

第１、第２実施形態で示した負荷駆動装置について、図４に示すように、第１スイッチングデバイス２と第２スイッチングデバイス５とを同一チップで構成しつつ、ツェナーダイオード６をディスクリート素子としてプリント基板１０上に実装することで構成することもできる。このように、例えば、すべての素子をディスクリート素子とするのではなく、一部の素子をディスクリート素子として組むことができる。

第１、第２スイッチングデバイス２、５を同一チップで形成する場合、これらを横型素子によって構成すれば良く、例えばＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）や横型のＧａＮ−ＨＥＭＴによって構成すればよい。

（第５実施形態）
本実施形態も、第１、第２実施形態で説明した負荷駆動装置の実装構造について説明する。

第１、第２実施形態で示した負荷駆動装置について、図５に示すように、第１、第２スイッチングデバイス２、５に加えて、第２ゲート抵抗７やツェナーダイオード６についても同一チップで構成している。そして、図示していないが、第１ゲート抵抗４のみをディスクリート素子としている。このような構成とすることもできる。

このような構成とする場合、例えば第１、第２スイッチングデバイス２、５については横型素子によって構成される。第２ゲート抵抗７については、チップを構成する半導体基板に形成される拡散抵抗や半導体基板の表面側に絶縁膜などを介して形成されるメタル抵抗などによって構成される。また、ツェナーダイオード６については、チップを構成する半導体基板の表面側に絶縁膜などを介して、ｐ型およびｎ型にドープしたポリシリコンを複数個多段に並べることによって構成される。

このように、第１スイッチングデバイス２と第２スイッチングデバイス５とに加えて、第２ゲート抵抗７やツェナーダイオード６についても同一チップで構成しても良い。この場合、第２ゲート抵抗７についても同一チップに備えていることから、第２実施形態のように第２ゲート抵抗７を第１スイッチングデバイス２のゲートに接続した構成とする場合に特に好ましい。すなわち、第２ゲート抵抗７を第１スイッチングデバイス２のゲートに接続する場合、第１スイッチングデバイス２のゲートに繋がる外部端子に第２ゲート抵抗７も繋がるようにしておけば、第２ゲート抵抗７にのみに繋がる外部端子を備えなくても済む。したがって、外部端子の数を減少することが可能となる。

また、ツェナーダイオード６を第１、第２スイッチングデバイス２、５などと同一チップに内蔵する場合、ツェナーダイオード６の容量を増大させなくても耐量確保が可能であることから、チップ面積増大を抑制できる。このような構成は、Ｌ負荷耐量のないＧａＮ−ＨＥＭＴによって第１、第２スイッチングデバイス２、５を構成する場合に特に有効であり、ＧａＮ−ＨＥＭＴを用いる場合であっても、耐量確保を行いつつ、チップ面積の増大を抑制することが可能となる。

（第６実施形態）
本実施形態も、第１、第２実施形態で説明した負荷駆動装置の実装構造について説明する。

第１、第２実施形態で示した負荷駆動装置について、図６に示すように、第１、第２スイッチングデバイス２、５に加えて、第１、第２ゲート抵抗４、７やツェナーダイオード６のすべてを同一チップで構成している。このような構成とすることもできる。

このような構成とする場合、基本的には第５実施形態と同様の構成とすることができる。また、例えば第１、第２スイッチングデバイス２、５については横型素子によって構成される。第１ゲート抵抗４については、チップを構成する半導体基板に形成される拡散抵抗や半導体基板の表面側に絶縁膜などを介して形成されるメタル抵抗などによって構成すれば良い。

このように、第１、第２スイッチングデバイス２、５に加えて、第１、第２ゲート抵抗４、７やツェナーダイオード６のすべてを同一チップで構成しても良い。この場合にも、第２ゲート抵抗７についても同一チップに備えていることから、第５実施形態と同様の効果を得ることができる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、駆動回路３が印加するゲート電圧の数値などは一例であり、第１スイッチングデバイス２のしきい値電圧などに基づいて適宜決めれば良い。また、負荷１の一例として三相モータなどを例に挙げたが、他のものであっても構わない。さらに、図１および図２では、第１、第２実施形態にかかる負荷駆動装置の回路構成を最も簡素化したものを示してあるが、回路中に他の素子が配置されていても構わない。

１ 負荷
２ 第１スイッチングデバイス
３ 駆動回路
４ 第１ゲート抵抗
５ 第２スイッチングデバイス
６ ツェナーダイオード
７ 第２ゲート抵抗
８ ツェナーダイオード
１０ プリント基板

Claims (7)

1. ゲートに対してゲート電圧が印加されることによりドレイン−ソース間に電流を流すことで、負荷（１）への電流供給を行う半導体スイッチング素子にて構成された第１スイッチングデバイス（２）と、
   前記第１スイッチングデバイスのゲートに接続された第１ゲート抵抗（４）と、
   前記第１ゲート抵抗のうち前記第１スイッチングデバイスのゲートと接続される側と反対側に接続され、前記ゲート電圧の印加を行う駆動回路（３）と、
   ゲートの電圧が所定のしきい値電圧よりも高くなるとドレイン−ソース間に電流を流すと共に、該ドレイン−ソースが前記第１スイッチングデバイスのゲート−ドレイン間に接続され、半導体スイッチング素子にて構成された第２スイッチングデバイス（５）と、
   前記第２スイッチングデバイスのゲートに対して接続された第２ゲート抵抗（７）と、
   前記第２スイッチングデバイスのゲート−ドレイン間に接続されたツェナーダイオード（６）と、を有していることを特徴とする負荷駆動装置。
2. 前記第２ゲート抵抗のうち前記第２スイッチングデバイスのゲートと接続される側と反対側は、前記第１スイッチングデバイスのゲートと前記第１ゲート抵抗との間に接続されていることを特徴とする請求項１に記載の負荷駆動装置。
3. 前記第１スイッチングデバイス、前記第２スイッチングデバイス、前記ツェナーダイオードは、それぞれ別々のチップに形成されていることを特徴とする請求項１または２に記載の負荷駆動装置。
4. 前記第１スイッチングデバイスおよび前記第２スイッチングデバイスは横型素子によって構成されていると共に同一チップに形成されており、前記ツェナーダイオードは、前記第１スイッチングデバイスおよび前記第２スイッチングデバイスが形成されたチップとは別のチップに形成されていることを特徴とする請求項１または２に記載の負荷駆動装置。
5. 前記第１スイッチングデバイス、前記第２スイッチングデバイス、前記ツェナーダイオードおよび前記第２ゲート抵抗が同一チップに形成されていることを特徴とする請求項１または２に記載の負荷駆動装置。
6. 前記第１ゲート抵抗も、前記第１スイッチングデバイス、前記第２スイッチングデバイス、前記ツェナーダイオードおよび前記第２ゲート抵抗が形成されたチップと同一チップに形成されていることを特徴とする請求項５に記載の負荷駆動装置。
7. 前記第１スイッチングデバイスおよび前記第２スイッチングデバイスは、ＧａＮ−ＨＥＭＴであることを特徴とする請求項１ないし６のいずれか１つに記載の負荷駆動装置。

Images