JP2016195193A - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP2016195193A
JP2016195193A JP2015074747A JP2015074747A JP2016195193A JP 2016195193 A JP2016195193 A JP 2016195193A JP 2015074747 A JP2015074747 A JP 2015074747A JP 2015074747 A JP2015074747 A JP 2015074747A JP 2016195193 A JP2016195193 A JP 2016195193A
Authority
JP
Japan
Prior art keywords
solder
land
printed circuit
circuit board
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015074747A
Other languages
English (en)
Inventor
裕樹 岡本
Hiroki Okamoto
裕樹 岡本
研司 中林
Kenji Nakabayashi
研司 中林
光廣 荒井
Mitsuhiro Arai
光廣 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015074747A priority Critical patent/JP2016195193A/ja
Publication of JP2016195193A publication Critical patent/JP2016195193A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】チップ部品面と導体ランド面の間に安定したはんだの厚みを確保することが可能なプリント基板を提供すること。【解決手段】絶縁基板と、前記絶縁基板上に形成された導体ランドを含む配線パターンと、前記導体ランドの外周部分にソルダレジストを形成したプリント基板において、前記左右のランド間に異なるランドを有し、前記異なるランドは、全面オーバーレジストされた構成からなる。【選択図】 図3

Description

本発明はチップ部品搭載に好適なはんだ付け用ランドを有するプリント基板に関する。
近年、車載製品の高寿命化が求められてきており、それと同時にプリント基板自体の高信頼性が要求されてきている。又、プリント基板とチップ部品を接合するはんだにおいても、法規制等によりPbフリー化が進んできている。Pbフリーはんだにおいては、従来の共昌はんだよりも材料自身が固いため、はんだの出来栄え状態がばらつくと、信頼性を著しく低下させてしまうことが一般的に知られている。このため、はんだの接合部の更なる品質向上が求められている。
特開平9−312464号公報 特開2010−212318号公報
導体ランドとチップ部品を接続しているはんだへの熱応力を緩和し、クラックの進展を低減する手法としては、チップサイズの小型化、フィレット形状及び、バックフィレット形状の最適化、そして、導体ランドとチップ部品を接続しているはんだ厚みの管理等があげられる。しかし、はんだのフィレット形状や厚みを管理することは実際には難しく、印刷されたはんだは、リフロー炉を通ることで溶融し、チップ部品はそれ自身の重さにより沈み込むため、その時の製造条件により厚みは大きく変わってしまう。このため製造条件等がばらつくことで出来上がりのはんだの出来栄えが変わり、最終的には熱応力が増加し、クラックの進展を加速させてしまうといった問題がある。
特許文献1によれば、図1のように左右ランド全周にオーバーレジストを形成した構造が提案されている。これにより、リフロー後の導体ランドとチップ部品を接続しているはんだ厚みは、ソルダレジスト材の厚み以下にはならないため、製造条件のばらつきに左右されることが無いはんだ厚みを設定することができる。しかし図1によれば、チップ部品を接続するランド部にソルダーレジスト材を有するために、導体ランドとチップ部品の接合面積が減り、はんだによる十分な接合強度を確保することができない。
そこで、例えば、特許文献2によれば、左右ランド間の内側の一部にオーバーレジストを形成し図2(a)に示すように、ランド上からのソルダレジストの厚み分のはんだ厚みを確保できる構造が提案されている。
しかし、図2(a)によれば左右ランド間内側に形成されているオーバレジスト部は図2(a)に示すランドの角部に限定されているため、部品を実装する際に極端に傾きが生じた場合、図2(b)のように、レジスト部にチップ部品が搭載されず傾いた状態でリフローを通り、硬化されてしまうことが考えられる。この場合、左右ランドのどちらか一方でチップ部品下の厚みが薄くなってしまうため、はんだ厚みをソルダレジストで管理することは出来ず、更には、はんだ接合部の強度が著しく低下してしまう。又、製品のばらつきに大きく左右される構造であり安定したはんだ厚みの確保が困難である。
本発明の目的は、チップ部品面と導体ランド面の間に安定したはんだ厚みを確保することが可能なプリント基板を提供することにある。
上記課題を解決するために、本発明のプリント基板は、絶縁基板と、前記絶縁基板上に形成された導体ランドを含む配線パターンと、前記導体ランドの外周部分にソルダレジストを形成したプリント基板において、前記左右のランド間に異なるランドを有し、前記異なるランドは、全面オーバーレジストされた構成からなる。
本発明によれば、チップ部品面と導体ランド面の間に安定したはんだの厚みを確保することが可能なプリント基板を提供することができる。
従来のオーバレジスト構造を示した図 角部にのみオーバーレジストを実施した構造を示した図 チップ部品の傾きによる影響を示した図 本発明のランド構造を示した図(実施例1) 本発明のチップ実装後の状態を示した図 本発明のリフロー後の状態を示した図 本発明の効果を示した図 本発明のランド構造を示した図(実施例2)
本発明に係る以下の実施例は、自動車用のプリント基板に用いられるすべての製品に適応することが可能である。以下において、本発明の一実施例について図面を用いて詳細に説明する。
チップ部品4を実装するプリント基板1は、絶縁基材2と、そして絶縁基材2の上に配線パターンに基づいて所定の間隔を空けることで形成されたはんだ接続用の導体ランド3及び、ダミパターンとして形成された導体ランド5とからなり、図3のようにソルダレジスト6が形成されることで、はんだ付け用のプリント基板1を構成している。
従来のソルダレジスト6の形成位置は、オーバーレジスト構造7や、クリアランスレジスト構造8などがあり様々であったが、本実施例では、図3に示すようにクリアランスレジスト構造8を採用する。これにより導体ランド3の上に搭載されるチップ部品4のはんだ9による接合強度を最大限に確保できる構造とする。
次に、はんだの接合強度を十分に確保した上で、実装されたチップ部品4と導体ランド3の間のはんだ厚みを確保することを目的として、左右導体ランド3の間にダミーパターン用の導体ランド5を形成する。
更に、ダミーパターン用の導体ランド5に関しては、全面オバーレジスト10を形成した構成とする。これにより導体ランド面11からチップ部品面12までの厚みは、本ソルダレジスト材6の厚みにより決定することが出来るので厚みの管理が容易となる。又チップ部品には電極15の段差があるが電極材の厚みばらつきは、1μm以下でありほとんど無視していいレベルである。
図4は、本オーバーレジスト10により、厚みが決定するまでの実装工程を示した図である。通常、メタルマスクを用いてはんだ9を導体ランド3に印刷し、チップ部品4を実装した状態は図4(a)のようになる。この時は、まだ全面オーバーレジスト10とチップ部品4は接触していない状態となっている。この状態から、リフロー工程を実施することで、はんだ9が溶融し、図4(b)のように実装したチップ部品4が沈みこんでいく。沈み込んでいく際、オーバレジスト10の厚みの位置まで来ると、チップ部品4のチップ部品面12は全面オーバレジスト面13と接触し沈み込みは抑制される。はんだ厚みは、これによりソルダレジスト材6の厚みに管理することが可能となる。オーバレジスト材の厚みの公差は、通常±5μmであるため、この公差の範囲で管理することは可能である。
つまりソルダレジスト材6の厚み設定により、導体ランド面11からチップ部品面12までのはんだ厚みをいかようにもコントロールすることが可能となる。
ここで図3に示すように形成されたランドパターンの形は、長方形14となっているが特に限定する必要は無く、円弧や台形であってもよい。
本プリント基板1のランド構造を採用した場合においても特別な工程の必要は無く、通常のメタルマスクを用いたはんだペースト印刷工程、マウンターにより部品搭載工程の後に、リフロー工程を実施し、所定の温度プロファイルを設定したリフロー炉内を通過させ、はんだペーストを加熱、溶融させることでチップ部品4を実装することができる。また、この時のはんだの厚み(メタルマスク厚み)は、150μm〜200μmが望ましい。但し、ランドパターン(ダミーパターン)の追加及び、ダーミパターンへの全面オーバレジスト10を実施するといったレジストマスクの変更が必要となる。
これらに示した構成によって、接合部の信頼性を向上させた導体ランド構造を有するプリント配線基板、及び、プリント基板1にチップ部品4を実装した実装構造体を得ることが可能となる。
ここで、本構造を実施することによる効果を示す。図5は、熱衝撃試験を−40℃⇔150℃(ΔT180℃)で2000サイクルまで実施した後の導体ランド面11からチップ部品面12までの厚みを横軸、クラックの進展率を縦軸として、プロットした図である。クラック進展率とは、繰り返し熱応力により電極下に入ったクラックが、フィレット部にまで到達し断線にまで至る割合を、100%換算で表した値である。チップ部品4のサイズは3216サイズ、2012サイズの2パターン有り、それぞれにおいて、厚みとクラック進展率との関係を示しているが、どちらのチップ部品4においても厚みを厚くすることで、はんだに対する熱応力を低減することができるため、クラックの進展率は線形的に減っていることが分かる。またチップサイズを小さくすることで、その効果は十分に得られるため、チップサイズはできるだけ小さい素子を選定することが望ましい。つまりはんだ厚みを設定することで目標サイクル数にあった最適な構造設計を実現することが可能となることが分かる。
次に、本発明の第2の実施例について説明する。本実施例では、第1の実施例と異なる構成の説明とし、第1の実施例と同様の構成は符号を同じくして説明を省略する。第1の実施例と異なる点は、本実施例では導体ランド5を複数個有する形態としている点である。
大型のチップサイズ等、例えば3216サイズのチップ実装部品等を配置しようとした場合、左右ランドの間が広くなりすぎてひとつのランドパターンではアンバランスとなってしまうことが考えられる。このためチップサイズが大きい場合は、ダーミーパターンを複数個形成し左右のランドでチップ部品が傾いたりしないように配置することが望ましい。これにより、製造条件及び、実装条件のばらつきによる、チップ部品の位置ずれ、傾き等の影響を受けることがなく、安定して厚みを管理することが出来る。
1…プリント基板、2…基材、3…はんだ接続用導体ランド、4…チップ部品、5…ダミーパターン用導体ランド、6…ソルダレジスト、7…オーバーレジスト構造、8…クリアランスレジスト構造、9…はんだ、10…全面オーバーレジスト、11…導体ランド面、12…チップ部品面、13…オーバーレジスト面、14…長方形、15…電極

Claims (4)

  1. 絶縁基板と、前記絶縁基板上に形成された導体ランドを含む配線パターンと、前記導体ランドの外周部分にソルダレジストを形成したプリント基板において、
    前記左右のランド間に異なるランドを有し、
    前記異なるランドは、全面オーバーレジストされたことを特徴とするプリント基板。
  2. 請求項1に記載のプリント基板において、
    前記異なるランドを複数個形成したことを特徴とするプリント基板。
  3. 請求項1に記載のプリント基板において、
    前記異なるランドの形状は、台形形状であることを特徴とするプリント基板。
  4. 請求項1に記載のプリント基板において、
    前記異なるランドの形状は、円弧形状であることを特徴とするプリント基板。
JP2015074747A 2015-04-01 2015-04-01 プリント基板 Pending JP2016195193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015074747A JP2016195193A (ja) 2015-04-01 2015-04-01 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015074747A JP2016195193A (ja) 2015-04-01 2015-04-01 プリント基板

Publications (1)

Publication Number Publication Date
JP2016195193A true JP2016195193A (ja) 2016-11-17

Family

ID=57323033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015074747A Pending JP2016195193A (ja) 2015-04-01 2015-04-01 プリント基板

Country Status (1)

Country Link
JP (1) JP2016195193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109257872A (zh) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032622A (ja) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp リードレスパッケージの実装構造
JP2008060182A (ja) * 2006-08-30 2008-03-13 Hitachi Ltd 車載用電子回路装置
JP2012165156A (ja) * 2011-02-07 2012-08-30 Nippon Dempa Kogyo Co Ltd 発振器
JP2013021486A (ja) * 2011-07-11 2013-01-31 Nippon Dempa Kogyo Co Ltd 発振器及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032622A (ja) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp リードレスパッケージの実装構造
JP2008060182A (ja) * 2006-08-30 2008-03-13 Hitachi Ltd 車載用電子回路装置
JP2012165156A (ja) * 2011-02-07 2012-08-30 Nippon Dempa Kogyo Co Ltd 発振器
JP2013021486A (ja) * 2011-07-11 2013-01-31 Nippon Dempa Kogyo Co Ltd 発振器及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109257872A (zh) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法
CN109257872B (zh) * 2018-10-23 2024-03-26 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法

Similar Documents

Publication Publication Date Title
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
US8242385B2 (en) Electronic circuit unit
WO2013168357A1 (ja) 表面実装基板
JP2008060182A (ja) 車載用電子回路装置
JP2010212318A (ja) プリント配線基板および部品実装構造体
CN104684253A (zh) 布线基板以及半导体元件向布线基板的安装方法
US9769925B2 (en) Relieved component pad for 0201 use between vias
JP2016195193A (ja) プリント基板
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP2006319145A (ja) メタルコア回路基板
JP6869855B2 (ja) プリント配線板
JP2016163020A (ja) 基板接続構造
JP2009224697A (ja) プリント基板及び電子部品実装基板
JP6488669B2 (ja) 基板
JP2006245435A (ja) 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器
JP2016004986A (ja) プリント配線基板の半田ランド
US20210227701A1 (en) Design and packaging method for pcb board to avoid patch element tombstone and pcb board
JP2013179192A (ja) 基板及び実装方法
JP2013219284A (ja) 電子部品実装基板の製造方法
US11058008B2 (en) PCB panel, PCB, and manufacturing method
JP6694311B2 (ja) プリント配線基板
JP2007027242A (ja) 基板
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
WO2015159567A1 (ja) プリント配線基板およびプリント回路の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181016