JP2016194517A - 試験測定装置及び入力信号デジタル化方法 - Google Patents
試験測定装置及び入力信号デジタル化方法 Download PDFInfo
- Publication number
- JP2016194517A JP2016194517A JP2016073627A JP2016073627A JP2016194517A JP 2016194517 A JP2016194517 A JP 2016194517A JP 2016073627 A JP2016073627 A JP 2016073627A JP 2016073627 A JP2016073627 A JP 2016073627A JP 2016194517 A JP2016194517 A JP 2016194517A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- band
- signal
- high band
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 52
- 238000005259 measurement Methods 0.000 title claims description 28
- 238000012360 testing method Methods 0.000 title claims description 17
- 238000000926 separation method Methods 0.000 claims abstract description 39
- 238000003491 array Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 33
- 238000002156 mixing Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 13
- 238000001914 filtration Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 21
- 238000012546 transfer Methods 0.000 description 18
- 230000004044 response Effects 0.000 description 14
- 238000012937 correction Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005577 local transmission Effects 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0209—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form in numerical form
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0272—Circuits therefor for sampling
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/225—Circuits therefor particularly adapted for storage oscilloscopes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】ＡＴＩデジタイザのノイズを低減する。
【解決手段】スプリッタ１０２は、入力信号１０４を２つの分割信号１０６及び１０８に分割する。２つの高調波ミキサ１１０及び１１２は、分割信号をそれぞれ対応する高調波信号と混合し、混合信号を生成する。デジタイザ１３０及び１３２は、混合信号をデジタル化する。ＭＩＭＯ多相フィルタ配列２００及び２０２は、デジタイザ１３０及び１３２のデジタル化混合信号をフィルタ処理する。２組の帯域分離フィルタ２０６〜２１０は、ＭＩＭＯ多相フィルタ配列からデジタル化混合信号を受けて、デジタイザ１３０及び１３２間の時間差及び局部発信器の位相ドリフトに基いて、入力信号の低及び高帯域を出力する。合成部は、入力信号の低及び高帯域を合成して再構成入力信号２３６を形成する。
【選択図】図４
【解決手段】スプリッタ１０２は、入力信号１０４を２つの分割信号１０６及び１０８に分割する。２つの高調波ミキサ１１０及び１１２は、分割信号をそれぞれ対応する高調波信号と混合し、混合信号を生成する。デジタイザ１３０及び１３２は、混合信号をデジタル化する。ＭＩＭＯ多相フィルタ配列２００及び２０２は、デジタイザ１３０及び１３２のデジタル化混合信号をフィルタ処理する。２組の帯域分離フィルタ２０６〜２１０は、ＭＩＭＯ多相フィルタ配列からデジタル化混合信号を受けて、デジタイザ１３０及び１３２間の時間差及び局部発信器の位相ドリフトに基いて、入力信号の低及び高帯域を出力する。合成部は、入力信号の低及び高帯域を合成して再構成入力信号２３６を形成する。
【選択図】図４
Description
本発明は、試験測定装置に関し、特に、ノイズを低減するための高調波混合処理（harmonic mixing）を利用する１つ以上の非同期時間インタリーブ・デジタイザを含む試験測定装置と、そうした装置を用いて入力信号をデジタル化する方法とに関する。
デジタル・オシロスコープのような試験測定装置の利用可能な帯域幅は、入力信号をデジタル化するアナログ・デジタル・コンバータ（ＡＤＣ）によって制限されることがある。１つのＡＤＣの利用可能な帯域幅は、ＡＤＣのアナログ帯域幅又は最大サンプル・レートの２分の１の低い方に制約されることがある。既存のＡＤＣでより高い帯域幅の信号をデジタル化するために、種々の技術が開発されてきている。
例えば、同期時間インタリーブ処理は、より高い実効サンプル・レートを実現するのに利用できる。複数のＡＤＣが、単一のサンプル期間内で時間的なオフセットを設けて、１つの入力信号をサンプルできる。これらデジタル化出力信号は、効果的にサンプル・レートを増加するように、１つに合成できる。しかし、ＡＤＣのアナログ帯域幅が制約の要因となるなら、高い帯域幅を実現するには、多重インタリーブ・トラック・ホールド増幅器のような高帯域幅フロント・エンドが必要となる。
従来のトラック・ホールド増幅器ベースの時間インタリーブ・システムでは、ＡＤＣが保持された値に落ち着くための充分な時間を持てるように、そのＡＤＣチャンネル帯域幅と同様か又はもっと低いサンプル・レートでトラック・ホールド増幅器をクロックせざる得ない。そのＡＤＣは、各保持値をデジタル的に捕捉するのに、トラック・ホールド増幅器に対して同期してクロックされる。トラック・ホールド増幅器についてのこうした制約は、今度は、ＡＤＣのサンプル・レートを制限する。更には、ナイキストのサンプリング理論を満たすため、ＡＤＣチャンネルの帯域幅の２倍よりも小さくＡＤＣのサンプル・レートを低くさせる。結果として、所望の性能を実現するのに、時間インタリーブされた多数のＡＤＣチャンネルが必要となる。
「DPO70000SXシリーズ・パフォーマンス・オシロスコープ」の製品紹介サイト、テクトロニクス、［online］、［２０１６年３月３１日検索］、インターネット<http://jp.tek.com/オシロスコープ/dpo70000sx>
ＡＤＣチャンネルの個数が増加するにつれて、そのシステムの全体的なコストと複雑さも増加する。例えば、フロント・エンド・チップは、全体として適切な値までの純粋なサンプル・レートを得るには、今や、補足的なＡＤＣ回路、クロック回路などを含む、より多数のＡＤＣチャンネルを駆動しなければならない。このチップの大きさ及び複雑さは、より長い通信パスという結果にもつながり、そのため、寄生容量、電磁的ノイズ、設計の困難さなどに関しても増加する。
別の手法では、入力信号の複数のサブ帯域を、より低いサンプル・レートのＡＤＣを通過できる周波数レンジへとダウン・コンバートすることがある。言い換えると、その広い入力帯域幅を、複数のもっと低い帯域幅へと分割することがある。デジタル化処理の後、これらサブ帯域は、それぞれのオリジナルの周波数レンジへとデジタル的にアップ・コンバートし、入力信号を表すものへと合成させることができる。この手法の１つの大きな欠点は、任意の入力信号の周波数成分を１つのＡＤＣチャンネルだけに送って、デジタル化する場合における、生来のノイズという不利益である。再合成された出力信号は、１つのＡＤＣだけに由来する信号エネルギーを含むが、ノイズ・エネルギーは複数ＡＤＣ全てに由来し、それ故に、信号対ノイズ比（ＳＮＲ）が悪化する。
本発明の実施形態は、従来技術におけるこれら及び他の制約を解決しようとするものである。
本発明のある実施形態としては、入力信号の全帯域幅をそれぞれ実質的に含む少なくとも２つの分割信号に入力信号を分割するスプリッタと、それぞれが少なくとも２つの分割信号の中の関連する分割信号を関連する高調波信号と混合する少なくとも２つの高調波ミキサと、それぞれが少なくとも２つの高調波ミキサの中の関連する高調波ミキサの関連する混合信号をデジタル化するよう構成される少なくとも２つのデジタイザと、それぞれが少なくとも２つのデジタイザの中の関連するデジタイザの関連するデジタル化混合信号をフィルタ処理するよう構成される少なくとも２つの多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、多重入力多重出力多相フィルタ配列それぞれからの関連するデジタル化混合信号を受けて、少なくとも２つのデジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、入力信号の低帯域と入力信号の高帯域に分離して出力するよう構成される少なくとも２組の帯域分離フィルタと、高帯域及び低帯域のそれぞれを補間するよう構成される補間部と、補間された高帯域を混合処理して高帯域をそのオリジナル周波数に戻すよう構成されるミキサと、入力信号の補間された低帯域と入力信号の補間された高帯域とを合成して再構成入力信号を形成するよう構成される合成部とを具える試験測定装置がある。
本発明のある実施形態としては、入力信号を、それぞれ入力信号の全帯域幅を実質的に含む少なくとも２つの分割信号に分割する処理と、分割信号のそれぞれを関連する高調波信号と混合して関連する混合信号を生成する混合処理と、
関連する混合信号のそれぞれをデジタル化する処理と、デジタル化混合信号のそれぞれを関連する多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、少なくとも２つのデジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、ＭＩＭＯ多相フィルタ配列それぞれからのデジタル化混合信号を、少なくとも２組の帯域分離フィルタによってフィルタ処理する処理と、少なくとも２組の帯域分離フィルタから、入力信号の低帯域と入力信号の高帯域を出力する処理と、高帯域及び低帯域のそれぞれを補間する処理と、高帯域をそのオリジナル周波数に戻すために補間された高帯域を混合する処理（mixing）と、再構成入力信号を形成するために入力信号の補間された低帯域と入力信号の補間された高帯域とを合成する処理とを具える方法がある。
関連する混合信号のそれぞれをデジタル化する処理と、デジタル化混合信号のそれぞれを関連する多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、少なくとも２つのデジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、ＭＩＭＯ多相フィルタ配列それぞれからのデジタル化混合信号を、少なくとも２組の帯域分離フィルタによってフィルタ処理する処理と、少なくとも２組の帯域分離フィルタから、入力信号の低帯域と入力信号の高帯域を出力する処理と、高帯域及び低帯域のそれぞれを補間する処理と、高帯域をそのオリジナル周波数に戻すために補間された高帯域を混合する処理（mixing）と、再構成入力信号を形成するために入力信号の補間された低帯域と入力信号の補間された高帯域とを合成する処理とを具える方法がある。
図面において、開示されるシステムの類似又は対応する要素は、同じ参照番号で示される。これら図面は、必ずしも縮尺が同じではない。
図１は、高調波混合処理（harmonic mixing：ミキシング）を用いた従来のＡＤＣシステムのブロック図である。このシステムでは、試験測定装置１００には、特定の周波数スペクトラムを有する入力信号１０４を複数の分割信号１０６及び１０８に分割（Split：スプリット）するスプリッタ１０２があり、各分割信号は、入力信号１０４の全スペクトラムを実質的には含んでいる。スプリッタ１０２は、入力信号１０４を複数の信号に分割できる種々の回路として良い。例えば、スプリッタ１０４は、抵抗分割器（resistive divider）であっても良い。よって、入力信号１０４の実質的に全ての周波数成分が各分割信号１０６及び１０８中に存在し得る。しかし、パスの個数、使用される高調波信号、などに応じて、スプリッタ１０２の多様な分割信号に関する周波数応答は、異なることがある。
分割信号１０６及び１０８は、高調波ミキサ１１０及び１１２にそれぞれ入力される。高調波ミキサ１１０は、分割信号１０６を高調波信号１１４と混合し、混合信号１１６を生成する。同様に、高調波ミキサ１１２は、分割信号１０８を高調波信号１１８と混合し、混合信号１２０を生成する。
本願で使用されているように、高調波ミキサは、信号を複数の高調波と混合（mix）するよう構成されるデバイスである。乗算や混合処理（mixing）を、高調波混合処理と関連して説明してきたが、更に詳細には後述のように、信号を複数の高調波と乗算処理する作用を有するデバイスは、高調波ミキサとして使用できる。
高調波信号１１４は、数式１＋２ｃｏｓ（２πｆｔ）で表される信号として良く、高調波信号１１８は、数式１−２ｃｏｓ（２πｆｔ）で表される信号として良い。ここで、ｆは、１次高調波を表し、ｔは時間を表す。よって、高調波信号１１４は、ＤＣと周波数ｆの高調波とを有する。
高調波信号１１４と同様に、高調波信号１１８は、ＤＣと周波数ｆの高調波とを有する。しかし、周波数ｆにおける１次高調波は、高調波信号１１４における同様の１次高調波に比較して、１８０度位相がずれている。高調波信号１１４及び１１８は、局部発振器（ＬＯ）で生成される。
混合信号１１６及び１２０は、ローパス・フィルタ１２２及び１２４にそれぞれ送られる。ローパス・フィルタ１２２及び１２４の出力信号１２６及び１２８は、それぞれデジタイザ１３０及び１３２へそれぞれ送られる。デジタイザ１３０は、混合信号１２６をデジタル化するよう構成される。同様に、デジタイザ１３２は、混合信号１２８をデジタル化するよう構成される。デジタイザ１３０及び１３２は、種々のデジタイザとすることができる。図示しないが、デジタイザ１３０及び１３２のそれぞれが、必要に応じて、プリアンプ（前置増幅器）、フィルタ、アッテネータや他のアナログ回路を有していても良い。よって、デジタイザ１３０に入力される混合信号１２６は、デジタル化処理の前に、増幅、減衰、その他のフィルタ処理がされても良い。
デジタイザ１３０及び１３２は、実効（effective）サンプル・レートで動作するよう構成される。いくつかの実施形態では、デジタイザ１３０が、単一のアナログ・デジタル・コンバータ（ＡＤＣ）を含むとしても良い。しかし、別の実施形態では、デジタイザ１３０が、より低いサンプル・レートで動作する複数のインタリーブされたＡＤＣを含み、より高い１つの実効サンプル・レートを実現するようにしても良い。
高調波信号１１４及び１１８の少なくとも１つの１次高調波は、デジタイザ１３０及び１３２の少なくとも１つの実効サンプル・レートと異なっている。例えば、高調波信号１１４の１次高調波ｆを７５ＧＨｚとしても良い。デジタイザ１３０のサンプル・レートは、１００ＧＳ／ｓとしても良い。このように、１次高調波ｆは、実効サンプル・レートと異なっている。
同期ローパス・フィルタ１３８及び１４０は、デジタイザ１３０からのデジタル化混合信号１３４と、デジタイザ１３２からのデジタル化混合信号１３６とをぞれぞれフィルタ処理するよう構成される。フィルタ処理信号１４２及び１４４は、補間部１４６及び１４８によってそれぞれ補間される。続いて、高調波ミキサ１５４及び１５６は、補間混合信号１５０及び１５２を高調波信号１５８及び１６０とそれぞれ混合するよう構成される。高調波信号１１４及び１１８はアナログ信号であり、高調波信号１５８及び１６０はデジタル信号であるが、これら高調波信号に関する拡大縮小係数（scaling factor）は、互いに同じか又は同様として良い。合算部又は合成部１６６は、再混合信号１６２及び１６４を１つの信号１６８に合成するよう構成される。信号１６８は、続いて、１６×１６多重入力多重出力（Multiple Input Multiple Output：ＭＩＭＯ）多相フィルタ配列１７０によって処理される。その波形は、帯域幅拡大（Bandwidth Enhance：ＢＷＥ）フィルタ１７２によって処理され、再構成出力波形が出力される。
図１のシステムは、デジタイザ１３０及び１３２の両方についてのエイリアスされた高帯域に重なる低帯域を直接通過するという結果になる。デジタイザ１３０及び１３２のそれぞれは、標準的な８重インタリーブを利用し、最終的な再構成信号において、仮想的に１６重インタリーブのように見える共に振る舞う。よって、１６×１６ＭＩＭＯ１７０は、１６個の仮想パイプに作用して、位相及びマグニュチュードを補正し、最終的な出力信号における疑似信号を最小化するのに使用される。
しかし、θ度で表されるＬＯのハードウェアの温度が原因の位相の何らかの変化があると、ミキサ出力信号中のエイリアスされた高帯域が全ての周波数においてθ度シフトする一方で、非エイリアスの帯域はシフトしないという結果を生じる。これは、例えば、図２で見ることができる。ＬＯ位相がドリフトすると、高帯域の位相は、一定角度だけ全ての周波数においてドリフトする。例えば、ＬＯの５度のドリフトは、帯域の各周波数において、５度に等しいΔφを生じさせるであろう。
図３は、２つの８重デジタイザ１３０及び１３２のクロックにおけるドリフトから生じる一定の時間遅延Δｔを示す。一定時間遅延Δｔは、図３に示すように、位相応答に影響する。
ＬＯの位相がシフトした場合、この位相は、複数の仮想パイプの高帯域の位相だけをシフトし、よって、ＭＩＭＯ１７０は、もはや適切には調整されていない。これは、最終出力波形に疑似信号が現れるという結果を生じる。
図４は、本発明の実施形態による帯域重複分離アーキテクチャを有する非同期時間（Asynchronous Time Interleave）インタリーブ・システム１９０を示す。本発明の実施形態によれば、低帯域に影響を与えることなく、高帯域信号について、位相を補正できる。加えて、このシステムは、ＭＩＭＯ２００、２０２を、信号の再構成より前の位置であって、個々のデジタイザ１３０、１３２に由来する疑似信号が既に補正されている位置へと動かしている。よって、この処理は、補間する前の、より低いサンプル・レートで、位相とマニュチュードを補正する。この配置は、信号再構成のための演算能力の要件が大幅に低くなるという結果を生じる。
加えて、帯域分離フィルタ２０４、２０６、２０８及び２１０の出力信号は、詳細は後述するが、帯域幅拡大（ＢＷＥ）フィルタの前で、既に位相及びマグニチュードが補正されている。よって、２００ＧＳ／ｓ及び４ｋサンプル長のＢＷＥフィルタ２１６は、大幅に縮小でき、高及び低帯域間のクロスオーバー（crossover：横断、またがる）領域において信号を補正することだけに焦点を合わせることができる。即ち、ＢＷＥフィルタは、４,０００サンプル長から約１１サンプル長へと低減できる。更に、ＭＩＭＯフィルタ２００、２０２の長さは、これも詳細は後述するが、２５６から１２８へと低減される。この低減（reduction：縮小）は、図４のシステムにおいて、以下で掘り下げて説明述するが、図１のシステムの速度の約０.７８で動作するという結果となる。
図４のＡＴＩシステム１９０には、図１で上述したのと同じ構成要素もあるが、異なる配置がなされている。即ち、入力信号１０４は、信号スプリッタ１０２が受けて、２つのパス１０６及び１０８へと分割される。パス１０６及び１０８それぞれにおける各信号は、ミキサ１１０及び１１２にそれぞれ供給される。ミキサ１１０は、局部発振器（図示せず）からの１＋２ｃｏｓ（ωｔ）信号も受け、ミキサ１１２は、局部発振器からの１−２ｃｏｓ（ωｔ）信号を受ける。混合信号（mixed signal）１１６及び１２０のそれぞれは、ローパス・フィルタ１２２及び１２４へそれぞれ送られ、そして、デジタイザ１３０及び１３２へそれぞれ送られる。
しかし、図４では、各デジタイザからの出力信号は、図１に示すように、これら信号を再度一緒に加算し、１６×１６ＭＩＭＯ１７０に入力するのではなくて、８×８ＭＩＭＯ２００及び２０２に供給される。８×８ＭＩＭＯ２００及び２０２のそれぞれは、そのパイプのマグニチュード応答も補正しても良い。
図５は、８×８ＭＩＭＯフィルタ・ブロックで補正された後の、デジタイザ１３０及び１３２からのｙ１及びｙ２出力信号スペクトラムを示す。デジタイザ出力信号は、デジタイザ１３０及び１３２について、低帯域５００及び５０２をそれぞれ含んでいる。エイリアスされた高帯域５０４がデジタイザ１３０に関して示されており、そして、デジタイザ１３２に関しては、エイリアスされた高帯域５０６が、エイリアスされた高帯域５０４に対して、位相が１８０度ずれている。３７.５ＧＨｚクロスオーバー領域が５０８において示され、７５ＧＨｚのＬＯ信号が５１０において示されている。５１２は、帯域幅リミットを示す。
デジタイザ１３０、１３２の両方は、オリジナルの入力信号が重複されて全帯域を含むので、これら信号を分離する解決策が必要である。これは、更に詳しくは後述のように、本発明の実施形態を用いて行うことができる。
８×８ＭＩＭＯ２００、２０２は、正弦波発生装置（図示せず）を用いて校正される。正弦波発生装置は、一方の側にオシロスコープのＡＴＩ入力端子があり、他方の側にパワー・メータがある２つの抵抗性スプリッタに接続される。必要に応じて、高調波の位置について測定値が収集される。続いて、複数フィルタからなる配列を、既知の方法を用いて算出できる。
８×８ＭＩＭＯ２００及び２０４それぞれの出力信号ｙ１及びｙ２は、２組のフィルタ、ｈ１フィルタ２０４、ｈ２フィルタ２０６と、ｈ３フィルタ２０８、ｈ４フィルタ２１０に送られる。これは、以下で更に詳しく説明する。校正ブロック２１２は、ｈ１、ｈ２、ｈ３及びｈ４帯域分離及び等化フィルタ２０４、２０６、２０８及び２１０を算出するのに必要なＨ１１、Ｈ１２、Ｈ２１及びＨ２２伝達関数パラメータを記憶している。これら伝達関数パラメータは、製造時に測定され、校正ブロック２１２に記憶される。これは、製造時に行われる。Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２の校正及び測定は、図８を参照して、以下で更に詳しく説明する。
帯域分離フィルタ２０４、２０６、２０８及び２１０のためのフィルタ算出アルゴリズム・ブロック・ブロック２１４は、伝達関数Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２の校正ブロック２１２から測定値を受け、そして、ＬＯドリフトである測定された位相φ、２つのデジタイザ１３０及び１３２間の時間遅延Δｔと、クロスオーバー帯域整形フィルタ（図示せず）とを受ける。続いて、このフィルタ算出アルゴリズム・ブロック・ブロック２１４は、帯域分離フィルタ２０４、２０６、２０８及び２１０に関するフィルタ係数ｈ１、ｈ２、ｈ３及びｈ４を算出する。Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２伝達関数パラメータを用いてｈ１、ｈ２、ｈ３及びｈ４を計算するため、入力信号１０４は、ｘＬ＋ｘｈとして表されるが、ここで、ｘＬは低周波数帯域であり、ｘｈは高周波数帯域である。この例では、システムのクロスオーバー周波数は、３７.５ＧＨｚである。ミキサ１１０及び１１２が、高帯域を低帯域周波数レンジのエイリアスにダウン・コンバートする場合、システムは、高帯域に関して、低帯域と比較すると全面的に異なる伝達関数を有している。
そこで、２つのＡＴＩチャンネル・パスの成分を表すために、４つの異なる伝達関数ＨＴ１、ＨＴ２、ＨＴ３及びＨＴ４が定義される。
ＨＴ１は、図４におけるＡＴＩチャンネルの入力部からミキサ１１０までの周波数領域の伝達関数であって、０度の局部発振器位相を有する。ＨＴ１は、２つの成分、ＨＴ１Ｌ及びＨＴ１ｈへと分割されるが、これらはそれぞれ低帯域及び高帯域成分である。ＨＴ２は、ＡＴＩチャンネルの入力部からミキサ１１２までの周波数領域の伝達関数であって、１８０度の局部発振器位相を有する。ＨＴ２も、２つの成分、ＨＴ２Ｌ及びＨＴ２ｈへと分割されるが、これらはそれぞれ低帯域及び高帯域成分である。ＨＴ３は、ミキサ１１０の出力部から８×８ＭＩＭＯ２００の出力部までの周波数領域の伝達関数である。ＨＴ４は、ミキサ１１２の出力部から８×８ＭＩＭＯ２０２の出力部までの周波数領域の伝達関数である。
次に、４つの追加の伝達関数Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２が定義され、これらは入力信号１０４、ｘＬ及びｘｈによって考えられる４つの異なる伝達関数を表す。
ω０は、ＬＯの周波数を表し、ω０−ωは、逆の周波数の高帯域のエイリアシングを表し、ミキサのＩＦ出力信号をそのまま残している。位相補正値は、図２及び３で説明したように、ΔｔとΔφである。
ハードウェアのデジタイザのクロックは、互いに対してドリフトすることがあるし、ＬＯは、サンプル・クロックに対してドリフトすることがある。２つのミキサ１１０及び１１２は、同じ集積チップ上にあり、固く１つに結合しているので、そのクロックは一緒にドリフトすると考えられる。よって、ＨＴ３（ω）で表されるデジタイザのクロックに対して、エイリアスされた高帯域応答、ＨＴ１ｈ（ω０−ω）及びＨＴ２ｈ（ω０−ω）の位相を調整するのに、Δφを利用してもよい。Δｔの値は、ＨＴ４（ω）応答とＨＴ３（ω）応答の間の一定の時間差を表す。よって、２つの位相エラーの値、ΔφとΔｔは、動作時にオシロスコープによって測定するか、又は、これら値を求めるために、動作時に温度又は湿度の関数として特性を求めなければならない。
先の伝達関数（１）から（４）は、ＨＴ３及びＨＴ４のパスにおいて、２つの重複する伝達関数があるという事実を考慮に入れている。即ち、エイリアスされて逆になった高周波数帯域は、低帯域と同じ周波数レンジに位置している。
入力信号の低帯域及び高帯域 スペクトラムは、次のように定義できる。
以下の数式（７）のため、オシロスコープの処理では、基準位相が既知となるように、デジタイザのパイプのクロックのタイミングとＬＯを校正する。デジタイザ１３０及び１３２の１２.５ＧＨｚサンプル・クロックのいずれかに６×周波数乗算器を適用することによってＬＯ信号を得た場合、ＬＯとデジタイザのサンプル・クロックが同期する。よって、ラインタイム動作中に、Δφの位相変化は、測定が可能であり、遅延補正係数として利用できる。数式（７）において、ｔｄは、ＬＯが基準位置からドリフトした時間の量であり、ＴＬＯは、ＬＯの周期である。
今や、高帯域パス補正を実行するための複素指数関数（exponential）項を加えることができる。これは、主に温度の変化が原因で生じるハードウェアのＬＯのドリフトを補正する。
ここで、
ＸＬと（ＸＨ）〜信号に関して解くための解法は、数式（１２）で示すように書くことができる。
数式（１２）における行列の逆行列は、次のように算出されて記述される。
続いて、数式（１３）における行列の解は、周波数領域で示され、行列で４つの異なるフィルタとして表すことができ、これらは、２つのデジタイザの出力１３４及び１３６において、２つの８×８ＭＩＭＯ２００及び２０２からのｙ１及びｙ２出力信号に適用される必要がある。
これら４つフィルタ２０４、２０６、２０８及び２１０は、時間領域ではｈ１、ｈ２、ｈ３及びｈ４として表され、次のように算出される。
追加のＢＷフィルタ（図示せず）が、数式（１４）、（１５）、（１６）及び（１７）中の伝達関数に適用される。このＢＷフィルタは、クロスオーバー整形（Shaping）フィルタとして利用される。加えて、そのストップ帯域は、クロスオーバー領域より上の過剰な利得及びイメージを抑制する。
よって、出力信号ｘoutは、リカバリされた低帯域及びリカバリされた高帯域の合算（Sum：和）として表される。φ０の値は、ユーザの要求により、オシロスコープ内の信号パス補正（signal path compensation ：ＳＰＣ）測定で求めたハードウェア・ミキサのＬＯの校正値である。更に詳細に説明するように、モード・ブロック２３０は、ランタイム（実行）モードか又はＳＰＣモードかのどちらでオシロスコープ２００を動作させるかを選択する。ω０の値は、ＬＯの周波数である。この例では、ＬＯ周波数は、７５ＧＨｚである。
図６Ａ〜Ｂは、上述のハードウェアに関するシミュレーションによる４つの非理想的な伝達関数の例を示し、ＨＴ１、ＨＴ２、ＨＴ３及びＨＴ４として表されている。図７は、更に詳しくは後述のように、デジタル化信号ｙ１及びｙ２にフィルタｈ１、ｈ２、ｈ３及びｈ４を適用した後であって、リカバリされ、分離された高帯域及び低帯域を表す。分離された帯域を得る処理は、２×の補間処理も含む。これは、更に、フィルタｈ３及びｈ４から出力を合算してリカバリされたエイリアスされた高帯域に適用されるミキサ２２４も含む。これによって、システムのマグニチュードは、理想的なフラットな応答へと補正される。システムの非理想的な応答も補正されて、最終的なシステム応答が線形になるとともに、ＬＯのドライブが原因の位相の狂いも補正される。加えて、デジタイザ１３０及び１３２間の時間遅延Δｔも補正される。
図８に示す設定を用いて測定されたＨ１１、Ｈ１２、Ｈ２１及びＨ２２伝達パラメータは、続いて、校正ブロック２１２に記憶される。この設定には、光スプリッタ８０２に接続された光インパルス発生装置８００がある。光スプリッタ８０２の２つの出力信号８０４及び８０６は、それぞれ光電（Ｏ／Ｅ）コンバータ８０８及び８１０へ送られる。Ｏ／Ｅコンバータ８０８の出力信号は、オシロスコープ２００へ直接送られる一方で、Ｏ／Ｅコンバータ８１０の出力信号は、オシロスコープ１９０へ送られる前に、３７.５ＧＨｚローパス・フィルタ８１２を通して送られる。
以下のようにする。
ＹＬ１は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３０由来の取り込んだものの応答を表す。
ＹＬ２は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３２由来の取り込んだものの応答を表す。
ＹＦは、全帯域幅インパルスを用いたデジタイザ１３０由来の取り込んだものを表す。
ＹＦ２は、全帯域幅インパルスを用いたデジタイザ１３２由来の取り込んだものを表す。
ＸＬｉｍｐは、帯域幅制限インパルスを表す。
ＸＦｉｍｐは、全帯域幅入力インパルスを表す。
ＸＦｈｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への高帯域インパルスを表す。
ＸＦＬｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への低帯域インパルスを表す。
ＨＬｉｍｐは、光インパルス発生装置８００のローパス・インパルスの周波数応答を表す。
ＨＦｉｍｐは、光インパルス発生装置８００の全帯域の全周波数応答を表す。
ＹＬ１は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３０由来の取り込んだものの応答を表す。
ＹＬ２は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３２由来の取り込んだものの応答を表す。
ＹＦは、全帯域幅インパルスを用いたデジタイザ１３０由来の取り込んだものを表す。
ＹＦ２は、全帯域幅インパルスを用いたデジタイザ１３２由来の取り込んだものを表す。
ＸＬｉｍｐは、帯域幅制限インパルスを表す。
ＸＦｉｍｐは、全帯域幅入力インパルスを表す。
ＸＦｈｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への高帯域インパルスを表す。
ＸＦＬｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への低帯域インパルスを表す。
ＨＬｉｍｐは、光インパルス発生装置８００のローパス・インパルスの周波数応答を表す。
ＨＦｉｍｐは、光インパルス発生装置８００の全帯域の全周波数応答を表す。
最初に、帯域幅制限インパルスＸＬｉｍｐが、入力に加えられ、ＹＬ１及びＹＬ２が取り込まれる。これは、制限された帯域幅制限インパルスであるから、高帯域信号はゼロである。そのため、上記数式（１０）は、次のように書くことができる。
従って、
第２のステップは、全帯域幅 インパルスＸＦｉｍｐを入力に加えて、ＹＦ及びＹＦ２を得ることである。数式（１０）中の要素に関し、校正のこの部分について位相補正がゼロに設定され、位相基準のＳＰＣ値が校正時に使用されるであろうと仮定される。こうなると、数式（１０）は、下記になる。
すると、Ｈ１１及びＨ２１が測定され、そして、ＹＦ及びＹＦ２が取り込まれる。ＸＦＬｉｍｐ及びＸＦｈ〜 ｉｍｐが、ローパス・フィルタをＸＦｉｍｐに加えるとともに、ハイパス・フィルタをＸＦｉｍｐに加えることによって求められ、それによって、
２つ未知なものが、Ｈ１２及びＨ２２である。これらは、次の数式を用いて解くことができる。
数式（２３）は、Ｈ１２について次のように解くことができる。
数式（２４）は、Ｈ２２について次のように解くことができる。
よって、Ｈ１１は、数式（１９）によって定義され、Ｈ２１は数式（２０）で定義される一方、Ｈ１２は数式（２５）によって定義され、Ｈ２２は数式（２６）によって定義される。最初、ＹＬ１、ＹＬ２及びＸＬｉｍｐが取り込まれて（acquire）、数式（１９）及び（２０）に入力されてＨ１１及びＨ２１を得る。続いて、測定されて算出された全ての値は、数式（２５）及び（２６）に、Ｈ１２及びＨ２２を得るためにそれぞれ代入できる。上述のように、これら値は、続いて、帯域分離フィルタ２０４、２０６、２０８及び２１０に関するフィルタ係数を算出するために、図４のフィルタ算出アルゴリズム・ブロック２１４に送られる。
しかし、本願発明は、Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２に関して上述した校正処理手順に限定されない。校正の数式は、光インパルス発生装置８００とオシロスコープ２００の入力部間の反射損失（return loss）を考慮して導出してもよい。これは、ベクトル・ネットワーク分析測定を実行して反射係数に関するＳパラメータを取得することと、そうした測定を含むように上述の数式を拡張することを含む。
帯域分離及び位相マグニチュード補正フィルタ２０４、２０６、２０８及び２１０に戻ると、これら４つのフィルタは、図４に示すように、２つのデジタル化出力波形ｙ１及びｙ２を処理する。フィルタ２０４、２０６、２０８及び２１０は、２００ＧＳ／ｓの最終波形再構成の前に、１００ＧＳ／ｓのベース・サンプル・レートで、エイリアスされた高帯域から低帯域を分離する。しかし、リカバリされた高帯域は、未だにエイリアスされている。低及び高帯域の両方は、ミキサ１１０及び１１２と、デジタイザ１３０及び１３２のそれぞれに関するパスのミスマッチが原因の位相及びマグニチュード・エラーに関して補正されている。即ち、帯域分離は、信号がデジタル化された後に実行される。
この時点で、４つのフィルタ２０４、２０６、２０８、２１０が適用され、高帯域をアップ・コンバートでき、ｘＬ及びｘｈの値をリカバリできる。
出力信号ｙ１は、フィルタｈ１及びｈ３によってフィルタ処理される一方で、出力信号ｙ２は、フィルタｈ２及びｈ４によってフィルタ処理される。フィルタ２０４及び２０６からの出力信号は、次に、合算部２１８によって１つに合算されて低帯域ｘＬが得られる。フィルタ２０８及び２１０からの出力信号は、次に、合算部２２０によって１つに合算されてエイリアスされた高帯域（ｘｈ）〜が得られる。フィルタ２０４、２０６、２０８及び２１０は、２つ別々のサンプル・パイプについて作用する代わりに、これらは重複した帯域を有する２つの信号に作用し、これら２つの帯域を２つの異なる信号出力に分離することを除けば、２×２ＭＩＭＯと類似する。よって、フィルタ２０４、２０６、２０８及び２１０は、異なる機能を有するものの、ＭＩＭＯと類似する構造を有する。
変数（ｘｈ）〜は、入力信号のエイリアスされた高帯域を表す。（ｘｈ）〜からｘｈを得るには、別途、補間及び混合処理ステップが必要である。
エイリアスされた高帯域（ｘｈ）〜及び低帯域ｘＬは、上述のように、そのサンプル・レートを１００ＧＳ／ｓから２００ＧＳ／ｓへと増加させるために、２×補間部２２２及び２２３によって補間される。補間部２２２及び２２３は、エイリアスされた高帯域を、そのオリジナルの位置へ戻すように周波数シフトすることを可能にする。
変数ｘｌ及び（ｘｈ）〜は、サンプル・レートを増加させるために２×の係数で補間され、高及び低帯域をエイリアスなしに一緒に加算するのを可能にする。
エイリアスされた高帯域（ｘｈ）〜が補間部２２３によって補間された後、高帯域は、乗算部２２４によってｃｏｓ（ω＋φ）で掛け算される。ここで、ωはＬＯ周波数であり、φは、高帯域ｘｈを求めるためにωをハードウェア・ミキサ１１０及び１１２と一致させるのに必要となる位相である。
補間された高帯域（ｘＨ）〜及び補間された低帯域ｘＬは、次に、合算部２２６で一緒に合算される。この時点で、帯域分離フィルタ２０４、２０６、２０８及び２１０は、位相マグニチュード補正出力信号を供給している。しかし、クロスオーバー領域は、未だエラーがあることがある。
最終的な信号再構成は、次のように演算される。
ここでｈｌｐは、望ましくないイメージを除去する７０ＧＨｚのローパス・フィルタ２３２である。
クロスオーバー領域のエラーを補正するため、ＢＷＥ拡大フィルタ２１６が使用される。再構成波形の補正すべき領域は、３３から４０ＧＨｚまでのクロスオーバー領域中に丁度あるので、ＢＷＥは、長さにして１１サンプルほどの小さいものでよい。上述のように、図１に示す従来のシステムは、再構成波形の全周波数レンジを補正する必要があり、ＢＷＥフィルタ１７２は、２００ＧＳ／ｓで４,０００サンプルという長いものである必要があった。最終再構成出力波形２３６は、ＢＷＥフィルタ２１６から出力され、これは、次のように算出される。
図４に示すように、システムには、ＬＯ位相測定ブロック２２８もある。ＬＯ位相測定ブロックからの出力信号は、モード選択ブロック２３０に入力され、これは、オシロスコープをＳＰＣモードで実行するか、又は、ランタイム・モードで実行するかを選択する。ランタイム・モード中に、フィルタ２０４、２０６、２０８及び２１０が計算される。ＳＰＣは、ユーザが要求したときにオシロスコープが実行する動作である。オシロスコープは、通常のランタイム・アクイジション（信号取り込み）を停止し、オシロスコープの信号パスを校正するアルゴリズムを内部で実行する。即ち、新しい位相測定値φが、ＳＰＣ動作中に算出できる。
ＬＯ位相測定ブロック２２８は、デジタイザのサンプル・クロックに対するＬＯの位相を求める。これは、オシロスコープ内の温度センサを読み、その温度に基づいて位相を割り当てることによって実行してもよい。それは、クロスオーバー領域で取り込んだものに信号を導入し、この導入に由来する位相変化を求める追加のハードウェアによって実行してもよい。ＳＰＣ動作は、位相を既知のポイントに設定する能力を有する。従って、ＳＰＣで決められ、メモリ２３４に記憶された基準位相を利用するか、又は、ランタイム中に測定された位相値の変化を利用するかのどちらかとしてもよい。
上述のフィルタ、ミキサ、高調波信号、合成部／合算部や、他の関連する要素は、デジタル的に実現できる。例えば、デジタル・シグナル・プロセッサ（ＤＳＰ）、マイクロプロセッサ、プログラマブル・ロジック・デバイス、汎用プロセッサ、又は他の処理システムは、必要に応じた適切な周辺デバイスとともに、デジタル化信号を処理する機能を実現するのに利用できる。機能を実現するのに、完全に集積したものから完全にディスクリートなコンポーネントまでの間の任意のバリエーションを利用できる。
デジタル化信号を実質的に直ぐに処理できる複数の実施形態を説明してきたが、デジタル化後のそうした処理は、必要に応じて遅らせることもできる。例えば、デジタイザ１３０及び１３２からのデジタル化データは、後に続く処理のために、メモリに記憶することもできる。
いくつかの実施形態では、２つのパスが実現される。しかし、任意の個数のパスを用いてもよい。もし２より多いパスが実現されるなら、スプリッタ１０２は、入ってくる信号１０４を必要個数のパスに分割することになろう。よって、必要な帯域分離フィルタ用に、上述の数式を用いて、式が導かれる。
更には、デジタル・フィルタ処理、混合処理（mixing）及び合成処理（combining）は、別々の処理として説明してきたが、こうした複数の処理を組み合わせたり、他の機能に組み込むなどしてもよい。加えて、先の説明は理想的なコンポーネントを仮定していたので、追加の補正では、非理想的なコンポーネントを補正するのに適したような処理を導入してもよい。更には、デジタル化信号を処理する場合、周波数レンジの変更、混合処理などは、そうした変化を表すのに、もっと高いサンプル・レートの結果となるようにできる。デジタル化信号は、必要に応じて、アップ・サンプルしたり、補間したり、などができる。
もう１つの実施形態としては、コンピュータ読み出し可能な媒体上に記録されたコンピュータ読み出し可能なコードがあり、これは、実行されたときに、コンピュータに、任意の上述の処理を実施させる。本願で用いるように、コンピュータは、コードを実行できる任意のデバイスである。マイクロプロセッサ、プログラマブル・ロジック・デバイス、マルチプロセッサ・システム、デジタル・シグナル・プロセッサ、などは、全てそうしたコンピュータの例である。いくつかの実施形態では、コンピュータ読み出し可能な媒体は、有体のコンピュータ読み出し可能な媒体としてもよく、これは、コンピュータ読み出し可能なコードを非一時的な手法で記録するよう構成される。
その好ましい実施形態で、本発明の原理を説明し図示してきたが、本発明は、そうした原理から離れることなく、構成や細部を変更できることは明らかである。例えば、本発明の概念は、次のように記述してもよい。
本発明の概念１は、試験測定装置であって、
入力信号の全帯域幅をそれぞれ実質的に含む少なくとも２つの分割信号に上記入力信号を分割するスプリッタと、
それぞれが少なくとも２つの上記分割信号の中の関連する分割信号を関連する高調波信号と混合する少なくとも２つの高調波ミキサと、
それぞれが少なくとも２つの上記高調波ミキサの中の関連する高調波ミキサの関連する混合信号をデジタル化するよう構成される少なくとも２つのデジタイザと、
それぞれが少なくとも２つの上記デジタイザの中の関連するデジタイザの関連するデジタル化混合信号をフィルタ処理するよう構成される少なくとも２つの多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、
上記多重入力多重出力多相フィルタ配列それぞれからの関連する上記デジタル化混合信号を受けて、少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記入力信号の低帯域と上記入力信号の高帯域に分離して出力するよう構成される少なくとも２組の帯域分離フィルタと、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成するよう構成される合成部と
を具えている。
入力信号の全帯域幅をそれぞれ実質的に含む少なくとも２つの分割信号に上記入力信号を分割するスプリッタと、
それぞれが少なくとも２つの上記分割信号の中の関連する分割信号を関連する高調波信号と混合する少なくとも２つの高調波ミキサと、
それぞれが少なくとも２つの上記高調波ミキサの中の関連する高調波ミキサの関連する混合信号をデジタル化するよう構成される少なくとも２つのデジタイザと、
それぞれが少なくとも２つの上記デジタイザの中の関連するデジタイザの関連するデジタル化混合信号をフィルタ処理するよう構成される少なくとも２つの多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、
上記多重入力多重出力多相フィルタ配列それぞれからの関連する上記デジタル化混合信号を受けて、少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記入力信号の低帯域と上記入力信号の高帯域に分離して出力するよう構成される少なくとも２組の帯域分離フィルタと、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成するよう構成される合成部と
を具えている。
本発明の概念２は、上記概念１の試験測定装置であって、このとき、上記ＭＩＭＯ多相フィルタのそれぞれは、８×８ＭＩＭＯ多相フィルタ配列である。
本発明の概念３は、上記概念１の試験測定装置であって、上記再構成入力信号をフィルタ処理するよう構成される帯域幅拡大フィルタを更に具えている。
本発明の概念４は、上記概念１の試験測定装置であって、
少なくとも２組の上記帯域分離フィルタの第１グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第１グループそれぞれの出力信号を合成して上記入力信号の上記低帯域を形成し、上記入力信号の上記低帯域を出力するよう構成される第１合算部と、
少なくとも２組の上記帯域分離フィルタの第２グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第２グループそれぞれの出力信号を合成して上記入力信号の上記高帯域を形成し、上記入力信号の上記高帯域を出力するよう構成される第２合算部と
を更に具えている。
少なくとも２組の上記帯域分離フィルタの第１グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第１グループそれぞれの出力信号を合成して上記入力信号の上記低帯域を形成し、上記入力信号の上記低帯域を出力するよう構成される第１合算部と、
少なくとも２組の上記帯域分離フィルタの第２グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第２グループそれぞれの出力信号を合成して上記入力信号の上記高帯域を形成し、上記入力信号の上記高帯域を出力するよう構成される第２合算部と
を更に具えている。
本発明の概念５は、上記概念４の試験測定装置であって、このとき、少なくとも２組の上記帯域分離フィルタから出力される上記高帯域は、エイリアスされた高帯域であって、上記試験測定装置が、上記エイリアスされた高帯域を非エイリアスの高帯域に変換するための信号を上記エイリアスされた高帯域に乗算するよう構成される高帯域乗算部を更に具え、上記合成部が上記低帯域と上記非エイリアスの高帯域を合成して上記再構成入力信号を形成する。
本発明の概念６は、上記概念５の試験測定装置であって、上記エイリアスされた高帯域を上記非エイリアスの高帯域に変換するための上記信号を上記エイリアスされた高帯域に乗算する前に、上記低帯域と上記エイリアスされた高帯域のそれぞれを補間するよう構成される補間部を更に具えている。
本発明の概念７は、上記概念１の試験測定装置であって、少なくとも２組の上記帯域分離フィルタそれぞれに関するフィルタ係数を算出するよう構成されるフィルタ算出ユニットを更に具えている。
本発明の概念８は、方法であって、
入力信号を、それぞれ上記入力信号の全帯域幅を実質的に含む少なくとも２つの分割信号に分割する処理と、
上記分割信号のそれぞれを関連する高調波信号と混合して関連する混合信号を生成する混合処理と、
関連する上記混合信号のそれぞれをデジタル化する処理と、
デジタル化混合信号のそれぞれを関連する多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、
少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記ＭＩＭＯ多相フィルタ配列それぞれからの上記デジタル化混合信号を、少なくとも２組の帯域分離フィルタによってフィルタ処理する処理と、
少なくとも２組の上記帯域分離フィルタから、上記入力信号の低帯域と上記入力信号の高帯域を出力する処理と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理と
を具えている。
入力信号を、それぞれ上記入力信号の全帯域幅を実質的に含む少なくとも２つの分割信号に分割する処理と、
上記分割信号のそれぞれを関連する高調波信号と混合して関連する混合信号を生成する混合処理と、
関連する上記混合信号のそれぞれをデジタル化する処理と、
デジタル化混合信号のそれぞれを関連する多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、
少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記ＭＩＭＯ多相フィルタ配列それぞれからの上記デジタル化混合信号を、少なくとも２組の帯域分離フィルタによってフィルタ処理する処理と、
少なくとも２組の上記帯域分離フィルタから、上記入力信号の低帯域と上記入力信号の高帯域を出力する処理と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理と
を具えている。
本発明の概念９は、上記概念８の方法であって、このとき、上記ＭＩＭＯ多相フィルタのそれぞれが、８×８ＭＩＭＯ多相フィルタ配列である。
本発明の概念１０は、上記概念８の方法であって、帯域幅拡大フィルタによって上記再構成入力信号をフィルタ処理する処理を更に具えている。
本発明の概念１１は、上記概念８の方法であって、
上記入力信号の上記低帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第１グループそれぞれの出力信号を合成して上記入力信号の再構成された低帯域を形成する処理と、
上記入力信号の上記高帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第２グループそれぞれの出力信号を合成して上記入力信号の再構成された高帯域を形成する処理と
を更に具えている。
上記入力信号の上記低帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第１グループそれぞれの出力信号を合成して上記入力信号の再構成された低帯域を形成する処理と、
上記入力信号の上記高帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第２グループそれぞれの出力信号を合成して上記入力信号の再構成された高帯域を形成する処理と
を更に具えている。
本発明の概念１２は、上記概念１１の方法であって、このとき、合成部から出力された上記再構成された高帯域は、エイリアスされた高帯域であって、上記方法は、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理を更に具え、このとき、上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理が、再構成された低帯域と非エイリアスの再構成された高帯域とを合成して上記再構成入力信号を形成する処理を含んでいる。
本発明の概念１３は、上記概念１２の方法であって、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理の前に、再構成された低帯域及びエイリアスされ、再構成された高帯域のそれぞれを補間する処理を更に具えている。
本発明の概念１４は、上記概念８の方法であって、少なくとも２組の上記帯域分離フィルタそれぞれのフィルタ係数を算出する処理を更に具えている。
１０２ スプリッタ
１０４ 入力信号
１０６ 分割信号
１０８ 分割信号
１１０ 高調波ミキサ
１１２ 高調波ミキサ
１１４ 高調波信号
１１６ 混合信号
１１８ 高調波信号
１２０ 混合信号
１２２ ＬＰＦ
１２４ ＬＰＦ
１２６ ＬＰＦ出力信号
１２８ ＬＰＦ出力信号
１３０ デジタイザ
１３２ デジタイザ
１３４ デジタル化混合信号
１３６ デジタル化混合信号
１９０ ＡＴＩシステム
２００ ＭＩＭＯ
２０２ ＭＩＭＯ
２０４ 帯域分離フィルタ
２０６ 帯域分離フィルタ
２０８ 帯域分離フィルタ
２１０ 帯域分離フィルタ
２１２ 校正ブロック
２１４ フィルタ算出アルゴリズム・ブロック
２１６ ＢＷＥ拡大フィルタ
２１８ 合算部
２２０ 合算部
２２２ ２×補間部
２２３ ２×補間部
２２４ 乗算部
２２６ 合算部
２２８ ＬＯ位相測定ブロック
２３０ モード・ブロック
２３２ ローパス・フィルタ
２３４ メモリ
２３６ 最終再構成出力波形
８００ 光インパル発生装置
８０２ 光スプリッタ
８０８ Ｏ／Ｅコンバータ
８１０ Ｏ／Ｅコンバータ
８１２ ローパス・フィルタ
１０４ 入力信号
１０６ 分割信号
１０８ 分割信号
１１０ 高調波ミキサ
１１２ 高調波ミキサ
１１４ 高調波信号
１１６ 混合信号
１１８ 高調波信号
１２０ 混合信号
１２２ ＬＰＦ
１２４ ＬＰＦ
１２６ ＬＰＦ出力信号
１２８ ＬＰＦ出力信号
１３０ デジタイザ
１３２ デジタイザ
１３４ デジタル化混合信号
１３６ デジタル化混合信号
１９０ ＡＴＩシステム
２００ ＭＩＭＯ
２０２ ＭＩＭＯ
２０４ 帯域分離フィルタ
２０６ 帯域分離フィルタ
２０８ 帯域分離フィルタ
２１０ 帯域分離フィルタ
２１２ 校正ブロック
２１４ フィルタ算出アルゴリズム・ブロック
２１６ ＢＷＥ拡大フィルタ
２１８ 合算部
２２０ 合算部
２２２ ２×補間部
２２３ ２×補間部
２２４ 乗算部
２２６ 合算部
２２８ ＬＯ位相測定ブロック
２３０ モード・ブロック
２３２ ローパス・フィルタ
２３４ メモリ
２３６ 最終再構成出力波形
８００ 光インパル発生装置
８０２ 光スプリッタ
８０８ Ｏ／Ｅコンバータ
８１０ Ｏ／Ｅコンバータ
８１２ ローパス・フィルタ
Claims (6)
- 入力信号の全帯域幅をそれぞれ実質的に含む少なくとも２つの分割信号に上記入力信号を分割するスプリッタと、
それぞれが少なくとも２つの上記分割信号の中の関連する分割信号を関連する高調波信号と混合する少なくとも２つの高調波ミキサと、
それぞれが少なくとも２つの上記高調波ミキサの中の関連する高調波ミキサの関連する混合信号をデジタル化するよう構成される少なくとも２つのデジタイザと、
それぞれが少なくとも２つの上記デジタイザの中の関連するデジタイザの関連するデジタル化混合信号をフィルタ処理するよう構成される少なくとも２つの多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、
上記多重入力多重出力多相フィルタ配列それぞれからの関連する上記デジタル化混合信号を受けて、少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記入力信号の低帯域と上記入力信号の高帯域に分離して出力するよう構成される少なくとも２組の帯域分離フィルタと、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成するよう構成される合成部と
を具える試験測定装置。 - 少なくとも２組の上記帯域分離フィルタの第１グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第１グループそれぞれの出力信号を合成して上記入力信号の上記低帯域を形成し、上記入力信号の上記低帯域を出力するよう構成される第１合算部と、
少なくとも２組の上記帯域分離フィルタの第２グループと関連し、少なくとも２組の上記帯域分離フィルタの上記第２グループそれぞれの出力信号を合成して上記入力信号の上記高帯域を形成し、上記入力信号の上記高帯域を出力するよう構成される第２合算部と
を更に具える請求項１の試験測定装置。 - 少なくとも２組の上記帯域分離フィルタから出力される上記高帯域は、エイリアスされた高帯域であって、上記試験測定装置が、上記エイリアスされた高帯域を非エイリアスの高帯域に変換するための信号を上記エイリアスされた高帯域に乗算するよう構成される高帯域乗算部を更に具え、
上記合成部が上記低帯域と上記非エイリアスの高帯域を合成して上記再構成入力信号を形成する請求項１又は２の試験測定装置。 - 入力信号を、それぞれ上記入力信号の全帯域幅を実質的に含む少なくとも２つの分割信号に分割する処理と、
上記分割信号のそれぞれを関連する高調波信号と混合して関連する混合信号を生成する混合処理と、
関連する上記混合信号のそれぞれをデジタル化する処理と、
デジタル化混合信号のそれぞれを関連する多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、
少なくとも２つの上記デジタイザ間の時間差及び局部発信器の位相ドリフトに基いて、上記ＭＩＭＯ多相フィルタ配列それぞれからの上記デジタル化混合信号を、少なくとも２組の帯域分離フィルタによってフィルタ処理する処理と、
少なくとも２組の上記帯域分離フィルタから、上記入力信号の低帯域と上記入力信号の高帯域を出力する処理と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理と
を具える入力信号デジタル化方法。 - 上記入力信号の上記低帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第１グループそれぞれの出力信号を合成して上記入力信号の再構成された低帯域を形成する処理と、
上記入力信号の上記高帯域を出力するよう構成される、少なくとも２組の上記帯域分離フィルタの第２グループそれぞれの出力信号を合成して上記入力信号の再構成された高帯域を形成する処理と
を更に具える請求項４記載の入力信号デジタル化方法。 - 合成部から出力された上記再構成された高帯域は、エイリアスされた高帯域であって、上記方法は、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理を更に具え、上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理が、再構成された低帯域と非エイリアスの再構成された高帯域とを合成して上記再構成入力信号を形成する処理を含む請求項４又は５記載の入力信号デジタル化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/674344 | 2015-03-31 | ||
| US14/674,344 US9933458B2 (en) | 2015-03-31 | 2015-03-31 | Band overlay separator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016194517A true JP2016194517A (ja) | 2016-11-17 |
| JP6889523B2 JP6889523B2 (ja) | 2021-06-18 |
Family
ID=55646463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016073627A Active JP6889523B2 (ja) | 2015-03-31 | 2016-03-31 | 試験測定装置及び入力信号デジタル化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9933458B2 (ja) |
| EP (1) | EP3076189B1 (ja) |
| JP (1) | JP6889523B2 (ja) |
| CN (1) | CN106018907B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2963648A1 (en) | 2014-07-01 | 2016-01-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Audio processor and method for processing an audio signal using vertical phase correction |
| US10044321B2 (en) * | 2016-08-02 | 2018-08-07 | Samsung Electronics Co., Ltd | System and method for linearizing a transmitter by rejecting harmonics at mixer output |
| US10436826B2 (en) | 2017-01-30 | 2019-10-08 | Rohde & Schwarz Gmbh & Co. Kg | Test and measurement device, method for calibrating a test and measurement device as well as method for analyzing a high bandwidth of a radio frequency signal |
| US10523254B2 (en) * | 2017-07-20 | 2019-12-31 | Qualcomm Incorporated | Mixer S11 control via sum component termination |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09510074A (ja) * | 1994-12-29 | 1997-10-07 | モトローラ・インコーポレイテッド | 広帯域周波数信号デジタイザおよびその方法 |
| US7053804B1 (en) * | 2004-11-18 | 2006-05-30 | Analog Devices, Inc. | Phase-error reduction methods and controllers for time-interleaved analog-to-digital systems |
| JP2012247423A (ja) * | 2011-05-26 | 2012-12-13 | Tektronix Inc | 試験測定装置及び信号デジタル化方法 |
| JP2015055634A (ja) * | 2013-09-13 | 2015-03-23 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 高調波時間インタリーブ・システム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257497B2 (en) | 2005-04-29 | 2007-08-14 | Tektronix, Inc. | Sequential frequency band acquisition apparatus for test and measurement instruments |
| JP4593430B2 (ja) | 2005-10-07 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 受信機 |
| US7474972B2 (en) | 2007-03-23 | 2009-01-06 | Tektronix, Inc. | Bandwidth multiplication for a test and measurement instrument using non-periodic functions for mixing |
| US9432042B2 (en) | 2011-05-26 | 2016-08-30 | Tektronix, Inc. | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
| US8463224B2 (en) | 2011-10-12 | 2013-06-11 | Tektronix, Inc. | Arbitrary multiband overlay mixer apparatus and method for bandwidth multiplication |
| CN204103898U (zh) * | 2014-09-16 | 2015-01-14 | 石家庄铁道大学 | 一种频率合成器 |
-
2015
- 2015-03-31 US US14/674,344 patent/US9933458B2/en active Active
-
2016
- 2016-03-31 EP EP16163396.1A patent/EP3076189B1/en active Active
- 2016-03-31 CN CN201610195253.8A patent/CN106018907B/zh active Active
- 2016-03-31 JP JP2016073627A patent/JP6889523B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09510074A (ja) * | 1994-12-29 | 1997-10-07 | モトローラ・インコーポレイテッド | 広帯域周波数信号デジタイザおよびその方法 |
| US7053804B1 (en) * | 2004-11-18 | 2006-05-30 | Analog Devices, Inc. | Phase-error reduction methods and controllers for time-interleaved analog-to-digital systems |
| JP2012247423A (ja) * | 2011-05-26 | 2012-12-13 | Tektronix Inc | 試験測定装置及び信号デジタル化方法 |
| JP2015055634A (ja) * | 2013-09-13 | 2015-03-23 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 高調波時間インタリーブ・システム |
Non-Patent Citations (2)
| Title |
|---|
| DAN KNIERIM: ""Ultra-Wide-Bandwidth Oscilloscope Architectures and Circuits"", 2014 IEEE BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING (BCTM), JPN6020006173, 28 September 2014 (2014-09-28), pages 136 - 142, XP032700851, ISSN: 0004216748, DOI: 10.1109/BCTM.2014.6981300 * |
| SHAHRZAD JALALI MAZLOUMAN, SAMAD SHEIKHAEI, SHAHRIAR MIRABBASI: ""Digital Compensation Techniques for Frequency-Translating Hybrid Analog-to-Digital Converters"", IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, vol. 60, no. 3, JPN6020006175, 20 December 2010 (2010-12-20), pages 758 - 767, ISSN: 0004216749 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160291056A1 (en) | 2016-10-06 |
| EP3076189B1 (en) | 2021-02-24 |
| CN106018907B (zh) | 2020-12-08 |
| US9933458B2 (en) | 2018-04-03 |
| CN106018907A (zh) | 2016-10-12 |
| JP6889523B2 (ja) | 2021-06-18 |
| EP3076189A1 (en) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9239343B2 (en) | Interleaved digital down-conversion on a test and measurement instrument | |
| JP6203485B2 (ja) | 試験測定装置用信号取込み装置及び入力信号デジタル化方法 | |
| JP3984284B2 (ja) | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム | |
| JP6258573B2 (ja) | 試験測定装置及び信号デジタル化方法 | |
| US7304597B1 (en) | Adaptive interpolation for use in reducing signal spurs | |
| US9030340B1 (en) | N-path interleaving analog-to-digital converter (ADC) with background calibration | |
| JP5078045B2 (ja) | 信号をデジタル化する装置及び方法 | |
| EP1836586A2 (en) | High bandwidth oscilloscope | |
| US9859908B2 (en) | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing and a linear time-periodic filter | |
| JP6889523B2 (ja) | 試験測定装置及び入力信号デジタル化方法 | |
| JP2008521014A (ja) | 高帯域幅オシロスコープ | |
| JP2015169659A (ja) | 試験測定装置及び補償値決定方法 | |
| JP6593983B2 (ja) | 高調波時間インタリーブ・システム | |
| EP2450714A2 (en) | Test and measurement instrument with oscillator phase dejitter | |
| Monsurrò et al. | Multi-rate signal processing based model for high-speed digitizers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20190325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200525 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6889523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |