JP2016181567A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2016181567A
JP2016181567A JP2015060238A JP2015060238A JP2016181567A JP 2016181567 A JP2016181567 A JP 2016181567A JP 2015060238 A JP2015060238 A JP 2015060238A JP 2015060238 A JP2015060238 A JP 2015060238A JP 2016181567 A JP2016181567 A JP 2016181567A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
alkyl
tunnel insulating
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015060238A
Other languages
English (en)
Other versions
JP2016181567A5 (ja
JP6400515B2 (ja
Inventor
勝哉 寺井
Katsuya Terai
勝哉 寺井
繁樹 服部
Shigeki Hattori
繁樹 服部
秀之 西沢
Hideyuki Nishizawa
秀之 西沢
鋼児 浅川
Kouji Asakawa
鋼児 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015060238A priority Critical patent/JP6400515B2/ja
Priority to US15/064,735 priority patent/US9685321B2/en
Publication of JP2016181567A publication Critical patent/JP2016181567A/ja
Publication of JP2016181567A5 publication Critical patent/JP2016181567A5/ja
Application granted granted Critical
Publication of JP6400515B2 publication Critical patent/JP6400515B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】絶縁層の薄膜化を実現する半導体記憶装置を提供する。
【解決手段】実施形態の半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられた有機分子層と、有機分子層と半導体層との間に設けられ、アルキル鎖を含む第１の層と、第１の層と有機分子層との間に設けられシロキサンを含む第２の層と、を有する第１の絶縁層と、を備える
【選択図】図１

Description

本発明の実施形態は、半導体記憶装置に関する。
不揮発性半導体記憶装置の低ビットコスト化を実現し、かつ、メモリ性能を向上させる方法としては、メモリセルのスケーリングダウンが有力である。しかし、メモリセルをスケーリングダウンすることは、従来の技術の延長では困難になってきている。
そこで、電荷蓄積層に有機分子を使うことが提唱されている。有機合成した様々な分子構造や置換基を用いて、有機分子に所望の電気化学的性質を付与できる。また、有機分子はサイズが小さいため、電荷蓄積層の膜厚や幅が小さくできるため、メモリセルのスケーリングダウンを実現できる。
不揮発性半導体記憶装置の低ビットコスト化を実現する方法として、メモリセルの配置を３次元化する方法がある。メモリセルの配置を３次元化する場合、メモリセルの総膜厚を薄くすることで、メモリセルの高密度化が実現できる。このため、例えば、トンネル絶縁膜やブロック絶縁膜等の絶縁層の薄膜化が要求される。トンネル絶縁膜を薄くする場合、リーク電流の増大による電荷保持特性の低下が問題になる。
特表２００５−５１３７８６号公報
本発明が解決しようとする課題は、絶縁層の薄膜化を実現する半導体記憶装置を提供することにある。
実施形態の半導体記憶装置は、半導体層と、制御ゲート電極と、前記半導体層と前記制御ゲート電極との間に設けられた有機分子層と、前記有機分子層と前記半導体層との間に設けられ、アルキル鎖を含む第１の層と、前記第１の層と前記有機分子層との間に設けられシロキサンを含む第２の層と、を有する第１の絶縁層と、を備える。
第１の実施形態の半導体記憶装置のメモリセル部の断面図。 第１の実施形態の半導体記憶装置のメモリセルアレイの回路図。 第１の実施形態の半導体記憶装置のメモリセル部の一例の拡大模式図。 第２の実施形態の半導体記憶装置のメモリセル部の断面図。 第３の実施形態の半導体記憶装置のメモリセル部の断面図。 第４の実施形態の半導体記憶装置のメモリセル部の断面図。 第５の実施形態の半導体記憶装置の３次元概念図。 図７のＸＹ断面図 図７のＸＺ断面図。 第５の実施形態の変形例１の半導体記憶装置の断面図。 第５の実施形態の変形例２の半導体記憶装置の断面図。 実施例１のキャパシタンス測定の結果を示す図。 実施例１、比較例１及び比較例２の電荷保持特性を示す図。 実施例１、比較例１及び比較例２の電荷保持比率を示す図。 実施例１の電荷保持特性とアルキル層／シロキサン層の形成回数の関係を示す図。 実施例２、比較例３及び比較例４の電荷保持特性を示す図。 実施例２、比較例３及び比較例４の電荷保持比率を示す図。 実施例２の電荷保持特性とアルキル層／シロキサン層の形成回数の関係を示す図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中、「層」とは、層を構成すると考える各元素の面密度が１０の１２乗平方センメートル以上存在する場合を指すことと定義する。
以下、図面を参照しつつ実施形態を説明する。
（第１の実施形態）
本実施形態の半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられた有機分子層と、有機分子層と半導体層との間に設けられ、アルキル鎖を含む第１の層と、第１の層と有機分子層との間に設けられシロキサンを含む第２の層と、を有する第１の絶縁層と、を備える。
本実施形態の半導体記憶装置は、半導体層と第１の絶縁層との間に設けられる第２の絶縁層と、有機分子層と制御ゲート電極との間に設けられる第３の絶縁層を、さらに備える。
図１は、本実施形態の半導体記憶装置のメモリセル部の断面図である。図２は本実施形態の半導体記憶装置のメモリセルアレイの回路図である。本実施形態の不揮発性半導体記憶装置は、ＮＡＮＤ型の不揮発性半導体記憶装置である。
図２に示すように、例えば、ｍ×ｎ（ｍ、ｎは整数）個のフローティングゲート構造のトランジスタであるメモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、ＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎでメモリセルアレイが構成される。メモリセルアレイにおいては、列方向、及び、行方向にこれらのメモリセルトランジスタを配列することによって、マトリックス状に複数のメモリセルトランジスタが配置される。
メモリセルアレイにおいて、例えば、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、及び、選択ゲートトランジスタＳＴＳ１、ＳＴＤ１が直列接続されて、セルユニットであるＮＡＮＤストリング（メモリストリング）を構成している。
直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１１のソース領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＳ１のドレイン領域が接続されている。また、直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１ｎのドレイン領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＤ１のソース領域が接続されている。
選択ゲートトランジスタＳＴＳ２〜ＳＴＳｍ、メモリセルトランジスタＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎ、及び選択ゲートトランジスタＳＴＤ２〜ＳＴＤｍもそれぞれ同様に直列接続されて、ＮＡＮＤストリングを構成している。
選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍのソースには、共通のソース線ＳＬが接続される。メモリセルトランジスタＭＣ１１、ＭＣ２１、・・・・・、ＭＣｍ１、メモリセルトランジスタＭＣ１２、ＭＣ２２、・・・・・、ＭＣｍ２、・・・・・・メモリセルトランジスタＭＣ１ｎ、ＭＣ２ｎ、・・・・・、ＭＣｍｎのそれぞれが制御ゲート電極に印加される動作電圧を制御するワード線ＷＬ１〜ＷＬｎで接続されている。
また、選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍの共通の選択ゲート線ＳＧＳと、選択ゲートトランジスタＳＴＤ１〜ＳＴＤｍの共通の選択ゲート線ＳＧＤを備えている。
なお、図２のメモリセルアレイの周辺には、図示しない周辺回路が形成されている。
図１は、図２に示したメモリセルアレイ内の１つのメモリセル、例えば、図２中、点線で囲まれるメモリセルの断面を示している。本実施形態では、メモリセルのトランジスタが、正孔をキャリアとするｐ型トランジスタである場合を例に説明する。
メモリセルは、半導体層１０、トンネル絶縁層（第２の絶縁層）１２、有機トンネル絶縁層（第１の絶縁層）１４、電荷蓄積層（有機分子層）１６、ブロック絶縁層（第３の絶縁層）１８、制御電極２０を備える。また、ソース領域２２、ドレイン領域２４、チャネル領域２６を備える。
トンネル絶縁層１２は、半導体層１０上に設けられる。有機トンネル絶縁層１４は、トンネル絶縁層１２上に設けられる。電荷蓄積層１６は、有機トンネル絶縁層１４上に設けられる。ブロック絶縁層１８は、電荷蓄積層１６上に設けられる。制御電極２０は、ブロック絶縁層１８上に設けられる。
ソース領域２２、ドレイン領域２４、チャネル領域２６は、半導体層１０中に設けられる。半導体層１０中の制御ゲート電極２０下の領域はチャネル領域２６となる。チャネル領域２６は、ソース領域２２とドレイン領域２４とに挟まれる。
電荷蓄積層１６はメモリセル情報として積極的に電荷を蓄積する機能を備える。
トンネル絶縁層１２及び有機トンネル絶縁層１４は、メモリセルの書き込み・消去時には、トンネリング現象により半導体層１０中のチャネル領域２６と電荷蓄積層１６との間での電子・正孔移動経路として機能する。
トンネル絶縁層１２及び有機トンネル絶縁層１４は、読み出し時・待機時には、チャネル領域２６と電荷蓄積層１６との間での電子・正孔移動を抑制する機能を備える。トンネル絶縁層１２及び有機トンネル絶縁層１４のバリアハイトにより、チャネル領域２６と電荷蓄積層１６との間での電子・正孔移動が抑制される。また、トンネル絶縁層１２及び有機トンネル絶縁層１４が電荷のトンネル確率を減衰させることにより、チャネル領域２６と電荷蓄積層１６との間での電子・正孔移動が抑制される。
ブロック絶縁層１８は、電荷蓄積層１６と制御ゲート電極２０との間の電子・正孔の流れをブロックする機能を備えている。ブロック絶縁層１８は、いわゆる電極間絶縁膜である。
半導体層１０は、例えば、ｎ型不純物を含むｎ型の単結晶シリコンである。半導体層１０には、シリコンの他にも、シリコンジャーマナイド、ゲルマニウム、又は化合物半導体等を適用することも可能である。
トンネル絶縁層１２は、無機物で形成される。トンネル絶縁層１２の膜厚は、例えば、０．５ｎｍ以上８ｎｍ以下である。
トンネル絶縁層１２は、例えば、酸化シリコン（ＳｉＯ２）である。トンネル絶縁層１２の材料としては、酸化シリコンに限定されることはなく、その他の絶縁膜を適用することが可能である。例えば、窒化シリコン、又は、酸化シリコンと窒化シリコンの積層膜を適用することも可能である。
また、例えば、有機トンネル絶縁層１４を構成する有機分子が、トンネル絶縁層１２の表面へ化学結合（化学吸着）することを促進する材料が設けられても良い。例えば、酸化シリコン上に酸化アルミニウムを積層する。
有機トンネル絶縁層１４は、アルキル層（第１の層）１４ａとシロキサン層（第２の層）１４ｂを備える。トンネル絶縁層１２上にアルキル層１４ａが設けられる。アルキル層１４ａ上にシロキサン層１４ｂが設けられる。
アルキル層１４ａは、アルキル鎖を含む。アルキル鎖の炭素数は、４以上３０以下であることが望ましい。アルキル層１４ａは、例えば、単分子膜である。
アルキル層１４ａは、トンネル絶縁層１２に化学結合する。アルキル層１４ａは、アルキル鎖の端部に設けられる修飾置換基を介してトンネル絶縁層１２に化学結合している。修飾置換基は、いわゆるリンカーである。リンカーは、例えば、シリル基、ホスホリル基、セレニド基、テルリド基、イソシアネート基、アルキルブロミド基、アルコキシ基、エーテル基、スルフィド基である。
シロキサン層１４ｂは、分子構造中にシロキサンを含む。
アルキル層１４ａを構成する分子構造と、シロキサン層１４ｂを構成する分子構造は、少なくとも一部で化学結合する。
有機トンネル絶縁層１４は、分子式（１）で記述される第１の前駆体と、分子式（２）で示される第２の前駆体が化学結合して形成された構造を含む。
Figure 2016181567
Figure 2016181567
 Ｘ、Ｙはシリルエーテル、ホスホリルエーテル、アルコキシ、カルボニル、エーテル、の中からそれぞれ独立に選択され、ｎは１以上の整数である。Ｒ１〜Ｒ４は水素、酸素、シリコン、炭化水素、ハロゲン、ハロゲン化シラン、アルコキシシラン、シリルエーテルからそれぞれ独立に選択され、ｍは１以上の整数である。
アルキル層１４ａは、第１の前駆体に由来する分子構造を含む。また、シロキサン層１４ｂは、第２の前駆体に由来する分子構造を含む。
有機トンネル絶縁層１４の膜厚は、０．５ｎｍ以上５ｎｍ以下であることが望ましい。
電荷蓄積層１６は、酸化還元分子を含む。酸化還元分子は電荷蓄積分子である。電荷蓄積層１６は、例えば、単分子膜で構成されている。電荷蓄積層１６の厚さは、メモリセルを微細化する観点から２０ｎｍ以下であることが望ましい。
電荷蓄積層１６を構成する酸化還元分子は、電場の印加によって電荷蓄積を担う働きがある。特に、メモリセルのスケーリングダウンを実現するために、単分子膜を用いることが望ましい。
単分子膜を用いる場合、酸化還元分子は機能的に、電荷蓄積部分と、吸着基部分に分かれる。電荷蓄積部分には、安定して酸化還元反応が起こる分子構造が選ばれる。分子構造は、例えば、ポルフィリン誘導体、フタロシアニン誘導体、クロリン誘導体、テトラピロール誘導体、ビピリジン誘導体、インドール誘導体、アセン誘導体、キノキサリン誘導体、フラーレン誘導体、金属錯体である。
また、吸着基部分は化学結合によって、有機トンネル絶縁層１４上に酸化還元分子を固定する機能を備える。吸着基部分が酸化還元分子構造内に１つの場合、電荷蓄積層１６は単分子膜となる。
電荷蓄積層１６が単分子膜となることで、加熱された場合に、酸化還元分子が蒸発や気化、分解する温度が高くなる。したがって、電荷蓄積層１６の耐熱性が上がる。
電荷蓄積層１６と有機トンネル絶縁層１４との間に、図示しない中間層が設けられても構わない。中間層は、電荷蓄積層１６の形成時に、電荷蓄積層１６を構成する酸化還元分子の化学吸着を促進する。中間層は、例えば、酸化アルミニウムである。
ブロック絶縁層１８は、無機物である。ブロック絶縁層１８は、例えば、金属酸化膜、例えば酸化ハフニウムである。ブロック絶縁層１６は、酸化ハフニウム（ＨｆＯ２）以外にも、例えば、酸化アルミニウム（Ａｌ２Ｏ３）等が用いられる。
ブロック絶縁層１８は、単層膜でも良く、積層膜でも良い。ブロック絶縁層１８は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される金属酸化膜である。
制御ゲート電極２０は、例えば、不純物が導入されて導電性が付与された多結晶シリコンである。制御ゲート電極２０には、任意の導電材料を用いることができる。制御ゲート電極２０には、上述の多結晶シリコンの他にも、例えば、不純物が導入されて導電性が付与された非晶質シリコンを用いることが可能である。また、制御ゲート電極２０には金属、合金、金属半導体化合物などが用いられても構わない。
ソース領域２０とドレイン領域２２は、例えば、ｐ型不純物を含むｐ型拡散層で形成されている。
図３は、本実施形態の半導体記憶装置のメモリセル部の一例の拡大模式図である。有機トンネル絶縁層１４に使われる有機分子の構造の一例を示す図である。
有機トンネル絶縁層１４は、分子式（１）で表される第１の前駆体が反応して形成されたアルキル層１４ａと、分子式（２）で表わされる第２の前駆体が反応して形成されたシロキサン層１４ｂの積層膜である。
例えば、図３に示すようなシリル基や、シロキサンのように結合手が複数ある構造を分子が含む場合、分子の結合形態を厳密に分子構造式で表すことは困難である。したがって、図３に示す分子の結合形態は、一例であり、他にも多くの結合形態が存在する。
有機トンネル絶縁層１４を構成する分子は、質量分析装置（ＭＳ）、二次イオン質量分析計（ＳＩＭＳ）、核磁気共鳴装置（ＮＭＲ）、元素分析装置、赤外反射吸収分光法（ＩＲ−ＲＡＳ）、蛍光Ｘ線分析装置（ＸＲＦ）、Ｘ線光電子分光分析法（ＸＰＳ）、紫外可視分光光度計（ＵＶ−ｖｉｓ）、分光蛍光光度計（ＦＬ）、電子エネルギー損失分光法（ＥＥＬＳ）等を用いて検出することができる。
電荷蓄積層１６を構成する酸化還元分子は、質量分析装置（ＭＳ）、二次イオン質量分析計（ＳＩＭＳ）、核磁気共鳴装置（ＮＭＲ）、元素分析装置、赤外反射吸収分光法（ＩＲ−ＲＡＳ）、蛍光Ｘ線分析装置（ＸＲＦ）、Ｘ線光電子分光分析法（ＸＰＳ）、紫外可視分光光度計（ＵＶ−ｖｉｓ）、分光蛍光光度計（ＦＬ）、電子エネルギー損失分光法（ＥＥＬＳ）等を用いて検出することができる。
電荷蓄積層１６の上に金属酸化物などの絶縁膜が形成されている場合は、例えば、アルゴンイオンを用いたスパッタ装置などで表面を削りながら、電荷蓄積層１６を分析する。あるいは、フッ化水素酸水溶液などにより電荷蓄積層１６を、絶縁膜と同時に溶解させて剥がし、その溶液を分析する。
スパッタ装置などにより表面を削って分析する方法では、同時に加熱処理を行っても良い。この場合、削った物質を含むガスを、活性炭などの別の物質に吸着させてから、分析してもよい。また、溶解させて、その溶液を分析する方法では、溶液を減圧、又は加熱処理により濃縮させてから分析して検出してもよい。
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極２０と半導体層１０間に制御ゲート電極２０が相対的に負の電圧となるように電圧を印加し、電荷蓄積層１６に正電荷を蓄積する。制御ゲート電極２０が相対的に負の電圧となると、チャネル領域２６には、反転層が形成され正孔が蓄積する。この正孔がトンネル絶縁層１２及び有機トンネル層１４中を移動して電荷蓄積層１６の電荷蓄積分子に蓄積される。
この状態では、メモリセルのトランジスタの閾値が、正孔が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
データの消去動作時には、制御ゲート電極２０と半導体層１０間に制御ゲート電極２０が相対的に正の電圧となるように電圧を印加する。制御ゲート電極２０と半導体層１０間の電界により、電荷蓄積層１６に蓄積されていた正孔がトンネル絶縁層１２及び有機トンネル層１４中を移動して半導体層１０へと引き抜かれる。
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
データの読み出し時には、ソース領域２２とドレイン領域２４間に電圧を印加する。例えば、正孔が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２６に反転層は形成されず、ソース・ドレイン間に電流が流れない。
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２６に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２２とドレイン領域２４間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
以上のように、本実施形態のメモリセルの書き込み、消去、読み出し動作が行われ、不揮発性半導体記憶装置として機能する。
本実施形態の半導体記憶装置の製造方法について説明する。
本実施形態の半導体記憶装置の製造方法は、半導体層を、分子式（１）で記述される第１の前駆体を含む第１の溶液に浸漬して半導体層上に第１の層を形成し、第１の層の表面を、分子式（２）で記述される第２の前駆体を含む第２の溶液に浸漬して第１の層上に第２の層を形成し、第２の層の表面に酸化還元分子を含む有機分子層を形成し、有機分子層上に制御ゲート電極を形成する。
Figure 2016181567
Figure 2016181567
 Ｘ、Ｙはシリルエーテル、ホスホリルエーテル、アルコキシ、カルボニル、エーテル、の中からそれぞれ独立に選択され、ｎは１以上の整数である。Ｒ１〜Ｒ４は水素、酸素、シリコン、炭化水素、ハロゲン、ハロゲン化シラン、アルコキシシラン、シリルエーテルからそれぞれ独立に選択され、ｍは１以上の整数である。
例えば、単結晶シリコンの半導体層１０上に、トンネル絶縁層１２を形成する。トンネル絶縁層１２は、酸化シリコンの場合、例えば、半導体層１０の熱酸化により形成する。
トンネル絶縁層１２は、ＡＬＤ法や、スパッタ法により成膜することも可能である。成膜後の絶縁膜をＲａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置でアニールすることが望ましい。
次に、トンネル絶縁層１２上に、有機トンネル絶縁層１４を形成する。有機トンネル絶縁層１４を形成する場合には、例えば以下の方法が適用出来る。
まず、トンネル絶縁層１２上の表面を、洗浄する。この洗浄には、例えば、硫酸と過酸化水素水の混合液（混合比は例えば２：１）による洗浄や、紫外光を絶縁膜表面に照射するＵＶ洗浄を用いることができる。
次に、分子式（１）で記述されるアルキル分子を第１の前駆体を準備する。第１の前駆体を溶剤に溶かした溶液に、洗浄したトンネル絶縁層１２の表面を浸漬する。そして、第１の前駆体のＸ又はＹをトンネル絶縁層１２の表面と反応させ、アルキル層（第１の層）１４ａを形成する。
分子式（１）で記述される第１の前駆体のＸ、Ｙは共有結合により半導体層１０上やトンネル絶縁層１２上などの酸化物表面に、アルキル鎖を化学結合させる働きがある。１分子につきＸ、Ｙ２つの吸着基があると、Ｘ、Ｙ共に同一表面上に反応してしまう可能性もある。しかし、ｎの大きさを調整し、膜の形成条件を整えることで、Ｘ、Ｙどちらか一方だけ表面につけることが可能である。
分子式（１）のｎの数を大きくするとアルキル鎖同士の分子間力が働くため、アルキル鎖の配向が揃い、膜が密になる。一方、ｎの値が大きくなると、膜厚が厚くなったり、Ｘ、Ｙの両方が同一表面に吸着反応しやすくなる。よって、ｎは４以上３０以下であることが望ましい。
溶剤には、有機分子の溶解性が高いものを用いる。例えば、アセトン、トルエン、エタノール、メタノール、ヘキサン、シクロヘキサノン、イソプロピルアルコール、ペンタンなどの有機溶媒を用いることが可能である。
Ｘ又はＹが反応性に富む置換基である場合、浸漬作業をグローブボックス内など、水を取り除いた環境下で行う。この場合、溶剤に含まれる水を取り除いた溶剤を使う場合もある。例えば、脱水トルエン、脱水ペンタンなどを用いる。また、脱水トルエンと脱水ペンタンの混合溶媒を溶剤として用いることも可能である。
溶剤に溶かす第１の前駆体の濃度は、薄すぎると反応時間が長くなる。また、濃すぎると、リンス作業により除去しなければならない余剰の吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、０．１ｍＭ以上１００ｍＭ以下にすることが望ましい。
トンネル絶縁層１２の表面を、第１の前駆体の溶液に浸漬する時間は、トンネル絶縁層１２の表面と第１の前駆体が十分反応する時間であることが望ましい。具体的には１分間以上であることが望ましい。一方で浸漬する時間が長すぎると、第１の前駆体同士のＸ、Ｙが反応してしまい、均一で薄いアルキル層１４ａの形成が阻害される。浸漬時間は１２時間以下であることが望ましい。
その後、アルキル層１４ａの表面を洗浄する。洗浄により、トンネル絶縁層１２又はアルキル層１４ａの表面に物理吸着した余剰の有機物を洗い流す。洗浄として、溶剤を用いたリンスを行う。超音波洗浄を行っても構わない。
次に、分子式（２）で記述されるシロキサン分子を第２の前駆体として準備する。第２の前駆体を溶剤に溶かした溶液に、アルキル層１４ａの表面を浸漬する。そして、第１の前駆体のＸ又はＹと第２の前駆体を反応させ、シロキサン層１４ｂを形成する。
分子式（２）で記述される第２の前駆体はシロキサン結合を備える。アルキル層１４ａ表面に出ているＸ、Ｙの未反応部分と第２の前駆体が反応することでアルキル層１４ａ上にシロキサン層１４ｂが形成される。
例えば、第２の前駆体として、分子式（３）で表わされるトリクロロシランのように水との反応性が高い分子を用いる場合、水を取り除いた溶剤を用いる。例えば、脱水トルエン、脱水ペンタンなどである。脱水トルエンと脱水ペンタンの混合溶媒を用いることも可能である。この場合、浸漬や、リンスの作業はグローブボックスなど、水を取り除いた環境で行う。
Figure 2016181567
溶剤に溶かす第２の前駆体の濃度は、薄すぎると反応時間が長くなり、濃すぎるとリンス作業により除去しなければならない余剰の吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、０．１ｍＭ以上１００ｍＭ以下であることが望ましい。
アルキル層１４ａの表面を、第２の前駆体の溶液に浸漬する時間は、アルキル層１４ａの表面と第２の前駆体が十分反応する時間であることが望ましい。具体的には１分間以上であることが望ましい。一方で浸漬する時間が長すぎると、第２の前駆体同士の反応が進み、均一で薄いシロキサン層１４ｂの形成が阻害される。
その後、シロキサン層１４ｂの表面を洗浄する。洗浄により、アルキル層１４ａ又はシロキサン層１４ｂの表面に物理吸着した余剰の有機物を洗い流す。洗浄として、溶剤を用いたリンスを行う。超音波洗浄を行っても構わない。
その後、シロキサン層１４ｂの表面に水酸基を出すため、シロキサン層１４ｂの表面を水を含む溶液に浸漬する。水を含む溶液は、アルコールやケトンなどの溶剤単体でもよいし、これらの溶剤に水を混合させた混合水溶液でもよい。
その後、シロキサン層１４ｂの表面を、エタノールに浸し、超音波洗浄機を使用してリンスする。
その後、窒素のエアーガンや、スピンコーターなどによって、エタノールを除去し、乾燥させる。これにより、分子式（１）で表わされる第１の前駆体及び分子式（２）で表わされる第２の前駆体から形成された有機トンネル絶縁層１４が、トンネル絶縁層１２上に形成される。
次に、有機トンネル絶縁層１４上に電荷蓄積層１６を形成する。
電荷蓄積層１６を形成する場合には、例えば以下の方法を適用出来る。
酸化還元分子は機能的に、電荷蓄積部分と、吸着基部分に分かれる。電荷蓄積部分には安定に酸化還元反応が起こる分子構造が選ばれる。また、吸着基部分は化学結合によって、有機トンネル絶縁層１４上に酸化還元分子を固定化させる機能を備える。酸化還元分子を溶剤に溶かした溶液に、有機トンネル絶縁層１４の表面を浸漬する。これにより、吸着基部分が有機トンネル絶縁層１４表面と反応し、電荷蓄積層１６が形成される。
また、酸化還元分子が有機トンネル絶縁層１４上に化学結合することを促進する目的で、他の材料を薄く成膜しても構わない。例えば、酸化アルミニウムを成膜する。この場合、酸化還元分子が化学結合するのは、酸化アルミニウム表面となる。
酸化還元分子の溶剤としては、有機分子の溶解性が高いものを用いる。例えば、アセトン、トルエン、エタノール、メタノール、ヘキサン、シクロヘキサノン、イソプロピルアルコール、プロピレングリコールモノメチルエーテルアセタート（ＰＥＧＭＡ）などの有機溶媒を用いる。また、これらの混合溶媒も溶剤として用いることが可能である。水に溶解する酸化還元分子の場合は、水を溶剤として用いることができる。
溶剤に溶かす酸化還元分子の濃度は、薄すぎると反応時間が長くなり、濃すぎるとリンス作業により除去しなければならない余剰の吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、０．０１ｍＭ以上１００ｍＭ以下であることが望ましい。
有機トンネル絶縁層１４の表面を、酸化還元分子の溶液に浸す時間は、十分に反応が生じる時間であることが望ましい。具体的には１分間以上であることが望ましい。
酸化還元分子の吸着反応を促進するために、触媒を添加してもよい。触媒としては、例えば加水分解を促進させるために、酸や塩基を選択する。触媒の添加量は、多すぎると酸化還元分子が溶媒中で自己反応して重合などの副反応が起こるため、少量にすることが望ましい。望ましくは、溶液の体積に対して、触媒の添加量は３％以下がよい。
その後、電荷蓄積層１６を溶剤に浸漬し、超音波洗浄機を使用してリンスする。この作業は、余剰に物理吸着した有機物を十分除去する観点から、新しい溶剤を用いて、最低でも２回以上行うことが望ましい。
次いで、電荷蓄積層１６をエタノールに浸し、超音波洗浄機を使用してリンスする。
その後、窒素のエアーガンや、スピンコーターなどによって、溶剤を除去し、乾燥させる。これにより、酸化還元分子で構成された電荷蓄積層１６が有機トンネル絶縁層１４上に形成される。
その後、例えば、酸化ハフニウム膜を電荷蓄積層１６上に堆積し、ブロック絶縁層１８を形成する。
ブロック絶縁層１８は、ＡＬＤやスパッタなどの成膜装置によって形成可能である。成膜装置は、有機分子で形成された有機トンネル絶縁層１４や電荷蓄積層１６が分解されない低ダメージの成膜装置を用いることが望ましい。例えば、サーマル式のＡＬＤ装置を用いることが望ましい。成膜後のブロック絶縁層１８は、膜中の原子密度を上げるため、ＲＴＡ装置でアニールすることが望ましい。
次に、例えば、不純物がドープされた多結晶シリコン膜を、ブロック絶縁層１８上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。その後、積層された膜をパターニングすることで、制御ゲート電極２０を含むゲート電極構造が形成される。
次に、例えば、制御ゲート電極２０をマスクにｐ型不純物を半導体層１０中にイオン注入して、ソース領域２２及びドレイン領域２４を形成する。以上の製造方法により、図１に示す半導体記憶装置を製造することが可能となる。
次に、本実施形態の半導体記憶装置の作用、効果について説明する。
本実施形態の半導体装置は、まず、酸化還元分子（有機分子）を電荷蓄積層１６に用いることで、電荷蓄積層１６の膜厚や幅が小さくできる。したがって、メモリセルのスケーリングダウンが実現される。
本実施形態の半導体装置は、更に、有機トンネル絶縁層１４を備える。アルキル鎖を用いた絶縁膜、特に自己組織化単分子膜（ＳＡＭ）の絶縁性は高い。例えば、アルキル鎖の片方に吸着基のついた分子を用いたＳＡＭの絶縁性は、膜厚が３ｎｍ以下の領域では酸化シリコン（ＳｉＯ２）のような無機絶縁膜よりも高い。
アルキル鎖を用いたＳＡＭは、薄い膜厚範囲（例えば３ｎｍ以下）において、電荷の波動関数の重なり積分が、例えば酸化シリコンよりも低下する。このため、電荷のトンネル確率が低下する。
アルキル鎖のＳＡＭのバンドギャップは比較的大きく、例えば、実測で、炭素数１２で９．２±０．３ｅＶ程度とするデータもある。しかし、膜厚が薄い領域では、電荷はダイレクトトンネリングと呼ばれるバンド差に依存しない現象で移動する。このため、薄い膜厚範囲での電荷の移動の抑制には、バンドギャップの大きさよりも、電荷のトンネル確率の減少が大きく寄与すると考えられる。
しかし、アルキル鎖のＳＡＭに、高い電圧を印加すると、絶縁破壊モードに近い電流が流れるという問題がある。また、アルキル鎖のＳＡＭの上に、加熱蒸着法等で直接金属電極を形成すると導電パスが形成されて特性がばらつくという問題もある。導電パスは、ＳＡＭ中への加熱金属粒子のマイグレーションにより生じる。いずれの問題も、ＳＡＭ中のアルキル鎖の分子配向が安定しないためと考えられる。
本実施形態の半導体記憶装置の有機トンネル絶縁層１４は、アルキル鎖を含むアルキル層１４ａと、シロキサンを含むシロキサン層１４ｂとの積層構造を有する。有機トンネル絶縁層１４は、アルキル鎖を下地の表面に化学結合させてアルキル層１４ａを形成し、アルキル層１４ａの表面にシロキサンを化学結合させてシロキサン層１４ｂを形成する。この構成により、電荷蓄積層１６に保持されている電荷が半導体層１０側に抜けることが抑制される。よって、メモリセルの電荷保持特性（データリテンション特性）が向上する。
シロキサン層１４ｂを設けることにより、アルキル層１４ａ中のアルキル鎖の分子配向が強固に固定される。したがって、アルキル層１４ａ中のアルキル鎖の分子配向が安定し、絶縁層の特性が向上すると考えられる。
本実施形態の半導体記憶装置によれば、有機トンネル絶縁層１４を用いることで、無機物のトンネル絶縁層を用いる場合に比べ、トンネル絶縁層の薄膜化が可能となる。したがって、メモリセルの総膜厚を薄くすることが可能となり、メモリセルの高密度化が実現できる。
本実施形態のように、無機物のトンネル絶縁層１２を、半導体層１０と有機トンネル絶縁層１４との間に設けることにより、更に、アルキル鎖の分子配列が安定し、メモリセルの電荷保持特性（データリテンション特性）が向上する。
（第２の実施形態）
本実施形態の半導体記憶装置は、複数のアルキル層と複数のシロキサン層が交互に積層される以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図４は、本実施形態の半導体記憶装置のメモリセル部の断面図である。有機トンネル絶縁層１４は、複数のアルキル層１４ａと複数のシロキサン層１４ｂが交互に積層される構造を備える。
トンネル絶縁層１２上にアルキル層１４ａとシロキサン層１４ｂとを交互に化学結合させることで、有機トンネル絶縁層１４を形成する。
本実施形態によれば、有機トンネル絶縁層１４の膜厚が厚くなることで、電荷保持特性が更に向上する。
有機トンネル絶縁層１４の膜厚は、０．５ｎｍ以上３ｎｍ以下であることが望ましい。上記範囲を下回ると、電荷保持特性が劣化する恐れがある。上記範囲を上回ると無機物のトンネル絶縁膜に対する膜厚の優位性が損なわれる恐れがある。上記膜厚範囲を実現する観点から、アルキル層１４ａとシロキサン層１４ｂの組みあわせの積層回数は、３層以上３０層以下であることが望ましい。
（第３の実施形態）
本実施形態の半導体記憶装置は、無機物のトンネル絶縁層を備えないこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体記憶装置のメモリセル部の断面図である。有機トンネル絶縁層１４は、半導体層１０上に直接形成される。
本実施形態によれば、無機物のトンネル絶縁層を備えないことで、メモリセルの総膜厚を更に薄くすることが可能となる。よって、メモリセルの更なる高密度化が実現できる。
（第４の実施形態）
本実施形態の半導体記憶装置は、メモリセルのトランジスタが電子をキャリアとするｎ型トランジスタであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図６は、本実施形態の半導体記憶装置のメモリセル部の断面図である。
半導体層１０は、例えば、ｐ型不純物を含むｐ型の単結晶シリコンである。ソース領域２２とドレイン領域２４は、例えば、ｎ型不純物を含むｎ型拡散層で形成されている。
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極２０と半導体層１０間に制御ゲート電極２０が相対的に正の電圧となるように電圧を印加し、電荷蓄積層１６に負電荷を蓄積する。制御ゲート電極２０が相対的に正の電圧となると、チャネル領域２６には、反転層が形成され電子が蓄積する。この電子がトンネル絶縁層１２及び有機トンネル層１４中を移動して電荷蓄積層１６の電荷蓄積分子に蓄積される。
この状態では、メモリセルのトランジスタの閾値が、電子が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
データの消去動作時には、制御ゲート電極２０と半導体層１０間に制御ゲート電極２０が相対的に負の電圧となるように電圧を印加する。制御ゲート電極２０と半導体層１０間の電界により、電荷蓄積層１６に蓄積されていた電子がトンネル絶縁層１２及び有機トンネル層１４中を移動して半導体層１０へと引き抜かれる。
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
データの読み出し時には、ソース領域２２とドレイン領域２４間に電圧を印加する。例えば、電子が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２６に反転層は形成されず、ソース・ドレイン間に電流が流れない。
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２６に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２２とドレイン領域２４間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
以上のように、本実施形態のメモリセルの書き込み、消去、読み出し動作が行われ、不揮発性半導体記憶装置として機能する。
本実施形態においても、第１の実施形態同様、有機トンネル絶縁層１４を用いることで、電荷保持特性に優れた半導体記憶装置の実現が可能となる。また、メモリセルの高密度化が実現できる。
（第５の実施形態）
本実施形態の半導体記憶装置は、絶縁層と制御ゲート電極とが交互に積層される積層体と、複数の制御ゲート電極に対向して設けられる半導体層と、半導体層と制御ゲート電極との間に設けられる有機分子層と、有機分子層と半導体層との間に設けられ、アルキル鎖を含む第１の層と、第１の層と有機分子層との間に設けられシロキサンを含む第２の層と、を有する第１の絶縁層と、を備える。
本実施形態の半導体記憶装置は、３次元構造の装置である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については一部記述を省略する。
図７は、本実施形態の半導体記憶装置の３次元概念図である。図８は、図７のＸＹ断面図である。図９は、図７のＸＺ断面図である。
本実施形態の半導体記憶装置は、例えば、シリコンの基板５０上に、絶縁層４４と制御ゲート電極２０が交互に複数積層される積層体６０を備えている。
そして、例えば、積層体６０の上面から最下層の制御ゲート電極２０まで貫通する孔が設けられる。そして、その孔の側面にブロック絶縁層１８が設けられ、ブロック絶縁層１８の内面に電荷蓄積層１６が設けられる。
さらに、電荷蓄積層１６の内面に、有機トンネル絶縁層１４、トンネル絶縁層１２が設けられる。また、トンネル絶縁層１２の内面に、柱状の半導体層１０が形成されている。なお、半導体層１０は必ずしも柱状でなくとも、例えば膜状であっても構わない。
いいかえれば、複数の制御ゲート電極２０に対向して設けられる半導体層１０が設けられている。そして、半導体層１０と制御ゲート電極２０との間に、トンネル絶縁層１２、有機トンネル絶縁層１４、電荷蓄積層１６、ブロック絶縁層１８が設けられる。
図７、図９中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層１０と制御ゲート電極２０の間に、トンネル絶縁層１２、有機トンネル絶縁層１４、電荷蓄積層１６、ブロック絶縁層１８が形成される構造となっている。
有機トンネル絶縁層１４は、アルキル層（第１の層）１４ａとシロキサン層（第２の層）１４ｂを備える。
なお、本実施形態の３次元構造は、公知の３次元構造の不揮発性半導体記憶装置の製造方法を適用することで製造可能である。
本実施形態の半導体記憶装置は、有機トンネル絶縁層１４を用いることで、電荷保持特性に優れた半導体記憶装置の実現が可能となる。更に、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１乃至第４の実施形態よりもさらに集積度の高い不揮発性半導体記憶装置を実現することが可能となる。
（変形例１）
図１０は、本実施形態の変形例１の半導体記憶装置の断面図である。図９の断面図に対応する断面を示す。ブロック絶縁層１８が制御ゲート電極２０と絶縁層４４との間に沿って設けられる。ブロック絶縁層１８は、Ｚ方向のメモリセル毎に分断されている。
（変形例２）
図１１は、本実施形態の変形例２の半導体記憶装置の断面図である。図９の断面図に対応する断面を示す。変形例１同様、ブロック絶縁層１８が制御ゲート電極２０と絶縁層４４との間に沿って設けられる。ブロック絶縁層１８は、Ｚ方向のメモリセル毎に分断されている。更に、トンネル絶縁層１２、有機トンネル絶縁層１４、及び電荷蓄積層１６もＺ方向のメモリセル毎に分断されている。
以下、実施例について説明する。
（実施例１）
第１及び第２の実施形態に対応する膜構造を作成して評価した。
ｐ型のシリコン基板を用いて、２端子の素子を以下の方法で作製した。
ｐ型のシリコン基板を熱酸化炉に導入し、表面に酸化シリコン膜を成膜した。酸化シリコンの膜厚は、膜厚測定の結果から約５ｎｍであった。
次に、ＵＶ洗浄機を用いて、１０分間ＵＶ光をこの基板表面へ照射し、ドライ洗浄した。
次に、アルキル層の形成を行った。洗浄した基板をグローブボックス内でアルキル分子として１，８−Ｂｉｓ（Ｔｒｉｃｈｌｏｒｏｓｉｌｙｌ）ｏｃｔａｎｅを用い、濃度５ｍＭにした脱水トルエン溶液に規定時間浸漬した。浸漬後、未使用の脱水トルエンに基板を入れ、１分間リンスを行った。
次に、シロキサン層形成を行った。アルキル層を形成した基板をグローブボックス内で、シロキサン分子としてＯｃｔａｃｈｌｏｒｏｓｉｌｏｘａｎｅを用い、濃度３４ｍＭにした脱水ペンタン溶液に規定時間浸漬した。浸漬後、未使用の脱水ペンタンに基板を入れ、１分間リンスを行った。
上記の各リンスを含めたアルキル層及びシロキサン層形成を１回又は複数回数行い、所望の有機トンネル絶縁層を得た。本実施例の場合、このアルキル層／シロキサン層の形成を１、２、３、５回、行った。
最後のシロキサン層の形成を行った後、グローブボックスから基板を取り出し、トルエンと水の混合溶液（体積混合比１：１）の中に移し、超音波洗浄機にて１分間、表面のクエンチ及びリンスを行った。
次に、未使用のエタノール溶液の中に移し、１分間、超音波洗浄機でリンスを行った。なお、このエタノール溶液によるリンス作業はエタノール溶液を新しいものに置換し、計２回行った。
エタノール溶液によるリンス後、窒素のエアーダスターで乾燥させた。
アルキル層／シロキサン層の形成を５回行ったサンプルの断面ＴＥＭ観察を行った。アルキル層／シロキサン層の総膜厚はおおよそ０．９ｎｍであることが確認された。
次に、電荷蓄積層（酸化還元分子層）の形成を行った。アルキル層／シロキサン層を形成した基板を、酸化還元分子である吸着基含有デシルポルフィリン誘導体（炭化水素鎖１０のアルキル鎖端に吸着基を持つポルフィリン誘導体）を１ｍＭの濃度に調整したトルエン混合溶液中に入れた。更に、触媒を脱水トルエンに対して３％の濃度まで添加して一昼夜静置した。
その後、基板を取り出して、未使用のトルエン溶液に移し、１分間、超音波洗浄機でリンスを行った。なお、このトルエン溶液によるリンス作業は溶液を新しいものに置換し、計２回行った。
さらに、このリンスした基板を、エタノール溶液の中に移し、１分間、超音波洗浄機でリンスを行い、窒素のエアーダスターで乾燥させた。
次に、ブロック絶縁層の形成を行った。電荷蓄積層を形成した基板をサーマル式のＡＬＤ装置に導入し、デシルポルフィリン誘導体が吸着した面の上に、２００℃で酸化ハフニウムを成膜した。膜厚測定の結果、酸化ハフニウムの膜厚は２０ｎｍ程度であった。
そして、ブロック絶縁層を形成した基板の裏面を濃フッ酸水溶液に漬け、裏面に形成された余分な酸化物を除去し、純水でリンスした。次に、裏面にアルミニウムを蒸着し、基板側の電極とした。また、基板の酸化ハフニウムの上面は、金属製のシャドウマスクを通して、金を蒸着し、制御ゲート電極とした。最後に、ＲＴＡ装置に導入し、３００℃で３０分間、３％のＨ２が混入したＮ２ガス雰囲気下でアニールして、２端子素子を作製した。
作成した素子に、データを書き込むためのパルス電圧を印加した。パルス電圧印加前後のキャパシタンス特性を測定することにより、電荷の蓄積量が確認出来る。また、パルス電圧を印加した後のキャパシタンス特性の経時変化より電荷の保持時間が確認出来る。
（実施例２）
第４の実施形態に対応する膜構造を作成して評価した。
ｎ型のシリコン基板を用いて、２端子の素子を以下の方法で作製した。
ｎ型のシリコン基板を熱酸化炉に導入し、表面に酸化シリコン膜を成膜した。酸化シリコンの膜厚は、膜厚測定の結果から約５ｎｍであった。
次に、ＵＶ洗浄機を用いて、１０分間ＵＶ光をこの基板表面へ照射し、ドライ洗浄した。
次に、アルキル層の形成を行った。洗浄した基板をグローブボックス内でアルキル分子として１，８−Ｂｉｓ（Ｔｒｉｃｈｌｏｒｏｓｉｌｙｌ）ｏｃｔａｎｅを用い、濃度５ｍＭにした脱水トルエン溶液に規定時間浸漬した。浸漬後、未使用の脱水トルエンに基板を入れ、１分間リンスを行った。
次に、シロキサン層の形成を行った。アルキル層を形成した基板をグローブボックス内で、シロキサン分子としてＯｃｔａｃｈｌｏｒｏｓｉｌｏｘａｎｅを用い、濃度３４ｍＭにした脱水ペンタン溶液に規定時間浸漬した。浸漬後、未使用の脱水ペンタンに基板を入れ、１分間リンスを行った。
上記の各リンスを含めたアルキル層及びシロキサン層形成を１回又は複数回数行い、所望の有機トンネル絶縁層を得た。本実施例の場合、このアルキル層／シロキサン層形成を１、２、３，５回、行った。
最後のシロキサン層の形成を行った後、グローブボックスから基板を取り出し、トルエンと水の混合溶液（体積混合比１：１）の中に移し、超音波洗浄機にて１分間、表面のクエンチ及びリンスを行った。
次に、未使用のエタノール溶液の中に移し、１分間、超音波洗浄機でリンスを行った。なお、このエタノール溶液によるリンス作業はエタノール溶液を新しいものに置換し、計２回行った。
エタノール溶液によるリンス後、窒素のエアーダスターで乾燥させた。
アルキル層／シロキサン層の形成を５回行ったサンプルの断面ＴＥＭ観察を行った。このアルキル層／シロキサン層の総膜厚にはばらつきがあったものの、薄いところでも０．９ｎｍ以上あることを確認した。
次に、アルキル層／シロキサン層を形成した基板をサーマル式のＡＬＤ装置に導入し、アルキル層／シロキサン層の上に、２００℃で酸化アルミニウムを３サイクル分成膜した。膜厚測定の結果、酸化アルミニウムの膜厚はおおよそ０．１７ｎｍであった。
次に、電荷蓄積層（酸化還元分子層）の形成を行った。即ち、この基板上に、酸化還元分子である吸着基含有銅錯体を０．５ｍＭの濃度に調整したメタノール溶液中に入れ、一昼夜静置した。
その後、基板を取り出して、未使用のメタノール溶液の中に移し、１分間、超音波洗浄機でリンスを行った。なお、このメタノール溶液によるリンス作業は溶液を新しいものに置換し、計２回行った。
さらに、このリンスした基板を、エタノール溶液の中に移し、１分間、超音波洗浄機でリンスを行い、窒素のエアーダスターで乾燥させた。
次に、ブロック絶縁層の形成を行った。電荷蓄積層を形成した基板をサーマル式のＡＬＤ装置に導入し、銅錯体が吸着した面の上に、２００℃で酸化ハフニウムを成膜した。膜厚測定の結果、酸化ハフニウムの膜厚は２０ｎｍ程度であった。
そして、この基板の裏面を濃フッ酸水溶液に漬け、裏面に形成された余分な酸化物を除去し、純水でリンスした。次に裏面にアルミニウムを蒸着し、基板側の電極とした。また、基板の酸化ハフニウムの上面は、金属製のシャドウマスクを通して、金を蒸着し、制御ゲート電極とした。最後に、ＲＴＡ装置に導入し、３００℃で３０分間、３％のＨ２が混入したＮ２ガス雰囲気下でアニールして、２端子素子を作製した。
作成した素子に、データを書き込むためのパルス電圧を印加した。パルス電圧印加前後のキャパシタンス特性を測定することにより、電荷の蓄積量が確認出来る。また、パルス電圧を印加した後のキャパシタンス特性の経時変化より電荷の保持時間が確認出来る。
（比較例１）
実施例１同様、第１の実施形態に対応する膜構造を作成して評価した。ただし、実施例１で行ったアルキル層／シロキサン層の形成工程は行わなかった。これ以外は実施例１と同様のため、記述を省略する。
（比較例２）
実施例１、比較例１同様、第１の実施形態に対応する膜構造を作成して評価した。ただし、実施例１で行ったアルキル層／シロキサン層の形成工程を行わず、代わりにサーマル式のＡＬＤ装置に導入し、１５０℃で酸化シリコンを成膜した。膜厚測定の結果、酸化シリコンの膜厚は１ｎｍ程度であった。この工程変更以外は実施例１と同様のため、記述を省略する。
（比較例３）
実施例２同様、第４の実施形態に対応する膜構造を作成して評価した。ただし、実施例２で行ったアルキル層／シロキサン層の形成工程は行わなかった。これ以外は実施例２と同様のため、記述を省略する。
（比較例４）
実施例２、比較例３同様、第４の実施形態に対応する膜構造を作成して評価した。ただし、実施例２で行ったアルキル層／シロキサン層形成の工程を除き、代わりにサーマル式のＡＬＤ装置に導入し、１５０℃で酸化シリコンを成膜した。膜厚測定の結果、酸化シリコンの膜厚は１ｎｍ程度であった。この工程変更以外は実施例２と同様のため、省略する。
実施例１〜２、比較例１〜４のそれぞれの素子の裏面のアルミニウム電極を測定装置のステージと接触させて端子を取り、上面の金電極に測定針を当てて端子を取り電圧を印加した。それぞれの素子について、電圧を変えながらキャパシタンス測定を行い、次にパルス電圧をかけてデータの書き込みを行った。
図１２は、実施例１のキャパシタンス測定の結果を示す図である。実施例１の素子に対して、電圧を−１８Ｖに固定し、パルス印加時間を１００μｓから１ｓまで順次変え、その都度キャパシタンス測定を行った結果を重畳させた図である。
キャパシタンスの飽和領域が見られ、パルス印加時間を増やすに応じて、キャパシタ特性がマイナス方向にシフトしていくことが確認できた。この電圧シフトは、金のゲート電極から印加したパルス電圧によって、ｐ型のシリコン基板から電荷蓄積層に正電荷（正孔）が移動し、電荷蓄積層に正電荷が蓄積されていることを示している。
次に、実施例１と、比較例１及び２について、蓄積電荷の保持特性を測定した。この保持特性は、まず素子に書き込みパルスを印加した直後にキャパシタンス測定を行った後、一定時間放置後に再度キャパシタンス測定を行うことで、キャパシタ特性の経時変化を測定することで評価した。
図１３は、実施例１、比較例１及び比較例２の電荷保持特性を示す図である。図１４は、実施例１、比較例１及び比較例２の電荷保持比率を示す図である。図１３及び図１４の実施例の結果は、アルキル層／シロキサン層の形成工程を５回繰り返した素子の結果である。
各素子において蓄積電荷密度がほぼ同等になるよう金の制御ゲート電極にパルス電圧を制御し印加した。正電荷が蓄積したことによりシフトしたキャパシタンスの閾値電圧（Ｖｆｂ）を、一定時間経過後に測定を行い、閾値電圧の経時変化を求めることで、蓄積された電荷量の時間的減衰を評価した。
図１３は、縦軸が閾値電圧（Ｖｆｂ）の変化量（ΔＶｆｂ）である。変化量（ΔＶｆｂ）は、各経過時間後の測定から算出された各Ｖｆｂから、書き込み前の測定から算出されたＶｆｂをひいた値である。横軸は経過時間である。
図１３で、プロットした点に対して、対数で近似線を引き、書き込みパルス印加直後に測定した初期の電圧シフトの値に対して５％減衰するまでの時間（−５％ＲＴ）を調べた。また、図１４は、経過時間に対し、保持している電荷の比率をプロットしたグラフである。
閾値電圧（ΔＶｆｂ）が５％減衰するまでの時間は、実施例１は、比較例１に比べて約４２０７００倍、比較例２に比べて約２６６００倍となった。実施例１が優れた電荷保持特性を有することが明らかになった。
比較例１と比較例２の減衰時間の絶対値は、ほぼ同じ水準であった。ＡＬＤで形成した酸化シリコン１ｎｍをそのままトンネル絶縁層の実膜厚として増やしても、減衰時間はあまり変わらない。
一方で、アルキル層／シロキサン層の形成を５回行なった実施例１では、アルキル層／シロキサン層の総膜厚が０．９ｎｍ程度であるにも関わらず電荷保持特性が向上した。この結果は、当業者の予想を超える結果ものであった。
図１５は、実施例１の電荷保持特性とアルキル層／シロキサン層の形成回数の関係を示す図である。実施例１において、アルキル層／シロキサン層の形成の繰り返し回数を１、２、３、５回と変えた各素子で、それぞれの電荷保持特性から求めた−５％ＲＴを比較したグラフである。
繰り返し回数が１回の素子の−５％ＲＴを１とした場合の各素子の−５％ＲＴの比を縦軸に、その繰り返し回数を横軸にプロットしたグラフである。繰り返し回数が増えると順次−５％ＲＴが大きくなった。よって、保持特性がアルキル層／シロキサン層の形成回数と相関があることが明らかになった。
次に、実施例２と、比較例３及び比較例４について、蓄積電荷の保持特性を測定した。保持特性は、まず素子に書き込みパルスを印加した直後にキャパシタンス測定を行った後、一定時間放置後に再度キャパシタンス測定を行い、キャパシタ特性の経時変化を測定することで評価した。なお、実施例２、比較例３及び比較例４では電子の蓄積を評価した。
図１６は、実施例２、比較例３及び比較例４の電荷保持特性を示す図である。図１７は、実施例２、比較例３及び比較例４の電荷保持比率を示す図である。図１６及び図１７の実施例の結果は、アルキル層／シロキサン層の形成工程を５回繰り返した素子の結果である。
各素子において蓄積電荷密度がほぼ同等になるよう金の制御ゲート電極にパルス電圧を制御し印加した。負電荷が蓄積したことによりシフトしたキャパシタンスの閾値電圧（Ｖｆｂ）を、一定時間経過後に測定を行い、閾値電圧の経時変化を求めることで、蓄積された電荷量の時間的減衰を評価した。
図１６は、縦軸が閾値電圧（Ｖｆｂ）の変化量（ΔＶｆｂ）である。変化量（ΔＶｆｂ）は、各経過時間後の測定から算出された各Ｖｆｂから、書き込み前の測定から算出されたＶｆｂをひいた値である。横軸は経過時間である。
図１６で、プロットした点に対して、対数で近似線を引き、書き込みパルス印加直後に測定した初期の電圧シフトした値に対して５％減衰するまでの時間（−５％ＲＴ）を調べた。また、図１７は、経過時間に対し、保持している電荷の比率をプロットしたグラフである。
閾値電圧（ΔＶｆｂ）が５％減衰するまでの時間は、実施例２は、比較例３に比べて約６７４倍、比較例４に比べて約５４倍となった。実施例２が優れた電荷保持特性を有することが明らかになった。
電子蓄積の場合、電荷保持特性の向上が正孔蓄積の場合より難しい。しかし、アルキル層／シロキサン層の形成を５回行なった実施例２では、アルキル層／シロキサン層の総膜厚が薄いところでも０．９ｎｍ程度であるにも関わらず、酸化シリコンの追加で１ｎｍ厚くなった比較例４よりも保持特性が向上した。この結果は当該業者の予想を超えるものであった。
図１８は、実施例２の電荷保持特性とアルキル層／シロキサン層の形成回数の関係を示す図である。実施例２においてアルキル層／シロキサン層の形成の繰り返し回数を１、２、３、５回と変えた各素子で、それぞれの電荷保持特性から求めた−５％ＲＴを比較したグラフである。
繰り返し回数が１回の素子の−５％ＲＴを１とした場合の各素子の−５％ＲＴの比を縦軸に、その繰り返し回数を横軸にプロットしたグラフである。繰り返し回数が増えることにより−５％ＲＴが大きくなった。よって、保持特性がアルキル層／シロキサン層の形成回数と相関があることが明らかになった。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層
１２ トンネル絶縁層（第２の絶縁層）
１４ 有機トンネル絶縁層（第１の絶縁層）
１４ａ アルキル層（第１の層）
１４ｂ シロキサン層（第２の層）
１６ 電荷蓄積層（有機分子層）
１８ ブロック絶縁層（第３の絶縁層）
２０ 制御ゲート電極
４４ 絶縁層
６０ 積層体

Claims (1)

  1. 半導体層と、
    制御ゲート電極と、
    前記半導体層と前記制御ゲート電極との間に設けられた有機分子層と、
    前記有機分子層と前記半導体層との間に設けられ、アルキル鎖を含む第１の層と、前記第１の層と前記有機分子層との間に設けられシロキサンを含む第２の層と、を有する第１の絶縁層と、
    を備える半導体記憶装置。
JP2015060238A 2015-03-24 2015-03-24 半導体記憶装置及び半導体記憶装置の製造方法 Expired - Fee Related JP6400515B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015060238A JP6400515B2 (ja) 2015-03-24 2015-03-24 半導体記憶装置及び半導体記憶装置の製造方法
US15/064,735 US9685321B2 (en) 2015-03-24 2016-03-09 Semiconductor memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060238A JP6400515B2 (ja) 2015-03-24 2015-03-24 半導体記憶装置及び半導体記憶装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016181567A true JP2016181567A (ja) 2016-10-13
JP2016181567A5 JP2016181567A5 (ja) 2017-09-14
JP6400515B2 JP6400515B2 (ja) 2018-10-03

Family

ID=56975684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060238A Expired - Fee Related JP6400515B2 (ja) 2015-03-24 2015-03-24 半導体記憶装置及び半導体記憶装置の製造方法

Country Status (2)

Country Link
US (1) US9685321B2 (ja)
JP (1) JP6400515B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
US11869566B2 (en) * 2021-08-05 2024-01-09 Mellanox Technologies, Ltd. Memory cell based on self-assembled monolayer polaron

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201275A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 冷陰極
JP2005039028A (ja) * 2003-07-14 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009517640A (ja) * 2005-11-25 2009-04-30 コミッサリア ア レネルジ アトミック 微小構造装置
JP2013197363A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2015029038A (ja) * 2013-05-28 2015-02-12 旭硝子株式会社 半導体装置および半導体装置の製造方法
JP2015038994A (ja) * 2014-09-09 2015-02-26 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674121B2 (en) 2001-12-14 2004-01-06 The Regents Of The University Of California Method and system for molecular charge storage field effect transistor
US20040002617A1 (en) * 2002-01-17 2004-01-01 Rantala Juha T. Integrated circuits having organic-inorganic dielectric materials and methods for forming such integrated circuits
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101139052B1 (ko) 2005-12-06 2012-04-30 삼성전자주식회사 불소를 포함하는 유기절연체 조성물 및 이를 이용한 유기박막 트랜지스터
EP2259294B1 (en) * 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP5670704B2 (ja) 2010-11-10 2015-02-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5390554B2 (ja) * 2011-03-24 2014-01-15 株式会社東芝 有機分子メモリ
US8890234B2 (en) 2012-09-05 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9142562B2 (en) 2013-02-21 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9231114B2 (en) * 2013-02-21 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP6110911B2 (ja) 2015-08-31 2017-04-05 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201275A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 冷陰極
JP2005039028A (ja) * 2003-07-14 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009517640A (ja) * 2005-11-25 2009-04-30 コミッサリア ア レネルジ アトミック 微小構造装置
JP2013197363A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2015029038A (ja) * 2013-05-28 2015-02-12 旭硝子株式会社 半導体装置および半導体装置の製造方法
JP2015038994A (ja) * 2014-09-09 2015-02-26 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US9685321B2 (en) 2017-06-20
JP6400515B2 (ja) 2018-10-03
US20160284868A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
US20130248962A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US9245969B2 (en) Nonvolatile semiconductor memory device
US8890234B2 (en) Nonvolatile semiconductor memory device
WO2011119424A2 (en) Fortification of charge-storing material in high-k dielectric environments and resulting apparatuses
US7795159B2 (en) Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same
JP6400515B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US20160079387A1 (en) Nonvolatile semiconductor memory device
CN102231365B (zh) 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
US9378962B2 (en) Nonvolatile semiconductor storage device having a charge storage layer that includes metal grains
JP6352843B2 (ja) 半導体記憶装置
CN105448929B (zh) 非易失性半导体存储装置
JP2006319186A (ja) 半導体記憶装置及びその製造方法
US8952445B2 (en) Nonvolatile semiconductor memory device
JP2015177128A (ja) 不揮発性半導体記憶装置
JP2015177127A (ja) 不揮発性半導体記憶装置
JP2015162615A (ja) 水素拡散障壁を備える半導体デバイス及びその製作方法
US20170271603A1 (en) Semiconductor memory device
JPWO2006095890A1 (ja) 半導体装置およびその製造方法
KR100722776B1 (ko) 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
Das et al. Silicon-based Charge Trapping Memory Devices for Next-Generation Flexible Electronics Application
Tao et al. Fluorination of Al2O3 blocking layer for improving the performance of metal‐oxide‐nitride‐oxide‐silicon flash memory

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180905

R150 Certificate of patent or registration of utility model

Ref document number: 6400515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees