JP2016165114A - 負荷に依存しないバッファを改善するための方法及び装置 - Google Patents
負荷に依存しないバッファを改善するための方法及び装置 Download PDFInfo
- Publication number
- JP2016165114A JP2016165114A JP2016059516A JP2016059516A JP2016165114A JP 2016165114 A JP2016165114 A JP 2016165114A JP 2016059516 A JP2016059516 A JP 2016059516A JP 2016059516 A JP2016059516 A JP 2016059516A JP 2016165114 A JP2016165114 A JP 2016165114A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- transistor
- node
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
201 スイッチ
202 フィードバックキャパシタ
203 バッファ
204,304〜307 ロジックユニット
205 負荷
206 制御信号
207 出力ノード
208 入力ノード
301 ドライバ
302 トランジスタ
303 前置ドライバ
400 I/Oバッファ
Claims (26)
- 第1のドライバ及び第2のドライバを含む複数のドライバを含むバッファと、
前記バッファへ電気的に結合されるスリューレートコントローラと
を有し、
前記第1のドライバは、
入力信号を受けるゲート端子と、出力ノードへ結合されるドレイン端子と、第1のリファレンスノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有する第1のキャパシタと、
前記第1のキャパシタへ結合され、該第1のキャパシタを通る電気経路を失わせるよう動作する第1のスイッチと
を有し、
前記第2のドライバは、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、前記第1のリファレンスノードへ結合されるソース端子とを有する第3のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、前記第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第4のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有する第2のキャパシタと、
前記第2のキャパシタへ結合され、該第2のキャパシタを通る電気経路を失わせるよう動作する第2のスイッチと
を有し、
前記スリューレートコントローラは、前記第1のスイッチ及び前記第2のスイッチを制御する、
装置。 - 前記第1のトランジスタ及び前記第3のトランジスタはp型トランジスタであり、
前記第2のトランジスタ及び前記第4のトランジスタはn型トランジスタである、
請求項1に記載の装置。 - 前記第1のリファレンスノードは、前記第2のリファレンスノードで供給される供給電圧よりも高い供給電圧を供給する、
請求項1又は2に記載の装置。 - 前記出力ノードは、伝送媒体へ結合されるパッドへ結合される、
請求項1乃至3のうちいずれか一項に記載の装置。 - 入力部及び出力部を有するバッファと、
前記入力部と前記出力部との間に結合されるキャパシタ及びスイッチ
を有し、
前記スイッチは、スリューレートコントローラを用いて、前記キャパシタを通る前記入力部と前記出力部との間のフィードバック経路を切り替え可能に確立する、
装置。 - 前記バッファは、
前記入力部へ結合されるゲート端子と、前記出力部へ結合されるドレイン端子と、第1のリファレンスノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力部へ結合されるゲート端子と、前記出力部へ結合されるドレイン端子と、第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと
を有する、請求項5に記載の装置。 - 前記第1のトランジスタはp型トランジスタであり、
前記第2のトランジスタはn型トランジスタである、
請求項6に記載の装置。 - 前記第1のリファレンスノードは、前記第2のリファレンスノードで供給される供給電圧よりも高い供給電圧を供給する、
請求項6又は7に記載の装置。 - 前記出力部は、伝送媒体へ結合されるパッドへ結合される、
請求項5乃至8のうちいずれか一項に記載の装置。 - 前記バッファはインバータを有する、
請求項5に記載の装置。 - 入力信号を受けるゲート端子と、出力ノードへ結合されるドレイン端子と、第1のリファレンスノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子と前記出力ノードとの間に結合されるキャパシタ及びスイッチと
を有し、
前記スイッチは、スリューレートコントローラを用いて、前記キャパシタを通る前記ゲート端子と前記出力ノードとの間のフィードバックを切り替え可能に確立する、
装置。 - 前記第1のリファレンスノードは、前記第2のリファレンスノードで供給される供給電圧よりも高い供給電圧を供給する、
請求項11に記載の装置。 - 前記出力ノードは、伝送媒体へ結合されるパッドへ結合される、
請求項11又は12に記載の装置。 - 入力信号を受けるゲート端子と、出力ノードへ結合されるドレイン端子と、第1のリファレンスノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有するキャパシタと、
前記キャパシタへ結合され、該キャパシタを通る電気経路を失わせるよう動作するスイッチと
を有する装置。 - 前記第1のトランジスタはp型トランジスタであり、
前記第2のトランジスタはn型トランジスタである、
請求項14に記載の装置。 - 前記出力ノードは、伝送媒体へ結合されるパッドへ結合される、
請求項14又は15に記載の装置。 - 前記第1のリファレンスノードは、前記第2のリファレンスノードで供給される供給電圧よりも高い供給電圧を供給する、
請求項14乃至16のうちいずれか一項に記載の装置。 - 前記スイッチを制御するロジックを有する
請求項14乃至17のうちいずれか一項に記載の装置。 - 入力信号を受けるゲート端子と、出力ノードへ結合されるドレイン端子と、第1の供給ノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、第2の供給ノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有する第1のキャパシタと、
前記第1のキャパシタへ結合され、該第1のキャパシタを通る電気経路を失わせるよう動作する第1のスイッチと、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有する第2のキャパシタと、
前記第2のキャパシタへ結合され、該第2のキャパシタを通る電気経路を失わせるよう動作する第2のスイッチと
を有する装置。 - 液晶ディスプレイ(LCD)と、
前記LCDへ結合され、ドライバを有する集積回路と
を有し、
前記ドライバは、
入力部及び出力部を有するバッファと、
前記入力部と前記出力部との間に結合されるキャパシタ及びスイッチと
を有し、
前記スイッチは、スリューレートコントローラを用いて、前記キャパシタを通る前記入力部と前記出力部との間のフィードバック経路を切り替え可能に確立する、
システム。 - 前記出力部は、伝送媒体へ結合されるパッドへ結合される、
請求項20に記載のシステム。 - バッファと、
前記バッファへ結合されるスリューレートコントローラと
を有し、
前記バッファは、
入力信号を受けるゲート端子と、出力ノードへ結合されるドレイン端子と、第1のリファレンスノードへ結合されるソース端子とを有する第1のトランジスタと、
前記入力信号を受けるゲート端子と、前記出力ノードへ結合されるドレイン端子と、第2のリファレンスノードへ結合されるソース端子とを有する、前記第1のトランジスタと直列に結合される第2のトランジスタと
を有し、
前記スリューレートコントローラは、
前記第1のトランジスタ及び前記第2のトランジスタのゲート端子の1つへ結合される少なくとも1つの端子を有するキャパシタと、
前記キャパシタへ結合され、該キャパシタを通る電気経路を失わせるよう動作するスイッチと
を有する、
装置。 - 前記出力ノードは、伝送媒体へ結合されるパッドへ結合される、
請求項22に記載の装置。 - 前記第1のリファレンスノードは、前記第2のリファレンスノードで供給される供給電圧よりも高い供給電圧を供給する、
請求項22又は23に記載の装置。 - 入力ノードで受信される入力信号をバッファリングし、出力ノードで出力信号を生成する手段と、
キャパシタを通る前記入力ノードと前記出力ノードとの間のフィードバックを切り替え可能に確立する手段と
を有する装置。 - 前記出力ノードは、伝送媒体へ結合されるパッドへ結合される、
請求項25に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016059516A JP6273308B2 (ja) | 2016-03-24 | 2016-03-24 | 負荷に依存しないバッファを改善するための方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016059516A JP6273308B2 (ja) | 2016-03-24 | 2016-03-24 | 負荷に依存しないバッファを改善するための方法及び装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014533258A Division JP5908593B2 (ja) | 2011-09-29 | 2011-09-29 | 負荷に依存しないバッファを改善するための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016165114A true JP2016165114A (ja) | 2016-09-08 |
JP6273308B2 JP6273308B2 (ja) | 2018-01-31 |
Family
ID=56876304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016059516A Active JP6273308B2 (ja) | 2016-03-24 | 2016-03-24 | 負荷に依存しないバッファを改善するための方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6273308B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271325A (ja) * | 1985-09-24 | 1987-04-02 | Toshiba Corp | 半導体集積回路 |
JPH0793441A (ja) * | 1993-09-20 | 1995-04-07 | Takayama:Kk | 逐次演算回路 |
JPH09181645A (ja) * | 1995-12-26 | 1997-07-11 | Sharp Corp | マッチドフィルタ |
JPH10336011A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 可変スルレートバッファ |
JP2003037477A (ja) * | 2001-05-17 | 2003-02-07 | Murata Mfg Co Ltd | フィルタ回路およびそれを用いた電子機器 |
JP2003204487A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 信号処理回路 |
JP2007267190A (ja) * | 2006-03-29 | 2007-10-11 | Kawasaki Microelectronics Kk | 出力バッファ回路 |
JP2009094573A (ja) * | 2007-10-03 | 2009-04-30 | Panasonic Corp | 受光増幅装置 |
-
2016
- 2016-03-24 JP JP2016059516A patent/JP6273308B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271325A (ja) * | 1985-09-24 | 1987-04-02 | Toshiba Corp | 半導体集積回路 |
JPH0793441A (ja) * | 1993-09-20 | 1995-04-07 | Takayama:Kk | 逐次演算回路 |
JPH09181645A (ja) * | 1995-12-26 | 1997-07-11 | Sharp Corp | マッチドフィルタ |
JPH10336011A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 可変スルレートバッファ |
JP2003037477A (ja) * | 2001-05-17 | 2003-02-07 | Murata Mfg Co Ltd | フィルタ回路およびそれを用いた電子機器 |
JP2003204487A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 信号処理回路 |
JP2007267190A (ja) * | 2006-03-29 | 2007-10-11 | Kawasaki Microelectronics Kk | 出力バッファ回路 |
JP2009094573A (ja) * | 2007-10-03 | 2009-04-30 | Panasonic Corp | 受光増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6273308B2 (ja) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8542046B2 (en) | Apparatus, system, and method for voltage swing and duty cycle adjustment | |
US20160241244A1 (en) | Method and apparatus for improving a load independent buffer | |
US7755393B1 (en) | Output driver for use in semiconductor device | |
US9317052B1 (en) | Semiconductor apparatus with calibration circuit and system including the same | |
US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
US20140055163A1 (en) | Low voltage transmitter with variable output swing | |
CN107919148B (zh) | 使用校准电路的输出电路以及包括其的半导体器件和系统 | |
US8912823B2 (en) | Voltage compensated level-shifter | |
JP6273308B2 (ja) | 負荷に依存しないバッファを改善するための方法及び装置 | |
US9362912B2 (en) | Data output circuit of semiconductor apparatus | |
US20160254814A1 (en) | Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same | |
US9705490B2 (en) | Driver circuit for single wire protocol slave unit | |
US10348276B2 (en) | Loop delay optimization for multi-voltage self-synchronous systems | |
US11955963B2 (en) | Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6273308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |