JP2016157848A - セラミック配線基板および電子部品実装パッケージ - Google Patents

セラミック配線基板および電子部品実装パッケージ Download PDF

Info

Publication number
JP2016157848A
JP2016157848A JP2015035428A JP2015035428A JP2016157848A JP 2016157848 A JP2016157848 A JP 2016157848A JP 2015035428 A JP2015035428 A JP 2015035428A JP 2015035428 A JP2015035428 A JP 2015035428A JP 2016157848 A JP2016157848 A JP 2016157848A
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
conductor
ceramic wiring
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015035428A
Other languages
English (en)
Other versions
JP6423283B2 (ja
Inventor
洋二 古久保
Yoji Furukubo
洋二 古久保
山元 泉太郎
Sentaro Yamamoto
泉太郎 山元
征憲 岡本
Masanori Okamoto
征憲 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015035428A priority Critical patent/JP6423283B2/ja
Publication of JP2016157848A publication Critical patent/JP2016157848A/ja
Application granted granted Critical
Publication of JP6423283B2 publication Critical patent/JP6423283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 クラックの発生を抑えることのできるセラミック配線基板および電子部品実装パッケージを提供する。
【解決手段】 セラミック絶縁基体1と、該セラミック絶縁基体1を厚み方向に貫通するように設けられた貫通導体3と、を備えており、貫通導体3がセラミック絶縁基体1内に曲がり部3aを有している。曲がり部3aの占める長さの割合が、セラミック絶縁基体1の厚みtを全長としたときに、その全長の50%以上である。貫通導体3は、曲がり部3aが傾斜し、セラミック配線基板を厚み方向に投影視したときに、セラミック絶縁基体1の両面において露出した位置がずれている。
【選択図】 図1

Description

本発明は、セラミック配線基板および電子部品実装パッケージに関する。
半導体素子を搭載するためのセラミック配線基板の例として、まず、LSI(Large Scale Integration)に代表される、トランジスタが高密度に配置された半導体素子用のセ
ラミック配線基板が挙げられる。
図8は、LSIを搭載するために用いられる一般的なセラミック配線基板の断面模式図である。図8に示すセラミック配線基板は、セラミック絶縁基体101と、この表面および内部に形成された導体層103と、これらの導体層103を接続するビア導体105とを有する構成を基本にしている。
このようなセラミック配線基板において、LSIを動作させると、セラミック配線基板は瞬時に高温の状態に晒されることになるが、このようなセラミック配線基板では、通常、その内部に多数のビア導体105が配置されていることから、セラミック配線基板の中で、これらのビア導体105が放熱体の役割を果たし、耐熱衝撃性を高めていると考えられる。
一方、セラミック配線基板は、近年、LED(Light Emitting Diode)や水晶振動子用にも適用されている。その一例として、図9に、LEDを搭載するために用いられる一般的なセラミック配線基板の断面模式図を示している。LEDを搭載するためのセラミック配線基板は、貫通導体107の数が、搭載されるLEDに対し2箇所ほどであるため、LSIを搭載するためのセラミック配線基板に比較して、貫通導体107の数がかなり少ない構成となっている。
特開2001−15895号公報
近年、LED(Light Emitting Diode)や水晶振動子の用途によっては、これを搭載するためのセラミック配線基板も小型化になり、セラミック配線基板を構成しているセラミック絶縁基体101もより薄いものになってきている。このようなセラミック配線基板に急激な熱衝撃が加わり、熱応力が発生した場合に、導体層103や貫通導体107付近のセラミック絶縁基体101にクラックが入りやすいという問題がある。
従って、本発明は、クラックの発生を抑えることのできるセラミック配線基板および電子部品実装パッケージを提供することを目的とする。
本発明のセラミック配線基板は、セラミック絶縁基体と、該セラミック絶縁基体を厚み方向に貫通するように設けられた貫通導体と、を備えているセラミック配線基板であって、前記貫通導体が曲がり部を有しているものである。
本発明の電子部品搭載パッケージは、上記のセラミック配線基板が、前記セラミック絶
縁基体の表面に、前記貫通導体に接続する導体層を有してなるとともに、該導体層上に電子部品が配置されているものである。
本発明によれば、クラックの発生を抑えることができる。
(a)は、本発明のセラミック配線基板の第1実施形態を示す断面模式図であり、(b)は、(a)における貫通導体の部分を拡大した断面模式図である。 本発明のセラミック配線基板の第2実施形態を示す断面模式図である。 (a)は、本発明のセラミック配線基板の第3実施形態を示す断面模式図であり、(b)は、(a)のA−A線断面図である。 (a)は、本発明のセラミック配線基板の第4実施形態を示す斜視図であり、(b)は(a)のB−B線断面図である。 (a)は、本発明のセラミック配線基板の第5実施形態を示す斜視図であり、(b)は(a)のC−C線断面図である。 (a)は、本発明の電子部品実装パッケージの一実施形態を示す分解斜視図であり、(b)は、(a)のD−D線断面図である。 第1実施形態のセラミック配線基板の製造工程を示す模式図である。 LSIを搭載するために用いられる一般的なセラミック配線基板の断面模式図である。 LEDを搭載するために用いられる一般的なセラミック配線基板の断面模式図である。
図1(a)は、本発明のセラミック配線基板の第1実施形態を示す断面模式図であり、(b)は、(a)における貫通導体の部分を拡大した模式図である。
第1実施形態のセラミック配線基板は、セラミック絶縁基体1と、セラミック絶縁基体1を厚み方向に貫通するように設けられた貫通導体3と、を備えており、セラミック絶縁基体1の表面における貫通導体3の露出面には導体層5が設けられている。
ここで、第1実施形態のセラミック配線基板では、貫通導体3がセラミック絶縁基体1内に曲がり部3aを有している。
この場合、貫通導体3の曲がり部3aとは、図1(a)における破線で囲った部分のことを言う。すなわち、貫通導体3が下記のような曲がり部3aの頂部3at、底部3abを有する。図1(b)を基に説明すると、この貫通導体3は、セラミック配線基板を断面視したときに、貫通導体3の曲がり部3aの頂部3atおよび底部3abが、曲がり部3aの上側および下側に位置する貫通導体3の蛇行していない部位3bの側面を結んだ直線V、Vから膨らんだ状態にある。言い換えれば、貫通導体3が直線状であったときの位置Vから膨らんだ頂部3atまでの距離X、およびその反対側の位置Vから底部3abまでの距離Xがそれぞれ部位3bの直径の平均値の30%以上ずれている。
第1実施形態のセラミック配線基板によれば、セラミック絶縁基体1の内部に、貫通導体3が部分的に曲がっている曲がり部3aを有していることから、貫通導体3が直線的に貫通している場合に比較して、貫通導体3が蛇行した長さの分だけセラミック配線基板中に熱伝導性の良い部材の体積割合を増やすことができる。これによりセラミック配線基板の貫通導体3および導体層5付近における熱応力を小さくすることができることから、セラミック配線基板の耐熱衝撃性が高まり、クラックの発生を低減することができる。
この場合、曲がり部3aの占める長さL(セラミック絶縁基体1の厚み方向の長さL)の割合が、セラミック絶縁基体1の厚みを全長tとしたときに、その全長の50%以上であることが望ましい。曲がり部3aの長さLが長いほどセラミック配線基板中に占める熱伝導性の良い部材の体積割合が増えるためセラミック配線基板の放熱性を高めることができる。
なお、貫通導体3の体積割合を増やす手段としては、貫通導体3の長さ方向の中央部辺りの直径を大きくした形状、いわゆる太鼓状にすることも考えられるが、直径を部分的に大きくした貫通導体3では、それ自体で変形し難くなるため、セラミック配線基板が熱膨張した際などに、セラミック絶縁基体1との間で機械的に応力が高まり、これによりクラックが発生するおそれがある。
図2は、第2実施形態のセラミック配線基板を示す断面模式図である。第2実施形態のセラミック配線基板は、貫通導体3を構成している曲がり部3aが傾斜した構造を有している。また、セラミック配線基板を厚み方向に平面視したときに、セラミック絶縁基体1の両面に露出した貫通導体3の位置が平面方向にずれている。図2では、セラミック絶縁基体1の下面側の貫通導体3の露出面が上面側よりも外側に位置するようになっている。
貫通導体3の露出した位置がセラミック絶縁基体1の両面間で異なり、傾斜した構造であると、その分、貫通導体3における曲がり部3aの占める長さLの割合が長くなり、体積割合が増えるため、さらに放熱性を高めることができる。この場合、曲がり部3aが傾斜した角度(θ)としては、5°以上が良いが、セラミック配線基板のサイズが有限であり、しかも小型化という点で30°以下が好ましい。
図3(a)は、第3実施形態のセラミック配線基板を示す断面模式図であり、(b)は、(a)のA−A線断面図である。第3実施形態のセラミック配線基板は、複数の貫通導体3がセラミック絶縁基体1の周縁部に所定の間隔で周状に配置されており、それぞれの貫通導体3の曲がり部3aが周縁部の外側に凸になるように向いている。この場合、貫通導体3の曲がり部3aの頂部3atおよび底部3abがセラミック絶縁基体1の外側を向くように配置されているため、貫通導体3がセラミック絶縁基体1の外表面に近い位置になることから、セラミック配線基板の外側への放熱性をより高めることができる。この場合、周状に配置された全ての貫通導体3の曲がり部3aの頂部3atはセラミック絶縁基体1の全周において外側を向くように配置されていることが望ましく、同時に、曲がり部3aの底部3abも同じ方向に向いていることが望ましい。
図4(a)は、第4実施形態のセラミック配線基板を示す斜視図であり、(b)は(a)のB−B線断面図である。第4実施形態のセラミック配線基板は、セラミック絶縁基体1がキャビティ構造を成すものであり、基板底部1bの周縁部に基板堤部1cが設けられた構造となっている。このような構造を有するセラミック絶縁基体1に、上記した曲がり部3aを有する貫通導体3を設けた場合には、貫通導体3からセラミック絶縁基体1の外側への放熱性を高めることができる。
図4(a)(b)に示すセラミック配線基板の場合に、基板堤部1cの上面に金属製の蓋体を接合しようとすると、通常、基板底部1bと基板堤部1cとの間の境界付近(図4(b)における符号Kで示す。)にクラックが発生する場合があるが、貫通導体3が曲がり部3aを有する第4実施形態のセラミック配線基板のケースでは、このようなクラックの発生を抑制することができる。
図5(a)は、第5実施形態のセラミック配線基板を示す斜視図であり、(b)は(a
)のC−C線断面図である。第5実施形態のセラミック配線基板も、第4実施形態のセラミック配線基板と同様に、セラミック絶縁基体1がキャビティ構造を成すものであるが、第5実施形態のセラミック配線基板の場合、基板底部1bの表面にセラミック製の土台7が設けられ、この土台7の表面に導体層5が形成されている。この場合、セラミック製の土台7は基板底部1bの表面から突出している。貫通導体3は土台7の表面の導体層5から基板底部1bの裏面の導体層5まで繋がっており、基板底部1bの内部に曲がり部3aを有している。ここで、第5実施形態のセラミック配線基板に形成されている土台7は導体層5に接続される電子部品をキャビティ内に浮かせて配置させるためのものであり、水晶発振子などの電子部品を搭載するセラミック配線基板の構造として有用なものとなる。
図5(a)(b)に示すセラミック配線基板の場合には、第4実施形態のセラミック配線基板と同様の箇所(基板底部1bと基板堤部1cとの間の境界付近(図4(b)における符号Kで示す。))に加えて、土台7と貫通導体3との間の熱膨張差に起因して基板底部1bと土台7との間に発生するクラックおよびその進展を抑制することができる。
図6は、本発明の電子部品実装パッケージの一実施形態を示す分解斜視図である。
図6は、図5(a)(b)に示したセラミック配線基板を応用した例である。図6に示す電子部品実装パッケージは、セラミック配線基板Aの基板底部1bの表面に電子部品9が搭載され、基板堤部1cの上面には蓋体11が接合される構成となる。図6に示す電子部品実装パッケージによれば、基板堤部1cの上面に蓋体11が接合される際にセラミック配線基板Aが加熱されても貫通導体3からの放熱性が高いことから、クラックの発生の少ない電子部品実装パッケージを得ることができる。この場合、第4実施形態のセラミック配線基板を適用しても、第5実施形態のセラミック配線基板と同様にクラックの発生の少ない電子部品実装パッケージを得ることができる。
ここで、上記したセラミック配線基板を構成する各部材のサイズとしては、セラミック絶縁基体1(または基板底部1b)の面積が0.5〜5mm、平均厚みが0.05〜1mmであり、基板堤部1cの高さが0.25〜1.0mm、基板堤部1cの厚みが0.05〜0.15mm、貫通導体3の直径(曲がり部3aと曲がっていない部位3bとの平均値)が0.05〜0.2mmであるような小型のセラミック配線基板に適したものとなる。
つまり、電子部品実装パッケージの外形のサイズ(体積)としては10mm以下が好ましく、さらには、基板堤部1cの上面に蓋体11が設けられて、蓋体11とセラミック配線基板との熱膨張差が大きい構造の場合にさらに好適なものとなる。
貫通導体3が曲がり部3aを有することは、セラミック配線基板の断面を観察した写真により確認できる。
セラミック絶縁基体1は、高い熱伝導性を有し、かつ高強度であるという点でアルミナを主成分とし、これにSiおよびMgなどの添加剤を含有するものが望ましい。貫通導体3および導体層5の材料としては、モリブデン(Mo)、タングステン(W)と銅(Cu)との複合金属などが好適である。
蓋体11の材料としては、種々のセラミック材料や金属材料を適用することが可能であるが、セラミック絶縁基体1にアルミナを用いたときに好適な材料としてコバール(Fe−Ni−Co)を挙げることができる。
次に、本実施形態のセラミック配線基板および電子部品実装パッケージの製造方法について説明する。図7には、第1の実施形態のセラミック配線基板の製造工程を示す模式図を示している。
まず、セラミック絶縁基体1を形成するためのシート状成形体21を作製する。その組成は、例えば、Al粉末を主成分とし、これにSiO粉末およびMgO粉末を所定量添加した混合粉末を用いる。
次に、この混合粉末に対して、有機バインダーを溶媒とともに添加してスラリーや混練物を調製した後、これをプレス法、ドクターブレード法、圧延法、射出法などの成形方法を用いてシート状成形体21を形成する。
次に、図7(a)に示すように、シート状成形体21の厚み方向に貫通穴を形成した後、貫通導体3となるビアパターン23および導体層5となる導体パターン23を形成してパターンシート26を形成する。この場合、ビアパターン23および導体パターン25はシート状成形体21の表面に印刷などにより直接形成しても良いが、図7(a)に示すように、ビアパターン23および導体パターン25を予め別のフィルム27上に形成し、ビアパターン23および導体パターン25の付いた方のフィルム27面をシート状成形体21の表面に転写する方法を用いても良い。
シート状成形体21の主成分がアルミナである場合には、導体ペーストとしては、同時焼成を可能にするという点で、モリブデン(Mo)を主成分とする金属材料か、または銅(Cu)とタングステン(W)との複合金属を主成分とするものが適している。
この場合、シート状成形体21は、プレス成形において変形性が高いことが必要なため、弾性率の低いものが望ましい。例えば、70℃における貯蔵弾性率が10〜50MPaの範囲にあるものが良い。シート状成形体21の貯蔵弾性率は、レオメータによって、温度25〜125℃の範囲で測定した粘度特性から求める。
貫通導体3を形成するためのビアパターン23は、金属粉末を主成分とする固形分比率が導体パターン用の導体ペーストの約1/2のものを用いるのが良い。その固形分比率は30〜40体積%であるものが好ましい。導体層5を形成するための導体パターン25には、金属粉末を主成分とする固形分比率が60〜70体積%の導体ペーストを用いるのが良い。
次に、図7(b)に示すように、一方の面に凹部を有する外側金型29aと凹部に嵌る内側金型29bとを用意し、この一組の金型を用いて、作製したパターンシート26をプレス成形する。このとき内側金型29bの幅を両側にそれぞれ隙間Sの分だけ外側金型29aの凹部の幅よりも狭くしたものを用いる。以下、内側金型29bの幅を両側にそれぞれ隙間Sの分だけ外側金型29aの幅よりも狭くした金型をモールド金型29と言う場合がある。
金型として、上述したモールド金型29を用いた場合には、パターンシート26が内側金型29bによって加圧された際にパターンシート26が隙間S側に流れるようになり、同時にビアパターン23が外側へ変形していく。
図2に示すような曲がり部3aを有する貫通導体3を形成する場合には、外側金型29aの温度を内側金型29bの温度よりも高めに設定する。これは外側金型29a側に接した方のパターンシートの粘度が内側金型29b側に接した方よりも低くなり変形しやすくなるためである。こうして内部に曲がり部23aを有するビアパターン23を備えた成形体31を形成することができる。第3〜第5実施形態のセラミック配線基板についてもモールド金型29の形状を適宜変更することによりそれぞれの形状を有する成形体31を作製することができる。
最後に、成形体31を所定の条件にて焼成を行う。こうして第1〜第5実施形態のセラミック配線基板を得ることができる。
Al粉末93質量%に対して、SiO粉末を5質量%、MgO粉末を2質量%の割合で混合した後、さらに、これらの固形分100質量部に対して、有機バインダーとしてアクリル系バインダーを19質量部添加してスラリーを調製した。その後、ドクターブレード法にて平均厚みが400μmのシート状成形体を作製した。
次に、得られたシート状成形体に、NCパンチを用いて貫通穴を形成し、Mo粉末100重量部に30重量部のAl粉末、アクリル系バインダーを5重量部、テルピネオールで適宜添加した導体ペーストをスクリーン印刷により充填し、そののち、導体層となる導体パターンを形成してパターンシートを作製した。次いで、モールド金型を用いて、80〜90℃の温度でプレス成形を行い、所定のサイズに切断して成形体を作製した。曲がり部の変形の程度はプレス成形の温度を変更することによって調整した。図2の構造のセラミック配線基板を作製する際には、外側金型29aの温度を内側金型29bの温度よりも10℃ほど高めに設定した。
次に、これらの成形体を還元雰囲気中、最高温度が1400℃となる条件にて1時間の焼成を行った。
作製したセラミック配線基板のサイズは、平板状のセラミック配線基板の場合、セラミック絶縁基体の面積が1×1.2mm、平均厚みが0.2mmとなるようにした。キャビティ構造を有するセラミック配線基板については、基板底部は上記したセラミック絶縁基体と同様のサイズとした。基板堤部の高さは0.1mm、平均厚み(堤部の幅)は0.
1mmであった。貫通導体は直径の平均が0.1mmとなるように設定した。
次に、作製したセラミック配線基板を加熱した半田槽に約1秒間浸漬する方法で耐熱衝撃試験を行った。耐熱衝撃試験は半田槽の温度を300℃と350℃の2つの温度に設定して行った。セラミック配線基板に発生したクラックの確認はセラミック配線基板を断面研磨した試料を実体顕微鏡により観察する方法により行った。試料数は各1000個とした。
貫通導体が曲がり部を有することの確認、および曲がり部の長さの割合の評価は、セラミック配線基板の断面を観察した写真を用いて行った。作製した試料のうち試料No.1〜6については、貫通導体が曲がり部を有するものであった。曲がり部のずれ幅は貫通導体の直径の平均値の90〜170%の範囲であった。曲がり部の長さの割合は、セラミック絶縁基体の厚みに対して40〜60%であった。
なお、内側金型と外側金型との間にほとんど隙間を有しない金型を用いて、図9に示すような平板状のセラミック配線基板作製し、これを比較例(試料No.7)として同様の評価を行った。
表1から明らかなように、曲がり部を有する貫通導体を備えた試料No.1〜6では、300℃での耐熱衝撃試験においてもクラックの発生率が10%以下、350℃の温度においても14%以下であった。これらの試料の中で、貫通導体の数を2個とし、曲がり部の占める長さの割合を55%以上かつ曲がり部のずれ幅を90%以上とした試料(試料No.2、3、5および6)は、350℃の温度におけるクラックの発生率が9%以下であった。また、セラミック絶縁基体がキャビティ構造を有する試料(試料No.5、6)についてもクラック発生率の低減が図れることがわかった。
また、曲がり部が傾斜した貫通導体を備えた試料(試料No.3)は、曲がり部が傾斜していない試料(試料No.1)に比較して、350℃におけるクラックの発生率が低かった。
さらに、試料No.5のセラミック配線基板について、その搭載領域に電子部品を実装し、基板堤部の上面に蓋体を接合し、図6に示すような構造の電子部品実装パッケージを作製したが、この試料にクラックの発生は見られなかった。
これに対し、曲がり部を有しない貫通導体を備えた試料No.7では、300℃の耐熱衝撃試験におけるクラックの発生率が35%、350℃の温度においては50%であった。
1・・・・・・・・・・セラミック絶縁基体
1b・・・・・・・・・基板底部
1c・・・・・・・・・基板堤部
3・・・・・・・・・・貫通導体
3a・・・・・・・・・曲がり部
3b・・・・・・・・・貫通導体の蛇行していない部位
5・・・・・・・・・・導体層
7・・・・・・・・・・土台
9・・・・・・・・・・電子部品
11・・・・・・・・・蓋体

Claims (7)

  1. セラミック絶縁基体と、該セラミック絶縁基体を厚み方向に貫通するように設けられた貫通導体と、を備えているセラミック配線基板であって、前記貫通導体が曲がり部を有していることを特徴とするセラミック配線基板。
  2. 前記曲がり部が占める前記厚み方向の長さの割合が、前記セラミック絶縁基体の厚みの50%以上であることを特徴とする請求項1に記載のセラミック配線基板。
  3. 前記貫通導体は、前記セラミック配線基板を厚み方向に平面視したときに、前記セラミック絶縁基体の両面で露出した位置が異なっていることを特徴とする請求項1または2に記載のセラミック配線基板。
  4. 前記貫通導体が前記セラミック絶縁基体の周縁部に配置されているとともに、前記曲がり部は、その頂部が周縁部の外側を向くように配置されていることを特徴とする請求項1乃至3のうちいずれかに記載のセラミック配線基板。
  5. 前記貫通導体が前記セラミック絶縁基体の周縁部に複数配置されているとともに、該周縁部に配置された複数の前記貫通導体は、その曲がり部がそれぞれ外側を向いていることを特徴とする請求項4に記載のセラミック配線基板。
  6. 前記セラミック絶縁基体が、キャビティ構造を有していることを特徴とする請求項1乃至5のうちいずれかに記載のセラミック配線基板。
  7. 請求項1乃至6のうちいずれかに記載のセラミック配線基板が、前記セラミック絶縁基体の表面に、前記貫通導体に接続する導体層を有してなるとともに、該導体層上に電子部品が配置されていることを特徴とする電子部品実装パッケージ。
JP2015035428A 2015-02-25 2015-02-25 セラミック配線基板および電子部品実装パッケージ Active JP6423283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015035428A JP6423283B2 (ja) 2015-02-25 2015-02-25 セラミック配線基板および電子部品実装パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015035428A JP6423283B2 (ja) 2015-02-25 2015-02-25 セラミック配線基板および電子部品実装パッケージ

Publications (2)

Publication Number Publication Date
JP2016157848A true JP2016157848A (ja) 2016-09-01
JP6423283B2 JP6423283B2 (ja) 2018-11-14

Family

ID=56826349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015035428A Active JP6423283B2 (ja) 2015-02-25 2015-02-25 セラミック配線基板および電子部品実装パッケージ

Country Status (1)

Country Link
JP (1) JP6423283B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885819A (zh) * 2020-07-31 2020-11-03 生益电子股份有限公司 电路板内层互联结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2007150328A (ja) * 2002-02-14 2007-06-14 Kyocera Corp セラミックパッケージ及びその製造方法
JP2013098209A (ja) * 2011-10-28 2013-05-20 Seiko Epson Corp 回路基板、電子デバイス、電子機器、及び回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150328A (ja) * 2002-02-14 2007-06-14 Kyocera Corp セラミックパッケージ及びその製造方法
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2013098209A (ja) * 2011-10-28 2013-05-20 Seiko Epson Corp 回路基板、電子デバイス、電子機器、及び回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885819A (zh) * 2020-07-31 2020-11-03 生益电子股份有限公司 电路板内层互联结构
CN111885819B (zh) * 2020-07-31 2022-03-29 生益电子股份有限公司 电路板内层互联结构

Also Published As

Publication number Publication date
JP6423283B2 (ja) 2018-11-14

Similar Documents

Publication Publication Date Title
JP6556030B2 (ja) 電子部品収納用基板およびそれを用いた電子部品実装パッケージ
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2016219616A (ja) 電子素子実装用基板および電子装置
JP6423283B2 (ja) セラミック配線基板および電子部品実装パッケージ
JP2007048844A (ja) セラミック電子部品の製造方法およびセラミック電子部品
JP6449988B2 (ja) 電子部品収納用基板および電子部品実装パッケージ
JP6495643B2 (ja) セラミック配線基板および電子部品実装パッケージ
JP5812882B2 (ja) 配線基板および電子装置
JP6121860B2 (ja) 配線基板および電子装置
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JPH11103141A (ja) 配線基板
US20220078909A1 (en) Electronic component mounting substrate and electronic device
JP2017069267A (ja) 光素子搭載用パッケージおよび電子装置
JP5546352B2 (ja) 多数個取り配線基板
JP2016184606A (ja) 放熱基板
JP2013182909A (ja) 電子部品搭載用多数個取り基板
JP6298174B2 (ja) 回路基板およびこれを備える電子装置
JP2014216443A (ja) 放熱用基板、電子部品収納用パッケージおよび電子装置
JP2013175659A (ja) 多数個取り配線基板
JP5876312B2 (ja) セラミック配線基板、半導体素子実装基板、半導体装置
JP6231415B2 (ja) 実装用基板および電子装置
JP2012156314A (ja) 多層配線基板
JP2013045900A (ja) 配線基板
JP2017055056A (ja) 光素子搭載用パッケージおよび電子装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181018

R150 Certificate of patent or registration of utility model

Ref document number: 6423283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150