JP2016149837A - 回路モジュールおよびそれを用いたインバータ装置 - Google Patents

回路モジュールおよびそれを用いたインバータ装置 Download PDF

Info

Publication number
JP2016149837A
JP2016149837A JP2015024424A JP2015024424A JP2016149837A JP 2016149837 A JP2016149837 A JP 2016149837A JP 2015024424 A JP2015024424 A JP 2015024424A JP 2015024424 A JP2015024424 A JP 2015024424A JP 2016149837 A JP2016149837 A JP 2016149837A
Authority
JP
Japan
Prior art keywords
circuit
output terminal
input
output
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015024424A
Other languages
English (en)
Other versions
JP6811414B2 (ja
Inventor
後藤　周作
Shusaku Goto
周作 後藤
祐輔 岩松
Yusuke Iwamatsu
祐輔 岩松
晃 吉武
Akira Yoshitake
晃 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015024424A priority Critical patent/JP6811414B2/ja
Priority to US15/548,109 priority patent/US10727756B2/en
Priority to NZ734216A priority patent/NZ734216A/en
Priority to AU2016217603A priority patent/AU2016217603B2/en
Priority to EP16748778.4A priority patent/EP3258589B1/en
Priority to PCT/IB2016/000078 priority patent/WO2016128817A1/ja
Publication of JP2016149837A publication Critical patent/JP2016149837A/ja
Application granted granted Critical
Publication of JP6811414B2 publication Critical patent/JP6811414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】ノイズを低減した回路モジュールおよびそれを用いたインバータ装置を提供する。
【解決手段】回路モジュール２は、回路部４と、入力端子部５と、出力端子部６と、支持体２１とを備える。回路部４は、変換回路と、スイッチ回路とを有する。出力端子部６は、回路部４の一対の出力点にそれぞれ電気的に接続される第１出力端子６１と第２出力端子６２とを有する。支持体２１の一面において、出力端子部６の配置は、回路部４の周囲で回路部４に対して同じ側に第１出力端子６１および第２出力端子６２が位置する配置、または回路部４の周囲で第１出力端子６１および第２出力端子６２が隣り合う配置である。
【選択図】図１

Description

本発明は、一般に回路モジュールおよびそれを用いたインバータ装置、より詳細には、フルブリッジ型の変換回路を備えた回路モジュールおよびそれを用いたインバータ装置に関する。
従来、直流電圧をフルブリッジインバータ（変換回路）で交流電圧に変換して電源系統に出力するインバータ装置（電力変換装置）が知られており、たとえば特許文献１に開示されている。特許文献１には、変換回路と、一対のリアクタと、電源ライン短絡回路（スイッチ回路）とを備えた構成が記載されている。
変換回路は、直流電源回路の出力電圧を単相交流電圧に変換して出力する。一対のリアクタは、電源系統と変換回路との間の一対の電源ラインの各々に設けられている。スイッチ回路は、変換回路に対する駆動パルス信号がオフ期間であって変換回路の出力電流が低下するときに動作し、一対の電源ラインを短絡する。
特開２００９−０８９５４１号公報
ところで、上記従来例のような変換回路およびスイッチ回路は、既存の三相インバータ用の回路モジュールに組み込むことが考えられる。しかしながら、既存の三相インバータ用の回路モジュールに上記従来例のような変換回路およびスイッチ回路を組み込んだ場合、ノイズが大きくなる可能性があった。
本発明は、上記の点に鑑みてなされており、ノイズを低減した回路モジュールおよびそれを用いたインバータ装置を提供することを目的とする。
本発明の回路モジュールは、回路部と、前記回路部の一対の入力点に電気的に接続される入力端子部と、前記回路部の一対の出力点に電気的に接続される出力端子部と、前記回路部、前記入力端子部、前記出力端子部を支持する支持体とを備え、前記回路部は、前記一対の入力点の間に入力される直流電圧を交流電圧に変換して前記一対の出力点の間に出力する変換回路と、前記一対の出力点の間に電気的に接続されるスイッチ回路とを有し、前記出力端子部は、前記一対の出力点にそれぞれ電気的に接続される第１出力端子と第２出力端子とを有し、前記支持体の一面において、前記出力端子部の配置は、前記回路部の周囲で前記回路部に対して同じ側に前記第１出力端子および前記第２出力端子が位置する配置と、または前記回路部の周囲で前記第１出力端子および前記第２出力端子が隣り合う配置との少なくとも一方の配置であることを特徴とする。
本発明のインバータ装置は、上記の回路モジュールと、前記回路モジュールが搭載される基板とを備えることを特徴とする。
本発明は、ノイズを低減することができる。
図１Ａは、実施形態のパッケージを省略した回路モジュールを示す概略正面図であり、図１Ｂは、実施形態の回路モジュールを示す概略背面図である。 実施形態の回路モジュールを示す概略斜視図である。 実施形態のインバータ装置を示す概略回路図である。 実施形態のインバータ装置における回路モジュールを搭載した基板、およびフィルタを示す概略正面図である。 実施形態のインバータ装置の動作波形を示す図である。 比較例の回路モジュールを示す概略正面図である。 図７Ａ，図７Ｂは、それぞれ実施形態の回路モジュールにおける入力端子部および出力端子部の配置の一例を示す概略平面図である。 図８Ａ，図８Ｂは、それぞれ実施形態の回路モジュールにおける第１入力端子および第２入力端子の配置の一例を示す概略平面図である。
以下では、本発明の実施形態に係る回路モジュール２について図１〜図３を参照して説明する。本実施形態に係る回路モジュール２は、図１Ａ，図１Ｂに示すように、回路部４と、入力端子部５と、出力端子部６と、支持体２１とを備える。回路部４は、図３に示すように、変換回路４１と、スイッチ回路４２とを有する。変換回路４１は、一対の入力点Ｔ１１，Ｔ１２に入力される直流電圧を交流電圧に変換する。スイッチ回路４２は、変換回路４１と一対の出力点Ｔ２１，Ｔ２２との間に設けられている。支持体２１は、回路部４、入力端子部５、出力端子部６を支持する。
入力端子部５は、回路部４の一対の入力点Ｔ１１，Ｔ１２に電気的に接続される。出力端子部６は、回路部４の一対の出力点Ｔ２１，Ｔ２２に電気的に接続される。また、出力端子部６は、一対の出力点Ｔ２１，Ｔ２２にそれぞれ電気的に接続される第１出力端子６１と第２出力端子６２とを有する。そして、図１Ａに示すように、支持体２１の一面において、出力端子部６の配置は、以下に示す２つの配置の少なくとも一方の配置である。すなわち、回路部４の周囲で回路部４に対して同じ側に第１出力端子６１および第２出力端子６２が位置する配置、または回路部４の周囲で第１出力端子６１および第２出力端子６２が隣り合う配置の少なくとも一方である。
ここで、回路部４に対して同じ側とは、たとえば基準線により回路部４をおよそ２分した場合に、基準線を挟んだ一方の側である。図１Ａに示す例では、第１出力端子６１および第２出力端子６２は、回路部４に対して図１Ａにおける右側に配置されている。
また、本発明の実施形態に係るインバータ装置１は、図４に示すように、回路モジュール２と、回路モジュール２が搭載される基板３とを備える。
以下、本実施形態の回路モジュール２およびインバータ装置１について詳細に説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
また、本実施形態のインバータ装置１は、直流電源２００（図３参照）として太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナに使用されることを想定しているが、インバータ装置１の用途を限定する趣旨ではない。たとえば、本実施形態のインバータ装置１は、家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源２００に電気的に接続して使用されるパワーコンディショナに使用されてもよい。また、本実施形態のインバータ装置１は、たとえば店舗、工場、事務所など非住宅用のパワーコンディショナに使用されてもよい。さらに、本実施形態のインバータ装置１は、パワーコンディショナ以外に使用されてもよい。
以下の説明では、図１Ａにおける上下左右を上下左右方向とする。言い換えれば、矩形状の支持体２１の長手方向を左右方向とし、回路部４から見て入力端子部５側を左方、出力端子部６側を右方とする。また、支持体２１の短手方向を上下方向とし、第２出力端子６２から見て第１出力端子６１側を上方、第１出力端子６１から見て第２出力端子６２側を下方とする。さらに、以下の説明では、支持体２１の厚さ方向を前後方向とし、支持体２１から見て回路部４側を前方、支持体２１を挟んで回路部４とは反対側を後方とする。なお、上記の方向の規定は、本実施形態の回路モジュール２およびインバータ装置１の使用形態を限定する趣旨ではない。
＜回路モジュールの構成＞
まず、本実施形態の回路モジュール２について説明する。本実施形態の回路モジュール２は、図１Ａ，図１Ｂに示すように、支持体２１と、パッケージ２２とで構成されている。
支持体２１は、たとえば基板であって、図１Ａに示すように左右方向に長尺な矩形状に形成されている。なお、支持体２１の形状を矩形状に限定する趣旨ではなく、支持体２１は、たとえば円形状や台形状、三角形状などで形成されていてもよい。また、支持体２１は、基板以外にも、たとえばリードフレームやＭＩＤ（Molded Interconnect Device）であってもよい。
支持体２１の一面（前面）には、回路部４と、入力端子部５と、出力端子部６と、駆動端子部７とが実装されている。つまり、支持体２１は、回路部４、入力端子部５、出力端子部６を支持している。また、支持体２１の前面には、入力端子部５、出力端子部６、駆動端子部７の各々と、回路部４とを電気的に接続する導体２１１が形成されている。
パッケージ２２は、たとえばエポキシ樹脂などの樹脂により、支持体２１、回路部４、入力端子部５、出力端子部６、駆動端子部７を覆うようにモールド成形することで形成される（図２参照）。もちろん、パッケージ２２の成形方法をモールド成形に限定する趣旨ではなく、他の成形方法であってもよい。
回路部４は、図１Ａに示すように、矩形状に形成されている。もちろん、回路部４の形状を矩形状に限定する趣旨ではなく、回路部４は、たとえば円形状や台形状、三角形状などで形成されていてもよい。図３に示すように、一対の入力点Ｔ１１，Ｔ１２（第１入力点Ｔ１１および第２入力点Ｔ１２）と、一対の出力点Ｔ２１，Ｔ２２（第１出力点Ｔ２１および第２出力点Ｔ２２）と、変換回路４１と、スイッチ回路４２とを有している。
なお、第１入力点Ｔ１１および第２入力点Ｔ１２は、それぞれ端子であってもよいし、支持体２１上に配線として形成された導体の一部であってもよい。同様に、第１出力点Ｔ２１および第２出力点Ｔ２２は、それぞれ端子であってもよいし、支持体２１上に配線として形成された導体の一部であってもよい。
変換回路４１は、４つのスイッチング素子Ｑ１〜Ｑ４で構成されるフルブリッジ型の回路である。変換回路４１は、スイッチング素子Ｑ１〜Ｑ４のオン／オフが切り替えられることにより、一対の入力点Ｔ１１，Ｔ１２を介して入力される直流電圧を交流電圧に変換して一対の出力点Ｔ２１，Ｔ２２の間に出力する。スイッチング素子Ｑ１〜Ｑ４は、それぞれＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。なお、スイッチング素子Ｑ１〜Ｑ４は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の他の半導体スイッチ素子で構成されていてもよい。
スイッチング素子Ｑ１〜Ｑ４のコレクタ−エミッタ間には、それぞれダイオードＤ１〜Ｄ４が電気的に接続されている。ダイオードＤ１〜Ｄ４は、還流ダイオードである。
変換回路４１では、スイッチング素子Ｑ１，Ｑ２の直列回路と、スイッチング素子Ｑ３，Ｑ４の直列回路とが並列に電気的に接続されている。スイッチング素子Ｑ１，Ｑ３のコレクタは、第１入力点Ｔ１１に電気的に接続されている。また、スイッチング素子Ｑ２，Ｑ４のエミッタは、第２入力点Ｔ１２に電気的に接続されている。そして、スイッチング素子Ｑ１のエミッタおよびスイッチング素子Ｑ２のコレクタの接続点と、スイッチング素子Ｑ３のエミッタおよびスイッチング素子Ｑ４のコレクタの接続点とが、変換回路４１の一対の出力端となっている。
スイッチ回路４２は、変換回路４１と一対の出力点Ｔ２１，Ｔ２２との間に設けられており、２つのスイッチング素子Ｑ５，Ｑ６の直列回路で構成されている。スイッチング素子Ｑ５，Ｑ６は、それぞれＩＧＢＴである。なお、スイッチング素子Ｑ５，Ｑ６は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ等の他の半導体スイッチ素子で構成されていてもよい。
スイッチ回路４２では、スイッチング素子Ｑ５のコレクタは、第１出力点Ｔ２１に電気的に接続されている。また、スイッチング素子Ｑ６のコレクタは、第２出力点Ｔ２２に電気的に接続されている。そして、スイッチング素子Ｑ５のエミッタと、スイッチング素子Ｑ６のエミッタとが電気的に接続されている。
ここで、スイッチ回路４２は、４つの状態を切り替えるように構成されている。４つの状態とは、第１方向に導通する状態と、第１方向とは逆の第２方向に導通する状態と、第１方向及び第２方向の両方向に導通する状態と、第１方向及び第２方向の何れにも導通しない状態とを指す。
なお、スイッチ回路４２は、他の構成であってもよい。たとえば、スイッチ回路４２は、スイッチング素子Ｑ５のエミッタが第１出力点Ｔ２１に、スイッチング素子Ｑ６のエミッタが第２出力点Ｔ２２に、スイッチング素子Ｑ５のコレクタがスイッチング素子Ｑ６のコレクタに電気的に接続される構成であってもよい。また、スイッチ回路４２は、スイッチング素子Ｑ５，Ｑ６の直列回路に限定されない。たとえば、スイッチ回路４２は、２つのゲート端子を有するダブルゲート構造の半導体素子で構成されていてもよい。
スイッチング素子Ｑ５，Ｑ６のコレクタ−エミッタ間には、それぞれダイオードＤ５，Ｄ６が電気的に接続されている。ダイオードＤ５，Ｄ６は、還流ダイオードである。
入力端子部５は、図１Ａに示すように、２つの第１入力端子５１と、１つの第２入力端子５２とで構成されている。２つの第１入力端子５１のうち一方の第１入力端子５１は、２つの端子５１１で構成されており、回路部４の左上隅の近傍に配置されている。また、２つの第１入力端子５１のうち他方の第１入力端子５１は、２つの端子５１１で構成されており、回路部４の左下隅の近傍に配置されている。第２入力端子５２は、３つの端子５２１で構成されている。また、第２入力端子５２は、２つの第１入力端子５１の間に配置されている。
入力端子部５は、図３に示すように、回路部４の一対の入力点Ｔ１１，Ｔ１２に電気的に接続される。具体的には、入力端子部５の第１入力端子５１は、第１入力点Ｔ１１に電気的に接続される。また、第１入力端子５１は、直流電源２００の正極２０１にも電気的に接続される。入力端子部５の第２入力端子５２は、第２入力点Ｔ１２に電気的に接続される。また、第２入力端子５２は、直流電源２００の負極２０２にも電気的に接続される。
出力端子部６は、図１Ａに示すように、第１出力端子６１と、第２出力端子６２とで構成されている。第１出力端子６１は、３つの端子６１１で構成されており、回路部４の右上端の近傍に配置されている。第２出力端子６２は、３つの端子６２１で構成されており、回路部４の右端の近傍に配置されている。また、第１出力端子６１および第２出力端子６２は、回路部４の周囲で回路部４に対して同じ側（ここでは、右側）に配置されている。ここで、第１出力端子６１および第２出力端子６２は、回路部４の周囲で隣り合う位置に配置されていてもよい。たとえば、第１出力端子６１および第２出力端子６２は、回路部４の右上隅を挟むようにして、隣り合う位置に配置されていてもよい。
出力端子部６は、図３に示すように、回路部４の一対の出力点Ｔ２１，Ｔ２２に電気的に接続される。具体的には、出力端子部６の第１出力端子６１は、第１出力点Ｔ２１に電気的に接続される。出力端子部６の第２出力端子６２は、第２出力点Ｔ２２に電気的に接続される。
駆動端子部７は、図１Ａに示すように、６つの駆動端子７１，７２，…，７６で構成されている。駆動端子７１，７２，…，７６は、それぞれ第１端子７１１，７２１，…，７６１と、第２端子７１２，７２２，…，７６２とで構成されている。以下の説明では、駆動端子７１，７２，…，７６を「駆動端子７１〜７６」という。また、以下の説明では、第１端子７１１，７２１，…，７６１を「第１端子７１１〜７６１」という。また、以下の説明では、第２端子７１２，７２２，…，７６２を「第２端子７１２〜７６２」という。
第１端子７１１〜７６１は、図３に示すように、それぞれスイッチング素子Ｑ１〜Ｑ６のゲートに電気的に接続される。第２端子７１２〜７６２は、それぞれスイッチング素子Ｑ１〜Ｑ６のエミッタに電気的に接続される。３つの駆動端子７１，７３，７５は、回路部４の上端の近傍に配置されている。また、３つの駆動端子７２，７４，７６は、回路部４の下端の近傍に配置されている。
本実施形態の回路モジュール２では、端子５１１，５２１，６１１，６２１、および第１端子７１１〜７６１、第２端子７１２〜７６２は、何れも支持体２１の厚さ方向（前後方向）に沿って後ろ向きに突出するピン端子により構成されている。以下、端子５１１，５２１，６１１，６２１、および第１端子７１１〜７６１、第２端子７１２〜７６２を一括して表現する場合は、単に「端子群」という。回路モジュール２の端子群は、図１Ｂ，図２に示すように、何れもパッケージ２２を貫通して外部に突出する。図１Ｂは、パッケージ２２、およびパッケージ２２を貫通して外部に突出している回路モジュール２の端子群を後方から見た概略背面図である。
＜インバータ装置の構成＞
次に、本実施形態のインバータ装置１について説明する。本実施形態のインバータ装置１は、図４に示すように、本実施形態の回路モジュール２と、基板３とを備えている。
基板３は、左右方向に長尺な矩形状に形成されている。もちろん、基板３の形状を矩形状に限定する趣旨ではなく、他の形状であってもよい。基板３は、搭載部３１と、入力回路３２と、出力回路３３と、６つの駆動回路３４１〜３４６と、４つの駆動電源３５１〜３５４とを備えている。また、基板３の前面には、回路モジュール２と入力回路３２、出力回路３３の各々とを電気的に接続する導体３６１〜３６６が形成されている。なお、回路モジュール２と駆動回路３４１〜３４６との間、および駆動回路３４１〜３４６と駆動電源３５１〜３５４との間にも導体が形成されている。
搭載部３１は、基板３の前面において、その中央からやや右方にずれた位置に設けられている。もちろん、搭載部３１の位置を限定する趣旨ではなく、他の位置であってもよい。搭載部３１には、回路モジュール２が搭載される。具体的には、搭載部３１は、複数（ここでは２５個）の端子孔３１１を有している。各端子孔３１１は、基板３の厚さ方向（前後方向）に貫通している。これら端子孔３１１は、回路モジュール２の端子群に対応するように設けられている。したがって、回路モジュール２の端子群をそれぞれ対応する端子孔３１１に挿入し、はんだ付けすることで、回路モジュール２が搭載部３１に搭載される。
入力回路３２は、２つの第１入力端子３２１と、１つの第２入力端子３２２と、２つのスナバコンデンサ（Snubber Capacitor）３２３，３２４と、ヒューズ３２５とを備えている。
２つの第１入力端子３２１は、それぞれ端子台により構成されている。２つの第１入力端子３２１のうち一方（上側）の第１入力端子３２１は導体３６１に電気的に接続され、他方（下側）の第１入力端子３２１は導体３６２に電気的に接続されている。また、第２入力端子３２２は、導体３６３に電気的に接続されている。
導体３６１〜３６３は、それぞれ基板３の前面に形成された配線である。導体３６１は、回路モジュール２を搭載部３１に搭載した状態において、２つの第１入力端子５１のうち一方（上側）の第１入力端子５１に電気的に接続される。導体３６２は、回路モジュール２を搭載部３１に搭載した状態において、２つの第１入力端子５１のうち他方（下側）の第１入力端子５１に電気的に接続される。また、導体３６３は、回路モジュール２を搭載部３１に搭載した状態において、第２入力端子５２に電気的に接続される。
したがって、回路モジュール２を搭載部３１に搭載した状態において、第１入力端子３２１は、図３に示すように、第１入力端子５１を介して第１入力点Ｔ１１に電気的に接続される。また、第２入力端子３２２は、図３に示すように、第２入力端子５２を介して第２入力点Ｔ１２に電気的に接続される。
スナバコンデンサ３２３，３２４は、たとえばフィルムキャパシタにより構成されている。スナバコンデンサ３２３は、その両電極のうち第１電極が導体３６１に電気的に接続され、第２電極が導体３６３に電気的に接続される。また、スナバコンデンサ３２４は、その両電極のうち第１電極が導体３６２に電気的に接続され、第２電極が導体３６３に電気的に接続される。これにより、図３に示すように、直流電源２００の正極２０１と負極２０２との間にスナバコンデンサ３２３，３２４が並列に電気的に接続される。スナバコンデンサ３２３，３２４は、高周波ノイズを除去する機能、および直流電源２００から回路部４への入力電圧を安定化させる機能を有する。
ヒューズ３２５は、その両端のうち第１端が導体３６３に電気的に接続され、第２端が導体３６４に電気的に接続されている。これにより、ヒューズ３２５は、図３に示すように、直流電源２００の負極２０２と第２入力点Ｔ１２との間に電気的に接続される。ヒューズ３２５は、過電流が流れた場合に溶断し、回路を保護する機能を有する。
出力回路３３は、一対の出力端子３３１，３３２（第１出力端子３３１および第２出力端子３３２）を備えている。第１出力端子３３１および第２出力端子３３２は、それぞれ端子台により構成されている。第１出力端子３３１は、導体３６５に電気的に接続されている。第２出力端子３３２は、導体３６６に電気的に接続されている。
導体３６５，３６６は、それぞれ基板３の前面に形成された配線である。導体３６５は、回路モジュール２を搭載部３１に搭載した状態において、第１出力端子６１に電気的に接続される。また、導体３６６は、回路モジュール２を搭載部３１に搭載した状態において、第２出力端子６２に電気的に接続される。
したがって、回路モジュール２を搭載部３１に搭載した状態において、第１出力端子３３１は、図３に示すように、第１出力端子６１を介して第１出力点Ｔ２１に電気的に接続される。また、第２出力端子３３２は、図３に示すように、第２出力端子６２を介して第２出力点Ｔ２２に電気的に接続される。
駆動回路３４１〜３４６は、それぞれ制御回路９から制御信号を受けることにより、スイッチング素子Ｑ１〜Ｑ６に駆動信号を与えるドライバである。駆動回路３４１は、回路モジュール２を搭載部３１に搭載した状態において、駆動端子７１の第１端子７１１および第２端子７１２に電気的に接続される。同様に、駆動回路３４２〜３４６は、回路モジュール２を搭載部３１に搭載した状態において、それぞれ駆動端子７２〜７６の第１端子７２１〜７６１および第２端子７２２〜７６２に電気的に接続される。駆動回路３４１〜３４６と駆動端子７１〜７６とは、基板３の前面に形成された導体により電気的に接続される。
駆動回路３４１，３４３，３４５は、それぞれ搭載部３１（回路モジュール２）の上端の近傍に配置されている。また、駆動回路３４２，３４４，３４６は、それぞれ搭載部３１（回路モジュール２）の下端の近傍に配置されている。言い換えれば、駆動回路３４１〜３４６は、搭載部３１（回路モジュール２）の周囲で入力回路３２と出力回路３３との間に位置するように配置されている。
駆動電源３５１〜３５４は、それぞれ基板３の前面の四隅に配置されている。具体的には、駆動電源３５１は基板３の前面の左上隅、駆動電源３５２は基板３の前面の左下隅に配置されている。また、駆動電源３５３は基板３の前面の右上隅、駆動電源３５４は基板３の前面の右下隅に配置されている。もちろん、駆動電源３５１〜３５４の配置を限定する趣旨ではなく、他の配置であってもよい。なお、電気的な絶縁距離を十分に確保するために、駆動電源３５１〜３５４は、可能な限り互いに間隔を空けて配置されるのが好ましい。
駆動電源３５１〜３５４は、駆動回路３４１〜３４６に対して、スイッチング素子Ｑ１〜Ｑ６の駆動に必要な駆動電圧を供給する電源である。具体的には、駆動電源３５１は、スイッチング素子Ｑ１のエミッタ電位を基準電位とする駆動電圧を駆動回路３４１に供給する。駆動電源３５２は、スイッチング素子Ｑ３のエミッタ電位を基準電位とする駆動電圧を駆動回路３４３に供給する。また、駆動電源３５３は、スイッチング素子Ｑ２のエミッタ電位およびスイッチング素子Ｑ４のエミッタ電位を基準電位とする駆動電圧を駆動回路３４２，３４４に供給する。駆動電源３５４は、スイッチング素子Ｑ５のエミッタ電位およびスイッチング素子Ｑ６のエミッタ電位を基準電位とする駆動電圧を駆動回路３４５，３４６に供給する。駆動電源３５１〜３５４と駆動回路３４１〜３４６とは、基板３の前面に形成された導体により電気的に接続される。
本実施形態のインバータ装置１は、たとえば図３に示すように、直流電源２００と、フィルタ８と、制御回路９と共に使用される。直流電源２００は、その正極２０１が第１入力端子３２１に電気的に接続されることにより、第１入力点Ｔ１１に電気的に接続される。また、直流電源２００は、その負極２０２が第２入力端子３２２に電気的に接続されることにより、第２入力点Ｔ１２に電気的に接続される。直流電源２００は、第１入力点Ｔ１１および第２入力点Ｔ１２の間に直流電圧を印加する。
フィルタ８は、ローパスフィルタであり、２つのリアクトル８１，８２と、キャパシタ８３とで構成されている。リアクトル８１は、その両端のうち第１端が、キャパシタ８３の両電極のうち第１電極に電気的に接続されている。また、リアクトル８１は、その両端のうち第２端が、第１出力端子３３１に電線３７（図４参照）を介して電気的に接続されることにより、第１出力点Ｔ２１に電気的に接続される。リアクトル８２は、その両端のうち第１端が、キャパシタ８３の両電極のうち第２電極に電気的に接続されている。また、リアクトル８２は、その両端のうち第２端が、第２出力端子３３２に電線３８（図４参照）を介して電気的に接続されることにより、第２出力点Ｔ２２に電気的に接続される。
リアクトル８１の一対の出力端８４，８５（第１出力端８４および第２出力端８５）には、系統電源（商用電力系統）３００が電気的に接続される。さらに、第１出力端８４および第２出力端８５には、交流電力の供給を受けて動作する負荷４００が電気的に接続される。
具体的には、第１出力端８４および第２出力端８５は、分電盤に設けられた連系ブレーカに電気的に接続されることにより、系統電源３００および負荷４００に接続される。すなわち、本実施形態のインバータ装置１は、直流電源２００から入力される直流電力を交流電力に変換し、該交流電力をフィルタ８の一対の出力端８４，８５から系統電源３００および負荷４００へ出力する。なお、図３において、系統電源３００は単相３線式であるが、この例に限らず系統電源３００は単相２線式であってもよい。また、フィルタ８は、本実施形態のインバータ装置１に組み込まれていてもよいし、外部の回路であってもよい。
制御回路９は、たとえばマイコン（マイクロコンピュータ）を主構成としており、メモリに記憶されているプログラムを実行することにより各種処理を実行する。プログラムは、電気通信回線を通して提供されてもよく、記録媒体に記録されて提供されてもよい。
制御回路９は、駆動回路３４１〜３４４にそれぞれ制御信号を与えることにより、変換回路４１のスイッチング素子Ｑ１〜Ｑ４にそれぞれ駆動信号を与える。各駆動信号は、ＰＷＭ（Pulse Width Modulation）信号である。なお、駆動信号はＰＷＭ信号に限定されず、たとえばＰＦＭ（Pulse Frequency Modulation）信号やＰＡＭ（Pulse Amplitude Modulation）信号であってもよい。また、制御回路９は、駆動回路３４５，３４６にそれぞれ制御信号を与えることにより、スイッチ回路４２のスイッチング素子Ｑ５，Ｑ６にそれぞれ駆動信号を与える。なお、制御回路９は、本実施形態のインバータ装置１に組み込まれていてもよいし、外部の回路であってもよい。
＜動作＞
以下、本実施形態のインバータ装置１の動作について説明する。以下の説明では、回路部４の第１出力点Ｔ２１および第２出力点Ｔ２２の間に印加される電圧を「中間電圧Ｖ１」という。また、以下の説明では、フィルタ８の第１出力端８４および第２出力端８５の間に印加される電圧を「出力電圧Ｖｏｕｔ」という。さらに、以下の説明では、直流電源２００の負極２０２の電位を０〔Ｖ〕として、直流電源２００の電源電圧を‘Ｅ１’〔Ｖ〕と仮定する。
制御回路９は、以下の表１に示す第１期間〜第４期間を順に繰り返す第１制御と、以下の表２に示す第５期間〜第８期間を順に繰り返す第２制御とを交互に実行することで、変換回路４１およびスイッチ回路４２を制御する。表１および表２は、それぞれ各期間におけるスイッチング素子Ｑ１〜Ｑ６の状態と、中間電圧Ｖ１とを表している。
Figure 2016149837
Figure 2016149837
制御回路９は、第１制御において、第１期間、第２期間、第３期間、第４期間の組み合わせを１周期として、１周期ごとにスイッチング素子Ｑ１，Ｑ４，Ｑ５に与える駆動信号のデューティ比を変化させる。なお、第１制御では、変換回路４１のスイッチング素子Ｑ２，Ｑ３は常にオフ状態である。また、第１制御では、スイッチ回路４２のスイッチング素子Ｑ６は常にオン状態である。また、第２期間は、第１期間から第３期間へと移行するときに経る期間であり、第４期間は、第３期間から第１期間へと移行するときに経る期間である。第２期間および第４期間は、何れも第１期間および第３期間と比較して短い期間である。
制御回路９は、第２制御において、第５期間、第６期間、第７期間、第８期間の組み合わせを１周期として、１周期ごとにスイッチング素子Ｑ２，Ｑ３，Ｑ６に与える駆動信号のデューティ比を変化させる。なお、第２制御では、変換回路４１のスイッチング素子Ｑ１，Ｑ４は常にオフ状態である。また、第２制御では、スイッチ回路４２のスイッチング素子Ｑ５は常にオフ状態である。また、第６期間は、第５期間から第７期間へと移行するときに経る期間であり、第８期間は、第７期間から第５期間へと移行するときに経る期間である。第６期間および第８期間は、何れも第５期間および第７期間と比較して短い期間である。
制御回路９が第１制御を実行する場合、中間電圧Ｖ１は、図５に示すように、最小電圧値が０〔Ｖ〕、最大電圧値がＥ１〔Ｖ〕、振幅がＥ１〔Ｖ〕の矩形波状の交流電圧となる。また、制御回路９が第２制御を実行する場合、中間電圧Ｖ１は、図５に示すように、最小電圧値が−Ｅ１〔Ｖ〕、最大電圧値が０〔Ｖ〕、振幅がＥ１〔Ｖ〕の矩形波状の交流電圧となる。そして、制御回路９が第１制御および第２制御を交互に繰り返し実行することで、出力電圧Ｖｏｕｔは、図５に示すように正弦波状の交流電圧となる。なお、図５は、スイッチング素子Ｑ１〜Ｑ６のオン／オフのタイミング、中間電圧Ｖ１の波形、および出力電圧Ｖｏｕｔの波形を示す。
本実施形態の回路モジュール２を用いたインバータ装置１では、スイッチ回路４２を有さない回路モジュールを用いたインバータ装置と比較して、直流電源２００の負極２０２の電位の変動を抑えることができる。また、本実施形態の回路モジュール２を用いたインバータ装置１では、直流電源２００の負極２０２の電位の変動を抑えつつ、変換回路４１の出力電圧（つまり、中間電圧Ｖ１）の振幅を半分にすることが可能である。つまり、本実施形態の回路モジュール２は、スイッチ回路４２を用いない回路モジュールと比較して、ノイズを低減することができる。
＜比較例＞
ここで、本実施形態の回路モジュール２の比較例として、既存の三相インバータ用の回路モジュールを改造した回路モジュール１００について説明する。比較例の回路モジュール１００は、図６に示すように、端子群の配置が本実施形態の回路モジュール２とは異なっている。具体的には、第１入力端子５１の複数の端子５１１は、支持体２１の上端における左右方向の中央部の近傍に配置されている。第２入力端子５２の複数の端子５２１は、支持体２１の左端の近傍の箇所と、支持体２１の右端の近傍の箇所との２箇所に分かれて配置されている。また、第１出力端子６１の複数の端子６１１は、支持体２１の下端における左右方向の中央部の近傍に配置されている。第２出力端子６２の複数の端子６２１は、支持体２１の左上端の近傍の箇所と、支持体２１の右上端の近傍の箇所との２箇所に分かれて配置されている。駆動端子７１〜７６の第１端子７１１〜７６１および第２端子７１２〜７６２は、端子５１１，５２１，６１１，６２１の配置される範囲とは異なる範囲内に配置されている。なお、図６では、第２端子７１２〜７６２の図示を省略している。
つまり、比較例の回路モジュール１００では、入力端子部５の第１入力端子５１と２つの第２入力端子５２とが、回路部４を挟んで互いに間隔を空けて配置されている。このため、比較例の回路モジュール１００を基板３に搭載してインバータ装置１を構成する場合、直流電源２００（または入力回路３２）と、入力端子部５との間の配線のレイアウトが難しいという問題がある。具体的には、入力回路３２の第１入力端子３２１と第１入力端子５１との間、および第２入力端子３２２と第２入力端子５２との間を、回路部４を避けて配線をレイアウトしなければならず、配線のレイアウトが困難である。
さらに、比較例の回路モジュール１００では、２つの第２入力端子５２が支持体２１の左右両端に分かれて配置されている。このため、比較例の回路モジュール１００を基板３に搭載してインバータ装置１を構成する場合、第１入力端子５１と２つの第２入力端子５２との間に、スナバコンデンサ３２３，３２４を配置し難いという問題もある。
また、比較例の回路モジュール１００では、出力端子部６の第１出力端子６１と、第２出力端子６２とが回路部４を挟んで互いに間隔を空けて配置されている。このため、比較例の回路モジュール１００を基板３に搭載してインバータ装置１を構成する場合、出力端子部６とフィルタ８との間の配線をレイアウトし難く、その配線が長くなるという問題がある。具体的には、第１出力端子６１とリアクトル８１との間の配線、および第２出力端子６２とリアクトル８２との間の配線を、回路部４を避けて配線しなければならず、配線が困難であり、また、これらの配線が長くなる。
ここで、第１出力端子６１と第２出力端子６２との間には、直流電源２００の電源電圧に相当する振幅をもつ矩形波状の交流電圧が印加される。このため、出力端子部６とフィルタ８との間の配線は、大きなノイズを発生するノイズ源となり易い。そして、比較例の回路モジュール１００では、出力端子部６とフィルタ８との間の配線が長くなることから、ノイズを発生し易いという問題がある。また、比較例の回路モジュール１００では、２つの第２出力端子６２が回路部４を挟んで分かれて配置されているため、よりノイズを放射し易いという問題もある。さらに、第１出力端子６１とリアクトル８１との間の配線、および第２出力端子６２とリアクトル８２との間の配線を、撚り対線（ツイストペアケーブル（Twisted pair cable））にすることができない。このため、比較例の回路モジュール１００では、出力端子部６とフィルタ８との間の配線に起因するノイズを効果的に低減することができないという問題がある。
ここで、端子５１１，５２１，６１１，６２１に電気的に接続される配線から発生し得る大きなノイズの影響を避けるため、駆動回路３４１〜３４６は、端子５１１，５２１，６１１，６２１と間隔を空けて配置されるのが好ましい。しかしながら、比較例の回路モジュール１００では、高電圧が印加される端子５１１，５２１，６１１，６２１と、低電圧が印加される第１端子７１１〜７６１および第２端子７１２〜７６２とが、入り乱れて配置されている。高電圧は、たとえば数百Ｖである。低電圧は、たとえば数十Ｖである。
このため、比較例の回路モジュール１００を基板３に搭載してインバータ装置１を構成する場合、高電圧が印加される端子５１１，５２１，６１１，６２１から間隔を空けて駆動回路３４１〜３４６を基板３上に配置することが困難である。そして、この場合、端子５１１，５２１，６１１，６２１から間隔を空けて駆動回路３４１〜３４６を配置するためには、基板３の大型化、さらにはインバータ装置１の大型化が避けられないという問題がある。
＜効果＞
以下、本実施形態の回路モジュール２を用いることによる効果について、比較例の回路モジュール１００との比較を交えて説明する。本実施形態の回路モジュール２では、図１Ａ，図１Ｂに示すように、第１出力端子６１および第２出力端子６２は、回路部４の右側において、互いに隣接する（隣り合う）ように配置されている。言い換えれば、支持体２１の一面（前面）において、出力端子部６の配置は、以下の２つの配置の少なくとも一方の配置である。すなわち、回路部４の周囲で回路部４に対して同じ側に第１出力端子６１および第２出力端子６２が位置する配置、または回路部４の周囲で第１出力端子６１および第２出力端子６２が隣り合う配置の少なくとも一方である。
ここで、回路部４に対して同じ側とは、基準線により回路部４をおよそ２分した場合に、基準線を挟んだ一方の側である。図１Ａに示す例では、第１出力端子６１および第２出力端子６２は、回路部４に対して図１Ａにおける右側に配置されている。また、たとえば回路部４が台形状に形成されている場合であれば、回路部４に対して同じ側とは、回路部４の重心を通る基準線を挟んだ一方の側である。
この構成では、比較例の回路モジュール１００と比較して、たとえば第１出力端子６１と第２出力端子６２とが回路部４を挟んで分かれて配置されないので、第１出力端子６１および第２出力端子６２の間の距離を狭めることができる。したがって、本実施形態の回路モジュール２を基板３に搭載してインバータ装置１を構成する場合、出力端子部６に電気的に接続される配線（導体３６５，３６６）の長さを短くできるので、配線から放射されるノイズを低減することができる。
さらに、この構成では、配線（導体３６５，３６６）の長さを短くできることから、当該配線と基板３上の他の配線との間や、当該配線と基板３上の低電圧回路（たとえば、駆動回路３４１〜３４６）との間の距離を長くすることができる。このため、この構成では、配線（導体３６５，３６６）から放射されるノイズによる他の配線や低電圧回路への影響を小さくすることができる。また、第２出力端子６２が、比較例の回路モジュール１００のように回路部４を挟んで分かれて配置されていないので、配線（導体３６５，３６６）からノイズが放射され難い。
さらに、この構成では、第１出力端子６１とリアクトル８１との間の配線（電線３７）、および第２出力端子６２とリアクトル８２との間の配線（電線３８）を、撚り対線にすることができる。このため、一対の配線（電線３７，３８）を撚り対線で構成すれば、出力端子部６とフィルタ８との間の配線に起因するノイズを効果的に低減することができる。
ここで、本実施形態の回路モジュール２は、既に述べたように、スイッチ回路４２を用いることにより、ノイズを低減する効果も奏する。つまり、本実施形態の回路モジュール２は、スイッチ回路４２を用いることによりノイズを低減する効果と、出力端子部６の配置によりノイズを低減する効果との相乗効果により、さらにノイズを低減することができる。ここでいうノイズは、たとえば伝導ノイズや放射ノイズである。
ところで、本実施形態の回路モジュール２では、入力端子部５の配置も、出力端子部６と同様の配置である。つまり、支持体２１の一面（前面）において、入力端子部５の配置は、以下の２つの配置の少なくとも一方の配置である。すなわち、回路部４の周囲で回路部４に対して同じ側に第１入力端子５１および第２入力端子５２が位置する配置、または回路部４の周囲で第１入力端子５１および第２入力端子５２が隣り合う配置の少なくとも一方である。このため、たとえば第１入力端子５１と第２入力端子５２とが回路部４を挟んで分かれて配置されていないので、第１入力端子５１および第２入力端子５２の間の距離を狭めることができる。したがって、この構成を有する回路モジュール２を基板３に搭載してインバータ装置１を構成する場合、入力回路３２のスナバコンデンサ３２３，３２４を基板３上に配置し易い。また、この構成では、入力端子部５に電気的に接続される配線（導体３６１〜３６４）の長さを短くできるので、配線から放射されるノイズを低減することができる。
さらに、この構成では、配線（導体３６１〜３６４）の長さを短くできることから、当該配線と基板３上の他の配線との間や、当該配線と基板３上の低電圧回路（たとえば、駆動回路３４１〜３４６）との間の距離を長くすることができる。このため、この構成では、配線（導体３６５，３６６）から放射されるノイズによる他の配線や低電圧回路への影響を小さくすることができる。また、２つの第１入力端子５１が、比較例の回路モジュール１００のように回路部４を挟んで分かれて配置されていないので、配線（導体３６１，３６２）からノイズが放射され難い。なお、上記のように第１入力端子５１および第２入力端子５２を配置するか否かは任意である。
また、本実施形態の回路モジュール２では、入力端子部５および出力端子部６は、図１Ａ，図７Ａに示すように配置されるのが好ましい。具体的には、入力端子部５は、回路部４の長手方向の一端（左端）の近傍に配置され、出力端子部６は、回路部４の長手方向の他端（右端）の近傍に配置されるのが好ましい。
つまり、本実施形態の回路モジュール２では、支持体２１の一面（前面）において、回路部４は、入力端子部５と出力端子部６との間に配置されるのが好ましい。この構成では、回路部４を挟むことにより、入力端子部５と出力端子部６との間の電気的な絶縁距離を長くすることができる。つまり、この構成では、基板３のサイズを抑えつつ、入力端子部５と出力端子部６との間の電気的な絶縁距離を十分に確保することができる。
もちろん、上記のように入力端子部５および出力端子部６を配置するか否かは任意である。たとえば、入力端子部５および出力端子部６は、上下方向において回路部４を挟んだ両側にそれぞれ配置されてもよい。また、たとえば図７Ｂに示すように、入力端子部５および出力端子部６は、回路部４の右上端を挟んだ両側にそれぞれ配置されていてもよい。
ところで、直流電源２００の正極２０１と負極２０２との間に１つのスナバコンデンサを電気的に接続する構成でもよいが、この構成では、直流電源２００の電源電圧に応じた大容量のスナバコンデンサを用意する必要がある。そして、スナバコンデンサは、容量が大きくなるにつれて寸法も大型化する。このため、数百Ｖの電源電圧に対応するスナバコンデンサを基板３上に配置する場合、基板３の大型化、さらにはインバータ装置１の大型化が避けられない。
そこで、本実施形態の回路モジュール２では、図１Ａ，図８Ａに示すように、入力端子部５は、複数（ここでは、２つ）の第１入力端子５１と、１つの第２入力端子５２とで構成されているのが好ましい。この構成では、２つの第１入力端子５１のうち一方の第１入力端子５１と第２入力端子５２との間、および他方の第１入力端子５１と第２入力端子５２との間の各々にスナバコンデンサ３２３，３２４を電気的に接続することができる。つまり、２つのスナバコンデンサ３２３，３２４の並列回路を、直流電源２００の正極２０１と負極２０２との間に電気的に接続することができる。このため、１つの大容量のスナバコンデンサの代わりに、小容量のスナバコンデンサ３２３，３２４を２つ用いることで、基板３の大型化、さらにはインバータ装置１の大型化を避けることができる。
さらに、図１Ａ，図８Ａに示すように、支持体２１の一面（前面）において、１つの第２入力端子５２は、複数（ここでは、２つ）の第１入力端子５１の間に配置されるのが好ましい。この構成では、スナバコンデンサ３２３，３２４を基板３上に配置しやすくなる。なお、上記のように入力端子部５を構成するか否かは任意である。
また、たとえば図８Ｂに示すように、入力端子部５は、１つの第１入力端子５１と、複数（ここでは、２つ）の第２入力端子５２とで構成されていてもよい。この構成では、２つの第２入力端子５２のうち一方の第２入力端子５２と第１入力端子５１との間、および他方の第２入力端子５２と第１入力端子５１との間の各々にスナバコンデンサ３２３，３２４を電気的に接続することができる。したがって、この構成でも、上記と同様に、基板３の大型化、さらにはインバータ装置１の大型化を避けることができる。
さらに、図８Ｂに示すように、支持体２１の一面（前面）において、１つの第１入力端子５１は、複数（ここでは、２つ）の第２入力端子５２の間に配置されるのが好ましい。この構成では、スナバコンデンサ３２３，３２４を基板３上に配置しやすくなる。なお、上記のように入力端子部５を構成するか否かは任意である。
また、本実施形態の回路モジュール２は、駆動端子７１〜７６を備えているが、駆動端子７１〜７６は、図１Ａに示すように配置されるのが好ましい。具体的には、駆動端子７１，７３，７５は、回路部４の上端の近傍に配置されるのが好ましい。また、駆動端子７２，７４，７６は、回路部４の下端の近傍に配置されるのが好ましい。
つまり、本実施形態の回路モジュール２では、変換回路４１およびスイッチ回路４２は、それぞれスイッチング素子Ｑ１〜Ｑ６を有している。また、本実施形態の回路モジュールは、変換回路４１およびスイッチ回路４２の各々のスイッチング素子Ｑ１〜Ｑ６を駆動する駆動信号が入力される駆動端子７１〜７６を有している。そして、支持体２１の一面（前面）において、駆動端子７１〜７６は、回路部４の周囲で入力端子部５と出力端子部６との間に配置されるのが好ましい。
この構成では、比較例の回路モジュール１００と比較して、高電圧が印加される端子５１１，５２１，６１１，６２１と、低電圧が印加される駆動端子７１〜７６とがそれぞれ区画されて配置されるため、入り乱れて配置されることがない。このため、この構成を有する回路モジュール２を基板３に搭載してインバータ装置１を構成する場合、高電圧が印加される端子５１１，５２１，６１１，６２１から間隔を空けて駆動回路３４１〜３４６を基板３上に配置することが容易である。そして、この構成では、端子５１１，５２１，６１１，６２１から間隔を空けて駆動回路３４１〜３４６を容易に配置できることから、基板３の大型化、さらにはインバータ装置１の大型化を回避することができる。なお、上記のように駆動端子７１〜７６を配置するか否かは任意である。
また、本実施形態のインバータ装置１は、入力回路３２と、出力回路３３とを備えているが、入力回路３２および出力回路３３は、図４に示すように配置されるのが好ましい。具体的には、入力回路３２は、基板３の前面において、回路モジュール２の長手方向の一端（左端）の近傍に配置されるのが好ましい。また、出力回路３３は、基板３の前面において、回路モジュール２の長手方向の一端（右端）の近傍に配置されるのが好ましい。
つまり、本実施形態のインバータ装置１は、基板３に設けられて入力端子部５に電気的に接続される入力回路３２と、基板３に設けられて出力端子部６に電気的に接続される出力回路３３とをさらに備えている。そして、基板３の一面（前面）において、入力回路３２は、回路モジュール２を挟んだ両側のうち入力端子部５と同じ側に配置されるのが好ましい。また、基板３の一面（前面）において、出力回路３３は、回路モジュール２を挟んだ両側のうち出力端子部６と同じ側に配置されるのが好ましい。
この構成では、入力端子部５と入力回路３２との間の距離を狭めることができる。また、この構成では、出力端子部６と出力回路３３との間の距離を狭めることができる。つまり、この構成では、入力端子部５と入力回路３２との間の配線（導体３６１〜３６４）、および出力端子部６と出力回路３３との間の配線（導体３６５，３６６）を容易に行うことができる。また、この構成では、入力端子部５と入力回路３２との間の配線（導体３６１〜３６４）、および出力端子部６と出力回路３３との間の配線（導体３６５，３６６）を短くすることができ、ノイズをさらに低減することができる。
ここで、入力回路３２は、２つの第１入力端子３２１と、１つの第２入力端子３２２と、２つのスナバコンデンサ３２３，３２４と、ヒューズ３２５とを備えているが、入力回路３２の構成を限定する趣旨ではなく、他の構成であってもよい。また、出力回路３３は、一対の出力端子３３１，３３２（第１出力端子３３１および第２出力端子３３２）を備えているが、出力回路３３の構成を限定する趣旨ではなく、他の構成であってもよい。なお、本実施形態のインバータ装置１において、上記のように入力回路３２および出力回路３３を配置するか否かは任意である。
また、本実施形態のインバータ装置１は、駆動回路３４１〜３４６を備えているが、駆動回路３４１〜３４６は、図４に示すように配置されるのが好ましい。具体的には、駆動回路３４１，３４３，３４５は、基板３の前面における回路モジュール２の周囲のうち、回路モジュール２の上端の近傍の範囲内に配置されるのが好ましい。また、駆動回路３４２，３４４，３４６は、基板３の前面における回路モジュール２の周囲のうち、回路モジュール２の下端の近傍の範囲内に配置されるのが好ましい。
つまり、本実施形態のインバータ装置１では、変換回路４１およびスイッチ回路４２は、それぞれスイッチング素子Ｑ１〜Ｑ６を有している。また、本実施形態のインバータ装置１は、基板３に設けられて、変換回路４１およびスイッチ回路４２の各々のスイッチング素子Ｑ１〜Ｑ６を駆動する駆動信号を回路モジュール２に与える駆動回路３４１〜３４６をさらに備えている。そして、基板３の一面（前面）において、駆動回路３４１〜３４６は、回路モジュール２の周囲で入力回路３２と出力回路３３との間に配置されるのが好ましい。
この構成では、基板３の前面における回路モジュール２の周囲のうち、入力端子部５および出力端子部６が配置されていないスペースを有効に利用して、駆動回路３４１〜３４６を配置することができる。
さらに、本実施形態の回路モジュール２において、駆動端子７１〜７６が回路部４を挟んで回路部４の上下両側に配置されていれば、駆動回路３４１〜３４６と駆動端子７１〜７６との間の距離を狭めることができる。具体的には、図１Ａに示すように、駆動端子７１，７３，７５が回路部４の上端の近傍に配置され、駆動端子７２，７４，７６が回路部４の下端の近傍に配置されていればよい。言い換えれば、基板３の一面（前面）において、駆動回路３４１〜３４６は、回路モジュール２の周囲で駆動端子７１〜７６と同じ側に配置されるのが好ましい。
この場合、駆動回路３４１〜３４６と駆動端子７１〜７６との間の配線の長さを短くすることができるので、ノイズを低減し、駆動回路３４１〜３４６の誤動作の可能性を低くすることができる。さらに、この構成では、高電圧が印加される入力端子部５と入力回路３２との間の配線（導体３６１〜３６４）が、低電圧が印加される駆動回路３４１〜３４６と駆動端子７１〜７６との間の配線と交差しない。同様に、この構成では、高電圧が印加される出力端子部６と出力回路３３との間の配線（導体３６５，３６６）が、低電圧が印加される駆動回路３４１〜３４６と駆動端子７１〜７６との間の配線と交差しない。したがって、この構成では、高電圧が印加される配線が、低電圧が印加される配線の付近を通らないので、駆動回路３４１〜３４６の動作の信頼性を高めることができる。なお、本実施形態のインバータ装置１において、上記のように駆動回路３４１〜３４６を配置するか否かは任意である。
なお、本実施形態の回路モジュール２では、端子群は、それぞれピン端子で構成されているが、たとえばリード端子や電極などの表面実装用の端子で構成されていてもよい。端子群がそれぞれリード端子や電極で構成されている場合、基板３の搭載部３１には、複数の端子孔３１１の代わりに複数の電極が設けられているのが好ましい。また、この場合、本実施形態の回路モジュール２を基板３に表面実装することができるので、複数の端子孔３１１が不要となり、基板３の小型化を図ることができる。
１ インバータ装置
２ 回路モジュール
３ 基板
３１ 搭載部
３２ 入力回路
３３ 出力回路
３４１〜３４６ 駆動回路
４ 回路部
４１ 変換回路
４２ スイッチ回路
５ 入力端子部
５１ 第１入力端子
５２ 第２入力端子
６ 出力端子部
６１ 第１出力端子
６２ 第２出力端子
７１〜７６ 駆動端子
２００ 直流電源
２０１ 正極
２０２ 負極
Ｑ１〜Ｑ６ スイッチング素子

Claims (8)

  1. 回路部と、
    前記回路部の一対の入力点に電気的に接続される入力端子部と、
    前記回路部の一対の出力点に電気的に接続される出力端子部と、
    前記回路部、前記入力端子部、前記出力端子部を支持する支持体とを備え、
    前記回路部は、前記一対の入力点の間に入力される直流電圧を交流電圧に変換して前記一対の出力点の間に出力する変換回路と、前記一対の出力点の間に電気的に接続されるスイッチ回路とを有し、
    前記出力端子部は、前記一対の出力点にそれぞれ電気的に接続される第１出力端子と第２出力端子とを有し、
    前記支持体の一面において、前記出力端子部の配置は、前記回路部の周囲で前記回路部に対して同じ側に前記第１出力端子および前記第２出力端子が位置する配置と、または前記回路部の周囲で前記第１出力端子および前記第２出力端子が隣り合う配置との少なくとも一方の配置であることを特徴とする回路モジュール。
  2. 前記支持体の前記一面において、前記回路部は、前記入力端子部と前記出力端子部との間に配置されることを特徴とする請求項１記載の回路モジュール。
  3. 前記入力端子部は、直流電源の正極に電気的に接続される複数の第１入力端子と、前記直流電源の負極に電気的に接続される第２入力端子とを有することを特徴とする請求項１または２記載の回路モジュール。
  4. 前記入力端子部は、直流電源の正極に電気的に接続される第１入力端子と、前記直流電源の負極に電気的に接続される複数の第２入力端子とを有することを特徴とする請求項１または２記載の回路モジュール。
  5. 前記変換回路および前記スイッチ回路は、それぞれスイッチング素子を有し、
    前記変換回路および前記スイッチ回路の各々の前記スイッチング素子を駆動する駆動信号が入力される駆動端子をさらに備え、
    前記支持体の前記一面において、前記駆動端子は、前記回路部の周囲で前記入力端子部と前記出力端子部との間に配置されることを特徴とする請求項１乃至４の何れか１項に記載の回路モジュール。
  6. 請求項１乃至５の何れか１項に記載の回路モジュールと、前記回路モジュールが搭載される基板とを備えることを特徴とするインバータ装置。
  7. 前記基板に設けられて前記入力端子部に電気的に接続される入力回路と、
    前記基板に設けられて前記出力端子部に電気的に接続される出力回路とをさらに備え、
    前記基板の前記一面において、前記入力回路は、前記回路モジュールを挟んだ両側のうち前記入力端子部と同じ側に配置され、
    前記基板の前記一面において、前記出力回路は、前記回路モジュールを挟んだ両側のうち前記出力端子部と同じ側に配置されることを特徴とする請求項６記載のインバータ装置。
  8. 前記変換回路および前記スイッチ回路は、それぞれスイッチング素子を有し、
    前記基板に設けられて、前記変換回路および前記スイッチ回路の各々の前記スイッチング素子を駆動する駆動信号を前記回路モジュールに与える駆動回路をさらに備え、
    前記基板の前記一面において、前記駆動回路は、前記回路モジュールの周囲で前記入力回路と前記出力回路との間に配置されることを特徴とする請求項７記載のインバータ装置。
JP2015024424A 2015-02-10 2015-02-10 回路モジュールおよびそれを用いたインバータ装置 Active JP6811414B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015024424A JP6811414B2 (ja) 2015-02-10 2015-02-10 回路モジュールおよびそれを用いたインバータ装置
US15/548,109 US10727756B2 (en) 2015-02-10 2016-02-03 Circuit module having less noise and inverter device using same
NZ734216A NZ734216A (en) 2015-02-10 2016-02-03 Circuit module and inverter device using same
AU2016217603A AU2016217603B2 (en) 2015-02-10 2016-02-03 Circuit module and inverter device using same
EP16748778.4A EP3258589B1 (en) 2015-02-10 2016-02-03 Circuit module and inverter device using same
PCT/IB2016/000078 WO2016128817A1 (ja) 2015-02-10 2016-02-03 回路モジュールおよびそれを用いたインバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015024424A JP6811414B2 (ja) 2015-02-10 2015-02-10 回路モジュールおよびそれを用いたインバータ装置

Publications (2)

Publication Number Publication Date
JP2016149837A true JP2016149837A (ja) 2016-08-18
JP6811414B2 JP6811414B2 (ja) 2021-01-13

Family

ID=56615467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015024424A Active JP6811414B2 (ja) 2015-02-10 2015-02-10 回路モジュールおよびそれを用いたインバータ装置

Country Status (6)

Country Link
US (1) US10727756B2 (ja)
EP (1) EP3258589B1 (ja)
JP (1) JP6811414B2 (ja)
AU (1) AU2016217603B2 (ja)
NZ (1) NZ734216A (ja)
WO (1) WO2016128817A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005512A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
JP2011135671A (ja) * 2009-12-24 2011-07-07 Panasonic Corp 半導体スイッチング素子を有する電力変換器
WO2015015721A1 (ja) * 2013-08-02 2015-02-05 パナソニックＩｐマネジメント株式会社 半導体装置、および電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447543B2 (ja) * 1998-02-02 2003-09-16 東芝トランスポートエンジニアリング株式会社 電力変換装置
JP3997730B2 (ja) * 2001-06-20 2007-10-24 株式会社日立製作所 電力変換装置及びそれを備えた移動体
WO2007002589A2 (en) 2005-06-24 2007-01-04 International Rectifier Corporation Semiconductor half-bridge module with low inductance
JP2009089541A (ja) 2007-10-01 2009-04-23 Toshiba Carrier Corp 系統連系インバータ装置
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
DE102013008193A1 (de) 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005512A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
JP2011135671A (ja) * 2009-12-24 2011-07-07 Panasonic Corp 半導体スイッチング素子を有する電力変換器
WO2015015721A1 (ja) * 2013-08-02 2015-02-05 パナソニックＩｐマネジメント株式会社 半導体装置、および電力変換装置

Also Published As

Publication number Publication date
EP3258589A1 (en) 2017-12-20
JP6811414B2 (ja) 2021-01-13
WO2016128817A1 (ja) 2016-08-18
EP3258589A4 (en) 2018-02-21
NZ734216A (en) 2019-08-30
US20180019682A1 (en) 2018-01-18
AU2016217603B2 (en) 2018-09-27
EP3258589B1 (en) 2021-07-07
US10727756B2 (en) 2020-07-28
AU2016217603A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
US9871465B2 (en) Semiconductor device including positive, negative and intermediate potential conductor plates
US8934277B2 (en) Semiconductor system with at least one three-level electric power inverter circuit
JP5724314B2 (ja) パワー半導体モジュール
JP5642086B2 (ja) ３レベル電力変換装置
WO2013069415A1 (ja) 電力変換装置及び電力変換装置における導体の配置方法
US10951128B2 (en) Main circuit wiring member and power conversion device
JP4164810B2 (ja) 電力用半導体モジュール
US20210119551A1 (en) Semiconductor switching arrangement
US10284111B2 (en) Power conversion apparatus having connection conductors having inductance which inhibits ripple current
JP2010074994A (ja) 半導体電力変換装置
WO2016128817A1 (ja) 回路モジュールおよびそれを用いたインバータ装置
JPWO2018109884A1 (ja) 電力変換装置
JP2017005808A (ja) 電力変換装置
JP6658915B2 (ja) 電力変換装置
JP6362959B2 (ja) 電力変換回路、その製造方法、および、パワーコンディショナ
JP5062029B2 (ja) 半導体装置
JP7364103B2 (ja) 電力変換装置
JP2013005579A (ja) パワーモジュール
US10873268B2 (en) Main circuit wiring member and power conversion device
JP2017042008A (ja) 電力変換装置
JP5840527B2 (ja) 回路基板
JP2009213270A (ja) 電力変換装置
JP5866792B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190628

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190702

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190816

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190820

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200512

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200901

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200929

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201104

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201127

R151 Written notification of patent or utility model registration

Ref document number: 6811414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151