JP2016149561A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016149561A
JP2016149561A JP2016047256A JP2016047256A JP2016149561A JP 2016149561 A JP2016149561 A JP 2016149561A JP 2016047256 A JP2016047256 A JP 2016047256A JP 2016047256 A JP2016047256 A JP 2016047256A JP 2016149561 A JP2016149561 A JP 2016149561A
Authority
JP
Japan
Prior art keywords
transistor
wiring
terminal
electrically connected
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016047256A
Other languages
English (en)
Other versions
JP6096957B2 (ja
Inventor
英樹 松倉
Hideki Matsukura
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016047256A priority Critical patent/JP6096957B2/ja
Publication of JP2016149561A publication Critical patent/JP2016149561A/ja
Application granted granted Critical
Publication of JP6096957B2 publication Critical patent/JP6096957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】第１のトランジスタの第１の端子が第２のトランジスタの第１の端子と電気的に接続されており、第１のトランジスタの第２の端子が第２のトランジスタの第２の端子と電気的に接続された回路を有する半導体装置の動作を安定させる。【解決手段】第１の配線は、第１のトランジスタの第１の端子および第２のトランジスタの第１の端子と電気的に接続され、第２の配線は、第１のトランジスタの第２の端子、第２のトランジスタの第２の端子および第３のトランジスタの第１の端子と電気的に接続され、第３の配線は、第１のトランジスタのゲート端子と電気的に接続され、第４の配線は、第２のトランジスタのゲート端子および第３のトランジスタのゲート端子と電気的に接続され、第５の配線は、第３のトランジスタの第２の端子と電気的に接続される。【選択図】図５

Description

技術分野は半導体装置に関する。
第１のトランジスタの第１の端子が第２のトランジスタの第１の端子と電気的に接続さ
れており、第１のトランジスタの第２の端子が第２のトランジスタの第２の端子と電気的
に接続された回路が知られている。
例えば、トランスミッションゲート等が知られている（特許文献１）。
なお、第１の端子は、ソース端子又はドレイン端子の一方である。
第２の端子は、ソース端子又はドレイン端子の他方である。
特開平０７−１９１６４１号公報
第１のトランジスタの第１の端子が第２のトランジスタの第１の端子と電気的に接続さ
れており、第１のトランジスタの第２の端子が第２のトランジスタの第２の端子と電気的
に接続された回路を有する半導体装置の動作を安定させることを第１の目的とする。
新規な半導体装置を提供することを第２の目的とする。
以下に開示する発明は、第１の目的又は第２の目的の一方を解決できれば良い。
例えば、第１乃至第３のトランジスタと、第１乃至第４の配線を有し、前記第１の配線
は、前記第１のトランジスタの第１の端子と電気的に接続されており、前記第１の配線は
、前記第２のトランジスタの第１の端子と電気的に接続されており、前記第２の配線は、
前記第３のトランジスタの第１の端子と電気的に接続されており、前記第３の配線は、前
記第１のトランジスタのゲート端子と電気的に接続されており、前記第３の配線は、前記
第３のトランジスタのゲート端子と電気的に接続されており、前記第４の配線は、前記第
２のトランジスタのゲート端子と電気的に接続されており、前記第３のトランジスタの第
２の端子は、前記第１のトランジスタの第２の端子と電気的に接続されており、前記第３
のトランジスタの第２の端子は、前記第２のトランジスタの第２の端子と電気的に接続さ
れており、前記第１のトランジスタは、第１のＮ型トランジスタであり、前記第２のトラ
ンジスタは、Ｐ型トランジスタであり、前記第３のトランジスタは、第２のＮ型トランジ
スタであり、前記第２のトランジスタは、シリコンを有するチャネル形成領域を有し、前
記第３のトランジスタは、酸化物半導体を有するチャネル形成領域を有することを特徴と
する半導体装置である。
例えば、第１乃至第４のトランジスタと、第１乃至第４の配線を有し、前記第１の配線
は、前記第４のトランジスタの第１の端子と電気的に接続されており、前記第２の配線は
、前記第３のトランジスタの第１の端子と電気的に接続されており、前記第３の配線は、
前記第１のトランジスタのゲート端子と電気的に接続されており、前記第３の配線は、前
記第３のトランジスタのゲート端子と電気的に接続されており、前記第３の配線は、前記
第４のトランジスタのゲート端子と電気的に接続されており、前記第４の配線は、前記第
２のトランジスタのゲート端子と電気的に接続されており、前記第４のトランジスタの第
２の端子は、前記第１のトランジスタの第１の端子と電気的に接続されており、前記第４
のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と電気的に接続さ
れており、前記第３のトランジスタの第２の端子は、前記第１のトランジスタの第２の端
子と電気的に接続されており、前記第３のトランジスタの第２の端子は、前記第２のトラ
ンジスタの第２の端子と電気的に接続されており、前記第１のトランジスタは、第１のＮ
型トランジスタであり、前記第２のトランジスタは、Ｐ型トランジスタであり、前記第３
のトランジスタは、第２のＮ型トランジスタであり、前記第４のトランジスタは、第３の
Ｎ型トランジスタであり、前記第２のトランジスタは、シリコンを有するチャネル形成領
域を有し、前記第３のトランジスタは、酸化物半導体を有するチャネル形成領域を有し、
前記第４のトランジスタは、酸化物半導体を有するチャネル形成領域を有することを特徴
とする半導体装置である。
例えば、第１乃至第４のトランジスタと、第１乃至第４の配線を有し、前記第１の配線
は、前記第４のトランジスタの第１の端子と電気的に接続されており、前記第２の配線は
、前記第３のトランジスタの第１の端子と電気的に接続されており、前記第３の配線は、
前記第１のトランジスタのゲート端子と電気的に接続されており、前記第３の配線は、前
記第３のトランジスタのゲート端子と電気的に接続されており、前記第４の配線は、前記
第２のトランジスタのゲート端子と電気的に接続されており、前記第４の配線は、前記第
４のトランジスタのゲート端子と電気的に接続されており、前記第４のトランジスタの第
２の端子は、前記第１のトランジスタの第１の端子と電気的に接続されており、前記第４
のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と電気的に接続さ
れており、前記第３のトランジスタの第２の端子は、前記第１のトランジスタの第２の端
子と電気的に接続されており、前記第３のトランジスタの第２の端子は、前記第２のトラ
ンジスタの第２の端子と電気的に接続されており、前記第１のトランジスタは、第１のＮ
型トランジスタであり、前記第２のトランジスタは、第１のＰ型トランジスタであり、前
記第３のトランジスタは、第２のＮ型トランジスタであり、前記第４のトランジスタは、
第２のＰ型トランジスタであり、前記第２のトランジスタは、シリコンを有するチャネル
形成領域を有し、前記第３のトランジスタは、酸化物半導体を有するチャネル形成領域を
有し、前記第４のトランジスタは、シリコンを有するチャネル形成領域を有することを特
徴とする半導体装置である。
第１のトランジスタの第１の端子が第２のトランジスタの第１の端子と電気的に接続さ
れており、第１のトランジスタの第２の端子が第２のトランジスタの第２の端子と電気的
に接続された回路を有する半導体装置の動作を安定させることができる。
新規な半導体装置を提供することができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号を共通して用い、その繰り返しの説明を省略する。
また、以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
トランジスタとして、例えば、電界効果トランジスタ等を用いることができる。
トランジスタは、少なくとも、ゲート端子、第１の端子、及び第２の端子を有する。
第１の端子は、ソース端子又はドレイン端子の一方である。
第２の端子は、ソース端子又はドレイン端子の他方である。
（実施の形態１）
図１に半導体装置の一例を示す。
配線Ｌ１は、トランジスタＴｒ１の第１の端子と電気的に接続されている。
配線Ｌ１は、トランジスタＴｒ２の第１の端子と電気的に接続されている。
配線Ｌ２は、トランジスタＴｒ３の第１の端子と電気的に接続されている。
配線Ｌ３は、トランジスタＴｒ１のゲート端子と電気的に接続されている。
配線Ｌ３は、トランジスタＴｒ３のゲート端子と電気的に接続されている。
配線Ｌ４は、トランジスタＴｒ２のゲート端子と電気的に接続されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
配線Ｌ１、配線Ｌ２、配線Ｌ３、及び配線Ｌ４は、信号、電圧、又は電流を伝達するこ
とができる機能を有する。
配線Ｌ１、配線Ｌ２、配線Ｌ３、及び配線Ｌ４は、所定の電位となることができる機能
を有する。
ここで、図１において、配線Ｌ３と配線Ｌ４の電気的状態（信号、電圧、電流、電位等
）を変化させることによって、配線Ｌ１と配線Ｌ２との間の導通状態を制御することがで
きる。
配線Ｌ１及び配線Ｌ２の電気的状態（信号、電圧、電流、電位等）は特に限定されない
。
配線Ｌ３の電位（又は電圧）は、配線Ｌ４の電位（又は電圧）と逆の極性であることが
好ましい。
ここで、回路には基準電位（又は基準電圧）がある。
基準電位（又は基準電圧）よりも高い電位（又は電圧）が「１（Ｈｉｇｈ）」であり、
基準電位（又は基準電圧）よりも高い電位（又は電圧）が「０（Ｌｏｗ）」である。
なお、「０（Ｌｏｗ）」の逆の極性は「１（Ｈｉｇｈ）」であり、「１（Ｈｉｇｈ）」
の逆の極性は「０（Ｌｏｗ）」である。
なお、基準電位（又は基準電圧）は０Ｖでも良いし、０Ｖ以外でも良い。
Ｎ型トランジスタのゲート端子に「１（Ｈｉｇｈ）」を入力することにより、Ｎ型トラ
ンジスタをオン状態とすることができる。
Ｎ型トランジスタのゲート端子に「０（Ｌｏｗ）」を入力することにより、Ｎ型トラン
ジスタをオフ状態とすることができる。
Ｐ型トランジスタのゲート端子に「１（Ｈｉｇｈ）」を入力することにより、Ｐ型トラ
ンジスタをオフ状態とすることができる。
Ｐ型トランジスタのゲート端子に「０（Ｌｏｗ）」を入力することにより、Ｐ型トラン
ジスタをオン状態とすることができる。
配線Ｌ３の電位（又は電圧）は、配線Ｌ４の電位（又は電圧）と逆の極性にする構成の
例を示す。
図２（Ａ）は、配線Ｌ３の電位（又は電圧）は、配線Ｌ４の電位（又は電圧）と逆の極
性にする構成の一例である。
図２（Ａ）において、配線Ｌ３は、インバータＩＮＶ１の入力端子と電気的に接続され
ている。
図２（Ａ）において、配線Ｌ４は、インバータＩＮＶ１の出力端子と電気的に接続され
ている。
図２（Ｂ）は、配線Ｌ３の電位（又は電圧）は、配線Ｌ４の電位（又は電圧）と逆の極
性にする構成の一例である。
図２（Ｂ）において、配線Ｌ４は、インバータＩＮＶ１の入力端子と電気的に接続され
ている。
図２（Ｂ）において、配線Ｌ３は、インバータＩＮＶ１の出力端子と電気的に接続され
ている。
図２（Ａ）及び図２（Ｂ）の場合、インバータＩＮＶ１の入力端子に電気的に接続され
た配線の電気的状態（信号、電圧、電流、電位等）が安定しないことがある。
よって、図２（Ｃ）及び図２（Ｄ）のように、インバータＩＮＶ２を追加すると好まし
い。
図２（Ｃ）及び図２（Ｄ）において、インバータＩＮＶ２の出力端子は、ＩＮＶ１の入
力端子と電気的に接続されている。
図２（Ｃ）及び図２（Ｄ）において、インバータＩＮＶ２の入力端子は、配線Ｌｉｎと
電気的に接続されている。
配線Ｌｉｎは、信号、電圧、又は電流を伝達することができる機能を有する。
配線Ｌｉｎは、所定の電位となることができる機能を有する。
トランジスタＴｒ２は、トランジスタＴｒ１と逆の極性であることが好ましい。
トランジスタＴｒ３は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ３がＮ型であると好ましい。
例えば、図１（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ３をＰ型であると好ましい。
図１において、トランジスタＴｒ３を有することによって、配線Ｌ１が配線Ｌ２と非導
通状態のときに、配線Ｌ１と配線Ｌ２との間の抵抗値を増やすことができる。
よって、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を低減することができ
る。
トランジスタはどのようなものを用いても良い。
例えば、シリコンを有するチャネル形成領域を有するトランジスタ、酸化物半導体を有
するチャネル形成領域を有するトランジスタ、有機半導体を有するチャネル形成領域を有
するトランジスタ等があるが限定されない。
シリコンを有するチャネル形成領域を有するトランジスタは、シリコンを有する半導体
層を有するトランジスタ、シリコンを有する半導体基板（シリコンウェハ等）を用いて形
成されたトランジスタ、ＳＯＩ基板を用いて形成されたトランジスタ等があるが限定され
ない。
酸化物半導体を有するチャネル形成領域を有するトランジスタは、酸化物半導体層を有
するトランジスタ等があるが限定されない。
シリコンを有するチャネル形成領域を有するトランジスタと比較すると、酸化物半導体
を有するチャネル形成領域を有するトランジスタはオフ電流が極めて小さい。
シリコンを有するチャネル形成領域を有するトランジスタは、酸化物半導体を有するチ
ャネル形成領域を有するトランジスタよりもオン電流を大きくすることができる。
酸化物半導体を有するチャネル形成領域を有するトランジスタを用いてＰ型トランジス
タを作製することは不可能ではないが、現状の技術水準からすると困難である。
シリコンを有するチャネル形成領域を有するトランジスタを用いて実用的なＰ型トラン
ジスタを作製することは現状の技術水準であれば容易である。
以上の点からすると、まず、トランジスタＴｒ３は、酸化物半導体を有するチャネル形
成領域を有するＮ型トランジスタであることが好ましい。
次に、トランジスタＴｒ２は、シリコンを有する半導体を有するチャネル形成領域を有
するＰ型トランジスタであることが好ましい。
なお、トランジスタＴｒ１がシリコンを有する半導体を有するチャネル形成領域を有す
るＮ型トランジスタである場合、配線Ｌ１と配線Ｌ２とが導通状態のときに、配線Ｌ１と
配線Ｌ２との間に流れる電流を大きくすることができるというメリットがある。
以上のように、トランジスタＴｒ３が酸化物半導体を有するチャネル形成領域を有する
Ｎ型トランジスタであることによって、配線Ｌ１と配線Ｌ２とが非導通状態のときのリー
ク電流を大幅に低減することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２）
図３は、図１において、トランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１〜トランジスタＴｒ３、配線Ｌ１〜配線Ｌ４についての繰り返しの
説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ３のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図３（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＮ型であると好
ましい。
例えば、図３（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＰ型であると好
ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３）
図４は、図１においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１〜トランジスタＴｒ３、配線Ｌ１〜配線Ｌ４についての繰り返しの
説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図４（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＰ型であると好
ましい。
例えば、図４（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＮ型であると好
ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態４）
図５は、図１においてトランジスタＴｒ３を除外しトランジスタＴｒ５を追加した図面
の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、配線Ｌ１〜配線Ｌ４についての繰り返しの
説明は省略する。
トランジスタＴｒ５の第１の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ５の第１の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
トランジスタＴｒ５の第１の端子は、配線Ｌ２と電気的に接続されている。
トランジスタＴｒ５の第２の端子は、配線Ｌ５と電気的に接続されている。
トランジスタＴｒ５のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ５は、トランジスタＴｒ２と逆の極性であることが好ましい。
例えば、図５（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ５がＮ型であると好ましい。
例えば、図５（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ５がＰ型であると好ましい。
トランジスタＴｒ２がオフ状態のときにトランジスタＴｒ５がオン状態となる。
よって、配線Ｌ１と配線Ｌ２とが非導通状態のときに、配線Ｌ５と配線Ｌ２とを導通状
態とすることができる。
例えば、図１の場合、配線Ｌ１と配線Ｌ２とが非導通状態のとき、配線Ｌ２が浮遊状態
となり、配線Ｌ２の電気的状態が安定しない場合がある。
図５では、トランジスタＴｒ５を有することにより、配線Ｌ１と配線Ｌ２とが非導通状
態のとき、配線Ｌ２が配線Ｌ５と導通するので、配線Ｌ２の電気的状態を安定させること
ができる。
図５の場合、配線Ｌ１は、入力端子となることができる機能を有する。
図５の場合、配線Ｌ２は、出力端子となることができる機能を有する。
配線Ｌ５は、信号、電圧、又は電流を伝達することができる機能を有する。
配線Ｌ５は、所定の電位となることができる機能を有する。
トランジスタＴｒ５のオフ電流が大きい場合、配線Ｌ１と配線Ｌ２とが導通状態のとき
に、配線Ｌ２の出力が変動してしまう場合がある。
よって、トランジスタＴｒ５は、酸化物半導体を有するチャネル形成領域を有するＮ型
トランジスタであることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態５）
図６は図５においてトランジスタＴｒ３を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、配線Ｌ１〜配線Ｌ５
についての繰り返しの説明は省略する。
トランジスタＴｒ３の第１の端子は、配線Ｌ２と電気的に接続されている。
トランジスタＴｒ３の第１の端子は、トランジスタＴｒ５の第１の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ３は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図６（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ５がＮ型であると好
ましい。
例えば、図６（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ５がＰ型であると好
ましい。
トランジスタＴｒ３を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ３が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態６）
図７は図５においてトランジスタＴｒ３を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、配線Ｌ１〜配線Ｌ５
についての繰り返しの説明は省略する。
トランジスタＴｒ３の第１の端子は、配線Ｌ２と電気的に接続されている。
トランジスタＴｒ３の第１の端子は、トランジスタＴｒ５の第１の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ３は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図７（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ５がＮ型であると好
ましい。
例えば、図７（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ５がＰ型であると好
ましい。
トランジスタＴｒ３を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ３が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態７）
図８は図５においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、配線Ｌ１〜配線Ｌ５
についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図８（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ４がＰ型であり、トランジスタＴｒ５がＮ型であると好
ましい。
例えば、図８（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ４がＮ型であり、トランジスタＴｒ５がＰ型であると好
ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態８）
図９は図５においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、配線Ｌ１〜配線Ｌ５
についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図９（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ２
がＰ型であり、トランジスタＴｒ４がＮ型であり、トランジスタＴｒ５がＮ型であると好
ましい。
例えば、図９（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ２
がＮ型であり、トランジスタＴｒ４がＰ型であり、トランジスタＴｒ５がＰ型であると好
ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態９）
図１０は図６においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図１０（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＮ型であると好ましい。
例えば、図１０（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＰ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１０）
図１１は図６においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ３のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１１（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＮ型であると好ましい。
例えば、図１１（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＰ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１１）
図１２は図５においてトランジスタＴｒ６を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、配線Ｌ１〜配線Ｌ５
についての繰り返しの説明は省略する。
トランジスタＴｒ６の第１の端子は、配線Ｌ５に電気的に接続されている。
トランジスタＴｒ６の第２の端子は、トランジスタＴｒ５の第２の端子と電気的に接続
されている。
トランジスタＴｒ６のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ６は、トランジスタＴｒ１と逆の極性であることが好ましい。
例えば、図１２（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ５がＮ型であり、トランジスタＴｒ６がＰ型であると
好ましい。
例えば、図１２（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ５がＰ型であり、トランジスタＴｒ６がＮ型であると
好ましい。
トランジスタＴｒ６を有することによって、配線Ｌ５と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ６が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ５と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
また、トランジスタＴｒ６を有することによって、複数の導通状態を有する動作を行う
こともできる。
配線Ｌ１と配線Ｌ２とが第１の導通状態の場合、配線Ｌ３の電位（又は電圧）がトラン
ジスタＴｒ１をオン状態にすることができる電位（又は電圧）となり、配線Ｌ４の電位（
又は電圧）がトランジスタＴｒ２をオン状態にすることができる電位（又は電圧）となる
。
配線Ｌ１と配線Ｌ２とが第１の導通状態の場合、トランジスタＴｒ５及びトランジスタ
Ｔｒ６の双方がオフ状態となるので、配線Ｌ５と配線Ｌ２とは非導通状態となる。
配線Ｌ１と配線Ｌ２とが第２の導通状態の場合、配線Ｌ３の電位（又は電圧）がトラン
ジスタＴｒ１をオン状態にすることができる電位（又は電圧）となり、配線Ｌ４の電位（
又は電圧）がトランジスタＴｒ２をオフ状態にすることができる電位（又は電圧）となる
。
配線Ｌ１と配線Ｌ２とが第２の導通状態の場合、トランジスタＴｒ５がオン状態になる
が、トランジスタＴｒ６がオフ状態となるので、配線Ｌ５と配線Ｌ２とは非導通状態とな
る。
配線Ｌ１と配線Ｌ２とが第３の導通状態の場合、配線Ｌ３の電位（又は電圧）がトラン
ジスタＴｒ１をオフ状態にすることができる電位（又は電圧）となり、配線Ｌ４の電位（
又は電圧）がトランジスタＴｒ２をオン状態にすることができる電位（又は電圧）となる
。
配線Ｌ１と配線Ｌ２とが第３の導通状態の場合、トランジスタＴｒ６がオン状態になる
が、トランジスタＴｒ５がオフ状態となるので、配線Ｌ５と配線Ｌ２とは非導通状態とな
る。
配線Ｌ１と配線Ｌ２とが非導通状態の場合、配線Ｌ３の電位（又は電圧）がトランジス
タＴｒ１をオフ状態にすることができる電位（又は電圧）となり、配線Ｌ４の電位（又は
電圧）がトランジスタＴｒ２をオフ状態にすることができる電位（又は電圧）となる。
配線Ｌ１と配線Ｌ２とが非導通状態の場合、トランジスタＴｒ５及びトランジスタＴｒ
６の双方がオン状態になるので、配線Ｌ５と配線Ｌ２とは導通状態となる。
トランジスタＴｒ１のオン電流とトランジスタＴｒ２のオン電流とが異なる場合、第１
乃至第３の導通状態の抵抗値が変化する。
つまり、複数の抵抗値を有する可変抵抗の機能を付加することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１２）
図１３は図１２においてトランジスタＴｒ３を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、トランジスタＴｒ６
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ３の第１の端子は、配線Ｌ２に電気的に接続されている。
トランジスタＴｒ３の第１の端子は、トランジスタＴｒ５の第１の端子に電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ６のゲート端子と電気的に接続
されている。
トランジスタＴｒ３は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１３（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ５がＮ型であり、
トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１３（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ５がＰ型であり、
トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ３を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ３が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１３）
図１４は図１２においてトランジスタＴｒ３を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、トランジスタＴｒ６
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ３の第１の端子は、配線Ｌ２に電気的に接続されている。
トランジスタＴｒ３の第１の端子は、トランジスタＴｒ５の第１の端子に電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第２の端子と電気的に接続
されている。
トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第２の端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ３のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ３は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図１４（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ５がＮ型であり、
トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１４（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ５がＰ型であり、
トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ３を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ３が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１４）
図１５は図１２においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、トランジスタＴｒ６
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ６のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１５（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ４がＮ型であり、トランジスタＴｒ５がＮ型であり、
トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１５（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ４がＰ型であり、トランジスタＴｒ５がＰ型であり、
トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１５）
図１６は図１２においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ５、トランジスタＴｒ６
、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図１６（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ４がＰ型であり、トランジスタＴｒ５がＮ型であり、
トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１６（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ４がＮ型であり、トランジスタＴｒ５がＰ型であり、
トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１６）
図１７は図１３においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、トランジスタＴｒ６、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ３のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ６のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１７（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＮ型であり、トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１７（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＰ型であり、トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１７）
図１８は図１３においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、トランジスタＴｒ６、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図１８（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＮ型であり、トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１８（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＰ型であり、トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１８）
図１９は図１４においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、トランジスタＴｒ６、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ１のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ６のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ１と同じ極性であることが好ましい。
例えば、図１９（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＮ型であり、トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１９（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＰ型であり、トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１９）
図２０は図１４においてトランジスタＴｒ４を追加した図面の一例である。
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５
、トランジスタＴｒ６、配線Ｌ１〜配線Ｌ５についての繰り返しの説明は省略する。
トランジスタＴｒ４の第１の端子は、配線Ｌ１と電気的に接続されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ１の第１の端子と電気的に接続
されている。
トランジスタＴｒ４の第２の端子は、トランジスタＴｒ２の第１の端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ２のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ３のゲート端子と電気的に接続
されている。
トランジスタＴｒ４のゲート端子は、トランジスタＴｒ５のゲート端子と電気的に接続
されている。
トランジスタＴｒ４は、トランジスタＴｒ２と同じ極性であることが好ましい。
例えば、図１９（Ｂ）のように、トランジスタＴｒ１がＮ型であり、トランジスタＴｒ
２がＰ型であり、トランジスタＴｒ３がＰ型であり、トランジスタＴｒ４がＰ型であり、
トランジスタＴｒ５がＮ型であり、トランジスタＴｒ６がＰ型であると好ましい。
例えば、図１９（Ｃ）のように、トランジスタＴｒ１がＰ型であり、トランジスタＴｒ
２がＮ型であり、トランジスタＴｒ３がＮ型であり、トランジスタＴｒ４がＮ型であり、
トランジスタＴｒ５がＰ型であり、トランジスタＴｒ６がＮ型であると好ましい。
トランジスタＴｒ４を有することによって、配線Ｌ１と配線Ｌ２とが非導通状態のとき
のリーク電流を低減することができる。
なお、トランジスタＴｒ４が酸化物半導体を有するチャネル形成領域を有するＮ型トラ
ンジスタであると、配線Ｌ１と配線Ｌ２とが非導通状態のときのリーク電流を格段に低減
することができるので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２０）
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、又はトランジスタＴ
ｒ４を有することによって、配線Ｌ２の出力が下がってしまう場合がある。
そこで、図２１〜図２４のように、トランジスタＴｒ７及び配線Ｌ６を追加することが
好ましい。
図２１〜図２４において、トランジスタＴｒ７の第１の端子は、配線Ｌ６と電気的に接
続されている。
図２１〜図２４において、トランジスタＴｒ７の第２の端子は、配線Ｌ２と電気的に接
続されている。
図２１〜図２４は、トランジスタＴｒ７のゲート端子と配線Ｌ１とを導通させることが
できる構成を有している。
例えば、図２１（Ａ）は、図１においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ３の第１の端子と電気的に接続されて
いる。
また、例えば、図２２（Ａ）は、図２１（Ａ）において、トランジスタＴｒ３を配線Ｌ
１側に配置した例である。
図２２（Ａ）において、トランジスタＴｒ３の第１の端子は、配線Ｌ１と電気的に接続
されている。
図２２（Ａ）において、トランジスタＴｒ３の第２の端子は、トランジスタＴｒ１の第
１の端子と電気的に接続されている。
図２２（Ａ）において、トランジスタＴｒ３の第２の端子は、トランジスタＴｒ２の第
１の端子と電気的に接続されている。
図２２（Ａ）において、トランジスタＴｒ３のゲート端子は、トランジスタＴｒ１のゲ
ート端子と電気的に接続されている。
図２２（Ａ）において、トランジスタＴｒ７のゲート端子は、トランジスタＴｒ１の第
２の端子と電気的に接続されている。
図２２（Ａ）において、トランジスタＴｒ７のゲート端子は、トランジスタＴｒ２の第
２の端子と電気的に接続されている。
図２２（Ａ）において、トランジスタＴｒ３は、トランジスタＴｒ１と同じ極性である
ことが好ましい。
また、例えば、図２３（Ａ）は、図３においてトランジスタＴｒ７を追加した例であり
、トランジスタＴｒ７のゲート端子が、トランジスタＴｒ３の第１の端子と電気的に接続
されている。
また、例えば、図２４（Ａ）は、図４においてトランジスタＴｒ７を追加した例であり
、トランジスタＴｒ７のゲート端子が、トランジスタＴｒ３の第１の端子と電気的に接続
されている。
図２１（Ａ）、図２２（Ａ）、図２３（Ａ）、及び図２４（Ａ）において、配線Ｌ６が
トランジスタＴｒ７を介して配線Ｌ２と電気的に接続されるので、配線Ｌ２の出力を上げ
ることができる。
トランジスタＴｒ７は特に限定されない。
但し、トランジスタＴｒ７がシリコンを有するチャネル形成領域を有するトランジスタ
であると、配線Ｌ２の出力がより上がるので好ましい。
図２１（Ａ）、図２２（Ａ）、図２３（Ａ）、及び図２４（Ａ）において、配線Ｌ２を
出力端子として機能させた例を示したが、配線Ｌ６を出力端子として機能させても良い。
また、図２１（Ａ）、図２２（Ａ）、図２３（Ａ）、及び図２４（Ａ）において、容量
素子Ｃ及び配線Ｌ７を追加すると好ましい。
例えば、図２１（Ｂ）は、図２１（Ａ）において、トランジスタＴｒ７のゲート端子を
容量素子Ｃの一方の電極と電気的に接続し、配線Ｌ７を容量素子Ｃの他方の電極と電気的
に接続した例である。
また、例えば、図２２（Ｂ）は、図２２（Ａ）において、トランジスタＴｒ７のゲート
端子を容量素子Ｃの一方の電極と電気的に接続し、配線Ｌ７を容量素子Ｃの他方の電極と
電気的に接続した例である。
また、例えば、図２３（Ｂ）は、図２３（Ａ）において、トランジスタＴｒ７のゲート
端子を容量素子Ｃの一方の電極と電気的に接続し、配線Ｌ７を容量素子Ｃの他方の電極と
電気的に接続した例である。
また、例えば、図２４（Ｂ）は、図２４（Ａ）において、トランジスタＴｒ７のゲート
端子を容量素子Ｃの一方の電極と電気的に接続し、配線Ｌ７を容量素子Ｃの他方の電極と
電気的に接続した例である。
配線Ｌ７は、信号、電圧、又は電流を伝達することができる機能を有する。
配線Ｌ７は、所定の電位となることができる機能を有する。
容量素子Ｃの一方の電極と配線Ｌ１とを導通させることによって、容量素子Ｃに電荷を
蓄積することができる。
例えば、容量素子Ｃの正電荷が蓄積されている場合、トランジスタＴｒ７のゲート端子
の電位（又は電圧）を「１（Ｈｉｇｈ）」とすることができる。
例えば、容量素子Ｃに負電荷が蓄積されている場合、又は、容量素子に電荷が蓄積され
ていない場合、トランジスタＴｒ７のゲート端子の電位（又は電圧）を「０（Ｌｏｗ）」
とすることができる。
容量素子Ｃの一方の電極と配線Ｌ１とを導通状態のときに、配線Ｌ１の電気的状態（信
号、電圧、電流、電位等）と配線Ｌ７と電気的状態（信号、電圧、電流、電位等）とを制
御することによって、容量素子Ｃに蓄積される電荷量を制御することができる。
容量素子Ｃを有することにより、容量素子Ｃの一方の電極と配線Ｌ１とが非導通状態の
ときに、トランジスタＴｒ７の導通状態を維持することができるようになる。
また、トランジスタＴｒ３又はトランジスタＴｒ４が、酸化物半導体を有するチャネル
形成領域を有するＮ型トランジスタである場合、配線Ｌ１と容量素子Ｃの一方の電極とが
非導通状態のときのリーク電流を格段に低減することができるので好ましい。
配線Ｌ１と容量素子Ｃの一方の電極とが非導通状態のときのリーク電流が大きいと、容
量素子Ｃへの電荷蓄積動作を頻繁に行う必要があり消費電力が大きくなる。
よって、消費電力を小さくするためには、配線Ｌ１と容量素子Ｃの一方の電極とが非導
通状態のときのリーク電流を少なくすることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２１）
トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４
、トランジスタＴｒ５、又はトランジスタＴｒ６を有することによって、配線Ｌ２の出力
が下がってしまう場合がある。
そこで、図２５〜図４０のように、トランジスタＴｒ７及び配線Ｌ６を追加することが
好ましい。
図２５〜図４０において、トランジスタＴｒ７の第１の端子は、配線Ｌ６と電気的に接
続されている。
図２１〜図２４において、トランジスタＴｒ７の第２の端子は、配線Ｌ２と電気的に接
続されている。
図２５〜図４０において、トランジスタＴｒ７のゲート端子と配線Ｌ１とを導通させる
ことができる構成を有している。
例えば、図２５（Ａ）は、図５においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２６（Ａ）は、図６においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２７（Ａ）は、図７においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２８（Ａ）は、図８においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２９（Ａ）は、図９においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図３０（Ａ）は、図１０においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３１（Ａ）は、図１１においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３２（Ａ）は、図１２においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３３（Ａ）は、図１３においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３４（Ａ）は、図１４においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３５（Ａ）は、図１５においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３６（Ａ）は、図１６においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３７（Ａ）は、図１７においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３８（Ａ）は、図１８においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３９（Ａ）は、図１９においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図４０（Ａ）は、図２０においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７のゲート端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
図２５（Ａ）、図２６（Ａ）、図２７（Ａ）、図２８（Ａ）、図２９（Ａ）、図３０（
Ａ）、図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）、図３
６（Ａ）、図３７（Ａ）、図３８（Ａ）、図３９（Ａ）、及び図４０（Ａ）において、配
線Ｌ２と配線Ｌ６がトランジスタＴｒ７を介して電気的に接続されるので、配線Ｌ２の出
力を上げることができる。
トランジスタＴｒ７は特に限定されない。
但し、トランジスタＴｒ７がシリコンを有するチャネル形成領域を有するトランジスタ
であると、配線Ｌ２の出力がより上がるので好ましい。
図２５（Ａ）、図２６（Ａ）、図２７（Ａ）、図２８（Ａ）、図２９（Ａ）、図３０（
Ａ）、図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）、図３
６（Ａ）、図３７（Ａ）、図３８（Ａ）、図３９（Ａ）、及び図４０（Ａ）において、配
線Ｌ２を出力端子として機能させた例を示したが、配線Ｌ６を出力端子として機能させて
も良い。
図２５（Ａ）、図２６（Ａ）、図２７（Ａ）、図２８（Ａ）、図２９（Ａ）、図３０（
Ａ）、図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）、図３
６（Ａ）、図３７（Ａ）、図３８（Ａ）、図３９（Ａ）、及び図４０（Ａ）は、以下のよ
うな動作を行うことができる。
配線Ｌ１とトランジスタＴｒ７のゲート端子とが導通状態となり、配線Ｌ５とトランジ
スタＴｒ７のゲート端子とが非導通状態となる第１の状態において、配線Ｌ１の電気的状
態（信号、電圧、電流、電位等）に応じて、トランジスタＴｒ７をオン状態又はオフ状態
の一方とすることができる。
配線Ｌ１とトランジスタＴｒ７のゲート端子とが非導通状態となり、配線Ｌ５とトラン
ジスタＴｒ７のゲート端子とが導通状態となる第２の状態において、配線Ｌ５の電気的状
態（信号、電圧、電流、電位等）に応じて、トランジスタＴｒ７をオン状態又はオフ状態
の他方とすることができる。
トランジスタＴｒ７がオン状態のとき、配線Ｌ６がトランジスタＴｒ７を介して配線Ｌ
２と電気的に接続されるので、配線Ｌ２の出力を上げることができる。
他の例を、図２５（Ｂ）、図２６（Ｂ）、図２７（Ｂ）、図２８（Ｂ）、図２９（Ｂ）
、図３０（Ｂ）、図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）、図３５（
Ｂ）、図３６（Ｂ）、図３７（Ｂ）、図３８（Ｂ）、図３９（Ｂ）、及び図４０（Ｂ）に
示す。
例えば、図２５（Ｂ）は、図５においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２６（Ｂ）は、図６においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２７（Ｂ）は、図７においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２８（Ｂ）は、図８においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図２９（Ｂ）は、図９においてトランジスタＴｒ７を追加した例であり、トラ
ンジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続されて
いる。
例えば、図３０（Ｂ）は、図１０においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３１（Ｂ）は、図１１においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３２（Ｂ）は、図１２においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３２（Ｂ）は、図１２においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３３（Ｂ）は、図１３においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３４（Ｂ）は、図１４においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３５（Ｂ）は、図１５においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３６（Ｂ）は、図１６においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３７（Ｂ）は、図１７においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３８（Ｂ）は、図１８においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図３９（Ｂ）は、図１９においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
例えば、図４０（Ｂ）は、図２０においてトランジスタＴｒ７を追加した例であり、ト
ランジスタＴｒ７の第２の端子が、トランジスタＴｒ５の第１の端子と電気的に接続され
ている。
図２５（Ｂ）、図２６（Ｂ）、図２７（Ｂ）、図２８（Ｂ）、図２９（Ｂ）、図３０（
Ｂ）、図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）、図３５（Ｂ）、図３
６（Ｂ）、図３７（Ｂ）、図３８（Ｂ）、図３９（Ｂ）、及び図４０（Ｂ）は、以下のよ
うな動作を行うことができる。
配線Ｌ１とトランジスタＴｒ７のゲート端子とが導通状態となる第１の状態において、
配線Ｌ１の電気的状態（信号、電圧、電流、電位等）に応じて、トランジスタＴｒ７がオ
ン状態になる。
配線Ｌ１とトランジスタＴｒ７のゲート端子とが非導通状態となる第２の状態において
、トランジスタＴｒ７がオフ状態になる。
第１の状態において、配線Ｌ２と配線Ｌ６が導通状態となる。
なお、第１の状態において、トランジスタＴｒ５はオフ状態となる。
第２の状態において、配線Ｌ２と配線Ｌ５が導通状態となる。
なお、第２の状態において、トランジスタＴｒ５はオン状態となる。
よって、例えば、配線Ｌ２が出力端子として機能させることができる場合、配線Ｌ５を
第１の入力端子として機能させることができ、配線Ｌ６を第２の入力端子として機能させ
ることができる。
例えば、配線Ｌ２が入力端子として機能させることができる場合、配線Ｌ５を第１の出
力端子として機能させることができ、配線Ｌ６を第２の出力端子として機能させることが
できる。
トランジスタＴｒ５及びトランジスタＴｒ７はオン電流が高い方が好ましいので、トラ
ンジスタＴｒ５及びトランジスタＴｒ７はシリコンを有するチャネル形成領域を有するト
ランジスタであることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２２）
配線Ｌ１乃至配線Ｌ７に素子を電気的に接続することができる。
素子としては、トランジスタ、スイッチ、容量素子、抵抗素子、ダイオード、記憶素子
、表示素子等があるが限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２３）
配線Ｌ５に配線Ｌ１を電気的に接続させることにより、トランジスタＴｒ１及びトラン
ジスタＴｒ２がオフ状態のとき、配線Ｌ１と配線Ｌ２とをトランジスタＴｒ５を介して電
気的に接続させることができる。
配線Ｌ５に配線Ｌ３を電気的に接続させることにより、トランジスタＴｒ１及びトラン
ジスタＴｒ２がオフ状態のとき、配線Ｌ３と配線Ｌ２とをトランジスタＴｒ５を介して電
気的に接続させることができる。
配線Ｌ５に配線Ｌ４を電気的に接続させることにより、トランジスタＴｒ１及びトラン
ジスタＴｒ２がオフ状態のとき、配線Ｌ４と配線Ｌ２とをトランジスタＴｒ５を介して電
気的に接続させることができる。
以上の構成により、配線の本数を減少することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２４）
ＡがＢと電気的に接続されている状態とは、ＡがＢと直接接続されている状態、Ａが回
路動作に影響のない素子を介してＢと接続されている状態等である。
回路動作に影響のない素子とは、入力が信号、電流の場合は信号の内容を変えずに出力
することができる素子であり、具体的には、抵抗素子、スイッチ、トランジスタ、ダイオ
ード等である。
回路動作に影響のない素子とは、入力が電圧の場合は電圧の極性を変えずに出力するこ
とができる素子であり、具体的には、抵抗素子、スイッチ、トランジスタ、ダイオード、
容量素子等である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２５）
他の実施形態では、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが異なる
例を示したが、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが同じであって
も良い。
他の実施の形態では、配線Ｌ３に配線Ｌ４の逆の極性の電位（又は電圧）が入力される
例を示したが、配線Ｌ３に配線Ｌ４の同じ極性の電位（又は電圧）を入力しても良い。
例えば、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが同じ場合に、配線
Ｌ３に配線Ｌ４の逆の極性の電位（又は電圧）を入力すると、トランジスタＴｒ１又はト
ランジスタＴｒ２の一方をオン状態とすることができ、トランジスタＴｒ１又はトランジ
スタＴｒ２の他方をオフ状態とすることができる。
例えば、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが同じ場合に、配線
Ｌ３に配線Ｌ４との同じ極性の電位（又は電圧）を入力すると、トランジスタＴｒ１及び
トランジスタＴｒ２の双方をオン状態とすることができる。
例えば、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが異なる場合に、配
線Ｌ３に配線Ｌ４の逆の極性の電位（又は電圧）を入力すると、トランジスタＴｒ１及び
トランジスタＴｒ２の双方をオン状態とすることができる。
例えば、トランジスタＴｒ１の極性とトランジスタＴｒ２の極性とが異なる場合に、配
線Ｌ３に配線Ｌ４と同じ極性の電位（又は電圧）を入力すると、トランジスタＴｒ１又は
トランジスタＴｒ２の一方をオン状態とすることができ、トランジスタＴｒ１又はトラン
ジスタＴｒ２の他方をオフ状態とすることができる。
つまり、配線Ｌ３及び配線Ｌ４の電気的状態（信号、電圧、電流、電位等）を変化させ
ることによって、トランジスタＴｒ１の第１の端子とトランジスタＴｒ２の第１の端子と
の接続点Ａと、トランジスタＴｒ１の第２の端子とトランジスタＴｒ２の第２の端子との
接続点Ｂと、の間の抵抗値を変化させることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２６）
トランジスタＴｒ３は、トランジスタＴｒ１よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ３は、トランジスタＴｒ２よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ４は、トランジスタＴｒ１よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ４は、トランジスタＴｒ２よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ５は、トランジスタＴｒ１よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ５は、トランジスタＴｒ２よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ６は、トランジスタＴｒ１よりもオフ電流が小さいことが好ましい。
トランジスタＴｒ６は、トランジスタＴｒ２よりもオフ電流が小さいことが好ましい。
そこで、トランジスタのオフ電流を小さくする方式を以下に例示する。
第１の方式は、他の実施の形態でも説明したように、酸化物半導体を有するチャネル形
成領域を有するトランジスタと、シリコンを有するチャネル形成領域を有するトランジス
タと、を用いる方式である。
酸化物半導体を有するチャネル形成領域を有するトランジスタは、シリコンを有するチ
ャネル形成領域を有するトランジスタよりもオフ電流が極めて小さい。
シリコンを有するチャネル形成領域を有するトランジスタは、酸化物半導体を有するチ
ャネル形成領域を有するトランジスタよりもオン電流を大きくすることができる。
第２の方式は、トランジスタのチャネル幅を小さくすることによってオフ電流を小さく
する方式である。
よって、一方のトランジスタのチャネル幅を他方のトランジスタのチャネル幅よりも小
さくすることによって、一方のトランジスタのオフ電流を小さくすることができる。
他方のトランジスタのチャネル幅は一方のトランジスタのチャネル幅よりも大きいので
、他方のトランジスタのオン電流を大きくすることができる。
第３の方式は、トランジスタのチャネル長を大きくすることによってオフ電流を小さく
する方式である。
よって、一方のトランジスタのチャネル長を他方のトランジスタのチャネル長よりも大
きくすることによって、一方のトランジスタのオフ電流を小さくすることができる。
他方のトランジスタのチャネル長は一方のトランジスタのチャネル長よりも小さいので
、他方のトランジスタのオン電流を大きくすることができる。
第４の方式は、トランジスタのＬＤＤ長（チャネル長方向のＬＤＤ領域の長さ）を大き
くすることによってオフ電流を小さくする方式である。
よって、一方のトランジスタのＬＤＤ長を他方のトランジスタのＬＤＤ長よりも大きく
することによって、一方のトランジスタのオフ電流を小さくすることができる。
他方のトランジスタのＬＤＤ長は一方のトランジスタのＬＤＤ長よりも小さいので、他
方のトランジスタのオン電流を大きくすることができる。
第５の方式は、トランジスタのＬＤＤ濃度（ＬＤＤ領域に含まれる不純物濃度）を小さ
くすることによってオフ電流を小さくする方式である。
よって、一方のトランジスタのＬＤＤ濃度を他方のトランジスタのＬＤＤ濃度よりも小
さくすることによって、一方のトランジスタのオフ電流を小さくすることができる。
他方のトランジスタのＬＤＤ濃度は一方のトランジスタのＬＤＤ濃度よりも大きいので
、他方のトランジスタのオン電流を大きくすることができる。
少なくとも第１の方式乃至第５の方式のいずれか一つを採用すると好ましい。
第１の方式乃至第５の方式を適宜組み合わせて採用するとより好ましい。
一方のトランジスタのオフ電流を他方のトランジスタのオフ電流よりも小さくすること
ができるのであれば、第１の方式乃至第５の方式以外の方式を採用しても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２７）
図４１に半導体装置の一例を示す。
基板１０１上に絶縁層１０２を有する。
絶縁層１０２上に半導体層２０１を有する。
絶縁層１０２上に半導体層２０２を有する。
半導体層２０１上及び半導体層２０２上に絶縁層３００を有する。
絶縁層３００上に導電層４０１を有する。
絶縁層３００上に導電層４０２を有する。
導電層４０１上及び導電層４０２上に絶縁層５００を有する。
絶縁層５００上に半導体層５５０を有する。
絶縁層５００上に導電層６０１を有する。
絶縁層５００上に導電層６０２を有する。
絶縁層５００上に導電層６０３を有する。
絶縁層５００上に導電層６０４を有する。
半導体層５５０上及び絶縁層５００上に導電層６０５を有する。
半導体層５５０上及び絶縁層５００上に導電層６０６を有する。
半導体層５５０上、導電層６０１上、導電層６０２上、導電層６０３上、導電層６０４
上、導電層６０５上、及び導電層６０６上に絶縁層７００を有する。
絶縁層７００上に導電層８０１を有する。
導電層８０１上に絶縁層９００を有する。
絶縁層１０２の少なくとも一部は、例えば、下地絶縁膜として機能することができる。
半導体層２０１の少なくとも一部は、例えば、Ｎ型トランジスタの半導体層として機能
することができる。
半導体層２０１は、少なくとも、チャネル形成領域と、ソース領域と、ドレイン領域と
、を有する。
半導体層２０１はシリコンを有する半導体層であることが好ましい。
半導体層２０１の有するソース領域及びドレイン領域にはドナー元素（例えば、リン、
砒素等）が含有されている。
半導体層２０１は、ドナー元素が含有されたＬＤＤ領域を有していても良い。
半導体層２０２の少なくとも一部は、例えば、Ｐ型トランジスタの半導体層として機能
することができる。
半導体層２０２は、少なくとも、チャネル形成領域と、ソース領域と、ドレイン領域と
、を有する。
半導体層２０２はシリコンを有する半導体層であることが好ましい。
半導体層２０２の有するソース領域及びドレイン領域にはアクセプター元素（例えば、
ボロン等）が含有されている。
半導体層２０２は、アクセプター元素が含有されたＬＤＤ領域を有していても良い。
なお、チャネル形成領域は、ソース領域とドレイン領域との間に配置する。
ＬＤＤ領域は、チャネル形成領域とソース領域の間に配置することができる。
ＬＤＤ領域は、チャネル形成領域とドレイン領域の間に配置することができる。
絶縁層３００の少なくとも一部は、例えば、Ｎ型トランジスタのゲート絶縁膜として機
能することができる。
絶縁層３００の少なくとも一部は、例えば、Ｐ型トランジスタのゲート絶縁膜として機
能することができる。
導電層４０１の少なくとも一部は、例えば、Ｎ型トランジスタのゲート電極として機能
することができる。
導電層４０１の少なくとも一部は、半導体層２０１の有するチャネル形成領域と重なる
。
導電層４０２の少なくとも一部は、例えば、Ｐ型トランジスタのゲート電極として機能
することができる。
導電層４０２の少なくとも一部は、半導体層２０２の有するチャネル形成領域と重なる
。
絶縁層５００の少なくとも一部は、例えば、層間絶縁膜として機能することができる。
半導体層５５０の少なくとも一部は、例えば、Ｎ型トランジスタの半導体層として機能
することができる。
半導体層５５０は、酸化物半導体を有することが好ましい。
つまり、半導体層５５０は酸化物半導体層であることが好ましい。
導電層６０１は、絶縁層５００の有するコンタクトホールを介して半導体層２０１の有
するソース領域と電気的に接続されている。
導電層６０２は、絶縁層５００の有するコンタクトホールを介して半導体層２０１の有
するドレイン領域と電気的に接続されている。
導電層６０３は、絶縁層５００の有するコンタクトホールを介して半導体層２０２の有
するソース領域と電気的に接続されている。
導電層６０４は、絶縁層５００の有するコンタクトホールを介して半導体層２０２の有
するドレイン領域と電気的に接続されている。
導電層６０５の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を
有するＮ型トランジスタのソース電極として機能することができる。
導電層６０６の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を
有するＮ型トランジスタのドレイン電極として機能することができる。
絶縁層７００の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を
有するＮ型トランジスタのゲート絶縁膜として機能することができる。
導電層８０１の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を
有するＮ型トランジスタのゲート電極として機能することができる。
導電層８０１の少なくとも一部は、半導体層５５０の有するチャネル形成領域と重なる
。
絶縁層９００の少なくとも一部は、層間絶縁膜として機能することができる。
以上のように、シリコンを有するチャネル形成領域を有するＮ型トランジスタ、シリコ
ンを有するチャネル形成領域を有するＰ型トランジスタ、及び酸化物半導体を有するチャ
ネル形成領域を有するＮ型トランジスタを同一基板に形成することができる。
また、図４１の構造の場合、導電層６０１〜導電層６０６を同一材料、同一工程で形成
することができる。
図４１では、トップゲート型トランジスタの例を示したがボトムゲート型トランジスタ
としても良い。半導体層の上下にゲート電極を有するダブルゲート型トランジスタとして
も良い。
図４１では、シリコンを有するチャネル形成領域を有するＮ型トランジスタ、及び、シ
リコンを有するチャネル形成領域を有するＰ型トランジスタが、薄膜トランジスタである
例を示したが、半導体基板、ＳＯＩ基板を用いたトランジスタとしても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２８）
基板、絶縁層、導電層、及び半導体層の材料について説明する。
基板は、ガラス基板、石英基板、金属基板、半導体基板、樹脂基板（プラスチック基板
）等を用いることができるがこれらに限定されない。
基板が可撓性を有していても良い。
ガラス基板を薄くすると可撓性を有するようになる。
樹脂基板は可撓性を有する。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。
絶縁層は単層構造であっても積層構造であっても良い。
絶縁層として、例えば、無機物質を有する絶縁層、有機物質を有する絶縁層等があるが
限定されない。
無機物質を有する絶縁層は、例えば、酸化シリコンを有する膜、窒化シリコンを有する
膜、窒化アルミニウムを有する膜、酸化アルミニウムを有する膜、酸化ハフニウムを有す
る膜等があるが限定されない。
有機物質を有する絶縁層として、例えば、ポリイミドを有する膜、アクリルを有する膜
、シロキサンを有する膜、エポキシを有する膜等があるが限定されない。
ゲート絶縁膜として機能することができる絶縁層は無機物質を有する絶縁層であること
が好ましい。
導電層は、導電性を有していればどのような材料でも用いることができる。
導電層は単層構造であっても積層構造であっても良い。
導電層は、金属を有する膜、透明導電体を有する膜等があるが限定されない。
金属としては、例えば、アルミニウム、チタン、モリブデン、タングステン、クロム、
金、銀、銅、アルカリ金属、アルカリ土類金属等があるが限定されない。
透明導電体としては、例えば、インジウム錫酸化物、インジウム亜鉛酸化物等があるが
限定されない。
金属は遮光性又は反射性を有する。
透明導電体は透光性を有する。
半導体層は、半導体特性を有していればどのような材料でも用いることができる。
半導体層は単層構造であっても積層構造であっても良い。
半導体層は、酸化物半導体層と、酸化物半導体層以外の半導体層等があるが限定されな
い。
酸化物半導体層以外の半導体層としては、シリコンを有する半導体層、有機半導体層等
があるが限定されない。
シリコンを有する半導体層は、例えば、シリコン膜、シリコンゲルマニウム膜、炭化シ
リコン膜等があるが限定されない。
酸化物半導体層は、酸化物半導体材料を有する膜である。
酸化物半導体層は、金属と酸素とを有する膜であれば限定されない。
例えば、インジウムと酸素を有する膜、亜鉛と酸素を有する膜、錫と酸素を有する膜等
は酸化物半導体層として機能することができる。
例えば、酸化物半導体層として、酸化インジウム膜、酸化スズ膜、酸化亜鉛膜等がある
が限定されない。
例えば、酸化物半導体層として、Ｉｎ−Ｚｎ系酸化物膜、Ｓｎ−Ｚｎ系酸化物膜、Ａｌ
−Ｚｎ系酸化物膜、Ｚｎ−Ｍｇ系酸化物膜、Ｓｎ−Ｍｇ系酸化物膜、Ｉｎ−Ｍｇ系酸化物
膜、Ｉｎ−Ｇａ系酸化物膜等があるが限定されない。
Ａ−Ｂ系酸化物膜（Ａ、Ｂは元素）とは、ＡとＢと酸素とを有する膜を意味する。
例えば、酸化物半導体層として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−
Ｚｎ系酸化物膜、Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｈ
ｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｌａ−Ｚｎ系酸化物膜、Ｉｎ−Ｃｅ−Ｚｎ系酸化物膜、Ｉｎ
−Ｐｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｎｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｍ−Ｚｎ系酸化物膜、
Ｉｎ−Ｅｕ−Ｚｎ系酸化物膜、Ｉｎ−Ｇｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
膜、Ｉｎ−Ｄｙ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｏ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｒ−Ｚｎ系酸
化物膜、Ｉｎ−Ｔｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｙｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物膜、Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｓｎ−Ａｌ−Ｚｎ系酸化物膜等があるが限定
されない。
Ａ−Ｂ−Ｃ系酸化物膜（Ａ、Ｂ、Ｃは元素）とは、ＡとＢとＣと酸素とを有する膜を意
味する。
例えば、酸化物半導体層として、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｇ
ａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸
化物膜、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物膜等があ
るが限定されない。
Ａ−Ｂ−Ｃ−Ｄ系酸化物膜（Ａ、Ｂ、Ｃ、Ｄは元素）とは、ＡとＢとＣとＤと酸素とを
有する膜を意味する。
酸化物半導体層としては、インジウムとガリウムと亜鉛と酸素とを有する膜が特に好ま
しい。
酸化物半導体層を用いてＮ型トランジスタ及びＰ型トランジスタの双方を作製すること
が可能であるが、Ｎ型トランジスタの方がＰ型トランジスタよりも実用的なので好ましい
。
酸化物半導体層は結晶を有していると好ましい。
結晶はＣ軸方向が酸化物半導体層又は基板の表面と垂直になるように配向されていると
好ましい。
酸化物半導体層又は基板の表面と垂直になるようにＣ軸配向された結晶をＣＡＡＣ（Ｃ
−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）と呼ぶ。
結晶のＣ軸と酸化物半導体層又は基板の表面とのなす角度は９０度が好ましいが、８０
度以上１００度以下であっても良い。
ＣＡＡＣの作製方法の一例として、スパッタリング法を用いて酸化物半導体層を形成す
るに際して、成膜時の基板温度を２００℃以上４５０℃以下とする第１の方法がある。
第１の方法では、酸化物半導体層の下層及び上層にＣＡＡＣが形成される。
ＣＡＡＣの作製方法の一例として、酸化物半導体層を形成後に、酸化物半導体層に６５
０℃以上３分以上の加熱処理を施す第２の方法がある。
第２の方法では、酸化物半導体層の少なくとも上層にＣＡＡＣが形成される（第２の方
法のパターンＡ）。
第２の方法において、酸化物半導体層の厚さを小さくすることにより、下層及び上層に
ＣＡＡＣを形成することができる（第２の方法のパターンＢ）。
ＣＡＡＣの作製方法の一例として、第２の方法のパターンＢにより形成した第１の酸化
物半導体層上に第２の酸化物半導体層を形成する第３の方法がある。
第２の方法及び第３の方法における酸化物半導体層の形成方法はスパッタリング法に限
定されない。
第１乃至第３の方法により、Ｃ軸と酸化物半導体層又は基板の表面とのなす角度８０度
以上１００度以下である結晶を形成することができる。
第１乃至第３の方法では少なくとも上層（表面）にＣＡＡＣを有する酸化物半導体層を
形成することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２９）
半導体装置とは、半導体を有する素子を有する装置である。
半導体を有する素子は、例えば、トランジスタ、抵抗素子、容量素子、ダイオード等で
ある。
トランジスタは、電界効果型トランジスタであることが好ましいが限定されない。
トランジスタは、薄膜トランジスタであることが好ましいが限定されない。
シリコンウェハ、ＳＯＩ基板等を用いてトランジスタを形成しても良い。
半導体装置としては、例えば、表示素子を有する表示装置、記憶素子を有する記憶装置
、ＲＦＩＤ、プロセッサ等があるが限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ３ トランジスタ
Ｔｒ４ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
Ｔｒ７ トランジスタ
Ｌ１ 配線
Ｌ２ 配線
Ｌ３ 配線
Ｌ４ 配線
Ｌ５ 配線
Ｌ６ 配線
Ｌ７ 配線
Ｌｉｎ 配線
ＩＮＶ１ インバータ
ＩＮＶ２ インバータ
Ｃ 容量素子
１０１ 基板
１０２ 絶縁層
２０１ 半導体層
２０２ 半導体層
３００ 絶縁層
４０１ 導電層
４０２ 導電層
５００ 絶縁層
５５０ 半導体層
６０１ 導電層
６０２ 導電層
６０３ 導電層
６０４ 導電層
６０５ 導電層
６０６ 導電層
７００ 絶縁層
８０１ 導電層
９００ 絶縁層

Claims (2)

  1. 第１乃至第３のトランジスタと、第１乃至第５の配線を有し、
    前記第１の配線は、前記第１のトランジスタの第１の端子と電気的に接続されており、
    前記第１の配線は、前記第２のトランジスタの第１の端子と電気的に接続されており、
    前記第２の配線は、前記第１のトランジスタの第２の端子と電気的に接続されており、
    前記第２の配線は、前記第２のトランジスタの第２の端子と電気的に接続されており、
    前記第２の配線は、前記第３のトランジスタの第１の端子と電気的に接続されており、
    前記第３の配線は、前記第１のトランジスタのゲート端子と電気的に接続されており、
    前記第４の配線は、前記第２のトランジスタのゲート端子と電気的に接続されており、
    前記第４の配線は、前記第３のトランジスタのゲート端子と電気的に接続されており、
    前記第５の配線は、前記第３のトランジスタの第２の端子と電気的に接続されており、
    前記第１のトランジスタは、第１のＮ型トランジスタであり、
    前記第２のトランジスタは、Ｐ型トランジスタであり、
    前記第３のトランジスタは、第２のＮ型トランジスタであり、
    前記第２のトランジスタは、シリコンを有するチャネル形成領域を有し、
    前記第３のトランジスタは、酸化物半導体を有するチャネル形成領域を有することを特徴とする半導体装置。
  2. 第１乃至第４のトランジスタと、第１乃至第５の配線を有し、
    前記第１の配線は、前記第４のトランジスタの第１の端子と電気的に接続されており、
    前記第２の配線は、前記第１のトランジスタの第１の端子と電気的に接続されており、
    前記第２の配線は、前記第２のトランジスタの第１の端子と電気的に接続されており、
    前記第２の配線は、前記第４のトランジスタの第１の端子と電気的に接続されており、
    前記第３の配線は、前記第１のトランジスタのゲート端子と電気的に接続されており、
    前記第３の配線は、前記第３のトランジスタのゲート端子と電気的に接続されており、
    前記第４の配線は、前記第２のトランジスタのゲート端子と電気的に接続されており、
    前記第４の配線は、前記第４のトランジスタのゲート端子と電気的に接続されており、
    前記第５の配線は、前記第４のトランジスタの第２の端子と電気的に接続されており、
    前記第４のトランジスタの第２の端子は、前記第１のトランジスタの第２の端子と電気的に接続されており、
    前記第４のトランジスタの第２の端子は、前記第２のトランジスタの第２の端子と電気的に接続されており、
    前記第１のトランジスタは、第１のＮ型トランジスタであり、
    前記第２のトランジスタは、Ｐ型トランジスタであり、
    前記第３のトランジスタは、第２のＮ型トランジスタであり、
    前記第４のトランジスタは、第３のＮ型トランジスタであり、
    前記第２のトランジスタは、シリコンを有するチャネル形成領域を有し、
    前記第３のトランジスタは、酸化物半導体を有するチャネル形成領域を有し、
    前記第４のトランジスタは、酸化物半導体を有するチャネル形成領域を有することを特徴とする半導体装置。
JP2016047256A 2016-03-10 2016-03-10 半導体装置 Expired - Fee Related JP6096957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016047256A JP6096957B2 (ja) 2016-03-10 2016-03-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047256A JP6096957B2 (ja) 2016-03-10 2016-03-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012195987A Division JP5902590B2 (ja) 2012-09-06 2012-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2016149561A true JP2016149561A (ja) 2016-08-18
JP6096957B2 JP6096957B2 (ja) 2017-03-15

Family

ID=56688025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047256A Expired - Fee Related JP6096957B2 (ja) 2016-03-10 2016-03-10 半導体装置

Country Status (1)

Country Link
JP (1) JP6096957B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04156716A (ja) * 1990-10-19 1992-05-29 Nec Kyushu Ltd Ｃｍｏｓ型アナログスイッチ回路
JPH04178012A (ja) * 1990-11-13 1992-06-25 Nec Kyushu Ltd 半導体装置
JPH0559971U (ja) * 1992-01-14 1993-08-06 シチズン時計株式会社 スイッチ回路
JP2011258941A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012004425A (ja) * 2010-06-18 2012-01-05 Sharp Corp 薄膜トランジスタ基板の製造方法
JP2012039106A (ja) * 2010-07-16 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012048806A (ja) * 2010-07-27 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04156716A (ja) * 1990-10-19 1992-05-29 Nec Kyushu Ltd Ｃｍｏｓ型アナログスイッチ回路
JPH04178012A (ja) * 1990-11-13 1992-06-25 Nec Kyushu Ltd 半導体装置
JPH0559971U (ja) * 1992-01-14 1993-08-06 シチズン時計株式会社 スイッチ回路
JP2011258941A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012004425A (ja) * 2010-06-18 2012-01-05 Sharp Corp 薄膜トランジスタ基板の製造方法
JP2012039106A (ja) * 2010-07-16 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012048806A (ja) * 2010-07-27 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP6096957B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
JP7194859B1 (ja) 半導体装置
JP6031547B2 (ja) 半導体装置
JP6864043B2 (ja) 液晶表示装置
JP5667840B2 (ja) 半導体装置
CN105765729B (zh) 半导体装置
US10872907B2 (en) Semiconductor device
JP6096957B2 (ja) 半導体装置
JP5902590B2 (ja) 半導体装置
US20210151604A1 (en) Thin film transistor
KR20100061290A (ko) 반도체 소자 및 그 제조방법
WO2022252041A1 (zh) 半导体器件
KR20100061064A (ko) 반도체 소자 및 그 제조방법
CN116072683A (zh) 主动元件基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees