JP2016149415A - 半導体光集積素子 - Google Patents

Abstract

【課題】基板に平行な方向の閉じ込め構造が異なる導波路の接続損失を簡易な方法で低減すること。【解決手段】入力側スラブ導波路に入力された導波光をアレイ導波路を介して出力側スラブ導波路に集光するアレイ導波路回折格子を少なくとも備える半導体光集積素子であって、基板に平行な方向の閉じ込め構造が前記アレイ導波路とは異なる第１の導波路が前記入力側スラブ導波路に直接接続されている半導体光集積素子である。【選択図】図１

Description

本発明は、半導体光集積素子に関する。

近年、光通信の高度化および低コスト化の観点から、半導体光集積素子に求められる性能が高くなっている。そして、１つの半導体素子に複数の光素子を集積するために、各素子の機能に適した導波構造を同一半導体素子上で使い分けるということがなされている（例えば特許文献１参照）。例えば、半導体光集積素子における発光機能を担う領域では電流注入効率の高い埋め込み型導波構造を用い、導波路を曲げる機能を担う領域では曲げ損失の低いハイメサ型導波構造を用いるなど、同一半導体光集積素子上で導波構造を使い分けている。

このような異なる導波構造を組み合わせた光集積素子の例として、埋め込み型のレーザ素子とハイメサ型のＡＷＧ(アレイ導波路回折格子)を集積した光集積素子がある(例えば特許文献２参照)。ＡＷＧを集積した光集積素子の場合、ＡＷＧを小型化するためには導波路の曲げ半径を小さくすることが求められるため、ＡＷＧのアレイ導波路にはハイメサ型導波構造が用いられる。また、ＡＷＧでは導波路を大きく曲げることによって導波路が半導体の様々な面方位に向くことになるので、結晶成長による埋め込みやウェットエッチングによる加工が難しくなることも、ＡＷＧにハイメサ型導波構造を用いる理由となっている。

特開２００８−０６６３１８号公報 特開平１０−３３２９６４号公報

しかしながら、ハイメサ型導波路と埋め込み型導波路のように、導波構造が異なる導波路を接続する場合、両者をどのように接続するかが問題となる。このような異なる導波構造の導波路間では、特に横方向についての屈折率差が大きく異なることによって光の閉じ込めが異なり、導波モードの光分布に不整合が生じる。また、ハイメサ型導波路と埋め込み型導波路とを、製造プロセス上の異なる工程でパターニングする場合は、接続位置に誤差が生じることもある。そして、導波モードの光分布の不整合や接続位置の誤差は、接続損失を発生させることになる。

この接続部の設計については、種々の方法が考案されている。例えば、モード変換部を含むもの、接続部の左右にフィンを配置するもの、接続部分の導波路を太くするもの、ＭＭＩを挟むものなどが知られている。このような公知の接続方法によっても接続部の接続損失を低減することができるが、接続部のために余分な長さの導波路や構造が必要になるという問題がある。

本発明は、上記に鑑みてなされたものであって、その目的は、基板に平行な方向の閉じ込め構造が異なる導波路の接続損失を簡易な方法で低減できる半導体光集積素子を提供することにある。

上述した課題を解決し、目的を達成するために、本発明の一態様に係る半導体光集積素子は、入力側スラブ導波路に入力された導波光をアレイ導波路を介して出力側スラブ導波路に集光するアレイ導波路回折格子を少なくとも備える半導体光集積素子であって、基板に平行な方向の閉じ込め構造が前記アレイ導波路とは異なる導波構造を有する入力導波路が前記入力側スラブ導波路における前記アレイ導波路の対面側に直接接続されていることを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記アレイ導波路は、導波路コア層および上部クラッド層を少なくとも含むメサが突出したハイメサ型導波構造を有することを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記入力導波路は、ストライプ状の導波路コア層の両側に半導体クラッド材料が埋め込まれた埋め込み型導波構造を有することを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記入力導波路は、左右に連続した導波路コア層の上部に上部クラッド層を少なくとも含む半導体層がメサ状に突出したローメサ型導波構造であることを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記入力導波路と同じ導波構造を有し、それぞれ異なる波長で発光する複数の半導体発光素子が、前記入力導波路を介して前記入力側スラブ導波路に接続されていることを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記入力導波路と同じ導波構造を有する出力導波路が前記出力側スラブ導波路における前記アレイ導波路の対面側に直接接続されていることを特徴とする。

また、本発明の一態様に係る半導体光集積素子は、前記出力側スラブ導波路から、さらなる導波路を介さず導波光を出射することを特徴とする。

本発明に係る半導体光集積素子は、基板に平行な方向の閉じ込め構造が異なる導波路の接続損失を簡易な方法で低減できるという効果を奏する。

図１は、本発明の第１実施形態に係る半導体光集積素子を示す平面模式図である。 図２は、ＤＦＢレーザ素子の断面模式図である。 図３は、入力側スラブ導波路の断面模式図である。 図４は、アレイ導波路の断面模式図である。 図５は、光増幅器の断面模式図である。 図６は、半導体光集積素子の導波方向に関する断面模式図である。 図７は、本発明の第２実施形態に係る半導体光集積素子を示す平面模式図である。 図８は、ＤＦＢレーザ素子の断面模式図である。 図９は、入力側スラブ導波路の断面模式図である。 図１０は、アレイ導波路の断面模式図である。 図１１は、光増幅器の断面模式図である。 図１２は、半導体光集積素子の導波方向に関する断面模式図である。 図１３は、本発明の第３実施形態に係る半導体光集積素子を示す平面模式図である。

以下、図面を参照しながら、本発明の実施形態に係る半導体光集積素子を詳細に説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体光集積素子１００を示す平面模式図である。図１は、簡単化のために、半導体光集積素子１００の導波路のみを記載し、電極などの構成は省略してある。図１に示すように、半導体光集積素子１００は、埋め込み型導波構造領域１１０と、スラブ導波構造領域１２０と、ハイメサ型導波構造領域１３０とを有する。

埋め込み型導波構造領域１１０は、構成する導波路が埋め込み型導波構造を有する領域である。なお、埋め込み型導波構造を有する導波路を単に埋め込み型導波路という。埋め込み型導波構造とは、ストライプ状の導波路コア層の両側に半導体クラッド材料が埋め込まれた導波構造であり、例えば、レーザ素子や光増幅器のように電流注入を行う素子に適している。埋め込み型導波構造は、低い表面再結合速度、低い電気抵抗、低い熱抵抗、および低い光散乱損失といった特長を有するからである。

また、埋め込み型導波構造は、端面窓構造を隣接して形成することが容易である。埋め込み型導波構造は鉛直方向の光閉じ込めと水平方向の光閉じ込めとを同じ構造で行うので、導波路コア層を除去するのみで端面窓構造を形成することができるからである。一方、ハイメサ型導波構造に隣接して端面窓構造を形成しようとすると、端面窓構造におけるコア層の除去とハイメサ構造の形成とを別々の工程で実施しなければならず、位置ずれなどが生じやすい。

そこで、本実施形態の半導体光集積素子１００では、埋め込み型導波構造領域１１０に、ＤＦＢレーザ素子１１１、光増幅器１１２、入力導波路１１３、および出力導波路１１４を備える。

また、光増幅器１１２と半導体光集積素子１００の出射面１１６との間には、端面窓構造１１５を設けている。

ハイメサ型導波構造領域１３０は、構成する導波路がハイメサ型導波構造を有する領域である。なお、ハイメサ型導波構造を有する導波路を単にハイメサ型導波路という。ハイメサ型導波構造とは、導波路コア層を少なくとも含む半導体層がメサ状に突出した導波構造であり、例えば、曲げ導波路に適している。ハイメサ型導波構造は、左右方向に関してコアとクラッドとの屈折率差が大きいので、曲げ損失が小さいという特性を有する。したがって、同一の許容曲げ損失であれば、ハイメサ型導波路は、埋め込み型導波路と比較して曲率半径を小さくし得る。このため、ハイメサ型導波構造を採用した半導体光集積素子は、埋め込み型導波路を採用したものと比較して、素子の小型化に有利となる。

そこで、本実施形態の半導体光集積素子１００では、ハイメサ型導波構造領域１３０に、ＡＷＧの一部を構成しているアレイ導波路１３１を備える。

スラブ導波構造領域１２０は、構成する導波路がスラブ導波構造を有する領域である。なお、スラブ導波構造を有する導波路を単にスラブ導波路という。スラブ導波構造とは、基板と平行方向に関する光の閉じ込め力がない導波構造である。したがって、スラブ導波路を伝搬する光は、基板と平行方向に広がりながら伝搬することになる。ＡＷＧでは、スラブ導波路における基板と平行方向に関する光の閉じ込め力がないという特徴を入力部と出力部に利用して、異なる波長の導波光の合波や分波を行うことができる。

そこで、本実施形態の半導体光集積素子１００では、スラブ導波構造領域１２０に、ＡＷＧの入力側スラブ導波路１２１および出力側スラブ導波路１２２を備える。

スラブ導波路は、基板と平行方向に関する光の閉じ込め力がない導波路なので、埋め込み型導波路とハイメサ型導波路とを接続する際に介在させるのに好適である。埋め込み型導波路とハイメサ型導波路とは、基板と平行方向に関する光の閉じ込め力に大きな違いがあるが、基板と平行方向に関する光の閉じ込め力がないスラブ導波路を介して接続することにより、埋め込み型導波路とハイメサ型導波路との間の導波モードの光分布の不整合を解消することができる。

そこで、本実施形態の半導体光集積素子１００では、ＡＷＧの一部を構成している入力側スラブ導波路１２１および出力側スラブ導波路１２２を活用して、埋め込み型導波路とハイメサ型導波路とを接続している。すなわち、本実施形態の半導体光集積素子１００では、埋め込み型導波路で構成された入力導波路１１３と入力側スラブ導波路１２１とを直接接続し、さらに、ハイメサ型導波路で構成されたアレイ導波路１３１と入力側スラブ導波路１２１とを直接接続している。また、埋め込み型導波路で構成された出力導波路１１４と出力側スラブ導波路１２２とを直接接続し、ハイメサ型導波路で構成されたアレイ導波路１３１と出力側スラブ導波路１２２とを直接接続している。

上記のように、本実施形態の半導体光集積素子１００では、ＡＷＧの一部を構成している入力側スラブ導波路１２１および出力側スラブ導波路１２２を活用して、埋め込み型導波路とハイメサ型導波路とを接続しているので、埋め込み型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。つまり、埋め込み型導波路とハイメサ型導波路との接続部を入力側スラブ導波路１２１および出力側スラブ導波路１２２とすることによって、基板に平行な方向の閉じ込め構造が異なる導波路を、導波モードの光分布を整合させて接続することができる。

次に、半導体光集積素子１００における各構成の機能について説明する。

半導体光集積素子１００は、複数のＤＦＢレーザ素子１１１を備えている。複数のＤＦＢレーザ素子１１１は、例えば１．５５μｍ波長帯において発振波長が３．５ｎｍずつ異なるように設計されている。また、ＤＦＢレーザ素子１１１の温度を変更することによって、ＤＦＢレーザ素子１１１の発振波長が変化する。したがって、複数のＤＦＢレーザ素子１１１は、複数のうち一つを選択することによって粗調を行い、温度変更によって微調を行い、全体として、連続的な波長範囲での発振を行う波長可変光源として動作する。複数のＤＦＢレーザ素子１１１から出射された導波光は、入力導波路１１３を介して入力側スラブ導波路１２１へ導波される。

入力側スラブ導波路１２１は、基板と平行方向に関する光の閉じ込め力がない導波路であり、入力導波路１１３から入力された導波光を基板と平行方向に分散させながら、アレイ導波路１３１へ導波光を導波する。

アレイ導波路１３１は、経路が曲げられて構成された多数の導波路から構成されており、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に対応させて入力側スラブ導波路１２１における入射位置を変えると、出力側スラブ導波路１２２の出射端における集光位置は変化しないことになる。このような原理を利用して、ＡＷＧは、複数のＤＦＢレーザ素子１１１から出射された異なる発振波長の導波光を合波するカプラとして機能している。

なお、もし複数のＤＦＢレーザ素子１１１と光増幅器１１２との間に設けられたカプラが波長選択性の無いものであったとすると、ＤＦＢレーザ素子１１１と光増幅器１１２との結合効率はＤＦＢレーザ素子の本数分の１以下になってしまう。例えば、ＤＦＢレーザ素子１１１の数が８本であるとすると各ＤＦＢレーザ素子１１１と光増幅器１１２との結合効率は１／８以下（１２．５％以下）となる。

言い換えると、半導体光集積素子１００では、複数のＤＦＢレーザ素子１１１と光増幅器１１２との間に介在するカプラとしてＡＷＧを用いているので、ＤＦＢレーザ素子１１１から光増幅器１１２への結合効率が高くなっている。

なお、本実施形態で用いた例では、ＡＷＧの焦点距離は６３０μｍであり、アレイ導波路１３１は、間隔３．５μｍで８０本であり、入力側スラブ導波路１２１に接続される入力導波路１１３の間隔は５μｍである。

出力導波路１１４は、出力側スラブ導波路１２２で合波された導波光を光増幅器１１２へ導波する。そして光増幅器１１２は、出力導波路１１４から入力された導波光を増幅して、端面窓構造１１５を介して半導体光集積素子１００の外部へ出射する。

端面窓構造１１５は、端面付近の導波路コア層を除去することによって形成されている。半導体光集積素子１００の端面には反射率を低減するため、低反射コートが施されているが、端面窓構造１１５を設けることによって、反射率をさらに低減することができる。

本実施形態の半導体光集積素子１００では、ＤＦＢレーザ素子１１１と光増幅器１１２とは埋め込み型導波構造を採用することによって、導波路脇での表面再結合速度が小さいという利点を享受することができる。また、ＡＷＧのアレイ導波路１３１はハイメサ型導波構造を採用することによって、小さい曲率半径と密集した導波路間隔が可能になり、著しい小型化が可能となっている。

ここで、埋め込み型導波構造領域１１０とハイメサ型導波構造領域１３０との間で、パターン位置に設計値からのずれが生じた場合を考える。例えば、埋め込み型導波構造領域１１０とハイメサ型導波構造領域１３０とでは、製造プロセス上の異なる工程でパターニングされることがあり、すると、ＡＷＧの入力側スラブ導波路１２１に対する入力導波路１１３の接続位置に誤差が生じることもある。しかしながら、ＡＷＧにおける入射方向からの横ずれは、ＡＷＧの透過波長のずれにのみ影響し、透過波長における透過効率には影響しない。この点は、接続位置のずれが直接効率の低下につながる従来技術によるハイメサ型導波路と埋め込み型導波路の接続とは大きく異なるところである。

さらに、本実施形態における透過波長ずれについて検討する。本実施形態の半導体光集積素子１００では、入力導波路１１３と出力導波路１１４とが対向する構成であって、入力導波路１１３と出力導波路１１４とが同時にずれるので、両方のずれの影響が加算されたものとなる。上記構成のＡＷＧの透過波長間隔は３．５ｎｍであり、入力導波路１１３の間隔は５μｍであるので、例えば１μｍのパターンずれが発生した場合、１μｍ×２÷５μｍ×３．５ｎｍで１ｎｍの透過波長のずれが発生することになる。したがって、透過波長のトレランスが１ｎｍより大きい場合、１μｍのパターンずれであっても許容されることになる。

次に、図２〜図６を参照しながら、半導体光集積素子１００の各構成の断面構造について説明する。なお、図２〜図６は、それぞれ図１における、Ａ−Ａ断面、Ｂ−Ｂ断面、Ｃ−Ｃ断面、Ｄ−Ｄ断面、Ｅ−Ｅ断面に対応している。

（断面構造：ＤＦＢレーザ素子）
図２は、ＤＦＢレーザ素子１１１の断面模式図である。図２に示すように、ＤＦＢレーザ素子１１１は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ａ、および上部クラッド層１０４を順次積層した構造を有している。

基板１０１の材料はＩｎＰであり、下部クラッド層１０２の材料はｎ型のＩｎＰである。なお、基板１０１の材料は、ｎ型のＩｎＰとしてもよい。また、高周波特性を重視する場合には、ｎ側電極を下部クラッド層１０２に設けて、基板１０１の材料を半絶縁ＩｎＰとしてもよい。

導波路コア層１０３ａは、電流注入によって発光するＧａＩｎＡｓＰを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層１０３ａの上側近傍には回折格子層１０３ａａが設けられている。導波路コア層１０３ａの厚さはＳＣＨ層を含めて１５０ｎｍであり、幅は２μｍである。

上部クラッド層１０４の材料はｐ型のＩｎＰであり、上部クラッド層１０４の内部に、上部クラッド層１０４とはエッチング耐性が異なるエッチング停止層１０５が挿入されている。なお、製造方法によっては、このエッチング停止層１０５を省略することも可能である。上部クラッド層１０４の厚さはエッチング停止層１０５も含めて４．５μｍである。なお、エッチング停止層１０５を挿入する場合のエッチング停止層１０５の厚さは、例えば１０ｎｍである。

ＤＦＢレーザ素子１１１の導波路コア層１０３ａは、導波路コア層１０３ａの両側近傍に下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７が埋め込まれた構造を有している。下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７の材料は、それぞれｐ型のＩｎＰおよびｎ型のＩｎＰである。下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７は電流ブロッキング層として機能し、導波路コア層１０３ａに注入される電流の注入効率を高めている。

上部クラッド層１０４上には、ｐ型のＧａＩｎＡｓからなるコンタクト層１０８が設けられており、ｐ側電極１０９ａとオーミック接触している。また、ＤＦＢレーザ素子１１１の上面および側面には、ＳｉＮｘを材料としたパシベーション膜１４１が形成されており、隣接するＤＦＢレーザ素子１１１の各々が電気的に分離されている。さらにｐ側電極１０９ａは、チタン、白金、金の多層電極と金メッキによるチップ上配線１４３ａに接触している。

（断面構造：スラブ導波路）
図３は、入力側スラブ導波路１２１の断面模式図である。図３に示すように、入力側スラブ導波路１２１は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ｂ、および上部クラッド層１０４を順次積層した構造を有している。なお、基板１０１、下部クラッド層１０２、および上部クラッド層１０４の材料は、ＤＦＢレーザ素子１１１と同一である。

導波路コア層１０３ｂは、ＧａＩｎＡｓＰを材料としたバルク構造で構成されている。導波路コア層１０３ｂの厚さは２００ｎｍである。導波路コア層１０３ｂの幅は、基板１０１と平行方向に広がりながら導波される導波光が影響を受けないように十分に広い幅を確保してある。

なお、上部クラッド層１０４上には、コンタクト層１０８が設けられているが、このコンタクト層１０８は除去されても構わない。また、入力側スラブ導波路１２１の上面には、ＳｉＮｘを材料としたパシベーション膜１４１が適切に形成されている。

（断面構造：アレイ導波路）
図４は、アレイ導波路１３１の断面模式図である。図４に示すように、アレイ導波路１３１は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ｃ、および上部クラッド層１０４を順次積層した構造を有している。なお、基板１０１、下部クラッド層１０２、および上部クラッド層１０４の材料は、ＤＦＢレーザ素子１１１と同一である。

導波路コア層１０３ｃは、ＧａＩｎＡｓＰを材料としたバルク構造で構成されている。導波路コア層１０３ｃの厚さは２００ｎｍであり、幅は２μｍである。

上部クラッド層１０４の厚さは、ＤＦＢレーザ素子１１１における上部クラッド層よりも薄く、２．３μｍである。

アレイ導波路１３１は、上部クラッド層１０４と導波路コア層１０３ｃと下部クラッド層１０２の一部とがメサ状に突出したハイメサ型の導波路構造を有している。ここで、下部クラッド層１０２に対するエッチング深さは３００ｎｍである。

上部クラッド層１０４上には、エッチング停止層１０５が設けられているが、このエッチング停止層１０５は除去されても構わない。また、アレイ導波路１３１の上面には、ＳｉＮｘを材料としたパシベーション膜１４１が適切に形成されている。

（断面構造：光増幅器）
図５は、光増幅器１１２の断面模式図である。図５に示すように、光増幅器１１２は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ｄ、および上部クラッド層１０４を順次積層した構造を有している。また、導波路コア層１０３ｄの両側近傍に下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７が埋め込まれた導波路構造を有している。上部クラッド層１０４にはコンタクト層１０８を介してｐ側電極１０９ｄが接続され、ｐ側電極１０９ｄは、チタン、白金、金の多層電極と金メッキによるチップ上配線１４３ｄに接触している。

光増幅器１１２は、ＤＦＢレーザ素子１１１とほぼ同様の構成を有しており、各層の材料および層厚は、ＤＦＢレーザ素子１１１と同一である。光増幅器１１２がＤＦＢレーザ素子１１１と相違する点は、回折格子層の存在とトレンチの存在である。光増幅器１１２の導波路コア層１０３ｄの上側には回折格子層が存在しない。また、光増幅器１１２は、電気的に分離するためのトレンチも存在しない。

（断面構造：導波方向）
図６は、半導体光集積素子１００の導波方向に関する断面模式図である。図６の断面模式図は、半導体光集積素子１００における、ＤＦＢレーザ素子１１１と入力導波路１１３と入力側スラブ導波路１２１とアレイ導波路１３１と出力側スラブ導波路１２２と出力導波路１１４と光増幅器１１２と端面窓構造１１５とを順次繋げた断面を示している。

図６に示すように、アレイ導波路１３１では、他の導波路部分と比較して、上部クラッド層１０４の厚さが薄い。エッチング停止層１０５の位置は、アレイ導波路１３１の上部クラッド層１０４の厚さに対応しており、エッチング停止層１０５までエッチングをすることで、上部クラッド層１０４の厚さを実現することができる。

また、端面窓構造１１５では、導波路コア層が存在していない。その代わり、埋め込み型導波路における下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７がコア部分に延伸している。

（製造方法）
次に、半導体光集積素子１００の製造方法について説明する。

まず、ｎ型のＩｎＰからなる基板１０１上に、有機金属気相成長（ＭＯＣＶＤ）法を用いて下部クラッド層１０２としてのｎ型のＩｎＰ、ＤＦＢレーザ素子１１１および光増幅器１１２の導波路コア層１０３ａ，１０３ｄとしてのＧａＩｎＡｓＰ多重量子井戸活性層、上部クラッド層１０４の一部としてのｐ型のＩｎＰ、および、回折格子層１０３ａａとしてのＧａＩｎＡｓＰをこの順に積層する。

次に、素子全面にＳｉＮｘ膜を堆積した後、ＤＦＢレーザ素子１１１を形成する領域に周期的な回折格子のパターンを形成するとともに、光増幅器１１２を形成する領域付近のＳｉＮｘを除去する。そして、ＳｉＮｘ膜をマスクとしてエッチングして、回折格子層を除去する。ＳｉＮｘ膜を全て除去した後に、ＭＯＣＶＤ法による回折格子埋め込み成長によって、上部クラッド層１０４としてのｐ型のＩｎＰを積層する。これにより、ＤＦＢレーザ素子１１１の導波路コア層１０３ａの上側近傍に、上部クラッド層１０４に埋め込まれた回折格子層１０３ａａが形成されている。

再度、素子全面にＳｉＮｘ膜を堆積した後、ＤＦＢレーザ素子１１１および光増幅器１１２を形成する領域を、やや幅広のパターンになるようにパターニングを施す。そして、ＳｉＮｘ膜をマスクとしてエッチングしてＧａＩｎＡｓＰ多重量子井戸活性層までを除去し、下部クラッド層１０２としてのｎ型のＩｎＰ層を露出する。続いてＳｉＮｘ膜のマスクをそのまま選択成長のマスクとして、下部クラッド層１０２としてのｎ型のＩｎＰ層の上に、ＭＯＣＶＤ法により、導波路コア層１０３ｂ，１０３ｃとしてのＧａＩｎＡｓＰ、および上部クラッド層１０４としてのｐ型のＩｎＰを積層する。

次に、ＳｉＮｘ膜のマスクを除去した後、新たにＳｉＮｘ膜を堆積し、ＤＦＢレーザ素子１１１、光増幅器１１２、入力導波路１１３、出力導波路１１４、入力側スラブ導波路１２１、出力側スラブ導波路１２２、およびアレイ導波路１３１の導波路に対応するパターンになるようにパターニングを施す。このとき、後にハイメサ導波路を形成するＡＷＧのアレイ導波路１３１の領域では、導波路間隔が狭いので、隙間を設けず、アレイ導波路１３１の近傍を全体的に覆うように幅広にパターニングしておく。また、端面窓構造１１５となる部分は、コア層を設けないので、ＳｉＮｘ膜を除去するようにパターニングしておく。

次に、このＳｉＮ膜をマスクとしてエッチングして、ＤＦＢレーザ素子１１１、光増幅器１１２、入力導波路１１３、出力導波路１１４の導波路に対応するメサ構造を形成するとともに、下部クラッド層１０２としてのｎ型のＩｎＰ層を露出させる。そして、このＳｉＮｘ膜のマスクを選択成長のマスクとして、下部クラッド層１０２としてのｎ型のＩｎＰ層の上に、ＭＯＣＶＤ法を用いて、下部埋め込みクラッド層１０６としてのｐ型のＩｎＰ、および上部埋め込みクラッド層１０７としてのｎ型のＩｎＰを積層する。

次に、ＳｉＮｘ膜のマスクを除去した後、ＭＯＣＶＤ法を用いて、素子全面に、上部クラッド層１０４としてのｐ型のＩｎＰ、エッチング停止層１０５としての厚さ１０ｎｍのｐ型のＧａＩｎＡｓＰ、上部クラッド層１０４としてのｐ型のＩｎＰ、コンタクト層１０８としてのｐ型のＧａＩｎＡｓを積層する。

次に、後にハイメサ型導波路を形成する領域以外を覆うようにパターニングを行い、そのパターンをマスクとして、硫酸と過酸化水素を含むエッチャントによりコンタクト層１０８としてのｐ型のＧａＩｎＡｓを除去し、さらに塩酸系のエッチャントによるウェットエッチングでエッチング停止層１０５までのｐ型のＩｎＰを除去する。

次に、素子全面にＳｉＮｘ膜を堆積し、ハイメサ型導波路であるアレイ導波路１３１の左右に相当する部分に開口ができるようにパターニングを施す。このとき、光増幅器１１２部分とＤＦＢレーザ素子１１１部分との周辺領域はＳｉＮｘで覆われている状態にし、かつ、ＤＦＢレーザ素子１１１の左右のトレンチとなる領域には開口ができるようにパターニングを施す。そして、このＳｉＮｘをマスクとして、ドライエッチングにより、下部クラッド層１０２の一部までをエッチングしてハイメサ型導波路を形成する。

なお、本工程では、ハイメサ構造の両側における下部クラッド層１０２のエッチング深さが設計値に一致するようにエッチングを行う。また、ＤＦＢレーザ素子１１１の左右のトレンチは、少なくともエッチング停止層１０５であるＧａＩｎＡｓＰに達するまでエッチングし、その後、トレンチ以外の部分をマスクで覆い、塩酸系のウェットエッチングによってこのトレンチのエッチング深さを大きくすることによって形成する。

その後、公知の方法により、各部分にパシベーション膜やその開口部、および電流注入のための電極などを形成する。素子の表面の加工が終了した後に、基板１０１を研磨して所望の厚さにし、素子の裏面に電極を形成する。

さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って半導体光集積素子１００が完成する。

（第２実施形態）
図７は、本発明の第２実施形態に係る半導体光集積素子２００を示す平面模式図である。図７は、簡単化のために、半導体光集積素子２００の導波路のみを記載し、電極などの構成は省略してある。図７に示すように、第２実施形態に係る半導体光集積素子２００は、第１実施形態に係る半導体光集積素子１００とほぼ同一の構成を有する。

第２実施形態に係る半導体光集積素子２００が第１実施形態に係る半導体光集積素子１００と異なる点は、埋め込み型導波構造がローメサ型導波構造に置き換えられたことである。つまり、第２実施形態に係る半導体光集積素子２００は、ローメサ型導波構造領域２１０と、スラブ導波構造領域２２０と、ハイメサ型導波構造領域２３０とを有している。

ローメサ型導波構造領域２１０は、構成する導波路がローメサ型導波構造を有する領域である。なお、ローメサ型導波構造を有する導波路を単にローメサ型導波路という。ローメサ型導波構造とは、左右に連続した導波路コア層の上部に上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波構造であり、例えば、レーザ素子や光増幅器のように電流注入を行う素子に適している。ハイメサ型導波構造では活性層の側面に半導体が無いために表面準位を介したキャリアの再結合が起こって発光素子の効率が低くなるところ、ローメサ型導波構造では活性層の発光領域が半導体に内包されているので表面準位が無く効率が良い。

また、ローメサ型導波構造を埋め込み型導波構造と比較した場合には、活性層への加工が必要でないというメリットがあり、ＡｌＧａＩｎＡｓなどのＡｌを含む酸化しやすい材料を活性層に用いる場合にはローメサ型導波構造が好適である。

そこで、本実施形態の半導体光集積素子２００では、ローメサ型導波構造領域２１０に、ＤＦＢレーザ素子２１１、光増幅器２１２、入力導波路２１３、および出力導波路２１４を備える。

一方、第１実施形態と同様に、半導体光集積素子２００では、ハイメサ型導波構造領域２３０に、ＡＷＧの一部を構成しているアレイ導波路２３１を備えている。

また、第１実施形態と同様に、半導体光集積素子２００では、スラブ導波構造領域２２０に、ＡＷＧの入力側スラブ導波路２２１および出力側スラブ導波路２２２を備える。

スラブ導波路は、基板と平行方向に関する光の閉じ込め力がない導波路なので、ローメサ型導波路とハイメサ型導波路とを接続する際に介在させるのに好適である。ローメサ型導波路とハイメサ型導波路とは、基板と平行方向に関する光の閉じ込め力に大きな違いがあるが、基板と平行方向に関する光の閉じ込め力がないスラブ導波路を介して接続することにより、ローメサ型導波路とハイメサ型導波路との間の導波モードの光分布の不整合を回避することができる。

そこで、本実施形態の半導体光集積素子２００では、ＡＷＧの一部を構成している入力側スラブ導波路２２１および出力側スラブ導波路２２２を活用して、ローメサ型導波路とハイメサ型導波路とを接続している。すなわち、本実施形態の半導体光集積素子２００では、ローメサ型導波路で構成された入力導波路２１３と入力側スラブ導波路２２１とを直接接続し、さらに、ハイメサ型導波路で構成されたアレイ導波路２３１と入力側スラブ導波路２２１とを直接接続している。また、ローメサ型導波路で構成された出力導波路２１４と出力側スラブ導波路２２２とを直接接続し、ハイメサ型導波路で構成されたアレイ導波路２３１と出力側スラブ導波路２２２とを直接接続している。

上記のように、本実施形態の半導体光集積素子２００では、ＡＷＧの一部を構成している入力側スラブ導波路２２１および出力側スラブ導波路２２２を活用して、ローメサ型導波路とハイメサ型導波路とを接続しているので、ローメサ型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。つまり、ローメサ型導波路とハイメサ型導波路との接続部を入力側スラブ導波路２２１および出力側スラブ導波路２２２とすることによって、基板に平行な方向の閉じ込め構造が異なる導波路を、導波モードの光分布を整合させて接続することができる。

次に、図８〜図１２を参照しながら、半導体光集積素子２００の各構成の断面構造について説明する。なお、図８〜図１２は、それぞれ図７における、Ｆ−Ｆ断面、Ｇ−Ｇ断面、Ｈ−Ｈ断面、Ｉ−Ｉ断面、Ｊ−Ｊ断面に対応している。

（断面構造：ＤＦＢレーザ素子）
図８は、ＤＦＢレーザ素子２１１の断面模式図である。図８に示すように、ＤＦＢレーザ素子２１１は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ａ、および上部クラッド層２０４を順次積層した構造を有している。

基板２０１の材料はＩｎＰであり、下部クラッド層２０２の材料はｎ型のＩｎＰである。なお、基板２０１の材料は、ｎ型のＩｎＰとしてもよい。また、高周波特性を重視する場合には、ｎ側電極を下部クラッド層２０２に設けて、基板２０１の材料を半絶縁ＩｎＰとしてもよい。

導波路コア層２０３ａは、電流注入によって発光するＧａＩｎＡｓＰを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層２０３ａの上側近傍には回折格子層２０３ａａが設けられている。導波路コア層２０３ａの厚さはＳＣＨ層を含めて１５０ｎｍであり、幅は２μｍである。

上部クラッド層２０４の材料はｐ型のＩｎＰである。上部クラッド層１０４上には、ｐ型のＧａＩｎＡｓからなるコンタクト層２０８が設けられており、ｐ側電極２０９ａとオーミック接触している。

ＤＦＢレーザ素子２１１は、ローメサ型導波構造を有している。すなわち、ＤＦＢレーザ素子２１１は、コンタクト層２０８および上部クラッド層２０４の一部までがメサ状に突出した形状を有している。上部クラッド層２０４におけるエッチング残し厚さは１００ｎｍであり、回折格子層２０３ａａはメサ構造部分には含まれていない。

また、ＤＦＢレーザ素子２１１の上面における電極を取り付ける箇所以外には、ＳｉＮｘを材料としたパシベーション膜２４１が形成されている。さらにｐ側電極２０９ａは、金メッキによるチップ上配線２４３ａに接触している。

（断面構造：スラブ導波路）
図９は、入力側スラブ導波路２２１の断面模式図である。図９に示すように、入力側スラブ導波路２２１は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ｂ、および上部クラッド層２０４を順次積層した構造を有している。なお、基板２０１、下部クラッド層２０２、および上部クラッド層２０４の材料は、ＤＦＢレーザ素子２１１と同一である。

導波路コア層２０３ｂは、ＧａＩｎＡｓＰを材料としたバルク構造で構成されている。導波路コア層２０３ｂの厚さは２００ｎｍである。導波路コア層２０３ｂの幅は、基板２０１と平行方向に広がりながら導波される導波光が影響を受けないように十分に広い幅を確保してある。

なお、上部クラッド層２０４上には、コンタクト層２０８が設けられているが、このコンタクト層２０８は除去されても構わない。また、入力側スラブ導波路２２１の上側全面には、ＳｉＮｘを材料としたパシベーション膜２４１が適切に形成されている。

（断面構造：アレイ導波路）
図１０は、アレイ導波路２３１の断面模式図である。図１０に示すように、アレイ導波路２３１は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ｃ、および上部クラッド層２０４を順次積層した構造を有している。なお、基板２０１、下部クラッド層２０２、および上部クラッド層２０４の材料は、ＤＦＢレーザ素子２１１と同一である。

導波路コア層２０３ｃは、ＧａＩｎＡｓＰを材料としたバルク構造で構成されている。導波路コア層２０３ｃの厚さは２００ｎｍであり、幅は２μｍである。

アレイ導波路２３１は、上部クラッド層２０４と導波路コア層２０３ｃと下部クラッド層２０２の一部とがメサ状に突出したハイメサ型導波路構造を有している。ここで、下部クラッド層２０２に対応するエッチング深さは３００ｎｍである。

上部クラッド層２０４上には、コンタクト層２０８が設けられているが、このコンタクト層２０８は除去されても構わない。また、アレイ導波路２３１の上側全面には、ＳｉＮｘを材料としたパシベーション膜２４１が適切に形成されている。

（断面構造：光増幅器）
図１１は、光増幅器２１２の断面模式図である。図１１に示すように、光増幅器２１２は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ｄ、および上部クラッド層２０４を順次積層した構造を有している。また、光増幅器２１２は、ローメサ型導波構造を有している。すなわち、コンタクト層２０８および上部クラッド層２０４の一部までがメサ状に突出した形状を有している。上部クラッド層２０４にはコンタクト層２０８を介してｐ側電極２０９ｄが接続され、ｐ側電極２０９ｄは、金メッキによるチップ上配線２４３ｄに接触している。

光増幅器２１２は、ＤＦＢレーザ素子２１１とほぼ同様の構成を有しており、各層の材料および層厚は、ＤＦＢレーザ素子２１１と同一である。光増幅器２１２がＤＦＢレーザ素子２１１と相違する点は、回折格子層の存在である。光増幅器２１２の導波路コア層２０３ｄの上側には回折格子層が存在しない。

（断面構造：導波方向）
図１２は、半導体光集積素子２００の導波方向に関する断面模式図である。図１２の断面模式図は、半導体光集積素子２００における、ＤＦＢレーザ素子２１１と入力導波路２１３と入力側スラブ導波路２２１とアレイ導波路２３１と出力側スラブ導波路２２２と出力導波路２１４と光増幅器２１２とを順次繋げた断面を示している。

図１２に示すように、第１実施形態とは異なり、第２実施形態に係る半導体光集積素子２００では、上部クラッド層２０４が全体に亘ってほぼ同一の厚さで構成されている。

（製造方法）
次に、半導体光集積素子２００の製造方法について説明する。

まず、ｎ型のＩｎＰからなる基板２０１上に、ＭＯＣＶＤ法を用いて下部クラッド層２０２としてのｎ型のＩｎＰ、ＤＦＢレーザ素子２１１および光増幅器２１２の導波路コア層２０３ａ，２０３ｄとしてのＧａＩｎＡｓＰ多重量子井戸活性層、上部クラッド層２０４の一部としてのｐ型のＩｎＰ、および、回折格子層２０３ａａとしてのＧａＩｎＡｓＰをこの順に積層する。

次に、素子全面にＳｉＮｘ膜を堆積した後、ＤＦＢレーザ素子２１１を形成する領域に周期的な回折格子のパターンを形成するとともに、光増幅器２１２を形成する領域付近のＳｉＮｘを除去する。そして、ＳｉＮｘ膜をマスクとしてエッチングして、回折格子層を除去する。ＳｉＮｘ膜を全て除去した後に、ＭＯＣＶＤ法による回折格子埋め込み成長によって、上部クラッド層２０４としてのｐ型のＩｎＰを積層する。これにより、ＤＦＢレーザ素子２１１の導波路コア層２０３ａの上側近傍に、上部クラッド層２０４に埋め込まれた回折格子層２０３ａａが形成されている。

再度、素子全面にＳｉＮｘ膜を堆積した後、ＤＦＢレーザ素子２１１および光増幅器２１２を形成する領域を、やや幅広のパターンになるようにパターニングを施す。そして、ＳｉＮｘ膜をマスクとしてエッチングしてＧａＩｎＡｓＰ多重量子井戸活性層までを除去し、下部クラッド層２０２としてのｎ型のＩｎＰ層を露出する。続いてＳｉＮｘ膜のマスクをそのまま選択成長のマスクとして、下部クラッド層２０２としてのｎ型のＩｎＰ層の上に、ＭＯＣＶＤ法により、導波路コア層２０３ｂ，２０３ｃとしてのＧａＩｎＡｓＰ、および上部クラッド層２０４としてのｐ型のＩｎＰを積層する。

次に、ＳｉＮｘ膜のマスクを除去した後、上部クラッド層２０４としてのｐ型のＩｎＰ、コンタクト層２０８としてのｐ型のＧａＩｎＡｓを積層する。

次に、素子全面にＳｉＮｘ膜を堆積し、ハイメサ型導波路であるアレイ導波路２３１の左右に相当する部分に開口ができるようにパターニングを施す。このとき、光増幅器２１２部分とＤＦＢレーザ素子２１１部分との周辺領域はＳｉＮｘで覆われている状態にする。そして、このＳｉＮｘをマスクとして、ドライエッチングにより、下部クラッド層２０２の一部までをエッチングしてハイメサ構造を形成する。本工程では、ハイメサ構造の両側における下部クラッド層２０２のエッチング深さが設計値に一致するようにエッチングを行う。

次に、ＳｉＮｘ膜のマスクを除去した後、再度全面にＳｉＮｘ膜を堆積し、ローメサ型導波路の左右に相当する部分に開口ができるようにパターニングを施す。このとき、アレイ型導波路部の周辺領域はＳｉＮｘで覆われている状態にする。このＳｉＮｘをマスクとして、ドライエッチングにより上部クラッド層２０４の一部までをエッチングしてローメサ構造を形成する。本工程では、ローメサ構造の両側における上部クラッド層２０４のエッチング残し厚さが設計値に一致するようにエッチングを行う。

その後、公知の方法により、各部分にパシベーション膜やその開口部、および電流注入のための電極などを形成する。素子の表面の加工が終了した後に、基板２０１を研磨して所望の厚さにし、素子の裏面に電極を形成する。

さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って半導体光集積素子２００が完成する。

（第３実施形態）
図１３は、本発明の第３実施形態に係る半導体光集積素子３００を示す平面模式図である。図１３は、簡単化のために、半導体光集積素子３００の導波路のみを記載し、電極などの構成は省略してある。また、第３実施形態に係る半導体光集積素子３００は、第１実施形態に係る半導体光集積素子１００における各構成の断面等が略同一であるので、以下の説明では適宜省略するものとする。

図１３に示すように、半導体光集積素子３００は、埋め込み型導波構造領域３１０と、スラブ導波構造領域３２０ａ，３２０ｂと、ハイメサ型導波構造領域３３０とを有する。埋め込み型導波構造領域３１０は、複数のＤＦＢレーザ素子３１１および入力導波路３１３を備えている。スラブ導波構造領域３２０ａは、ＡＷＧの入力側スラブ導波路３２１を備え、スラブ導波構造領域３２０ｂは、ＡＷＧの出力側スラブ導波路３２２を備えている。ハイメサ型導波構造領域３３０は、ＡＷＧのアレイ導波路３３１を備えている。

複数のＤＦＢレーザ素子３１１は、例えば１．５５μｍ波長帯において発振波長が３．５ｎｍずつ異なるように設計されている。また、ＤＦＢレーザ素子３１１の温度を変更することによって、ＤＦＢレーザ素子３１１の発振波長が変化する。したがって、複数のＤＦＢレーザ素子３１１は、複数のうち一つを選択することによって粗調を行い、温度変更によって微調を行い、全体として、連続的な波長範囲での発振を行う波長可変光源として動作する。複数のＤＦＢレーザ素子３１１から出射された導波光は、入力導波路３１３を介して入力側スラブ導波路３２１へ導波される。

入力側スラブ導波路３２１は、基板と平行方向に関する光の閉じ込め力がない導波路であり、入力導波路３１３から入力された導波光を基板と平行方向に分散させながら、アレイ導波路３３１へ導波光を導波する。

アレイ導波路３３１は、経路が曲げられて構成された多数の導波路から構成されており、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に対応させて入力側スラブ導波路３２１における入力位置をずらすと、出力側スラブ導波路３２２では同一位置に結合することになる。このように、ＡＷＧは、複数のＤＦＢレーザ素子３１１から出射された異なる発振波長の導波光を合波するカプラとして機能している。なお、素子全体の温度を変更してＤＦＢレーザ素子３１１の発振波長を変更した場合、ＤＦＢレーザ素子３１１の変化とともにＡＷＧの透過波長も実質的に同じだけ変わるので、やはり出力側スラブ導波路３２２では同一位置に結合することになる。

なお、本実施形態で用いた例では、ＡＷＧの焦点距離は４８０μｍであり、アレイ導波路３３１は、間隔３．５μｍで４０本であり、入力側スラブ導波路３２１に接続される入力導波路３１３の間隔は２μｍである。

本実施形態の半導体光集積素子３００では、出力側スラブ導波路３２２に出力導波路が接続されておらず、出力側スラブ導波路３２２から端面窓構造３２３を介して導波光を出射する。なお、端面窓構造３２３は、第１実施形態における端面窓構造１１５と同様の構成および機能を有する。

上記構成であっても、本実施形態の半導体光集積素子３００では、ＡＷＧの一部を構成している入力側スラブ導波路３２１を活用して、埋め込み型導波路とハイメサ型導波路とを接続しているので、埋め込み型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。すなわち、埋め込み型導波路とハイメサ型導波路との接続部を入力側スラブ導波路３２１とすることによって、基板と平行方向に関する光の閉じ込め力に大きな違いがある２つの導波路を容易に接続することができる。

ここで、ハイメサ型導波路と埋め込み型導波路とのパターン位置に作製上の理由で設計値からずれが生じた場合を考える。本実施形態の構成では入力側スラブ導波路３２１と出力側スラブ導波路３２２が同じ向きである。したがって、ハイメサ型導波路と埋め込み型導波路のパターン位置に作製上の理由で設計値からずれがあった場合でも、出力側スラブ導波路３２２における集光位置は変わらない。

さらに、本実施形態の半導体光集積素子３００では、出力側スラブ導波路３２２に出力導波路を設けずに出射する構成であるので、集光位置のずれが発生しても後段の光学素子の位置を調整すれば良いので、効率低下の要因とはならない。このため、本実施形態の半導体光集積素子３００では、ハイメサ型導波路と埋め込み型導波路との間のパターンずれは、かなりの度合いで許容され、例えば、数μｍのパターンずれが発生した場合でも特性は悪化しない。

つまり、従来のハイメサ型導波路と埋め込み型導波路との接続方法では損失の増加が許容できないようなパターンずれが発生し得る製法を用いたとしても、本実施形態の半導体光集積素子３００は、十分に損失を抑制しながら作製することができる。

以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、上述の実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。

１００，２００，３００ 半導体光集積素子
１０１，２０１ 基板
１０２，２０２ 下部クラッド層
１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，２０３ａ，２０３ｂ，２０３ｃ，２０３ｄ 導波路コア層
１０３ａａ，２０３ａａ 回折格子層
１０４，２０４ 上部クラッド層
１０５ エッチング停止層
１０６ 下部埋め込みクラッド層
１０７ 上部埋め込みクラッド層
１０８，２０８ コンタクト層
１０９ａ，１０９ｄ，２０９ａ，２０９ｄ ｐ側電極
１１０，３１０ 埋め込み型導波構造領域
１１１，２１１，３１１ ＤＦＢレーザ素子
１１２，２１２ 光増幅器
１１３，２１３，３１３ 入力導波路
１１４，２１４ 出力導波路
１１５，３２３ 端面窓構造
１１６，２１６ 出射面
１２０，２２０，３２０ａ，３２０ｂ スラブ導波構造領域
１２１，２２１，３２１ 入力側スラブ導波路
１２２，２２２，３２２ 出力側スラブ導波路
１３０，２３０，３３０ ハイメサ型導波構造領域
１３１，２３１，３３１ アレイ導波路
１４１，２４１ パシベーション膜
１４３ａ，１４３ｄ，２４３ａ，２４３ｄ チップ上配線
２１０ ローメサ型導波構造領域

Claims (7)

1. 入力側スラブ導波路に入力された導波光をアレイ導波路を介して出力側スラブ導波路に集光するアレイ導波路回折格子を少なくとも備える半導体光集積素子であって、
   基板に平行な方向の閉じ込め構造が前記アレイ導波路とは異なる導波構造を有する入力導波路が前記入力側スラブ導波路における前記アレイ導波路の対面側に直接接続されている、
   ことを特徴とする半導体光集積素子。
2. 前記アレイ導波路は、導波路コア層および上部クラッド層を少なくとも含むメサが突出したハイメサ型導波構造を有することを特徴とする請求項１に記載の半導体光集積素子。
3. 前記入力導波路は、ストライプ状の導波路コア層の両側に半導体クラッド材料が埋め込まれた埋め込み型導波構造を有することを特徴とする請求項１または２に記載の半導体光集積素子。
4. 前記入力導波路は、左右に連続した導波路コア層の上部に上部クラッド層を少なくとも含む半導体層がメサ状に突出したローメサ型導波構造であることを特徴とする請求項１または２に記載の半導体光集積素子。
5. 前記入力導波路と同じ導波構造を有し、それぞれ異なる波長で発光する複数の半導体発光素子が、前記入力導波路を介して前記入力側スラブ導波路に接続されている、
   ことを特徴とする請求項１〜４の何れか１つに記載の半導体光集積素子。
6. 前記入力導波路と同じ導波構造を有する出力導波路が前記出力側スラブ導波路における前記アレイ導波路の対面側に直接接続されている、
   ことを特徴とする請求項１〜５の何れか１つに記載の半導体光集積素子。
7. 前記出力側スラブ導波路から、さらなる導波路を介さず導波光を出射する、
   ことを特徴とする請求項１〜５の何れか１つに記載の半導体光集積素子。

Images