JP2016144191A - 撮像装置およびその制御方法、プログラム、並びに記憶媒体 - Google Patents

Abstract

【課題】短時間で精度よく欠陥画素を検出する。【解決手段】撮像装置は、複数の画素が２次元状に配列された撮像素子と、前記撮像素子の画素のバンドギャップを制御する制御手段と、を有し、前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記バンドギャップが大きくなるように制御する。【選択図】図７

Description

本発明は、撮像装置およびその制御方法に関する。

ＣＭＯＳやＣＣＤなどの固体撮像素子を用いて画像の撮影を行うデジタルカメラなどの撮像装置では、固体撮像素子の画素の一部に欠陥画素を含んでいる場合がある。

欠陥のない正常画素は、感光することで電気信号を生成し、受光量に応じた画素値を出力する。一方、欠陥画素は、感光していなくても電気信号を生成するため、受光量以外の不具合要素をも含む画素値を出力する。

このような欠陥画素対策として、特許文献１では、被写体画像の撮影後に遮光画像を撮影し、被写体画像から遮光画像の減算処理を行うことで、欠陥画素の影響を低減するように補正処理を行っている。

また、特許文献２には、撮像面を湾曲させた構造の撮像素子が提案されている。この撮像素子では、撮像面を湾曲させることで、撮像面の位置にかかわらずレンズから撮像面とほぼ直交する方向に入射してくる被写体からの光線を受光することが可能となる。

特開平８−１８８７３号公報 特許第４６０４３０７号公報

しかしながら、上記特許文献１では、欠陥画素の検出精度を上げるためには遮光画像の電荷蓄積時間を長くする必要があるため、通常の画像撮影時のタイムラグが冗長になるおそれがある。

本発明は、上記課題に鑑みてなされ、その目的は、短時間で精度よく欠陥画素を検出することができる技術を実現することである。

上記課題を解決し、目的を達成するために、本発明の撮像装置は、画素が２次元状に配列された撮像素子と、前記撮像素子の画素のバンドギャップを制御する制御手段と、を有し、前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記バンドギャップが大きくなるように制御する。

また、複数の画素が２次元状に配列された撮像素子と、前記撮像素子の湾曲率を制御する制御手段と、を有し、前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記湾曲率が小さくなるように制御する。

さらに、複数の画素が２次元状に配列された撮像素子と、前記撮像素子の湾曲率を制御する制御手段と、を有し、 前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記撮像素子に発生する暗電流が多くなるように前記湾曲率を制御する。

本発明によれば、欠陥画素を短時間で精度よく検出することができる。

本実施形態の撮像装置の構成を示すブロック図。 本実施形態の撮像素子の電気的な構成を示す回路図。 本実施形態の撮像素子のフォトダイオードの断面図。 本実施形態のエネルギーバンドの説明図。 本実施形態のフォトダイオードに発生した応力と暗電流との関係を示す図。 本実施形態の応力制御部の構成を示す図。 本実施形態による欠陥画素検出処理を示すフローチャート。 本実施形態による欠陥画素補正処理を示すフローチャート。 実施形態２による通常の画像撮影時の欠陥画素検出処理および欠陥画素補正処理を示すフローチャート。

以下に、添付図面を参照して本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。

［実施形態１］以下、本発明を、静止画や動画を撮影可能なデジタルカメラなどの撮像装置に適用した実施形態について説明する。なお、本発明は、撮像素子の画素のバンドギャップを制御可能、つまり画素ごとに発生する暗電流を制御可能な機能を有する他の装置にも適用可能である。

＜装置構成＞図１を参照して、本発明に係る実施形態の撮像装置の構成および機能の概略について説明する。

図１において、本実施形態の撮像装置は、光学系１０１、撮像素子１０２、撮像制御部１０３、前処理部１０４、信号処理部１０５、メモリ部１０６、表示部１０７、記録部１０８、操作部１０９、主制御部１１０および応力制御部１１１を有する。

光学系１０１は、被写体像を撮像素子１０２に結像させるフォーカスレンズ、光学的にズーミングを行うズームレンズ、被写体像の明るさを調整する絞り、露光を制御するシャッタを含む。

撮像素子１０２は、２次元状に配列された複数の画素と、各画素の画素信号を所定の順番で読み出す回路とを備える。

撮像制御部１０３は、主制御部１１０からの制御信号により動作し、定電圧や駆動能力を強化させたパルスを供給することで光学系１０１および撮像素子１０２の各要素を駆動する。また、撮像制御部１０３は、主制御部１１０からの制御信号に基づいて、撮像素子１０２の駆動モードを後述する通常の画像撮影モード（欠陥画素補正処理）または欠陥画素検出処理モードに切り替え設定する。

前処理部１０４は、主制御部１１０からの制御信号により動作し、アナログ信号である撮像素子１０２の出力信号に含まれるリセットノイズなどのノイズ成分を除去する相関２重サンプリング回路（ＣＤＳ回路）、ノイズが除去された出力信号の振幅を調整するゲインコントールアンプ、および、振幅が調整されたアナログ信号である出力信号をデジタル信号に変換するＡ／Ｄ変換回路などを含む。

信号処理部１０５は、主制御部１１０からの制御信号により動作し、前処理部１０４から出力されるデジタル信号に対して色変換処理やガンマ補正処理、欠陥画素の検出処理や補正処理などを行い、圧縮処理を行って画像データを生成する。また、信号処理部１０５は、画像データをメモリ部１０６や記録部１０８へ出力したり、メモリ部１０６や記録部１０８から読み出した画像データに信号処理を施す。さらに、信号処理部１０５は、撮像素子１０２からの信号から合焦状態や露光量等の測光データを検出し、主制御部１１０に出力する機能も有する。

メモリ部１０６は、主制御部１１０からの制御信号に基づいて、前処理部１０４から出力されるデジタル信号や信号処理部１０５から出力される画像データを一時的に記憶する。また、信号処理部１０５は、表示用の画像データを表示部１０７へ出力する。

表示部１０７は、例えば電子ビューファインダー（ＥＶＦ）や液晶ディスプレイ（ＬＣＤ）が用いられ、主制御部１１０からの制御信号に基づいてメモリ部１０６に記憶された表示用の画像データを表示する。ユーザは、表示部１０７に表示された画像を見ながら、撮影前の構図決めや撮影後の画像の確認を行うことができる。

記録部１０８は、主制御部１１０からの制御信号に基づいて、信号処理部１０５から出力される画像データを記録したり、既に記録されている画像データが読み出される。記録部１０８は、撮像装置に装着されるメモリカードやハードディスクドライブなどであっても良いし、撮像装置に内蔵されたフラッシュメモリやハードディスクドライブであってもよい。また、上述したメモリ部１０６と同一の構成としもよい。

操作部１０９は、撮像装置１００への各種指示を入力するためのユーザ操作を受け付ける操作手段であり、ボタンやスイッチなどの物理的な操作部材や、タッチパネルを通じたオンスクリーンでの入力手段など様々な形態が利用可能である。操作部１０９は、例えば、画像の撮影時や再生時の各種設定を行うメニュースイッチ、ズーム動作を指示するズームレバー、撮影モードや再生モードなどの動作モードの切替スイッチ、シャッタースイッチ、電源スイッチなどを含む。主制御部１１０は、ユーザが操作部１０９を介して入力した指示や設定に基づいて撮像装置を制御すると共に、表示部１０７に設定情報や動作状態、画像などを表示する。

主制御部１１０は、ＣＰＵ、メインメモリ（ＲＡＭ）、入出力回路、タイマー回路などを有し、ＣＰＵがメモリ部１０６に格納されたプログラムをＲＡＭの作業エリアに展開し、実行することにより、装置全体の動作を制御する。なお、メインメモリとメモリ部１０６とを同一の構成としもよい。

主制御部１１０は、操作部１０９からの指示により、例えば信号処理部１０５で得られた合焦状態や露光量等の測光データに応じて、光学系１０１を制御して、最適な被写体像を撮像素子１０２に結像させる。また、主制御部１１０は、操作部１０９からの指示や予め決められた撮影条件に応じて応力制御部１１１へ制御信号を出力し、制御信号を受けた応力制御部１１１は、撮像素子１０２に外力を加えて所定の応力を発生させる。さらに、主制御部１１０は、メモリ部１０６や記録部１０８の使用状況を監視することもできる。

応力制御部１１１は、主制御部１１０からの制御信号に応じて動作し、後述するように撮像素子１０２に加える外力を発生する。

本実施形態の撮像装置の動作は、下記のように行うものとする。

＜表示画像の制御＞
（１）操作部１０９の電源スイッチからの指示により電源がオンする。

（２）信号処理部１０５で、撮像素子１０２からの出力信号を表示用の画像データに変換して、表示部１０７に表示すると共に、測光データを検出し、主制御部１１０に出力する。

（３）測光データを元にして、主制御部１１０が光学系１０１を制御する。

（４）（２）および（３）を繰り返すとともに、操作部１０９からの指示を待つ。

＜静止画撮影の制御＞
（１）操作部１０９の撮影スイッチからの指示により静止画撮影の制御が始まる。

（２）信号処理部１０５で、撮像素子１０２からの出力信号から測光データを検出し、主制御部１１０に出力する。

（３）測光データを元にして、主制御部１１０が光学系１０１を制御する。

（４）撮像素子１０２において、静止画記録用の露光と信号の出力を行う。

（５）信号処理部１０５で、撮像素子１０２からの出力信号を記録用の画像データに変換して、記録部１０８に出力し、記録すると共に、表示用の画像データに変換して、表示部１０７に表示する。

（６）表示画像の制御に戻る。

＜撮像素子＞次に、図２を参照して、本実施形態の撮像素子１０２の詳細な構成について説明する。

図２は、本実施形態の撮像素子１０２の電気的な構成を示す回路図である。なお、図２では説明の簡略化のために、単位画素２０１を４行×４列のみ示しているが、実際には多数の単位画素２０１が２次元状に配置されている。

図２において、単位画素２０１は、フォトダイオード（ＰＤ）２０２、転送スイッチ２０３、フローティングディフュージョン（ＦＤ）２０４、ソースフォロアとして機能する増幅ＭＯＳアンプ２０５、選択スイッチ２０６、リセットスイッチ２０７を備える。ＰＤ２０２に入射した光が電荷に変換される。ＰＤ２０２で発生した電荷は転送スイッチ２０３をオンすることによりＦＤ２０４に転送され、一時的に蓄積される。ＦＤ２０４、増幅ＭＯＳアンプ２０５、及び増幅ＭＯＳアンプ２０５の負荷となる定電流源２０９によりフローティングディフュージョンアンプが構成され、選択スイッチ２０６をオンすることで選択された画素の信号電荷は電圧に変換され、信号出力線２０８を介して読み出し回路２１３に出力される。さらに、水平走査回路２１４により駆動される選択部２１０によって出力する信号が選択され、出力アンプ２１１を介して画素信号が出力される。ＦＤ２０４に蓄積された電荷は、リセットスイッチ２０７をオンすることにより除去される。また、垂直走査回路２１２は、転送スイッチ２０３、選択スイッチ２０６、リセットスイッチ２０７の各々をオンオフ制御するための転送信号φＴＸ、選択信号φＳＥＬ、リセット信号φＲＥＳを出力する。

＜欠陥画素と暗電流との関係＞次に、図３および図４を参照して、欠陥画素と暗電流との関係について説明する。

欠陥画素と、欠陥の無い正常画素との違いは、画素内で発生する暗電流量が異なることである。

欠陥画素は、正常画素と比較して画素内で発生する暗電流量が多く、また、発生した暗電流は光電変換した被写体像と共に画素信号に変換されるため、被写体像信号に暗電流によるノイズ信号を含んだ画素信号値を出力する。

暗電流の発生要因は幾つかあるが、主な暗電流の発生箇所を図３に示す。図３は、フォトダイオード（ＰＤ）２０２の断面図である。

図３において、ｐ基板３０１は、撮像素子１０２の基板となるＰ型半導体から形成されている。ここではｐ型シリコンとして説明する。

ｎ型半導体領域３０２は、ｐ基板３０１に、ｎ型不純物原子を添加して形成された領域である。

酸化膜３０３は、ＰＤ２０２の表面を保護するための保護膜である。

空乏層３０４は、ｐ基板３０１とｎ型半導体領域３０２との間に発生した、移動できる電荷が存在しない領域である。

暗電流の発生しやすい領域３０５は、ｐ基板３０１、ｎ型半導体領域３０２との境界にある、結晶構造の乱れた、電子が捕獲されやすい領域となる。

次に、暗電流の発生原理について説明する。

結晶欠陥による暗電流の発生しやすい領域３０５のＸ−Ｘ’のエネルギーバンドを図４（ａ）に示す。

図４（ａ）において、ｎ型半導体領域４０１は、図３のｎ型半導体領域３０２を示している。ｐ基板４０２は、図３のｐ基板３０１を示している。空乏層４０３は、図３の空乏層３０４を示している。伝導帯４０４は、電子が自由に移動できる領域である。なお、伝導帯４０４に発生した電子は、ｎ型半導体領域４０１に蓄積される。バンドギャップ４０５は、電子が存在しない領域である。価電子帯４０６は、電子が満たされており、電子が自由に移動できない領域である。準位４０７は、フェルミ順位である。準位４０８は、空乏層４０３のバンドギャップ４０５に存在する結晶欠陥に起因するエネルギー準位である。グランド４０９はｐ基板に接続されている。

ΔＥ０はバンドギャップ４０５の幅を示している。ΔＥ１は価電子帯４０６から結晶欠陥に起因するエネルギー準位４０８まで電子が移動するのに必要なエネルギーを示している。ΔＥ２は結晶欠陥に起因するエネルギー準位４０８から伝導帯４０４まで電子が移動するのに必要なエネルギーを示している。

暗電流は、結晶欠陥に起因するエネルギー準位４０８があることで発生する。具体的には、空乏層４０３の結晶欠陥に起因するエネルギー準位４０８を経由して、価電子帯４０６から伝導帯４０４へ電子が放出される。このとき伝導帯４０４へ放出される電子が暗電流となる。

伝導帯４０４へ放出された電子は、空乏層４０３からｎ型半導体領域４０１へ移動し蓄積される。一方、電子の移動によって価電子帯４０６に発生したホールはｐ基板４０２へ移動し、グランド４０９へ流れる。

図４（ａ）では、結晶欠陥に起因するエネルギー準位４０８が存在することで暗電流が発生することを説明した。しかしながら、図４（ｂ）のように、結晶欠陥に起因するエネルギー準位４１８が存在しても、バンドギャップが広い場合は、発生する暗電流が少なくなることが分かっている。

図４（ｂ）は図４（ａ）と同じ構成でバンドギャップが広い場合を示している。

図４（ｂ）において、ｎ型半導体領域４１１は、図３のｎ型半導体領域３０２を示している。ｐ基板４１２は、図３のｐ基板３０１を示している。空乏層４１３は、図３の空乏層３０４を示している。伝導帯４１４は、電子が自由に移動できる領域である。伝導帯４１４に発生した電子は、ｎ型半導体領域４１１に蓄積される。バンドギャップ４１５は、電子が存在しない領域である。価電子帯４１６は、電子が満たされており、電子が自由に移動できない領域である。準位４１７は、フェルミ順位である。準位４１８は、空乏層４０３のバンドギャップ４１５に存在する結晶欠陥に起因するエネルギー準位である。グランド４１９はｐ基板に接続されている。
ΔＥ０’はバンドギャップ４１５の幅を示している。ΔＥ１’は価電子帯４１６から結晶欠陥に起因するエネルギー準位４１８まで電子が移動するのに必要なエネルギーを示している。ΔＥ２’は結晶欠陥に起因するエネルギー準位４１８から伝導帯４１４まで電子が移動するのに必要なエネルギーを示している。

図４（ａ）と（ｂ）を比較した場合、以下の式１〜３が成り立つ。

ΔＥ０’ ＞ ΔＥ０・・・（１）
ΔＥ１’ ＞ ΔＥ１・・・（２）
ΔＥ２’ ＞ ΔＥ２・・・（３）
図４（ａ）のバンドギャップ４０５から、図４（ｂ）のバンドギャップ４１５のようにバンドギャップ幅が広がることによって、式１〜式３に示すように、価電子帯から伝導帯へ電子の移動に必要なエネルギーΔＥ１、ΔＥ２がΔＥ１’、ΔＥ２’へ大きくなる。

次に、暗電流の発生を抑制する方法について説明する。

暗電流は、結晶欠陥に起因するエネルギー準位４０８を経由した、価電子帯４０６から伝導帯４０４への電子の移動であることを、図４（ａ）を用いて説明した。

また、エネルギー準位４０８を経由した、価電子帯４０６から伝導帯４０４への電子の移動しにくくなることを、図４（ｂ）を用いて説明した。

つまり、バンドギャップ４０５の幅を制御できれば暗電流量が制御可能となる。

このバンドギャップ４０５の幅を制御する方法のひとつに、ＰＤ２０２に加える外力を制御して、ＰＤ２０２に発生する応力を制御することが挙げられる。

バンドギャップの幅が、ＰＤ２０２に発生する応力の大きさに応じて変化することがわかっており、その結果、暗電流量が変化する。

図５にＰＤ２０２に発生した応力と暗電流量の関係を示し、横軸は撮像素子に加える力で、縦軸はＰＤ２０２に発生する暗電流量を対数軸で表したものである。

例えば、ＰＤ２０２に外力を加えて応力Ｆ１が発生したとき、ＰＤ２０２の暗電流はＮ１となる。

また、別の力を加えて応力Ｆ２が発生したとき、ＰＤ２０２の暗電流はＮ２となる。

図５によると、ＰＤ２０２に発生する応力と暗電流量の関係は、下記式４、５のようになる。

Ｆ１ ＜ Ｆ２・・・（４）
Ｎ１ ＞ Ｎ２・・・（５）
このことから、ＰＤ２０２に発生する応力が大きいほど暗電流が減少することがわかる。

＜応力制御部＞次に、図６を参照して、撮像素子１０２に外力を加える応力制御部１１１の構成について説明する。

撮像素子１０２に外力を加える方式として、磁力や温度、負圧を用いた方法などがある。そこで、本実施形態のバンドギャップの制御では、負圧を用いて撮像素子１０２に引っ張り方向の外力を加える方法について説明する。

なお、撮像素子１０２のバンドギャップを制御する方法は本例に限らず、別の方法で実現してもよい。

図６は撮像素子１０２に外力を加える応力制御機構の構成を示し、（ａ）は力を加えていない状態、（ｂ）は力を加えている状態をそれぞれ示している。

図６（ａ）において、撮像素子６０１は、中央部分に複数の単位画素２０１が２次元状に配列された撮像領域を有し、周辺部分に図２の各回路部２０９〜２１５を有する半導体基板である。保持部６０２は、撮像素子６０１を第１の湾曲率で湾曲させた状態で保持している。蓋部６０３は、保持部６０２と接合している。空間部６０４は、撮像素子６０１、保持部６０２、蓋部６０３、吸引部６０５で囲まれた密閉空間であり、内部には気体または液体が充てんされている。

吸引部６０５は、空間部６０４から媒体を排出したり、反対に導入することができる。すなわち、空間部６０４内の媒体は吸引部６０５を通じて内外に出し入れされる。

空間部６０４に対する媒体の導入量および排出量を制御することで、空間部６０４内の圧力を変化させ、撮像素子６０１に加える外力を制御することができる。

このとき、図６（ａ）の撮像素子６０１の画素部には応力Ｆ１が発生しており、欠陥画素検出状態とする。この状態から吸引部６０５により空間部６０４内の媒体を吸引・排出し、撮像素子６０１に応力を発生させた状態を図６（ｂ）に示す。

図６（ｂ）では、撮像素子６０１に下方向の力が加わることで、撮像素子６０１が撮像素子６０１’のように変形し、第１の湾曲率よりも大きい第２の湾曲率で湾曲した状態になる。

このとき、図６（ｂ）の撮像素子６０１’の画素部には応力Ｆ２が発生しており、通常の画像を撮影する通常の撮像モード時の状態である。

なお、図５で説明したように、撮像素子に発生する応力が大きくなると暗電流が減少するため、撮像素子６０１’の状態では撮像素子６０１の状態と比較して暗電流が少なくなっている。

＜欠陥画素検出・補正処理＞以下に、図７および図８を参照して、本実施形態の欠陥画素検出処理および欠陥画素補正処理について説明する。

なお、図７および図８に示す処理は、主制御部１１０と応力制御部１１１が協働し、主制御部１１０のＣＰＵは、メモリ部１０６から読み出したプログラムをメインメモリに展開して実行することで実現される。後述する図９の実施形態２の処理についても同様である。

本実施形態では、通常の撮像モード時に行われる欠陥画素補正処理に先だって欠陥画素検出処理を行い、その欠陥画素検出結果を用いて欠陥画素補正処理を行う。具体的には、主制御部１１０は、応力制御部１１１を制御して、欠陥画素検出処理において撮像素子１０２に図５のＦ１の応力が発生するように外力を加えて第１の湾曲率で湾曲させる。また、通常の撮像モード時の欠陥画素補正処理においては、撮像素子１０２に図５のＦ２の応力が発生するように外力を加えて第２の湾曲率で湾曲させる。すなわち、欠陥画素検出モード時の第１の湾曲率が通常の撮像モード時の第２の湾曲率よりも小さくなるように制御する。その結果、欠陥画素検出処理モード時の暗電流はＮ１、通常の撮像モード時の暗電流はＮ２となる。これは、通常の画像を撮影する通常の撮像モード時の暗電流Ｎ２が欠陥画素検出処理モード時の暗電流Ｎ１より少ないことを意味し、言い換えると、欠陥画素検出処理モード時は通常の画像撮影モード時よりも暗電流が多くなるため、欠陥画素検出精度が高くなることを意味する。

図７は、本実施形態による欠陥画素検出処理を示すフローチャートである。

ステップＳ７０１では、主制御部１１０は、応力制御部１１１の吸引部６０５を制御して撮像素子１０２に外力を加えて第１の湾曲率で湾曲させ、欠陥画素検出処理モード時の応力Ｆ１をＰＤ２０２に発生させる。

ステップＳ７０２では、主制御部１１０は、撮像制御部１０３に対して撮像素子１０２の駆動モードを欠陥画素検出処理モードに設定する。ここで、主制御部１１０は、遮光画像を撮影するための撮影条件を設定する。ここで、撮像素子１０２の電荷蓄積時間が長いほど、欠陥画素の検出精度を上げることができるが、欠陥画素が十分検出できるのであれば、撮影タイムラグ短縮を目的に電荷蓄積時間を短くしてもよい。

ステップＳ７０３では、主制御部１１０は、撮像制御部１０３を制御して撮像素子１０２から画素信号を読み出す。

ステップＳ７０４では、主制御部１１０は、信号処理部１０５を制御して、撮像素子１０２から読み出した画素信号（前処理部１０４で処理されたデジタル信号）に対して欠陥画素の検出を行い、検出結果を記録する。欠陥画素の検出は、撮像素子１０２から読み出した画素信号に対してフィルタ処理を行って画素信号と暗電流によるノイズ信号とに分離し、欠陥画素の暗電流量に応じたノイズ信号レベルを閾値と比較することにより行う。そして、検出された欠陥画素の座標情報はメモリ部１０６に記録され、通常の画像を撮影する通常の撮像モード時の欠陥画素補正処理に利用される。

図８は、本実施形態による通常の画像撮影モード時の欠陥画素補正処理を示すフローチャートである。

ステップＳ８０１では、主制御部１１０は、応力制御部１１１の吸引部６０５を制御して撮像素子１０２に外力を加えて第２の湾曲率で湾曲させ、通常の撮像モード時の応力Ｆ２をＰＤ２０２に発生させる。これにより、ステップＳ８０１では、ステップＳ７０１よりもＰＤ２０２のバンドギャップが広がり、図７の欠陥画素検出処理モード時と比較して撮像素子１０２の欠陥画素に発生する暗電流が減少する。

ステップＳ８０２では、主制御部１１０は、撮像制御部１０３に対して撮像素子１０２の読み出しモードを通常の撮像モードに設定する。ここで、主制御部１１０は、被写体画像を撮影するための露出条件を設定する。

ステップＳ８０３では、主制御部１１０は、撮像制御部１０３を制御して撮像素子１０２から画素信号を読み出す。

ステップＳ８０４では、主制御部１１０は、ステップＳ７０４で検出・記録した欠陥画素の座標情報に基づいて、撮像素子１０２から読み出した画素信号について欠陥画素の補正を行う。

以上のように、本実施形態によれば、欠陥画素を短時間で精度よく検出することができる。

［実施形態２］次に、実施形態２について説明する。

上述した実施形態１の欠陥画素検出処理により撮像素子１０２のほとんどの欠陥画素が検出可能である。

しかしながら、長秒蓄積時間や高温条件などの特殊な撮影条件を含めると、実施形態１の欠陥画素検出処理だけでは撮影画像の全ての欠陥画素が検出できるわけではない。また、実施形態１の欠陥画素検出後に外部要因で欠陥画素が発生することもある。

このような課題に対して、従来は、通常の画像撮影直後に遮光画像を撮影し、得られた遮光画像から欠陥画素検出を行い、被写体画像の欠陥画素補正を行っていた。

しかしながら、欠陥画素の検出精度を上げるためには遮光画像の電荷蓄積時間を長くする必要があり、また、遮光画像と被写体画像とで同じ電荷蓄積時間が必要になるため、通常の画像撮影時のタイムラグが冗長になるおそれがある。

本実施形態では、通常の画像撮影後に欠陥画素検出処理モードに切り替えて遮光画像を撮影し、欠陥画像検出処理を行うことにより、通常の画像撮影時のタイムラグが冗長にならずに被写体画像を撮影することができるようになる。

図９は、実施形態２の画像撮影時の欠陥検出・補正処理を示すフローチャートである。

ステップＳ９０１では、図８のステップＳ８０１と同様に、主制御部１１０は、応力制御部１１１の吸引部６０５を制御して撮像素子１０２に外力を加えて第２の湾曲率で湾曲させ、通常の撮像モード時の応力Ｆ２をＰＤ２０２に発生させる。これにより、ステップＳ９０５の欠陥検出処理モード時よりもＰＤ２０２のバンドギャップが広がり、撮像素子１０２の画素ごとに発生する暗電流が減少し、暗電流によるノイズの影響を低減できる。

ステップＳ９０２では、ステップＳ８０２と同様に、主制御部１１０は、撮像制御部１０３に対して撮像素子１０２の読み出しモードを通常の撮像モードに設定する。

ステップＳ９０３では、ステップＳ８０３と同様に、主制御部１１０は、撮像制御部１０３を制御して撮像素子１０２から画素信号を読み出す。

ステップＳ９０４では、主制御部１１０は、撮像制御部１０３を制御して光学系１０１に含まれるメカニカルシャッターを閉じることにより撮像素子１０２を遮光する。

次に、ステップＳ９０５では、図７のステップＳ７０１と同様に、主制御部１１０は、応力制御部１１１の吸引部６０５を制御して撮像素子１０２に外力を加えて第１の湾曲率で湾曲させ、欠陥画素検出処理モード時の応力Ｆ１をＰＤ２０２に発生させる。これにより、ステップＳ９０１の通常の撮像モード時よりもＰＤ２０２のバンドギャップが狭まる。その結果、撮像素子１０２の欠陥画素に発生する暗電流がステップＳ９０１の通常の画像撮影モード時よりも多くなり、欠陥画素の信号値が通常の画像撮影モード時よりも高い値となるため、欠陥画素を精度よく検出できる。

ステップＳ９０６では、ステップＳ７０２と同様に、主制御部１１０は、撮像制御部１０３に対して撮像素子１０２の駆動モードを欠陥画素検出処理モードに設定する。ここで、電荷蓄積時間を長く設定することで、より欠陥画素の検出精度を上げることができる。また、撮影時のタイムラグを短縮するため、ある程度の検出精度が保持できる範囲で蓄積時間を短くしてもよい。

ステップＳ９０７では、ステップＳ７０３と同様に、主制御部１１０は、撮像制御部１０３を制御して撮像素子１０２から画素信号を読み出す。

ステップＳ９０８では、ステップＳ７０４と同様に、主制御部１１０は、ステップＳ９０７で撮像素子１０２から読み出した遮光画像の画素信号から欠陥画素の検出を行う。

ステップＳ９０９では、ステップＳ８０４と同様に、主制御部１１０は、ステップＳ９０８で検出した欠陥画素の座標情報に基づいて、ステップＳ９０３で撮像素子１０２から読み出した被写体画像の画素信号について欠陥画素の補正を行う。

以上のように、実施形態２によれば、実施形態１の効果に加えて、画像撮影時のタイムラグが冗長にならないような欠陥画素検出処理を実現できる。

［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０２…撮像素子、１０３…撮像制御部、１０４…前処理部、１０５…信号処理部、１０６…メモリ部、１１０…主制御部、１１１…応力制御部

Claims (14)

1. 複数の画素が２次元状に配列された撮像素子と、
   前記撮像素子の画素のバンドギャップを制御する制御手段と、を有し、
   前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記バンドギャップが大きくなるように制御することを特徴とする撮像装置。
2. 前記撮像素子に外力を加える応力制御手段を有し、
   前記制御手段は、前記応力制御手段により前記撮像素子の各画素に応力を発生させることで前記バンドギャップを制御することを特徴とする請求項１に記載の撮像装置。
3. 複数の画素が２次元状に配列された撮像素子と、
   前記撮像素子の湾曲率を制御する制御手段と、を有し、
   前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記湾曲率が小さくなるように制御することを特徴とする撮像装置。
4. 複数の画素が２次元状に配列された撮像素子と、
   前記撮像素子の湾曲率を制御する制御手段と、を有し、
   前記制御手段は、前記撮像素子の欠陥画素検出処理を行う場合に、通常の撮像を行う場合よりも前記撮像素子に発生する暗電流が多くなるように前記湾曲率を制御することを特徴とする撮像装置。
5. 前記撮像素子の画素に発生する暗電流に基づいて前記欠陥画素検出処理を行うことを特徴とする請求項１ないし４のいずれか１項に記載の撮像装置。
6. 通常の撮像を行う場合に前記欠陥画素検出処理により検出された欠陥画素を補正する処理を行うことを特徴とする請求項１ないし５のいずれか１項に記載の撮像装置。
7. 前記欠陥画素検出処理は、通常の撮像に先だって行われることを特徴とする請求項６に記載の撮像装置。
8. 前記撮像素子を遮光した状態で遮光画像を撮影し、当該遮光画像を用いて撮影された画像の欠陥画素検出処理を行うことを特徴とする請求項１ないし７のいずれか１項に記載の撮像装置。
9. 前記欠陥画素検出処理を行う場合の撮像素子の電荷蓄積時間が前記通常の撮像を行う場合よりも長く設定されることを特徴とする請求項１ないし８のいずれか１項に記載の撮像装置。
10. 複数の画素が２次元状に配列された撮像素子を有する撮像装置の制御方法であって、
    前記撮像素子の画素のバンドギャップを制御する制御ステップと、
    前記撮像素子の欠陥画素検出処理を行う検出ステップと、を有し、
    前記制御ステップでは、前記検出ステップで前記欠陥画素検出処理を行う場合に通常の撮像を行う場合よりも前記バンドギャップが大きくなるように制御することを特徴とする制御方法。
11. 複数の画素が２次元状に配列された撮像素子を有する撮像装置の制御方法であって、
    前記撮像素子の湾曲率を制御する制御ステップと、
    前記撮像素子の欠陥画素検出処理を行う検出ステップと、を有し、
    前記制御ステップでは、前記検出ステップで前記欠陥画素検出処理を行う場合に通常の撮像を行う場合よりも前記湾曲率が小さくなるように制御することを特徴とする制御方法。
12. 複数の画素が２次元状に配列された撮像素子を有する撮像装置の制御方法であって、
    前記撮像素子の湾曲率を制御する制御ステップと、
    前記撮像素子の欠陥画素検出処理を行う検出ステップと、を有し、
    前記制御ステップでは、前記検出ステップで前記欠陥画素検出処理を行う場合に通常の撮像を行う場合よりも前記撮像素子に発生する暗電流が多くなるように前記湾曲率を制御することを特徴とする制御方法。
13. コンピュータを、請求項１ないし９のいずれか１項に記載された撮像装置の各手段として機能させるためのプログラム。
14. コンピュータを、請求項１ないし９のいずれか１項に記載された撮像装置の各手段として機能させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images