JP2016135900A - EuドープZnO透明導電膜及び形成方法 - Google Patents

EuドープZnO透明導電膜及び形成方法 Download PDF

Info

Publication number
JP2016135900A
JP2016135900A JP2015011480A JP2015011480A JP2016135900A JP 2016135900 A JP2016135900 A JP 2016135900A JP 2015011480 A JP2015011480 A JP 2015011480A JP 2015011480 A JP2015011480 A JP 2015011480A JP 2016135900 A JP2016135900 A JP 2016135900A
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
doped zno
doped
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015011480A
Other languages
English (en)
Other versions
JP6294842B2 (ja
Inventor
方省 赤澤
Masayoshi Akazawa
方省 赤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015011480A priority Critical patent/JP6294842B2/ja
Publication of JP2016135900A publication Critical patent/JP2016135900A/ja
Application granted granted Critical
Publication of JP6294842B2 publication Critical patent/JP6294842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】本発明は、非晶質状態のEuドープZnO透明導電膜及びその形成方法を提供する。
【解決手段】本発明は、スパッタ法により基板上にZnO膜中にEuがドープされることにより成膜されたEuドープZnO透明導電膜である。当該EuドープZnO透明導電膜は、H2O蒸気ガスを導入しながら成膜されることが好ましい。また、当該EuドープZnO透明導電膜のEuドープ濃度は、13at.%以上であることが好ましい。さらに、このように成膜されたEuドープZnO透明導電膜を水素ガス雰囲気下、400〜450℃の温度においてアニールすることが好ましい。
【選択図】図8

Description

本発明は、EuドープZnO透明導電膜及びその形成方法に関する。
透明導電膜は透明電極として産業的に利用されている。フラットパネルディスプレイの透明電極としては、現在ITOが独占的に用いられているが、In資源の枯渇の問題から代替材料が探索されている。これまでのところ、AlドープZnOやGaドープZnOといったZnO系透明導電膜が代替材料の有力候補に挙げられている。
一方、抵抗率がより高い透明導電膜は、電界を印加することでキャリアの制御が容易であることから、MOSトランジスタのチャンネル部に応用されている。このような透明導電膜の代表格としては非晶質半導体InGaZnO4があり(例えば、非特許文献1参照)、その柔軟性を活かして、湾曲可能なディスプレイ用の薄膜トランジスタ(TFT)や透明電極に適用されようとしているが、高抵抗率であることから透明電極には用いられていない。
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", Nature, Vol.432, p.488-492, 2004年
従来ではスパッタ法を用いて室温でZnO系透明導電膜を成膜していたが、従来技術のようにスパッタ法を用いて室温でZnO系透明導電膜を成膜した場合、部分的に結晶化が進行して、通常はc軸配向の結晶状態のZnO系透明導電膜が形成される。これはC面の表面エネルギーが低いこととも関係している。ここで、従来、ZnO系透明導電膜は結晶状態で形成されることから、機械的変形が与えられるフレキシブルデバイスへの利用には向かないとされてきた。しかし、ZnO系透明導電膜をフレキシブル基板の上に非晶質状態で形成できれば、フレキシブルデバイス用のTFTや透明電極への利用が可能となる。
このような背景から、フレキシブルデバイス用のTFTや透明電極として使用可能な非晶質状態のZnO系透明導電膜及びその形成方法の開発が課題であった。
上記課題を解決するために、請求項1に記載の方法は、EuドープZnO透明導電膜を作製する方法であって、スパッタ法により基板上にZnO膜中にEuがドープされたEuドープZnO透明導電膜を成膜するステップを含むことを特徴とする。
請求項2に記載の方法は、請求項1に記載の方法であって、前記成膜するステップは、H2O蒸気ガスを導入しながら実行されることを特徴とする。
請求項3に記載の方法は、請求項1又は2に記載の方法であって、前記EuドープZnO透明導電膜のEuドープ濃度は、13at.%以上であることを特徴とする。
請求項4に記載の方法は、請求項1乃至3のいずれかに記載の方法であって、当該成膜されたEuドープZnO透明導電膜を水素ガス雰囲気下、400〜450℃の温度においてアニールするステップをさらに含むことを特徴とする。
請求項5に記載のEuドープZnO透明導電膜は、ZnO膜中にEuがドープされたことを特徴とするEuドープZnO透明導電膜である。
請求項6に記載のEuドープZnO透明導電膜は、請求項5に記載のEuドープZnO透明導電膜であって、Euドープ濃度は13at.%以上であることを特徴とする。
請求項7に記載のEuドープZnO透明導電膜は、請求項1乃至4のいずれかに記載の方法によって作製されたことを特徴とする。
本発明によると、薄膜トランジスタのゲート部、表示機器、太陽電池などに用いられるZnO系透明導電膜において、Eu3+という重い元素の3価イオンをドープすることで、ZnOに導電性をもたらすとともに結晶性を低下させることができるため、非晶質状態の透明電極あるいはTFTのゲート材料を得ることができる。また、水素ガス中でのポストアニールを併用することで、本発明に係る形成プロセスにおいて抵抗率が増大した場合であっても現実的に実用可能な抵抗値まで下げることが可能なため、湾曲可能かつ低抵抗なTFTや透明電極としてフレキシブルデバイスへ適用する道を開くものである。
酸素ガス導入なしで室温において成膜したEuドープZnO透明導電膜のキャリア密度、ホール移動度、抵抗率の膜厚依存性を例示する図である。 酸素ガス導入なしで200℃において成膜したEuドープZnO透明導電膜のキャリア密度、ホール移動度、抵抗率の膜厚依存性を例示する図である。 室温にてEuドープZnO透明導電膜を成膜する際にO2ガスあるいはH2Oガスを酸素源に用いた場合のX線回折パタンを示す図である。 2O蒸気ガスを用いて室温にて成膜した、各Eu濃度におけるEuドープZnO透明導電膜のX線回折パタンを例示する図である。 2ガスを用いて室温にて成膜したEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜をH2ガス中にてポストアニールした後のシート抵抗とのアニール温度依存性を例示する図である。 2ガスを用いて室温にて成膜したEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜をH2ガス中にてポストアニールした後のシート抵抗とのアニール温度依存性を例示する図である。 2Oガスを用いて室温にて成膜したEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜をH2ガス中にてポストアニールした後のシート抵抗とのアニール温度依存性を例示する図である。 本発明の実施例4に係るEuドープZnO透明導電膜形成方法を例示する図である。
上記課題を解決するために、本発明においては、希土類元素であるEuをZnO系透明導電膜へのドーパントとして用いる。Eu3+イオンがZn2+サイトに置換することでEu3+イオンがドナーとして働くことが期待されるが、ドナー準位はGa3+やAl3+に比べてバンドギャップの深い位置にあると予想される。そのため、Eu3+イオンがZnO中で本当にドナーとして働くかどうかは自明ではなかった。しかし、本発明によりドナーとして機能することが実証された。
一方で、Eu3+のイオン半径はZn2+のイオン半径よりもかなり大きいため、サイト置換したEu3+イオンはZnO結晶格子に歪みを及ぼす。その影響は、イオン半径が比較的小さなGa3+イオンやAl3+イオンをドープした場合に比べて甚大である。結果として、GaドープZnOやAlドープZnOに比べてEuドープZnOの結晶性は悪くなる。さらに、Eu3+の価数がZn2+の価数と異なることも影響して、少量だけがZn2+サイトに置換することができ、ZnO結晶子内に収容しきれなかったEu3+イオンは結晶子の外へ放出されることになる。粒界にEu23が析出されると、ZnOの結晶子サイズは必然的に小さくなる。これらの効果が相まって、Eu濃度がおよそ10at.%を超えると、ZnO結晶は非晶質状態になる。
また、ZnOの結晶性は、成膜時の雰囲気にも影響される。従来のスパッタ法による成膜においては、真空中の還元雰囲気下でZnO膜を形成するため、c軸配向の結晶性の良いZnO膜が得られる。一方、酸素源となるガスを導入してZnO膜を形成すると、ZnO膜がランダム配向になりやすく、非晶質状態にしやすい。特に、H2Oガスを用いることで、ZnOの結晶性を効率的に低下させることができ、非晶質状態のZnO系透明導電膜を形成しやすくなる。
しかし、以上のような方法によってZnO膜の結晶性を低下させた場合、電子の移動度が低下する。また、H2O蒸気などのガスによりZnO膜を過剰酸化することで、キャリア密度も低下する。その結果、ZnO膜の電気伝導性が悪くなり、透明導電膜としては使えない場合があるという課題に直面する。そこで、水素中にて400〜450℃でポストアニールすることで、ZnO膜を部分的に還元し、Eu3+イオンのドナーとしての働きを回復させることができる。
以下、本発明の有効性を示すために、本発明に係るEuドープZnO透明導電膜について、EuドープZnO透明導電膜の形成とその電気伝導性の評価を行った。電気的特性は、下記実施例1乃至3に係る方法で作製された低抵抗試料についてはホール効果測定により評価し、下記実施例4に係る方法で作製された高抵抗試料については四端子法によってシート抵抗を測定した。
以下の実施例では、濃度1at.%のEuを含有するZnOターゲットとEu23ターゲットからの共スパッタにより高抵抗基板上へ成膜することにより、各実施例に係るEuドープZnO透明導電膜を作製した。Eu23ターゲットヘのスパッタパワーを増やすことでZnO膜中のEu濃度を増やすことが可能である。基板の抵抗は十分に大きいため、電気伝導性はZnO膜から生じている。
(実施例1)
図1及び図2を用いて、本発明の実施例1に係るEuドープZnO透明導電膜について説明する。本発明の実施例1に係るEuドープZnO透明導電膜は、スパッタ法を用いて基板上に形成される。図1は、酸素ガス導入なしの条件で、高抵抗Si(100)基板上に室温において成膜したEu濃度0.9at.%のEuドープZnO透明導電膜のキャリア密度n、ホール移動度μ及び抵抗率ρの膜厚依存性を示す。図1には、膜厚の増加に伴ってキャリア密度n及びホール移動度μは増大し、抵抗率ρは減少するという透明導電膜の一般的な特徴が表れている。図1に示されるように、膜厚100nmにおいて2mΩ・cmの抵抗率ρが得られている。
ここで、同じ成膜装置を用いて同じ成膜条件で得られた膜厚100nmのアンドープZnO膜の抵抗率は4.5mΩ・cmであったため、Eu3+はドナーとして働いていることが分かる。
Eu3+がEuドープZnO中でドナーとして働いていることをさらに示すために、図1で用いた条件に対して成膜温度を変更した場合の結果を図2を用いて示す。図2は、酸素ガス導入なしの条件で、高抵抗Si(100)基板上に200℃において成膜したEu濃度0.9at.%のEuドープZnO透明導電膜のキャリア密度n、ホール移動度μ及び抵抗率ρの膜厚依存性を示す。図2に示す結果では、図1に示す結果と類似した傾向の特性が得られているが、膜厚100nmにおける抵抗率ρは6mΩ・cmと高くなっている。しかし、アンドープZnO膜の場合(図2では不図示)、200℃で成膜すると抵抗率ρは0.4Ω・cmと、図2において200℃で成膜されたEuドープZnO透明導電膜の抵抗率ρよりはるかに高い値を取る。
ここで、アンドープZnO膜においては、酸素空孔や格子間亜鉛などの内因性ドナーによって伝導性が発現している。アニールによって格子間に存在する酸素原子が熱拡散して酸素空孔と再結合して格子の組み換えが起きると、ドナー源である欠陥が消滅する。一方、外因性ドナーであるEu3+により伝導性がもたらされているEuドープZnO透明導電膜に関しては、酸化度がEu3+の活性化に一定の影響を与えているものの、アンドープZnO膜における酸素空孔の消滅ほど直接的な影響がない。そのため、成膜温度の上昇による抵抗率ρの増大も、室温で成膜した場合の2mΩ・cmから200℃で成膜した場合の6mΩ・cmと、微幅に留まっているものと解釈することができる。このように、成膜温度の影響が少ないことも、Eu3+がEuドープZnO中でドナーとして働いていることを証明している。
(実施例2)
図3を用いて、本発明の実施例2に係るEuドープZnO透明導電膜について説明する。実施例2に係るEuドープZnO透明導電膜は、酸素源としてガスを導入しながら基板上に成膜される。それにより、上述のようにZnO膜がランダム配向になりやすく、ZnO膜を非晶質状態にしやすくなる。
図3は、サファイアC面基板上に室温にてEu濃度2at.%のEuドープZnO透明導電膜を成膜する際に、酸素ガス又はH2O蒸気ガスを酸素源に用いた場合のEuドープZnO透明導電膜のX線回折パタンを例示する。図3に示されるように、実施例2に係るEuドープZnO透明導電膜では、ZnO(002)ピークの強度は、H2Oガスで成膜した場合には、酸素ガスで成膜した場合に比べて2桁以上小さくなっている。ここで、ガスを導入しないでEuドープZnO透明導電膜を成膜した場合は酸素ガスで成膜した場合と同程度の結果が得られることが知られている。よって、有利にはH2Oガスを用いることで、ZnOの結晶性を効率的に低下させることができ、ZnO膜の非晶質化がより促進されることが分かる。
(実施例3)
図4を用いて、本発明の実施例3に係るEuドープZnO透明導電膜について説明する。実施例3に係るEuドープZnO透明導電膜は、Euを高濃度ドープすることによって成膜される。それにより、ZnO膜の非晶質化をより促進することができる。
図4は、H2O蒸気ガスを用いて高抵抗Si(100)基板上に室温にて成膜したEuドープZnO透明導電膜中のEu濃度を4.3at.%、7.8at.%、13at.%と増大させたときのX線回折パタンを例示する。図4に示されるように、H2O蒸気ガスを使用しているため既にZnO(002)ピーク強度は比較的小さいが、13at.%とEuを高濃度ドープすると、ZnO(002)回折ピークは完全に消滅し、非晶質状態になっていることが分かる。このように、Euを高濃度ドープすることによってZnO膜の非晶質化をより促進することができる。ここで、Eu濃度がおよそ10at.%を超えるとZnO結晶は非晶質状態になるため、Eu濃度は10at.%以上が好ましく、完全に非晶質状態になるためには13at.%以上であることがより好ましい。
(実施例4)
図5乃至図8を用いて、本発明の実施例4に係るEuドープZnO透明導電膜について説明する。上述のように、実施例2又は3の方法によりZnO膜の結晶性を低下させた場合、ZnO膜の電気伝導性が悪くなり、透明導電膜としては使えない場合がある。
図8は、本発明の実施例4に係るEuドープZnO透明導電膜形成方法を示す。図8に示されるように、本発明の実施例4に係るEuドープZnO透明導電膜は、ステップ801で、酸素源となるガスを導入しつつスパッタ法を用いて成膜されたEuドープZnO透明導電膜を形成する。次に、ステップ802で、ステップ801で作製したEuドープZnO透明導電膜を、水素ガス雰囲気下、400〜450℃の温度においてポストアニールする。それにより、実施例4に係るEuドープZnO透明導電膜においては、実施例2又は3の方法によって電気伝導性が悪くなったEuドープZnO透明導電膜を部分的に還元し、Eu3+イオンのドナーとしての働きを回復させることができる。
図5は、酸素ガスを用いて高抵抗Si(100)基板上に室温にて成膜したEu濃度5at.%のEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後のシート抵抗とのアニール温度依存性を示す。図5では、酸素ガスを用いて室温にて成膜したEu濃度5at.%のEuドープZnO透明導電膜のシート抵抗のアニール温度依存性を特性501として示し、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後の実施例4に係るEuドープZnO透明導電膜のシート抵抗のアニール温度依存性を特性502として示す。
図5の特性502に示されるように、アニール温度300℃まではアニールの効果はないが、350℃、400℃、450℃において、シート抵抗が著しく減少している。特に、400℃及び450℃のアニール後には、300〜400Ω/□といった透明導電膜として十分実用になるレベルの低い抵抗値が得られている。このように、温度が400℃〜450℃の範囲のアニーリングにおいて、解離した水素原子が余分な酸素を除き、Eu3+がドナーとして活性化したものと考えられる。そのため、本実施例に係るEuドープZnO透明導電膜によると、実施例2又は3の方法で非晶質化されたEuドープZnO透明導電膜の抵抗値を十分実用になるレベルの低い抵抗値に低減することができる。
図6を用いて、本発明の実施例4の他の例に係るEuドープZnO透明導電膜について説明する。本発明の実施例4の他の例に係るEuドープZnO透明導電膜は、酸素ガスを導入しつつスパッタ法を用いて高抵抗Si(100)基板上に成膜されたEu濃度14at.%のEuドープZnO透明導電膜を、水素ガス雰囲気下、400〜450℃の温度においてポストアニールすることにより作製される。図6は、酸素ガスを用いて室温にて成膜したEu濃度14at.%のEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後のシート抵抗とのアニール温度依存性を例示する。図6では、酸素ガスを用いて室温にて成膜したEu濃度14at.%のシート抵抗のアニール温度依存性を特性601として示し、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後のEuドープZnO透明導電膜のシート抵抗のアニール温度依存性を特性602として示す。また、図6では、Eu濃度が14at.%と高濃度にドープしたEuドープZnO透明導電膜を用いており、このEuドープZnO透明導電膜は非晶質状態である。
図6の特性602に示されるように、400〜450℃のアニールの後に300〜500Ω/□までシート抵抗が減少しており、透明導電膜として十分実用になるレベルの低い抵抗値が得られている。このように、水素中でアニールすることで、シート抵抗が減少することは明らかである。
一方で、アニールを真空中で行うと抵抗の減少はほとんど見られず、あるいは酸素ガス中でアニールした場合には、むしろ高抵抗化した(図6では不図示)。則ち、抵抗を減らすためには、水素中でのアニールが本質的である。
図7を用いて、本発明の実施例4のさらに他の例に係るEuドープZnO透明導電膜について説明する。本発明の実施例4のさらに他の例に係るEuドープZnO透明導電膜は、実施例2のH2O蒸気ガスを導入しつつスパッタ法を用いて高抵抗Si(100)基板上に成膜されたEu濃度5at.%のEuドープZnO透明導電膜を、水素ガス雰囲気下、400〜450℃の温度においてポストアニールすることにより作製される。図7はH2O蒸気ガスを用いて室温にて成膜したEu濃度5at.%のEuドープZnO透明導電膜のシート抵抗と、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後のシート抵抗とのアニール温度依存性を例示する。図7では、H2O蒸気ガスを用いて室温にて成膜したEu濃度5at.%のEuドープZnO透明導電膜のシート抵抗のアニール温度依存性を特性701として示し、当該EuドープZnO透明導電膜を水素ガス中にて1時間ポストアニールした後のEuドープZnO透明導電膜のシート抵抗のアニール温度依存性を特性702として示す。
図7の特性702に示されるように、やはり350〜450℃の範囲において、シート抵抗の低下が観測されており、この場合、最終的な値は1kΩ/□程度に留まっている。このように、本発明に係るポストアニールの温度は、350〜450℃の範囲が好適である。

Claims (7)

  1. EuドープZnO透明導電膜を作製する方法であって、
    スパッタ法により基板上にZnO膜中にEuがドープされたEuドープZnO透明導電膜を成膜するステップを含むことを特徴とする方法。
  2. 前記成膜するステップは、H2O蒸気ガスを導入しながら実行されることを特徴とする請求項1に記載の方法。
  3. 前記EuドープZnO透明導電膜のEuドープ濃度は、13at.%以上であることを特徴とする請求項1又は2に記載の方法。
  4. 当該成膜されたEuドープZnO透明導電膜を水素ガス雰囲気下、400〜450℃の温度においてアニールするステップをさらに含むことを特徴とする請求項1乃至3のいずれかに記載の方法。
  5. ZnO膜中にEuがドープされたことを特徴とするEuドープZnO透明導電膜。
  6. Euドープ濃度は13at.%以上であることを特徴とする請求項5に記載のEuドープZnO透明導電膜。
  7. 請求項1乃至4のいずれかに記載の方法によって作製されたことを特徴とするEuドープZnO透明導電膜。
JP2015011480A 2015-01-23 2015-01-23 EuドープZnO透明導電膜を作製する方法 Active JP6294842B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015011480A JP6294842B2 (ja) 2015-01-23 2015-01-23 EuドープZnO透明導電膜を作製する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015011480A JP6294842B2 (ja) 2015-01-23 2015-01-23 EuドープZnO透明導電膜を作製する方法

Publications (2)

Publication Number Publication Date
JP2016135900A true JP2016135900A (ja) 2016-07-28
JP6294842B2 JP6294842B2 (ja) 2018-03-14

Family

ID=56512970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015011480A Active JP6294842B2 (ja) 2015-01-23 2015-01-23 EuドープZnO透明導電膜を作製する方法

Country Status (1)

Country Link
JP (1) JP6294842B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019002057A (ja) * 2017-06-19 2019-01-10 日本電信電話株式会社 EuドープZnGa2O4蛍光体膜の形成方法
JP2020172820A (ja) * 2019-04-12 2020-10-22 株式会社東海理化電機製作所 不正通信防止システム及び不正通信防止方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170429A (ja) * 2000-11-29 2002-06-14 C Uyemura & Co Ltd 高密度触媒核分散層を有する基体並びに改質酸化亜鉛皮膜を有する導電性物品及びその作製方法
JP2004068054A (ja) * 2002-08-02 2004-03-04 Idemitsu Kosan Co Ltd スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP2012224659A (ja) * 2011-04-15 2012-11-15 Nippon Telegr & Teleph Corp <Ntt> 蛍光体薄膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170429A (ja) * 2000-11-29 2002-06-14 C Uyemura & Co Ltd 高密度触媒核分散層を有する基体並びに改質酸化亜鉛皮膜を有する導電性物品及びその作製方法
JP2004068054A (ja) * 2002-08-02 2004-03-04 Idemitsu Kosan Co Ltd スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP2012224659A (ja) * 2011-04-15 2012-11-15 Nippon Telegr & Teleph Corp <Ntt> 蛍光体薄膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019002057A (ja) * 2017-06-19 2019-01-10 日本電信電話株式会社 EuドープZnGa2O4蛍光体膜の形成方法
JP2020172820A (ja) * 2019-04-12 2020-10-22 株式会社東海理化電機製作所 不正通信防止システム及び不正通信防止方法

Also Published As

Publication number Publication date
JP6294842B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
Takechi et al. Comparison of ultraviolet photo-field effects between hydrogenated amorphous silicon and amorphous InGaZnO4 thin-film transistors
Abliz et al. Effects of yttrium doping on the electrical performances and stability of ZnO thin-film transistors
EP2165368B1 (en) Amorphous oxide and field effect transistor
Billah et al. Analysis of improved performance under negative bias illumination stress of dual gate driving a-IGZO TFT by TCAD simulation
JP6289693B2 (ja) 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
Ding et al. The influence of hafnium doping on density of states in zinc oxide thin-film transistors deposited via atomic layer deposition
Du Ahn et al. A novel amorphous InGaZnO thin film transistor structure without source/drain layer deposition
Kim et al. Boosting carrier mobility in zinc oxynitride thin-film transistors via tantalum oxide encapsulation
Jeong et al. Investigation of atomic-layer-deposited Al-doped ZnO film for AZO/ZnO double-stacked active layer thin-film transistor application
Jeon et al. Effects of electron-beam irradiation on structural, electrical, and optical properties of amorphous indium gallium zinc oxide thin films
Kim et al. Improvement in the performance of sol–gel processed In 2 O 3 thin-film transistor depending on Sb dopant concentration
JP6294842B2 (ja) EuドープZnO透明導電膜を作製する方法
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
US20150179448A1 (en) Methods for Forming Crystalline IGZO Through Annealing
KR101788929B1 (ko) 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
Kim et al. ZnO Thin‐Film Transistor Grown by rf Sputtering Using Carbon Dioxide and Substrate Bias Modulation
Ma et al. Fabrication and electrical characteristics of Li-N co-doped InZnO TFTs prepared by radio frequency magnetron
Jung et al. Investigation of co-sputtered LiZnSnO thin film transistors
Kim et al. High stability of amorphous hafnium–zinc–tin oxide thin film transistors
Yoon et al. Improvement in IGZO-based thin film transistor performance using a dual-channel structure and electron-beam-irradiation
Hong et al. Effect of microwave annealing on transparent In–Ga–ZnO thin-film transistors with graphene source and drain electrodes
Kim et al. Effects of Li doping on the negative bias stress stability of solution-processed ZnO thin film transistors
Wang et al. P‐11: Carrier Concentration Reduction by Fluorine Doping in P‐Type SnO Thin‐Film Transistors
Kim et al. P‐194: Late‐News Poster: Highly Stable Thin‐Film Transistors Based on Amorphous Perovskite Semiconductors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180216

R150 Certificate of patent or registration of utility model

Ref document number: 6294842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150