JP2016135089A - マルチ出力電源装置 - Google Patents

Abstract

【課題】スイッチング素子を介して一次巻線に流れる電流が一括してオン・オフされる複数のトランスの各二次巻線にそれぞれ誘起される電圧から複数系統の出力電圧を得るマルチ出力電源装置において、複数系統の出力間におけるクロスレギュレーションの影響を緩和して電源設計を容易化する。【解決手段】 複数のトランスの各二次巻線にそれぞれ誘起される電圧を整流・平滑化して得られる複数系統の出力電圧に相当するフィードバック電圧を、例えば前記複数のトランスの各補助巻線からそれぞれ求め、これらの複数のフィードバック電圧の平均値を求める。そして複数のトランスの各一次巻線に流れる電流を一括してオン・オフするスイッチング素子をフィードバック制御する制御回路に前記フィードバック電圧の平均値をフィードバック信号として与える。【選択図】 図１

Description

本発明は、並列に設けられた複数のトランスの各一次巻線にそれぞれ流れる電流を一括してオン・オフするスイッチング素子を備え、前記複数のトランスの各二次巻線にそれぞれ誘起される電圧から複数系統の出力電圧を得るマルチ出力電源装置に関する。

数１０Ｗ以下の小容量電力負荷に対する電源装置としてフライバック方式のスイッチング電源装置が注目されている。また最近ではこの種のスイッチング電源装置の構成部品点数を削減し、その構成の簡素化とコストダウンを図ることが要求されている。更には車載用のモータを駆動する３相インバータ用のスイッチング電源装置として、例えば出力電圧が１５Ｖ、負荷電流が５０ｍＡ以下の複数系統の出力を得るマルチ出力電源装置も注目されている。

図４(ａ)〜(ｃ)は、この種のマルチ出力電源装置の概略的な構成例を示すもので、Ｔ１,Ｔ２は並列に設けられたトランス、Ｑ１,Ｑ２は前記トランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２に流れる電流をオン・オフする、例えばパワーＭＯＳ-ＦＥＴやＩＧＢＴ等のスイッチング素子である。尚、前記トランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２に流れる電流のオン・オフに伴って該トランスＴ１,Ｔ２の二次巻線Ｓ１,Ｓ２にそれぞれ誘起される電圧は、ダイオードＤ１,Ｄ２とコンデンサＣ１,Ｃ２とからなる整流平滑回路をそれぞれ介して複数系統の出力電圧Ｖout１,Ｖout２として図示しない複数の負荷に対して並列に出力される。

ちなみに図４(ａ)〜(ｃ)に示すＩＣ１,ＩＣ２は、前記スイッチング素子Ｑ１,Ｑ２をオン・オフする制御回路である。またＦＢ１,ＦＢ２は、前記トランスＴ１,Ｔ２の各補助巻線Ａ１,Ａ２に誘起される電圧をフィードバック電圧Ｖfb１,Ｖfb２として検出するフィードバック電圧検出回路である。これらのフィードバック電圧検出回路ＦＢ１,ＦＢ２は、前記トランスＴ１,Ｔ２の各補助巻線Ａ１,Ａ２に誘起される電圧を整流するダイオードと、該ダイオードによる整流出力を平滑化するコンデンサとを備える。更に前記フィードバック電圧検出回路ＦＢ１,ＦＢ２は、前記コンデンサにより平滑化された電圧を分圧して前記制御回路ＩＣ１,ＩＣ２に対するフィードバック電圧を生成する分圧抵抗Ｒa,Ｒbとにより構成される。

ここで図４(ａ)に示すマルチ出力電源装置は、並列に設けられた２つの前記トランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２にそれぞれ直列に接続された２つのスイッチング素子Ｑ１,Ｑ２を備え、これらのスイッチング素子Ｑ１,Ｑ２を２つの制御回路ＩＣ１,ＩＣ２にてそれぞれオン・オフ制御するように構成したものである。これ故、前記制御回路ＩＣ１,ＩＣ２にそれぞれ対応するフィードバック電圧検出回路ＦＢ１,ＦＢ２を備える。

これに対して図４(ｂ)に示すマルチ出力電源装置は、前記フィードバック電圧Ｖfb１を受けて動作する１つの制御回路ＩＣ１にて前記スイッチング素子Ｑ１,Ｑ２を一括してオン・オフ制御するように構成したものである。従ってこの構成のマルチ出力電源装置によれば、図４(ａ)に示すマルチ出力電源装置に比較して前記制御回路ＩＣ２と前記フィードバック電圧検出回路ＦＢ２とをそれぞれ省略することができ、その構成部品の削減を図ることができる。

更に図４(ｃ)に示すマルチ出力電源装置は、前記スイッチング素子Ｑ１だけを用いて前記トランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２にそれぞれ流れる電流を一括してオン・オフ制御するように構成したものである。従ってこの構成のマルチ出力電源装置によれば、図４(ｂ)に示すマルチ出力電源装置に比較して更にスイッチング素子Ｑ２を省略することができ、その構成部品を大幅に削減することができる。換言すれば図４(ｃ)に示す構成のマルチ出力電源装置によれば１つの制御回路ＩＣ１と１つのスイッチング素子Ｑ１とを用いて２つのトランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２に流れる電流を一括してオン・オフすることができる。従ってこの構成によれば、構成部品点数を大幅に削減して製造コストを下げることが可能となる。

ここで上述した補助巻線Ａ１に誘起される電圧から前記制御回路ＩＣ１に対するフィードバック電圧Ｖfb１を検出するフィードバック電圧検出回路ＦＢ１の出力電圧（フィードバック電圧）Ｖout（＝Ｖfb１）は、
Ｖout＝Ｖref×（１＋Ｒa／Ｒb）×（Ｎsec／Ｎaux）−ΔＶ
として与えられる。但し、Ｖrefは誤差アンプの基準電圧、Ｒa／Ｒbは前記分圧抵抗の抵抗値比、Ｎsec／Ｎauxは前記トランスＴ１における二次巻線Ｓ１と補助巻線Ａ１との巻き数比である。更にΔＶは前記フィードバック電圧検出回路ＦＢ１を構成するダイオード等によって発生する電位差である。

ところで上述した如く構成されるマルチ出力電源装置における複数系統の出力電圧のレギュレーション性能は、各系統の負荷の影響を強く受ける。ここで或る系統の出力電圧が他系統の負荷が規定の範囲で変化に起因して変動する現象は、クロスレギュレーションと称される。このクロスレギュレーションの要因は、主として前記トランスＴ１,Ｔ２における巻線間の結合度合いや、スナバ回路におけるサージ電圧等の影響であると考えられている。そしてこの種のクロスレギュレーションを抑制する技術として、例えば特許文献１には、前記フィードバック電圧Ｖfbを検出する上での前記分圧抵抗Ｒa,Ｒbを調整することで前記マルチ出力電源装置の基準電圧を補償することが紹介される。

特開平８−７８９６４号

しかしながら図５に出力電圧Ｖoutが[１５.５Ｖ±１.５Ｖ]の３系統の出力を有するマルチ出力電源装置における各系統の出力電圧の変化を示すように、或る系統（例えばＣＨ３）の負荷だけが重くなる、或いは軽くなると、その系統の出力電圧Ｖoutが大幅に変化すると言う問題が発生する。このような問題に対しては、専ら、電源設計のカット・アンド・トライに委ねられているのが実情である。

ちなみに図５は、カット・アンド・トライしながら電源設計したマルチ出力電源装置における３つの各系統ＣＨ１〜ＣＨ３の出力電圧の実測例を示している。しかしこの例においては、前記各系統ＣＨ１〜ＣＨ３における出力電圧Ｖoutの許容変動幅ΔＶoutがそれぞれ３Ｖ（＝±１.５Ｖ）以下となるように規定されているにも拘わらず、負荷変動に起因するクロスレギュレーションの影響を受けて系統ＣＨ３の出力電圧に４Ｖの電圧変化が生じていることが示される。

本発明はこのような事情を考慮してなされたもので、その目的は、複数系統の出力に対するクロスレギュレーションの影響を緩和して複数系統の各出力電圧の変動を所定の許容変動幅以下に抑制することのできる簡易な構成のマルチ出力電源装置を提供することにある。

特に本発明は、１つのスイッチング素子を用いて複数のトランスの各一次巻線にそれぞれ流れる電流を一括してオン・オフするように構成して構成部品点数を削減したマルチ出力電源装置において、クロスレギュレーションの影響を緩和し、その電源設計の容易化を図ったマルチ出力電源装置を提供することを目的としている。

上述した目的を達成するべく本発明に係るマルチ出力電源装置は
並列に設けられた複数のトランスの各一次巻線にそれぞれ流れる電流を一括してオン・オフするスイッチング素子と、
前記複数のトランスの各二次巻線に誘起される電圧をそれぞれ整流・平滑化して複数系統の出力電圧を得る複数の出力回路と、
これらの複数系統の各出力電圧に相当するフィードバック電圧をそれぞれ求める複数のフィードバック電圧検出回路と、
これらのフィードバック電圧検出回路にてそれぞれ求められた前記フィードバック電圧の平均値を求める平均値回路と、
この平均値回路により求められたフィードバック電圧平均値に応じて前記スイッチング素子のオン・オフをフィードバック制御する制御回路と
を具備したことを特徴としている。

ちなみに前記フィードバック電圧検出回路は、例えば前記複数のトランスの各補助巻線に誘起される電圧を整流・平滑化した検出電圧に基づいて前記フィードバック電圧をそれぞれ求めて前記平均値回路に与えるものからなる。また、例えば前記フィードバック電圧検出回路の１つは、前記トランスの補助巻線に誘起される電圧を整流・平滑化した前記検出電圧を前記制御回路の駆動電圧として出力するように構成される。

或いは前記フィードバック電圧検出回路は、例えば前記複数の出力回路の各出力電圧と予め設定した出力基準電圧との誤差電圧を前記フィードバック電圧としてそれぞれ求め、これらのフィードバック電圧をそれぞれフォトカプラを介して前記トランスの一次巻線側に伝達して前記平均値回路に与えるものからなる。

ここで前記制御回路は、前記フィードバック電圧平均値と所定の内部基準電圧とを比較してＰＷＭ信号を生成し、このＰＷＭ信号に従って前記スイッチング素子の制御端子に印加する駆動信号を生成するように構成される。また前記制御回路は、複数のフィードバック信号入力端子を備えると共に前記平均値回路と一体に集積回路化される。更に前記平均値回路は前記各フィードバック信号入力端子を介してそれぞれ入力されるフィードバック電圧の平均値を前記フィードバック電圧平均値として求めるように構成される。

具体的には前記平均値回路は、Ｎ個（Ｎは２以上の整数）の前記フィードバック信号の各電圧Ｖin１〜ＶinＮの総和を上記Ｎで除した出力電圧Ｖo
Ｖo＝（１／Ｎ）ΣＶinＮ
を前記フィードバック電圧平均値として求めるように構成される。

上記構成のマルチ出力電源装置によれば、複数系統の出力電圧に相当するフィードバック電圧の平均値を求め、スイッチング素子のオン・オフをフィードバック制御する制御回路に対して前記フィードバック電圧平均値をフィードバック信号として与えるだけで良い。従ってその構成が簡単であり、しかも複数系統の出力間のクロスレギュレーションの影響を緩和することができる。

特にマルチ出力電源装置自体の構成の簡素化を図り、該マルチ出力電源装置の構成部品点数の削減を図りながら、前述した複数系統の出力間のクロスレギュレーションの影響を大幅に緩和することができる。従ってマルチ出力電源装置を設計するに際してのカット・アンド・トライを大幅に削減し、電源設計の容易化を図ることが可能となる等の実用上多大なる効果が奏せられる。

本発明の一実施形態に係るマルチ出力電源装置の要部概略構成図。 図１に示すマルチ出力電源装置における平均値回路の構成例を示す図。 図１に示すマルチ出力電源装置におけるクロスレギュレーションの予測例を示す図。 従来の代表的なマルチ出力電源装置の構成例を示す図。 従来のマルチ出力電源装置におけるクロスレギュレーションの実測例を示す図。

以下、本発明の一実施形態に係るマルチ出力電源装置について説明する。
図１は、本発明の一実施形態に係るマルチ出力電源装置の要部概略構成図である。このマルチ出力電源装置は複数系統の出力を有するものであって、基本的には前述した図４(ｃ)に示したマルチ出力電源装置と同様に構成される。尚、ここでは２系統の出力を有するマルチ出力電源装置について示すが、Ｎ系統（Ｎは２以上の整数）の出力を有するマルチ出力電源装置についても本発明は同様に適用可能である。

さてこの実施形態に係るマルチ出力電源装置は、並列に設けられた２つのトランスＴ１,Ｔ２と、これらのトランスＴ１,Ｔ２の各一次巻線Ｐ１,Ｐ２にそれぞれ流れる電流を一括してオン・オフする１つのスイッチング素子Ｑ１とを備える。更にこのマルチ出力電源装置は、前記スイッチング素子Ｑ１のオン・オフをフィードバック制御する１つの制御回路ＩＣ１を備えて構成される。

ここでこのマルチ出力電源装置が特徴とするところは、前記２系統の各出力電圧Ｖout１,Ｖout２に相当するフィードバック電圧Ｖfb１,Ｖfb２をそれぞれ求める２つのフィードバック電圧検出回路ＦＢ１,ＦＢ２を備える。更にこのマルチ出力電源装置は、上記２つのフィードバック電圧Ｖfb１,Ｖfb２の平均値をフィードバック電圧平均値Ｖfb_aveとして求めて前記制御回路ＩＣ１にフィードバックする平均値回路ＡＶＥを備えて構成される。

尚、前記フィードバック電圧検出回路ＦＢ１,ＦＢ２は、例えば前記トランスＴ１,Ｔ２の各補助巻線Ａ１,Ａ２に誘起される電圧をそれぞれ整流・平滑化して検出し、これらの検出電圧を所定の抵抗値比からなる分圧抵抗Ｒa,Ｒbにて分圧することで前記フィードバック電圧Ｖfb１,Ｖfb２をそれぞれ得るように構成される。またこの実施形態においては、前記フィードバック電圧検出回路ＦＢ１が前記トランスＴ１の補助巻線Ａ１に誘起される電圧を整流・平滑化して求めた前記電圧は、前記制御回路ＩＣ１の駆動電圧ＶＣＣとして供給されるようになっている。

ここで前記平均値回路ＡＶＥは、Ｎ系統（Ｎは２以上の整数）の出力からそれぞれ求めた前記フィードバック電圧Ｖin１〜ＶinＮの総和を上記Ｎで除した出力電圧Ｖo
Ｖo＝（１／Ｎ）ΣＶinＮ
を前記フィードバック電圧平均値Ｖfb_aveとして求める役割を担う。

具体的には２系統の出力を有するマルチ出力電源装置の場合、前記平均値回路ＡＶＥは前記フィードバック電圧平均値Ｖfb_aveを
Ｖfb_ave＝Ｖo＝（Ｖin１＋Ｖin２）／２
として求めるように構成される。

このような平均値処理を実行する前記平均値回路ＡＶＥは、例えば図２に示すように２段の演算増幅回路ＯＰ１,ＯＰ２を用いて構成される。１段目の演算増幅回路ＯＰ１は、その非反転端子を接地し、並列に設けられた抵抗値がＲ１のＮ個の入力抵抗を反転端子に接続すると共に、前記反転端子と出力端子との間に抵抗値がＲ２の帰還抵抗を接続して加算回路を構築したものである。特にこの演算増幅回路ＯＰ１は、前記入力抵抗と前記帰還抵抗の抵抗値比（Ｒ１／Ｒ２）をＮに設定することで前記出力端子に生じる加算出力を（１／Ｎ）に除算し、
Ｖm＝−（１／Ｎ）ΣＶinＮ
なる出力電圧Ｖmを出力する。

また２段目の演算増幅回路ＯＰ２は、その非反転端子を接地し、反転端子に抵抗値がＲ３の入力抵抗を接続すると共に、前記反転端子と出力端子との間に抵抗値がＲ３の帰還抵抗を接続したものである。この演算増幅回路ＯＰ２は、前記演算増幅回路ＯＰ１の出力電圧Ｖmを反転することで
Ｖo＝−Ｖm＝（１／Ｎ）ΣＶinＮ
なる出力電圧Ｖoを得、これを前記フィードバック電圧平均値Ｖfb_aveとして出力する反転バッファとしての役割を担う。

このような平均値回路ＡＶＥを備えて構成されたマルチ出力電源装置によれば、複数系統の出力電圧のそれぞれに相当する前記フィードバック電圧Ｖin１〜ＶinＮを平均化した前記フィードバック電圧平均値Ｖfb_aveを前記制御回路ＩＣ１にフィードバックする。この結果、前記制御回路ＩＣ１においては、前記フィードバック電圧平均値Ｖfb_aveに基づいて前述したように前記スイッチング素子Ｑ１のオン・オフをフィードバック制御するＰＷＭ信号を生成することになる。

従って上記構成のマルチ出力電源装置によれば、複数系統の負荷が一定の場合だけではなく、或る系統の負荷に大幅な変動が生じた場合であっても、その負荷変動に応じて変化する前記フィードバック電圧平均値Ｖfb_aveに基づいて前記スイッチング素子Ｑ１のオン・オフをフィードバック制御することが可能となる。換言すれば、或る系統の負荷変動に伴う出力電圧Ｖoutの変化が無視されることなく、前記フィードバック電圧平均値Ｖfb_aveの変化として前記制御回路ＩＣ１にフィードバックされる。この結果、或る系統の負荷変動に起因するクロスレギュレーションを抑制することが可能となる。そして各系統での出力電圧Ｖoutの変動をそれぞれその仕様範囲内に抑えることが可能となる。

図３は、出力電圧Ｖoutが[１５.５Ｖ±１.５Ｖ]の３系統の出力を有する上述した構成の本発明に係るマルチ出力電源装置における各系統の出力電圧Ｖoutの変化、即ち、クロスレギュレーションの予測例を示している。図３に示すように或る系統（例えばＣＨ３）の負荷だけが重くなる、或いは軽くなっても、その負荷変動に伴う出力電圧Ｖoutの変化が前記フィードバック電圧平均値Ｖfb_aveとして前記制御回路ＩＣ１にフィードバックされ、当該系統の出力電圧Ｖoutの変動幅を抑えることが可能となる。そして前記各系統ＣＨ１〜ＣＨ３における出力電圧Ｖoutの変動を、それぞれその許容変動幅ΔＶout、例えば３Ｖ（＝±１.５Ｖ）以下に抑えることが可能となる。

故に本発明に係るマルチ出力電源装置によれば、複数系統の出力間におけるクロスレギュレーションを抑えることができるので、前記各系統の出力電圧に対する仕様を容易に満足させることができる。従って従来のようにカット・アンド・トライを繰り返して電源設計を行う必要がなくなるので、電源設計の容易化と設計期間の短縮化を図ることができる。更には前述した如く構成部品点数の削減を図りながら所要とする電源性能を確保することができるので、コストダウン効果も期待することかできる。

尚、本発明は上述した実施形態に限定されるものではない。例えば前述した平均値回路ＡＶＥを前記制御回路ＩＣ１に一体に組み込むことも勿論可能である。但し、この場合には前記制御回路ＩＣ１に前記複数系統のそれぞれに対応したフィードバック信号の入力端子を設けておくことが必要である。またここでは２系統の出力を有するマルチ出力電源装置を例に説明したが、Ｎ系統（Ｎは２以上の整数）の出力を有するマルチ出力電源装置にも同様に適用可能なことは言うまでもない。

更に実施形態においては前記トランスＴ１,Ｔ２の各補助巻線Ａ１,Ａ２に誘起される電圧から前記フィードバック電圧Ｖin１,Ｖin２を検出した。しかし前記トランスＴ１,Ｔ２の各二次巻線Ｓ１,Ｓ２側における出力電圧Ｖout１,Ｖout２から前記フィードバック電圧Ｖin１,Ｖin２をそれぞれ検出し、フォトカプラＰＣを介して前記各フィードバック電圧Ｖin１,Ｖin２を前記トランスＴ１の一次巻線Ｐ１側に伝達するように構成することも勿論可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

Ｔ１,Ｔ２ トランス
Ｐ１,Ｐ２ 一次巻線
Ｓ１,Ｓ２ 二次巻線
Ａ１,Ａ２ 補助巻線
Ｑ１ スイッチング素子
ＩＣ１ 制御回路
ＦＢ１,ＦＢ２ フィードバック電圧検出回路
ＡＶＥ 平均値回路
ＯＰ１,ＯＰ２ 演算増幅回路

Claims (7)

1. 並列に設けられた複数のトランスの各一次巻線にそれぞれ流れる電流を一括してオン・オフするスイッチング素子と、
   前記複数のトランスの各二次巻線に誘起される電圧をそれぞれ整流・平滑化して複数系統の出力電圧を得る複数の出力回路と、
   これらの複数系統の各出力電圧に相当するフィードバック電圧をそれぞれ求める複数のフィードバック電圧検出回路と、
   これらのフィードバック電圧検出回路にてそれぞれ求められた前記フィードバック電圧の平均値を求める平均値回路と、
   この平均値回路により求められたフィードバック電圧平均値に応じて前記スイッチング素子のオン・オフをフィードバック制御する制御回路と
   を具備したことを特徴とするマルチ出力電源装置。
2. 前記フィードバック電圧検出回路は、前記複数のトランスの各補助巻線に誘起される電圧を整流・平滑化した検出電圧に基づいて前記フィードバック電圧をそれぞれ求めて前記平均値回路に与えるものである請求項１に記載のマルチ出力電源装置。
3. 前記フィードバック電圧検出回路の１つは、前記トランスの補助巻線に誘起される電圧を整流・平滑化した前記検出電圧を前記制御回路の駆動電圧として出力する請求項２に記載のマルチ出力電源装置。
4. 前記フィードバック電圧検出回路は、前記複数の出力回路の各出力電圧と予め設定した出力基準電圧との誤差電圧を前記フィードバック電圧としてそれぞれ求め、これらのフィードバック電圧をそれぞれフォトカプラを介して前記トランスの一次巻線側に伝達して前記平均値回路に与えるものである請求項１に記載のマルチ出力電源装置。
5. 前記制御回路は、前記フィードバック電圧平均値と所定の内部基準電圧とを比較して前記スイッチング素子をオン・オフ制御するＰＷＭ信号を生成するものである請求項１に記載のマルチ出力電源装置。
6. 前記制御回路は、複数のフィードバック信号入力端子を備えると共に前記平均値回路と一体に集積回路化されたものであって、
   前記平均値回路は前記各フィードバック信号入力端子を介してそれぞれ入力されるフィードバック電圧の平均値を前記フィードバック電圧平均値として求める請求項１に記載のマルチ出力電源装置。
7. 前記平均値回路は、Ｎ個（Ｎは２以上の整数）の前記フィードバック信号の各電圧Ｖin１〜ＶinＮの総和を上記Ｎで除した出力電圧Ｖo
   Ｖo＝（１／Ｎ）ΣＶinＮ
   を前記フィードバック電圧平均値として求めるものである請求項１に記載のマルチ出力電源装置。

Images